電流源回路
【課題】プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供する。
【解決手段】上記課題を解決するために、電流源回路１００に、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を入力としそれらの比較の結果を制御部１０４に出力するコンパレータ１０３と、コンパレータ１０３の出力に応じたデジタル制御信号を可変抵抗Ｒ１およびＲ２に出力して両抵抗値を変更する制御部１０４と、を有する抵抗値制御回路１０１を備える。
【解決手段】上記課題を解決するために、電流源回路１００に、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を入力としそれらの比較の結果を制御部１０４に出力するコンパレータ１０３と、コンパレータ１０３の出力に応じたデジタル制御信号を可変抵抗Ｒ１およびＲ２に出力して両抵抗値を変更する制御部１０４と、を有する抵抗値制御回路１０１を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＶＣＯ（Ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）等に使用する電流源回路に関する。
【背景技術】
【０００２】
一般に、ＬＣ共振によるＶＣＯは共振インピーダンスが温度により大きく変動する。共振インピーダンスが変動すると、ＶＣＯの発振振幅が変動する。この場合、ＶＣＯにとって重要な特性である位相雑音特性が劣化してしまう。
【０００３】
そこで、当該温度特性と逆の温度特性をＶＣＯの電流源回路に持たせることにより、温度変化による共振インピーダンスの変動を打ち消してＶＣＯの発振振幅を一定に保持し、位相雑音特性の劣化を防止している。
【０００４】
図５は、ＶＣＯに使用する電流源回路の従来例を示す図である。
図５に示す電流源回路５００は、トランジスタＱ１とＱ２およびＱ３とで構成されるカレントミラー回路と、トランジスタＱ４とＱ５とで構成されるカレントミラー回路と、を備える電流源回路である。トランジスタＱ１〜Ｑ３のソースは電源と接続され、トランジスタＱ１−Ｑ４間とＱ２−Ｑ５間はドレインとコレクタとで接続され、トランジスタＱ４とＱ５のエミッタは接地されている。
【０００５】
電流源回路５００は、温度特性を持たせるために、トランジスタＱ５のエミッタ側に抵抗Ｒが接続されている。これにより、電流源回路５００に接続するＶＣＯの温度特性と逆の温度特性を持たせることが可能となる。しかし、プロセスによる抵抗バラツキの影響を受け易いという問題を持っている。
【０００６】
そこで、一般的に、図５に示した抵抗Ｒを外付けにすることで、プロセスによる抵抗のバラツキの影響を受けないようにしている。
しかし、抵抗Ｒを外付けにすると、端子や外部パターンからのノイズを拾いやすくなってしまう。電流源回路５００がノイズを拾うと、ノイズが電流源回路５００からＶＣＯに流入するため、ＶＣＯの位相雑音特性を劣化させてしまうという問題があった。
【０００７】
上記技術に関連して、特許文献１には、ＩＣ製造プロセスにおいて生じるＲ誤差を検出するとともに、検出した値を用いて、Ｒ誤差により生じる定数のばらつきを自動調整する時定数自動調整回路について開示されている。
【０００８】
また、特許文献２には、半導体装置内部基準抵抗と半導体装置外部基準抵抗とを用いて半導体装置内部抵抗の抵抗値のばらつきを検出し、抵抗値のばらつき量に応じて当該抵抗値を自動補正する抵抗値ばらつき自動補正回路について開示されている。
【特許文献１】特開平０４−３４０２４４号公報
【特許文献２】特開２００１−２０３５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本電流源回路は、ＬＣ共振を用いた電圧制御発振回路に一定の電流を供給する電流源回路であって、前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ電流源回路として第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、所望の温度特性を持つ外付け抵抗の抵抗値と前記第１の可変抵抗の抵抗値とが一致または略一致となるように該第１の可変抵抗の抵抗値を変更する抵抗値制御回路と、を備える。
【００１１】
本電流源回路によると、抵抗値制御回路が外付け抵抗の抵抗値と第１の可変抵抗の抵抗値とが一致または略一致となるように第１の可変抵抗の抵抗値を調整する。その結果、外付け抵抗値が持つ温度特性を本電流源回路に与えることが可能となる。したがって、第１の可変抵抗にプロセスによる抵抗バラツキが生じでも、当該抵抗バラツキの影響を受けにくくすることが可能となる。
【発明の効果】
【００１２】
以上に説明したように、本発明によると、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図１〜図４に基づいて説明する。
図１は、本発明の実施例に係る電流源回路１００の実施例を示す図である。
図１に示す電流源回路１００は、ｐ型ＭＯＳトランジスタＱ１、Ｑ２およびＱ３と、ｎｐｎ型バイポーラトランジスタＱ４およびＱ５と、抵抗ｒと、可変抵抗Ｒ１と、可変抵抗Ｒ１の抵抗値を制御する抵抗値制御回路１０１と、を備える。なお、可変抵抗Ｒ１と以下に示す可変抵抗Ｒ２はＶＣＯ１０５の温度特性と逆の温度特性を電流源回路１００に与える抵抗値を有する。また、可変抵抗Ｒ１とＲ２は、プロセスによるバラツキの傾向を同じにするために隣接して配置することが望ましい。
【００１４】
ここで、ＭＯＳトランジスタＱ１とＱ２およびＱ３はカレントミラー回路を構成する。また、ＭＯＳトランジスタＱ１−バイポーラトランジスタＱ４間は、ドレインとコレクタとが抵抗ｒを介して接続され、ＭＯＳトランジスタＱ２−バイポーラトランジスタＱ５間は、ドレインとコレクタとが直接接続される。また、ＭＯＳトランジスタＱ１、Ｑ２およびＱ３のソースは電源と接続され、バイポーラトランジスタＱ４のエミッタは接地される。また、バイポーラトランジスタＱ５のエミッタは可変抵抗Ｒ１を介して接地される。
【００１５】
抵抗値制御回路１０１は、可変抵抗Ｒ２と、外付け抵抗Ｒ３と、ソースが電源と接続されドレインが可変抵抗Ｒ２を介して接地されたｐ型ＭＯＳトランジスタＱ６と、ソースが電源と接続されドレインが外付け抵抗Ｒ３を介して接地されたｐ型ＭＯＳトランジスタＱ７と、基準電圧ＶｒｅｆとＭＯＳトランジスタＱ７のドレイン電圧とを入力としそれらの比較の結果をＭＯＳトランジスタＱ６およびＱ７のゲートに出力するコンパレータ１０２と、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を入力としそれらの比較の結果を制御部１０４に出力するコンパレータ１０３と、コンパレータ１０３の出力に応じたデジタル制御信号（以下、「制御信号」という）を可変抵抗Ｒ１およびＲ２に出力して両抵抗値を変更する制御部１０４と、を備える。
【００１６】
ＶＣＯ１０５は、ｎ型ＭＯＳトランジスタＱ１０〜Ｑ１３と、バリキャップＣ１およびＣ２と、インダクタＬ１およびＬ２と、を備えるクロスカップル型発振回路である。
ここで、ＭＯＳトランジスタＱ１０とＱ１１はカレントミラー回路を構成する電流源回路である。このＭＯＳトランジスタＱ１０のドレインは、ＭＯＳトランジスタＱ３のドレインと接続される。また、ＭＯＳトランジスタＱ１１のドレインは、ＭＯＳトランジスタＱ１２およびＱ１３のソースと接続される。また、ＭＯＳトランジスタＱ１０およびＱ１１のソースは接地される。
【００１７】
一方、ＭＯＳトランジスタＱ１２とＱ１３は互いのゲートとドレインとが接続され、トランジスタＱ１２およびＱ１３のドレインには、それぞれインダクタＬ１の一端およびバリキャップＣ１のカソード、インダクタＬ２の一端およびバリキャップＣ２のカソードが接続される。 また、インダクタＬ１およびＬ２の他端は電源と接続され、バリキャップＣ１およびＣ２のアノードは制御電圧Ｖｔの入力端子と接続されている。
【００１８】
以上の構成において、ＶＣＯ１０５は、制御電圧Ｖｔが印可されるとバリキャップＣ１およびＣ２のキャパシタが変化するので、制御電圧Ｖｔに応じて発振周波数を変化させることができる。
【００１９】
なお、図示したＶＣＯ１０５は、一般的なＶＣＯを示したものなので詳細な説明は省略する。本実施例に係る電流源回路１００に接続するＶＣＯは、図示したＶＣＯ１０５に限定するものではなく、ＬＣ共振によるＶＣＯであれば本実施例と同様の効果を得ることができる。
【００２０】
抵抗値制御回路１０１のコンパレータ１０２に基準電圧Ｖｒｅｆが与えられると、コンパレータ１０２は、ＭＯＳトランジスタＱ７のドレイン電圧が基準電圧Ｖｒｅｆと同じになるようにＭＯＳトランジスタＱ６およびＱ７のゲートに出力電圧を印加する。その結果、両トランジスタのソース−ドレイン間に同じ電流が流れる。
【００２１】
コンパレータ１０３は、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を比較し、比較結果を制御部１０４に出力する。制御部１０４は、コンパレータ１０３の出力に応じて、両電圧が一致又は略一致となるように制御信号を生成し、当該制御信号を可変抵抗Ｒ１およびＲ２に出力して可変抵抗Ｒ１およびＲ２の抵抗値を増減させる。
【００２２】
この時、例えば、制御部１０４は、コンパレータ１０３の出力が０から１、または１から０に切り替わるタイミングを監視し、当該タイミングを検出した時に、両電圧が一致又は略一致したと判断すればよい。
【００２３】
ここで、一般に、同一セル内のプロセスによる抵抗バラツキの傾向は同じなので、抵抗Ｒ１とＲ２のバラツキの傾向は同じとなる。
したがって、上述した動作により、可変抵抗Ｒ１（Ｒ２）は外付け抵抗Ｒ３と同じ抵抗値となるように調整される。その結果、抵抗Ｒ１にプロセスによる抵抗バラツキが生じた場合でも、その影響を受けることなく所望の温度特性を電流源回路１００に持たせることが可能となる。
【００２４】
また、制御部１０４はデジタル信号によって可変抵抗Ｒ１およびＲ２の制御を行なうので、抵抗値制御回路１０１に外付け端子や外部パターン等からノイズが流入した場合であっても、制御部１０４から可変抵抗Ｒ１およびＲ２に流入することはない。
【００２５】
その結果、電流源回路１００に温度特性を持たせる抵抗を外付け抵抗にしても、外付け端子や外部パターン等からのノイズを拾ってＶＣＯに流入することを防止することが可能となる。その結果、当該ノイズにより電流源回路１００に接続するＶＣＯの位相雑音特性の劣化を防止することが可能となる。
【００２６】
以上の構成において、例えば、電流源供給部は、図１に示したｐ型ＭＯＳトランジスタＱ１、Ｑ２およびＱ３と、ｎｐｎ型バイポーラトランジスタＱ４およびＱ５と、抵抗ｒと、可変抵抗Ｒ１と、により実現でき、抵抗値制御部は、抵抗値制御回路１０１により実現できる。
【００２７】
図２は、本発明の実施例に係る可変抵抗Ｒ１およびＲ２の構成例を示す図である。なお、両抵抗とも同じ構成なので、以下、可変抵抗Ｒ１について説明する。
図２に示す可変抵抗Ｒ１は、抵抗ｒ１、ｒ２、ｒ３、ｒ４およびｒ５とスイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４とを備える。抵抗ｒ１、ｒ２、ｒ３、ｒ４およびｒ５は直列に接続され、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４はそれぞれ抵抗ｒ１、ｒ２、ｒ３、ｒ４に対して並列に接続される。
【００２８】
なお、スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４には、例えば、図２に示すようにｎ型ＭＯＳトランジスタＱｒ１、Ｑｒ２、Ｑｒ３およびＱｒ４を使用すればよい。この場合、ＭＯＳトランジスタＱｒ１、Ｑｒ２、Ｑｒ３およびＱｒ４のドレイン−ソース間にそれぞれ抵抗ｒ１、ｒ２、ｒ３およびｒ４を接続し、各トランジスタのゲートに対して制御部１０４からの制御信号を（ビット毎に）印加すればよい。
【００２９】
図３は、本実施例に係る制御部１０４の動作を説明するフローチャートである。
抵抗値制御回路１０１が動作を開始すると、制御部１０４は、処理をステップＳ３０１に移行する。
【００３０】
ステップＳ３０１において、制御部１０４は、コンパレータ１０３の出力信号を読み込む。そして、処理をステップＳ３０２に移行する。
ステップＳ３０２において、制御部１０４は、ステップＳ３０１で読み出したコンパレータ１０３の出力信号が０か否かを判別する。そして、当該出力信号が０の場合、制御部１０４は処理をステップＳ３０３に移行する。
【００３１】
ステップＳ３０３において、制御部１０４は、制御部１０４が内部に備えるカウンタレジスタ（以下、「レジスタ」という）を１だけ繰り上げる。そして、処理をステップＳ３０１に移行する。
【００３２】
一方、ステップＳ３０２において、当該出力信号が０でない場合、制御部１０４は処理をステップＳ３０４に移行する。
ステップＳ３０４において、制御部１０４は、制御部１０４が内部に備える記憶部にレジスタの値を記憶する。そして、ステップＳ３０５において、制御部１０４は、当該レジスタの値を、各ビットが図２に示したスイッチＳＷ１〜ＳＷ４に接続されたバイアス回路に設定する。これにより、レジスタカウンタの値に応じてスイッチＳＷ１〜ＳＷ４のＯＮ／ＯＦＦが切り替えられる。
【００３３】
例えば、抵抗ｒ１〜ｒ５の抵抗値がｒ１＜ｒ２＜ｒ３＜ｒ４＜ｒ５の関係にある場合、スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４に、それぞれ制御信号の第１ビット（ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））、第２ビット、第３ビット、第４ビット（ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））を割り当てれば、カウント値が大きくなるに応じて可変抵抗Ｒ１の抵抗値を大きくすることができる。
【００３４】
なお、ステップＳ３０２では、コンパレータ１０３の出力信号が０に一致するか否かを判別しているが、例えば、０と一致または略一致（例えば、０±０．１の範囲）であるか否かを判別してもよい。
【００３５】
また、本実施例では、制御信号のデータ長が４ビットである場合について説明したが、データ長を４ビットに限定する趣旨でないのは当然である。例えば、可変抵抗値Ｒ１を構成する抵抗の数（抵抗値の可変範囲、変更可能な抵抗値の単位）に応じて適宜制御信号のデータ長を決定すればよい。
【００３６】
以上に説明したように、本実施例に係る電流源回路１００は、プロセスによる抵抗バラツキの傾向が同じ可変抵抗Ｒ２の抵抗値と、外付け抵抗Ｒ３の抵抗値と、が一致（または略一致）するように抵抗制御回路１０１が可変抵抗Ｒ２を調整するので、可変抵抗値Ｒ１にプロセスによる抵抗バラツキがあっても、電流源回路１００が当該バラツキの影響を受けないようにすることが可能となる。その結果、電流源回路１００に所望の温度特性を持たせることが可能となる。
【００３７】
また、制御部１０４から可変抵抗値Ｒ１への制御信号は、デジタル信号であるので、例えば、外付け抵抗Ｒ３を接続する外付け端子や外部パターンなどからノイズを拾った場合でも、可変抵抗Ｒ１に流入することがない。その結果、図４に示すように、外付け端子や外部パターンからのノイズを拾って電流源回路１００からＶＣＯに流入しＶＣＯの位相雑音特性を劣化させることを防止できる。
【００３８】
また、制御部１０４から可変抵抗値Ｒ１への制御信号には、デジタル信号を使用しているので、抵抗値制御回路１０１を電流源回路１００に追加しても電流源回路１００におけるノイズの増加を防止することができる。
【００３９】
なお、図４に示す特性グラフは、横軸が電流源回路１００を構成する抵抗のバラツキ率を示し、縦軸が電流源回路１００をＶＣＯの電流源に使用した場合における位相雑音を示している。本実施例に係る電流源回路１００は、プロセスによる抵抗バラツキを一定に保持し（図４ではバラツキ率５％に保持）、さらに、外部抵抗を使用した場合でも内部抵抗を使用した場合と同様の位相雑音となることを示している（図中の矢印）。
【００４０】
したがって、電流源回路１００をＶＣＯの電流源として使用することにより、ＶＣＯの振幅値を一定に保つことができるので、位相雑音特性を最適な状態で保持することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例に係る電流源回路の実施例を示す図である。
【図２】本発明の実施例に係る可変抵抗Ｒ１およびＲ２の構成例を示す図である。
【図３】本実施例に係る制御部の動作を説明するフローチャートである。
【図４】本実施例に係る電流源回路をＶＣＯに使用した場合の効果を説明する図である。
【図５】ＶＣＯに使用する電流源回路の従来例を示す図である。
【符号の説明】
【００４２】
１００ ・・・ 電流源回路
１０１ ・・・ 抵抗値制御回路
１０２ ・・・ コンパレータ
１０３ ・・・ コンパレータ
１０４ ・・・ 制御部
１０５ ・・・ ＶＣＯ
【技術分野】
【０００１】
本発明は、ＶＣＯ（Ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）等に使用する電流源回路に関する。
【背景技術】
【０００２】
一般に、ＬＣ共振によるＶＣＯは共振インピーダンスが温度により大きく変動する。共振インピーダンスが変動すると、ＶＣＯの発振振幅が変動する。この場合、ＶＣＯにとって重要な特性である位相雑音特性が劣化してしまう。
【０００３】
そこで、当該温度特性と逆の温度特性をＶＣＯの電流源回路に持たせることにより、温度変化による共振インピーダンスの変動を打ち消してＶＣＯの発振振幅を一定に保持し、位相雑音特性の劣化を防止している。
【０００４】
図５は、ＶＣＯに使用する電流源回路の従来例を示す図である。
図５に示す電流源回路５００は、トランジスタＱ１とＱ２およびＱ３とで構成されるカレントミラー回路と、トランジスタＱ４とＱ５とで構成されるカレントミラー回路と、を備える電流源回路である。トランジスタＱ１〜Ｑ３のソースは電源と接続され、トランジスタＱ１−Ｑ４間とＱ２−Ｑ５間はドレインとコレクタとで接続され、トランジスタＱ４とＱ５のエミッタは接地されている。
【０００５】
電流源回路５００は、温度特性を持たせるために、トランジスタＱ５のエミッタ側に抵抗Ｒが接続されている。これにより、電流源回路５００に接続するＶＣＯの温度特性と逆の温度特性を持たせることが可能となる。しかし、プロセスによる抵抗バラツキの影響を受け易いという問題を持っている。
【０００６】
そこで、一般的に、図５に示した抵抗Ｒを外付けにすることで、プロセスによる抵抗のバラツキの影響を受けないようにしている。
しかし、抵抗Ｒを外付けにすると、端子や外部パターンからのノイズを拾いやすくなってしまう。電流源回路５００がノイズを拾うと、ノイズが電流源回路５００からＶＣＯに流入するため、ＶＣＯの位相雑音特性を劣化させてしまうという問題があった。
【０００７】
上記技術に関連して、特許文献１には、ＩＣ製造プロセスにおいて生じるＲ誤差を検出するとともに、検出した値を用いて、Ｒ誤差により生じる定数のばらつきを自動調整する時定数自動調整回路について開示されている。
【０００８】
また、特許文献２には、半導体装置内部基準抵抗と半導体装置外部基準抵抗とを用いて半導体装置内部抵抗の抵抗値のばらつきを検出し、抵抗値のばらつき量に応じて当該抵抗値を自動補正する抵抗値ばらつき自動補正回路について開示されている。
【特許文献１】特開平０４−３４０２４４号公報
【特許文献２】特開２００１−２０３５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本電流源回路は、ＬＣ共振を用いた電圧制御発振回路に一定の電流を供給する電流源回路であって、前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ電流源回路として第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、所望の温度特性を持つ外付け抵抗の抵抗値と前記第１の可変抵抗の抵抗値とが一致または略一致となるように該第１の可変抵抗の抵抗値を変更する抵抗値制御回路と、を備える。
【００１１】
本電流源回路によると、抵抗値制御回路が外付け抵抗の抵抗値と第１の可変抵抗の抵抗値とが一致または略一致となるように第１の可変抵抗の抵抗値を調整する。その結果、外付け抵抗値が持つ温度特性を本電流源回路に与えることが可能となる。したがって、第１の可変抵抗にプロセスによる抵抗バラツキが生じでも、当該抵抗バラツキの影響を受けにくくすることが可能となる。
【発明の効果】
【００１２】
以上に説明したように、本発明によると、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図１〜図４に基づいて説明する。
図１は、本発明の実施例に係る電流源回路１００の実施例を示す図である。
図１に示す電流源回路１００は、ｐ型ＭＯＳトランジスタＱ１、Ｑ２およびＱ３と、ｎｐｎ型バイポーラトランジスタＱ４およびＱ５と、抵抗ｒと、可変抵抗Ｒ１と、可変抵抗Ｒ１の抵抗値を制御する抵抗値制御回路１０１と、を備える。なお、可変抵抗Ｒ１と以下に示す可変抵抗Ｒ２はＶＣＯ１０５の温度特性と逆の温度特性を電流源回路１００に与える抵抗値を有する。また、可変抵抗Ｒ１とＲ２は、プロセスによるバラツキの傾向を同じにするために隣接して配置することが望ましい。
【００１４】
ここで、ＭＯＳトランジスタＱ１とＱ２およびＱ３はカレントミラー回路を構成する。また、ＭＯＳトランジスタＱ１−バイポーラトランジスタＱ４間は、ドレインとコレクタとが抵抗ｒを介して接続され、ＭＯＳトランジスタＱ２−バイポーラトランジスタＱ５間は、ドレインとコレクタとが直接接続される。また、ＭＯＳトランジスタＱ１、Ｑ２およびＱ３のソースは電源と接続され、バイポーラトランジスタＱ４のエミッタは接地される。また、バイポーラトランジスタＱ５のエミッタは可変抵抗Ｒ１を介して接地される。
【００１５】
抵抗値制御回路１０１は、可変抵抗Ｒ２と、外付け抵抗Ｒ３と、ソースが電源と接続されドレインが可変抵抗Ｒ２を介して接地されたｐ型ＭＯＳトランジスタＱ６と、ソースが電源と接続されドレインが外付け抵抗Ｒ３を介して接地されたｐ型ＭＯＳトランジスタＱ７と、基準電圧ＶｒｅｆとＭＯＳトランジスタＱ７のドレイン電圧とを入力としそれらの比較の結果をＭＯＳトランジスタＱ６およびＱ７のゲートに出力するコンパレータ１０２と、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を入力としそれらの比較の結果を制御部１０４に出力するコンパレータ１０３と、コンパレータ１０３の出力に応じたデジタル制御信号（以下、「制御信号」という）を可変抵抗Ｒ１およびＲ２に出力して両抵抗値を変更する制御部１０４と、を備える。
【００１６】
ＶＣＯ１０５は、ｎ型ＭＯＳトランジスタＱ１０〜Ｑ１３と、バリキャップＣ１およびＣ２と、インダクタＬ１およびＬ２と、を備えるクロスカップル型発振回路である。
ここで、ＭＯＳトランジスタＱ１０とＱ１１はカレントミラー回路を構成する電流源回路である。このＭＯＳトランジスタＱ１０のドレインは、ＭＯＳトランジスタＱ３のドレインと接続される。また、ＭＯＳトランジスタＱ１１のドレインは、ＭＯＳトランジスタＱ１２およびＱ１３のソースと接続される。また、ＭＯＳトランジスタＱ１０およびＱ１１のソースは接地される。
【００１７】
一方、ＭＯＳトランジスタＱ１２とＱ１３は互いのゲートとドレインとが接続され、トランジスタＱ１２およびＱ１３のドレインには、それぞれインダクタＬ１の一端およびバリキャップＣ１のカソード、インダクタＬ２の一端およびバリキャップＣ２のカソードが接続される。 また、インダクタＬ１およびＬ２の他端は電源と接続され、バリキャップＣ１およびＣ２のアノードは制御電圧Ｖｔの入力端子と接続されている。
【００１８】
以上の構成において、ＶＣＯ１０５は、制御電圧Ｖｔが印可されるとバリキャップＣ１およびＣ２のキャパシタが変化するので、制御電圧Ｖｔに応じて発振周波数を変化させることができる。
【００１９】
なお、図示したＶＣＯ１０５は、一般的なＶＣＯを示したものなので詳細な説明は省略する。本実施例に係る電流源回路１００に接続するＶＣＯは、図示したＶＣＯ１０５に限定するものではなく、ＬＣ共振によるＶＣＯであれば本実施例と同様の効果を得ることができる。
【００２０】
抵抗値制御回路１０１のコンパレータ１０２に基準電圧Ｖｒｅｆが与えられると、コンパレータ１０２は、ＭＯＳトランジスタＱ７のドレイン電圧が基準電圧Ｖｒｅｆと同じになるようにＭＯＳトランジスタＱ６およびＱ７のゲートに出力電圧を印加する。その結果、両トランジスタのソース−ドレイン間に同じ電流が流れる。
【００２１】
コンパレータ１０３は、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を比較し、比較結果を制御部１０４に出力する。制御部１０４は、コンパレータ１０３の出力に応じて、両電圧が一致又は略一致となるように制御信号を生成し、当該制御信号を可変抵抗Ｒ１およびＲ２に出力して可変抵抗Ｒ１およびＲ２の抵抗値を増減させる。
【００２２】
この時、例えば、制御部１０４は、コンパレータ１０３の出力が０から１、または１から０に切り替わるタイミングを監視し、当該タイミングを検出した時に、両電圧が一致又は略一致したと判断すればよい。
【００２３】
ここで、一般に、同一セル内のプロセスによる抵抗バラツキの傾向は同じなので、抵抗Ｒ１とＲ２のバラツキの傾向は同じとなる。
したがって、上述した動作により、可変抵抗Ｒ１（Ｒ２）は外付け抵抗Ｒ３と同じ抵抗値となるように調整される。その結果、抵抗Ｒ１にプロセスによる抵抗バラツキが生じた場合でも、その影響を受けることなく所望の温度特性を電流源回路１００に持たせることが可能となる。
【００２４】
また、制御部１０４はデジタル信号によって可変抵抗Ｒ１およびＲ２の制御を行なうので、抵抗値制御回路１０１に外付け端子や外部パターン等からノイズが流入した場合であっても、制御部１０４から可変抵抗Ｒ１およびＲ２に流入することはない。
【００２５】
その結果、電流源回路１００に温度特性を持たせる抵抗を外付け抵抗にしても、外付け端子や外部パターン等からのノイズを拾ってＶＣＯに流入することを防止することが可能となる。その結果、当該ノイズにより電流源回路１００に接続するＶＣＯの位相雑音特性の劣化を防止することが可能となる。
【００２６】
以上の構成において、例えば、電流源供給部は、図１に示したｐ型ＭＯＳトランジスタＱ１、Ｑ２およびＱ３と、ｎｐｎ型バイポーラトランジスタＱ４およびＱ５と、抵抗ｒと、可変抵抗Ｒ１と、により実現でき、抵抗値制御部は、抵抗値制御回路１０１により実現できる。
【００２７】
図２は、本発明の実施例に係る可変抵抗Ｒ１およびＲ２の構成例を示す図である。なお、両抵抗とも同じ構成なので、以下、可変抵抗Ｒ１について説明する。
図２に示す可変抵抗Ｒ１は、抵抗ｒ１、ｒ２、ｒ３、ｒ４およびｒ５とスイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４とを備える。抵抗ｒ１、ｒ２、ｒ３、ｒ４およびｒ５は直列に接続され、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４はそれぞれ抵抗ｒ１、ｒ２、ｒ３、ｒ４に対して並列に接続される。
【００２８】
なお、スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４には、例えば、図２に示すようにｎ型ＭＯＳトランジスタＱｒ１、Ｑｒ２、Ｑｒ３およびＱｒ４を使用すればよい。この場合、ＭＯＳトランジスタＱｒ１、Ｑｒ２、Ｑｒ３およびＱｒ４のドレイン−ソース間にそれぞれ抵抗ｒ１、ｒ２、ｒ３およびｒ４を接続し、各トランジスタのゲートに対して制御部１０４からの制御信号を（ビット毎に）印加すればよい。
【００２９】
図３は、本実施例に係る制御部１０４の動作を説明するフローチャートである。
抵抗値制御回路１０１が動作を開始すると、制御部１０４は、処理をステップＳ３０１に移行する。
【００３０】
ステップＳ３０１において、制御部１０４は、コンパレータ１０３の出力信号を読み込む。そして、処理をステップＳ３０２に移行する。
ステップＳ３０２において、制御部１０４は、ステップＳ３０１で読み出したコンパレータ１０３の出力信号が０か否かを判別する。そして、当該出力信号が０の場合、制御部１０４は処理をステップＳ３０３に移行する。
【００３１】
ステップＳ３０３において、制御部１０４は、制御部１０４が内部に備えるカウンタレジスタ（以下、「レジスタ」という）を１だけ繰り上げる。そして、処理をステップＳ３０１に移行する。
【００３２】
一方、ステップＳ３０２において、当該出力信号が０でない場合、制御部１０４は処理をステップＳ３０４に移行する。
ステップＳ３０４において、制御部１０４は、制御部１０４が内部に備える記憶部にレジスタの値を記憶する。そして、ステップＳ３０５において、制御部１０４は、当該レジスタの値を、各ビットが図２に示したスイッチＳＷ１〜ＳＷ４に接続されたバイアス回路に設定する。これにより、レジスタカウンタの値に応じてスイッチＳＷ１〜ＳＷ４のＯＮ／ＯＦＦが切り替えられる。
【００３３】
例えば、抵抗ｒ１〜ｒ５の抵抗値がｒ１＜ｒ２＜ｒ３＜ｒ４＜ｒ５の関係にある場合、スイッチＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４に、それぞれ制御信号の第１ビット（ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））、第２ビット、第３ビット、第４ビット（ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））を割り当てれば、カウント値が大きくなるに応じて可変抵抗Ｒ１の抵抗値を大きくすることができる。
【００３４】
なお、ステップＳ３０２では、コンパレータ１０３の出力信号が０に一致するか否かを判別しているが、例えば、０と一致または略一致（例えば、０±０．１の範囲）であるか否かを判別してもよい。
【００３５】
また、本実施例では、制御信号のデータ長が４ビットである場合について説明したが、データ長を４ビットに限定する趣旨でないのは当然である。例えば、可変抵抗値Ｒ１を構成する抵抗の数（抵抗値の可変範囲、変更可能な抵抗値の単位）に応じて適宜制御信号のデータ長を決定すればよい。
【００３６】
以上に説明したように、本実施例に係る電流源回路１００は、プロセスによる抵抗バラツキの傾向が同じ可変抵抗Ｒ２の抵抗値と、外付け抵抗Ｒ３の抵抗値と、が一致（または略一致）するように抵抗制御回路１０１が可変抵抗Ｒ２を調整するので、可変抵抗値Ｒ１にプロセスによる抵抗バラツキがあっても、電流源回路１００が当該バラツキの影響を受けないようにすることが可能となる。その結果、電流源回路１００に所望の温度特性を持たせることが可能となる。
【００３７】
また、制御部１０４から可変抵抗値Ｒ１への制御信号は、デジタル信号であるので、例えば、外付け抵抗Ｒ３を接続する外付け端子や外部パターンなどからノイズを拾った場合でも、可変抵抗Ｒ１に流入することがない。その結果、図４に示すように、外付け端子や外部パターンからのノイズを拾って電流源回路１００からＶＣＯに流入しＶＣＯの位相雑音特性を劣化させることを防止できる。
【００３８】
また、制御部１０４から可変抵抗値Ｒ１への制御信号には、デジタル信号を使用しているので、抵抗値制御回路１０１を電流源回路１００に追加しても電流源回路１００におけるノイズの増加を防止することができる。
【００３９】
なお、図４に示す特性グラフは、横軸が電流源回路１００を構成する抵抗のバラツキ率を示し、縦軸が電流源回路１００をＶＣＯの電流源に使用した場合における位相雑音を示している。本実施例に係る電流源回路１００は、プロセスによる抵抗バラツキを一定に保持し（図４ではバラツキ率５％に保持）、さらに、外部抵抗を使用した場合でも内部抵抗を使用した場合と同様の位相雑音となることを示している（図中の矢印）。
【００４０】
したがって、電流源回路１００をＶＣＯの電流源として使用することにより、ＶＣＯの振幅値を一定に保つことができるので、位相雑音特性を最適な状態で保持することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例に係る電流源回路の実施例を示す図である。
【図２】本発明の実施例に係る可変抵抗Ｒ１およびＲ２の構成例を示す図である。
【図３】本実施例に係る制御部の動作を説明するフローチャートである。
【図４】本実施例に係る電流源回路をＶＣＯに使用した場合の効果を説明する図である。
【図５】ＶＣＯに使用する電流源回路の従来例を示す図である。
【符号の説明】
【００４２】
１００ ・・・ 電流源回路
１０１ ・・・ 抵抗値制御回路
１０２ ・・・ コンパレータ
１０３ ・・・ コンパレータ
１０４ ・・・ 制御部
１０５ ・・・ ＶＣＯ
【特許請求の範囲】
【請求項１】
ＬＣ共振を用いた電圧制御発振回路に一定の電流を供給する電流源回路であって、
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第２の可変抵抗の抵抗値とが一致または略一致となるように該第２の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路。
【請求項２】
前記抵抗値制御回路は、前記第１の可変抵抗と同じ構成の第２の可変抵抗を有し、該第２の可変抵抗の抵抗値と前記外付け抵抗の抵抗値とが一致または略一致となるように、前記第２の可変抵抗の抵抗値を制御する、
ことを特徴とする請求項１に記載の電流源回路。
【請求項３】
前記第１および第２の可変抵抗は、前記抵抗値制御部が生成するデジタル制御信号に応じて抵抗値が制御される、
ことを特徴とする請求項１に記載の電流源回路。
【請求項４】
ＬＣ共振を用いた電圧制御発振回路であって、
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第２の可変抵抗の抵抗値とが一致または略一致となるように該第１の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路を電流源として使用する電圧制御発振回路。
【請求項１】
ＬＣ共振を用いた電圧制御発振回路に一定の電流を供給する電流源回路であって、
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第２の可変抵抗の抵抗値とが一致または略一致となるように該第２の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路。
【請求項２】
前記抵抗値制御回路は、前記第１の可変抵抗と同じ構成の第２の可変抵抗を有し、該第２の可変抵抗の抵抗値と前記外付け抵抗の抵抗値とが一致または略一致となるように、前記第２の可変抵抗の抵抗値を制御する、
ことを特徴とする請求項１に記載の電流源回路。
【請求項３】
前記第１および第２の可変抵抗は、前記抵抗値制御部が生成するデジタル制御信号に応じて抵抗値が制御される、
ことを特徴とする請求項１に記載の電流源回路。
【請求項４】
ＬＣ共振を用いた電圧制御発振回路であって、
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第１の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第２の可変抵抗の抵抗値とが一致または略一致となるように該第１の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路を電流源として使用する電圧制御発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−１８２５２３（Ｐ２００９−１８２５２３Ａ）
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願番号】特願２００８−１８３４６（Ｐ２００８−１８３４６）
【出願日】平成２０年１月２９日（２００８．１．２９）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願日】平成２０年１月２９日（２００８．１．２９）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
[ Back to top ]