Ａ／Ｄ変換器、固体撮像装置および電子情報機器
【課題】入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器を実現する。
【解決手段】固体撮像装置１００を構成するＡ／Ｄ変換器１２０において、一定値ずつ変化するディジタル値を出力するカウンタ１２４と、該ディジタル値の二乗と該ディジタル値の和に比例させてランプ電圧を発生する二次ランプ発生回路１２３と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路１２１と、該比較回路１２１が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ１２２とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換する。
【解決手段】固体撮像装置１００を構成するＡ／Ｄ変換器１２０において、一定値ずつ変化するディジタル値を出力するカウンタ１２４と、該ディジタル値の二乗と該ディジタル値の和に比例させてランプ電圧を発生する二次ランプ発生回路１２３と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路１２１と、該比較回路１２１が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ１２２とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換器、固体撮像装置および電子情報機器に関し、特に、ＣＭＯＳイメージセンサなどの固体撮像装置を構成するランプ信号比較型のＡ／Ｄ変換器、このようなＡ／Ｄ変換器を用いた固体撮像装置、および固体撮像装置を搭載した電子式撮像装置（例えば、ビデオカメラやディジタルカメラなど）を含む電子情報機器に関するものである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの固体撮像装置は、画素で光電変換し蓄積した電子に対応した光信号電圧を外部に出力するものであり、特にＣＭＯＳイメージセンサは光信号電圧であるアナログ入力電圧をディジタル信号値に変換するＡ／Ｄ変換部を有していることがある。
【０００３】
例えば、画素配列の列毎にランプ信号比較型Ａ／Ｄ変換器を設けることにより、画素列毎に対応するアナログ入力電圧をディジタル信号値に変換するようにできる。
【０００４】
このようなＡ／Ｄ変換器は特許文献１や特許文献２に示されており、以下具体的に説明する。
【０００５】
図１０は、代表的なＣＭＯＳイメージセンサを示すブロック図である。
【０００６】
このＣＭＯＳイメージセンサ２１０は、複数の画素２００が行列状に配列された画素部２００ａと、アドレス信号ＹＡＤＲに基づいて該画素部２００ａにおける行方向の画素配列を１行だけ選択する行選択回路２０１と、クロックＣＫに基づいてランプ出力Ｒａにランプ電圧を出力するランプ発生器２０５と、画素部２００ａにおける各画素列毎に設けられ、選択された画素行の複数の画素のアナログ出力Ａｓの電圧をランプ出力Ｒａの電圧（つまり、ランプ電圧）と比較する複数の比較回路２０２とを有している。ここで、ランプ出力Ｒａの電圧は０（Ｖ）からＮＶｑ（Ｖ）まで一定周期で変化するものである。ここで、比較回路２０２は、ランプ出力Ｒａの電圧が画素のアナログ出力Ａｓの電圧と等しくなったとき、出力する電圧を反転するよう構成されている。
【０００７】
また、このＣＭＯＳイメージセンサ２１０は、ランプ出力Ｒａの電圧の変動周期と同期して０からＮまでのカウント値をカウンタ出力Ｃｎに出力するカウンタ２０６と、画素部２００ａにおける各画素列毎に設けられ、ランプ出力Ｒａの電圧が画素のアナログ出力Ａｓの電圧と等しくなって、対応する比較回路２０２が出力する電圧が反転したとき、カウンタ２０６から出力されたカウント値を記憶する複数のラッチ２０３と、アドレス信号ＸＡＤＲに基づいて、各ラッチ２０３に格納されているカウント値が画素に対応するディジタル画素値（ディジタル信号値）として出力されるよう複数のラッチを順次選択する列選択回路２０４とを有している。
【０００８】
なお、Ｖｑはランプ出力Ｒａの電圧が増大するときの単位電圧であり、Ｎは自然数で、カウンタが出力するカウント値の最大値である。また、ランプ発生器２０５がランプ電圧を変化させる動作と、カウンタ２０６のカウント値を増加させる動作とは上記クロックＣＫに基づいて同期して行われる。
【０００９】
ここで、ランプ発生器２０５は、スイッチトキャパシタ積分回路で実現することができるものであり、図１１は、このランプ発生器２０５の一例を示している。
【００１０】
このランプ発生器２０５は、１つの演算増幅器ＯＰ１１、１つの基準電源Ｐ、２つのキャパシタＣ１１およびＣ２２、並びに５つのスイッチＳＡ１１、ＳＡ２２、ＳＢ１１、ＳＢ２２、ＳＲ１１を有しており、上記演算増幅器ＯＰ１１は差動増幅器により構成されている。なお、図１１では、基準電源Ｐは、直列接続の２つの電源Ｐ１およびＰ２からなり、これらの接続点がグランドに接続されており、電源Ｐ１およびＰ２の直列接続体が固定電圧ＶＦＳを発生するものとする。
【００１１】
つまり、キャパシタＣ１１の一端側ノードＮ１１はスイッチＳＢ１を介して基準電源Ｐを構成する電源Ｐ１の正側ノードに接続され、またキャパシタＣ１１の一端側ノードＮ１１はスイッチＳＡ１１を介して基準電源Ｐを構成する電源Ｐ２の負側ノードに接続されている。また、キャパシタＣ１１の他端側ノードＮ２２はスイッチＳＡ２２を介して上記演算増幅器ＯＰ１１の負入力ノードＮ３３に接続され、キャパシタＣ１１の他端側ノードＮ２２はスイッチＳＢ２２を介してグランドに接続されている。
【００１２】
上記演算増幅器ＯＰ１１の正入力ノードＮ４４はグランドに接続され、該演算増幅器ＯＰ１１の負入力ノードＮ３３と出力ノードＮ５５との間にはキャパシタＣ２２が接続され、このキャパシタＣ２２には並列にスイッチＳＲ１１が接続されている。
【００１３】
次に動作について説明する。
【００１４】
このような構成の固体撮像装置２１０では、行選択回路２０１はアドレス信号ＹＡＤＲに基づいて画素部２００ａにおける画素配列を１行だけ選択する。
【００１５】
例えば、図１０に示す画素２００を含む行が選択されている場合、画素２００のアナログ出力Ａｓの電圧は比較器２０２に入力される。比較器２０２はランプ発生器２０５で生成されたランプ出力Ｒａの電圧と、画素２００のアナログ出力Ａｓの電圧であるアナログ入力電圧とを比較し、ランプ出力Ｒａの電圧がアナログ入力電圧に等しくなると、比較器２０２の出力の電圧が反転する。ラッチ２０３は、比較器２０２の出力の電圧が反転したときのカウンタ２０６から出力されるカウント値を画素のディジタル信号値として記憶する。このとき、ランプ出力Ｒａの電圧とカウンタ値は図１４（ａ）および図１４（ｂ）に示すように同期して変化する。この変化は線形変化である。すなわち、カウンタ値が０のときランプ出力Ｒａの電圧は０であり、カウンタ値が１ずつ増加してｎになると、ランプ出力Ｒａの電圧は単位電圧Ｖｑのｎ倍、つまりｎＶｑになる。
【００１６】
そして、画素部における一行分の画素のアナログ出力Ａｓの電圧をディジタル信号値に変換する変換動作が完了した後、列選択器２０４がアドレス信号ＸＡＤＲに基づいて各列のラッチ２０３を順次選択することで、各ラッチ２０３に格納されているカウンタのカウント値（各画素のディジタル信号値）が出力される。
【００１７】
そして、一行分の画素に対する変換動作を画素部におけるすべての画素行について行うことにより、一枚の画面に相当するディジタル信号値が固体撮像装置から出力される。
【００１８】
次に、上述のランプ発生器２０５の動作について説明する。
【００１９】
図１２はランプ発生器２０５のタイミング動作を示す図である。
【００２０】
クロックＣＫに基づいてスイッチＳＲ１１がオンすると、演算増幅器ＯＰ１１の出力ノードＮ５５と負入力ノードＮ３３とが短絡して演算増幅器ＯＰ１１の出力の電圧がグランド電圧になる。また、スイッチＳＲ１１をオフにした状態で、スイッチＳＡ１１、ＳＡ２２とスイッチＳＢ１１、ＳＢ２２とがクロックＣＫに基づいて相補的にオンとオフを繰り返す度に、このスイッチトキャパシタ積分回路の出力が基準電源の電圧ＶＦＳのキャパシタＣ１１とキャパシタＣ２２の容量比倍ずつ増加する。ここで、キャパシタＣ１１の容量をＣ１１、キャパシタＣ２２の容量をＣ２２とすると、一回の増加量である単位電圧Ｖｑは次式で求められる。
【００２１】
Ｖｑ＝ＶＦＳ・Ｃ１１／Ｃ２２
つまり、スイッチＳＡ１１およびＳＡ２２がオンからオフになり、スイッチＳＢ１１およびＳＢ２２がオフからオンになると、基準電源によりキャパシタＣ１１の両端の電圧がリセットされる。
【００２２】
その後、クロックＣＫに基づいてスイッチＳＡ１１およびＳＡ２２がオンし、スイッチＳＢ１１およびＳＢ２２がオフすると、キャパシタＣ１１の一端側ノードＮ１１の電圧が基準電源の電圧ＶＦＳだけ低下し、これに伴ってキャパシタＣ１１の他端側ノードＮ２２の電位が低下する。このため演算増幅器ＯＰ１１の負入力ノードＮ３３の電位が低下する。このとき、演算増幅器ＯＰ１１はその正入力ノードＮ４４と負入力ノードＮ３３との電位が等しくなるまで出力ノードＮ５５を駆動する。これによりキャパシタＣ１１とキャパシタＣ２２の電荷が再配分され、演算増幅器ＯＰ１１の出力ノードＮ５５の電圧の増加量は単位電圧Ｖｑとなる。
【００２３】
この状態で、スイッチＳＡ１１およびＳＡ２２がオフし、スイッチＳＢ１１およびＳＢ２２がオンすると、再度、基準電源によりキャパシタＣ１１がリセットされる。
【００２４】
このようにスイッチＳＡ１およびＳＡ２とスイッチＳＢ１およびＳＢ２とをクロックＣＫに基づいて相補的にオンオフすることで、演算増幅器ＯＰ１１の出力の電圧は図１２に示すように単位電圧Ｖｑずつ増加することとなる。
【００２５】
なお、ランプ発生器２０５にＤ／Ａ変換器を用いると、一度に増加させるステップ量をランプ電圧を増加させる途中で変化させることにより、折れ線状のランプ電圧を発生することができ、たとえば、特許文献３にはこのような折れ線状のランプ電圧を発生するランプ発生器としてデルタ・シグマ変調を応用したものが提案されている。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００８−１８２５３６号公報
【特許文献２】特開２００８−３１２２０１号公報
【特許文献３】特許第４６６８３２４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２７】
しかしながら、従来のランプ信号比較型Ａ／Ｄ変換器は、一定電圧ずつ増加するランプ電圧をアナログ入力電圧（画素のアナログ出力Ａｓの電圧）と比較するため、ランプ電圧における電圧分解能が高いほど、アナログ値であるアナログ入力電圧をディジタル信号値に変換するのに要する変換時間が長くなる。
【００２８】
さらに量子化雑音、つまりアナログ値であるアナログ入力電圧をディジタル信号値に変換する際の誤差は、電圧分解能により決まるものであり、電圧分解能が一定であれば、アナログ入力電圧を変換して得られるディジタル信号値（以下、ディジタル変換値ともいう。）の大きさには関係なく常に一定値である。
【００２９】
一方、固体撮像装置で検出する光強度には、原理的に光子数に比例するショット雑音が含まれており、ディジタル変換値が大きくなるほど量子化雑音はショット雑音と比較して不必要に小さなものとなり、このようなショット雑音の光強度依存性に起因して変換時間が不必要に長くなっていた。
【００３０】
以下、量子化誤差とショット雑音について説明する。
【００３１】
まず、図１３を参照して量子化誤差を説明する。
【００３２】
図１３は、入射光の光強度（光子数）とディジタル変換値との対応関係を示している。
【００３３】
従来のＡ／Ｄ変換器における量子化誤差は、ディジタル変換値がｎのとき光子数がｎであるとすると、量子化ステップの大きさは常に１であるから量子化雑音の分散は１／１２となる。つまり、量子化ステップをｑとすると、誤差の確率密度関数は±ｑ／２の区間に連続一様分布しているので、雑音パワー(分散)はｑ２／１２である。ここで量子化ステップｑに１を代入すると、分散は１／１２となる。
【００３４】
一方、ショット雑音は光子数のような量子化された値を扱うときに原理的に発生する揺らぎであり、ポアソン分布であることが知られている。ポアソン分布の性質から、ショット雑音の標準偏差は光子数の平均の平方根に等しく、分散は光子数の平均に等しい。
【００３５】
つまり光子数がｎであるとき、ショット雑音の分散はｎである。従って、例えば、光子数が１００個であるとき、ショット雑音は量子化雑音の１２００倍になり量子化雑音が不必要に小さい。
【００３６】
次に、図１４（ａ）および図１４（ｂ）を参照してＡ／Ｄ変換に要する変換時間を説明する。ここでは、Ｎはランプ電圧が最大値に達するときのカウンタ値である。
【００３７】
従来のランプ信号比較型Ａ／Ｄ変換器では、入力電圧（画素のアナログ出力の電圧）と比較されるランプ電圧は、経過時間に比例して徐々に大きくなる。単位時間をＴ０とし、単位時間内に変化する単位電圧をＶｑとすると、経過時間がｎＴ０のときランプ電圧のレベルはｎＶｑである。つまり、単位電圧Ｖｑを小さくしようとすると、単位時間内に変化する単位電圧に反比例して、ランプ発生回路から出力されるランプ電圧が必要な電圧レベルに達するまでに要する時間が長くなることになる。
【００３８】
また、ランプ電圧の傾き（単位電圧）をランプ電圧を増大させる途中で大きくすると、上記変換時間は短くできるが、ランプ電圧の傾きの変化点の前後で得られるディジタル変換値に大きな誤差が発生してしまう。
【００３９】
本発明は、上記のような問題点を解決するためになされたものであり、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００４０】
本発明に係るＡ／Ｄ変換器は、ランプ信号比較型のＡ／Ｄ変換器であって、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換し、そのことにより上記目的が達成される。
【００４１】
本発明は、上記Ａ／Ｄ変換器において、前記ランプ発生回路は、固定電圧を積分する第１の積分回路と、該第１の積分回路の出力を積分する第２の積分回路とを有し、該第１および第２の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉することが好ましい。
【００４２】
本発明に係る固体撮像装置は、蓄積された電子の数に対応した光信号電圧を発生する画素と、該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する、上述した本発明に係るＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えたものであり、そのことにより上記目的が達成される。
【００４３】
本発明は、上記固体撮像装置において、前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含むことが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記論理回路は、前記光信号を指数部と仮数部からなる基数２の指数表記で表される値として出力する指数変換回路を含むことが好ましい。
【００４５】
本発明に係る電子情報機器は、上述した本発明に係る固体撮像装置を備えたものであり、そのことにより上記目的が達成される。
【００４６】
次に作用について説明する。
【００４７】
本発明においては、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、ＡＤ変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
【００４８】
以下、本発明で得られるディジタル変換値の量子化雑音を図５を用いて説明する。
【００４９】
ディジタル変換値がｎのとき光子数がｎ２とすると、ｎ２±ｎの範囲が変換値ｎに変換される。このとき量子化ステップの大きさは２ｎであるから量子化雑音の分散は、従来技術で説明した関係（量子化ステップをｑとすると、雑音パワー(分散)はｑ２／１２である。）より、（２ｎ）２／１２＝ｎ２／３となる。このときショット雑音の分散は光子数と同じｎ２である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率（１：３＝ｎ２／３：ｎ２）にすることができる。
【００５０】
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、ＡＤ変換に要する変換時間が不必要に長くなるのを回避することができる。
【００５１】
また、アナログ入力電圧のＡＤ変換に必要な変換時間は、従来のＡ／Ｄ変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のＡ／Ｄ変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
【００５２】
そのため、このような構成のＡ／Ｄ変換器では、従来のランプ信号比較型Ａ／Ｄ変換器と同じ変換時間でダイナミックレンジがビット幅換算で２倍となる。
【発明の効果】
【００５３】
以上のように、本発明によれば、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の実施形態１による固体撮像装置を説明する図であり、該固体撮像装置における画素部、Ａ／Ｄ変換器および論理回路を示している。
【図２】図２は、本発明の実施形態１による固体撮像装置を説明する図であり、該固体撮像装置におけるＡ／Ｄ変換器を構成する二次ランプ発生回路を示す回路図である。
【図３】図３は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器の変換特性をグラフで示す図である。
【図４】図４は、本発明の実施形態１による固体撮像装置を説明する図であり、図２に示す二次ランプ発生回路の動作をタイミングチャートにより示している。
【図５】図５は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器での量子化誤差をグラフで示している。
【図６】図６は、本発明の実施形態１による固体撮像装置を説明する図であり、図１に示すＡ／Ｄ変換器を構成する二次ランプ発生回路のランプ電圧の変化（図６（ａ））を、該Ａ／Ｄ変換器におけるカウンタのカウント値の変化（図６（ｂ））とともに示している。
【図７】図７は、本発明の実施形態３による固体撮像装置を説明する図であり、この固体撮像装置のＡ／Ｄ変換器におけるディジタル変換値を指数表記した場合の指数部とディジタル変換値との関係をグラフで示している。
【図８】図８は、本発明の実施形態２および３による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器から出力されるディジタル変換値の誤差を示している。
【図９】図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図１０】図１０は、従来の代表的なＣＭＯＳイメージセンサを示すブロック図である。
【図１１】図１１は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器の一例を説明する回路図である。
【図１２】図１２は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器の動作をタイミングチャートにより説明する図である。
【図１３】図１３は、図１０に示すＣＭＯＳイメージセンサにおけるＡ／Ｄ変換器の誤差をグラフで示す図である。
【図１４】図１４は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器のランプ電圧（図１４（ａ））をカウンタ値の変化（図１４（ｂ））とともに示す図である。
【発明を実施するための形態】
【００５５】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５６】
（実施形態１）
図１は本発明の実施形態１による固体撮像装置を説明する図である。
【００５７】
この実施形態１による固体撮像装置１００は、フォトダイオードなどの光電変換素子ＰＤで入射光Ｌの光電変換により生成し蓄積した電子を読出回路１０１により画素のアナログ出力（以下、画素出力という。）Ａｓに読み出す画素部１１０を備える。
【００５８】
また、この固体撮像装置１００は、クロックＣＫを入力として、該クロックＣＫと同期して１から始めて１ずつ変化するディジタル値であるカウンタ値をカウンタ出力Ｃｓにグレイコード形式で出力するカウンタ１２４を備える。
【００５９】
なお、カウント値を示す複数ビットの２進数は、カウント値がこれに隣接する他のカウント値に変化する際、常にこの２進数の複数ビットのうちの１ビットしか変化しないグレイコード形式を使用する。
【００６０】
２以上のビットが変化する形式を使用するとビット毎の変化時間が異なるため瞬間的に誤ったカウント値が出力されてしまう。
【００６１】
また、この固体撮像装置１００は、該クロックＣＫを入力として、該ディジタル値（カウンタ値）の二乗と該ディジタル値の和に比例してランプ電圧を発生してランプ出力Ｒａに出力する二次ランプ発生回路１２３を備える。
【００６２】
また、この固体撮像装置１００は、該画素出力Ａｓと該ランプ出力Ｒａとを入力ノードとして、これらの出力に現われる電圧の大小関係の反転時を検出したときパルスを検出出力Ｃｍに出力する比較回路１２１を備える。
【００６３】
また、この固体撮像装置１００は、該検出出力Ｃｍと該カウンタ出力Ｃｓとを入力として、該検出出力Ｃｍにパルスが発生する瞬間のカウンタ値を、該カウンタ出力Ｃｓから取り出し、ディジタル信号値としてラッチ出力Ｒｓに出力するラッチ１２２を備える。
【００６４】
また、上記カウンタ１２４、二次ランプ発生回路１２３、比較回路１２１、およびラッチ１２２は、上記画素出力Ａｓに読み出されたアナログ入力電圧をディジタル信号値（変換値）に変換してラッチ出力Ｒｓに出力するＡ／Ｄ変換器１２０を構成している。
【００６５】
また、固体撮像装置１００は、該Ａ／Ｄ変換器１２０のラッチ出力Ｒｓに出力されるディジタル信号値（変換値）を信号処理して論理出力Ｄｓに出力する論理回路１３０を備えている。
【００６６】
該二次ランプ発生回路１２３が発生するランプ電圧の変化を図６（ａ）に示し、同じ時間軸でのカウンタ１２４が発生するカウンタ値の変化を図６（ｂ）に示す。
【００６７】
横軸の時間は時間Ｔｏで、縦軸の電圧は後述するランプ電圧の基準値Ｖｉで正規化することにより、横軸と縦軸ともに整数で表現している。
【００６８】
ランプ電圧のグラフは時間がｎのときランプ電圧をｎ２＋ｎとした点を結んだ曲線である。カウンタ値のグラフは時間がｎのときカウンタ値をｎとした点を結んだ直線である。カウンタ１２４は、時間を示すカウンタ値が最大値Ｎになれば、次のアナログ入力電圧の変換のために初期状態に戻る。
【００６９】
Ａ／Ｄ変換器１２０の変換特性は、図３に示したように、ランプ出力Ｒａの電圧範囲（ｎ２±ｎ）Ｖｉが変換値ｎに変換される。つまり、変換値１、２、３、・・・に対応する電圧範囲の境界が、２Ｖｉ、６Ｖｉ、１２Ｖｉと増加していくが、等間隔では無く、変換値に対応する電圧範囲が広がっていく。なお、図３では電圧範囲（ｎ２±ｎ）Ｖｉは、ランプ電圧の基準値Ｖｉで正規化して整数値で示している。
【００７０】
図２は、上記二次ランプ発生回路１２３を説明する図である。なお、図２では、図１１と同様、基準電源Ｐは、直列接続の２つの電源Ｐ１およびＰ２からなり、これらの接続点がグランドに接続されており、電源Ｐ１およびＰ２の直列接続体が固定電圧ＶＦＳを発生するものとする。
【００７１】
このような二次ランプ発生回路をスイッチトキャパシタで構成することにより、高精度の電圧波形を発生することが可能となる。スイッチはクロックＣＫにより前記カウンタ１２４と同期したタイミングで開閉する。
【００７２】
この二次ランプ発生回路１２３は、固定電圧ＶＦＳを積分する第１の積分回路１２３ａと、該第１の積分回路１２３ａの出力を積分する第２の積分回路１２３ｂと、第２の積分回路１２３ｂの内部ノードＮ７の電位を出力する出力回路１２３ｃとを有している。該第１の積分回路１２３ａは、キャパシタＣ１、Ｃ２と、スイッチＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２、ＳＲ１と、演算増幅器ＯＰ１とを含んでいる。該第２の積分回路１２３ｂは、キャパシタＣ３、Ｃ４と、スイッチＳＡ３、ＳＡ４、ＳＢ３、ＳＢ４、ＳＲ２と、演算増幅器ＯＰ２とを含んでいる。出力回路１２３ｃは演算増幅器ＯＰ３により構成されている。このように二次ランプ発生回路１２３では、二つの演算増幅器ＯＰ１とＯＰ２がそれぞれ積分回路を構成し全体として二次積分回路となっている。
【００７３】
ここで、上記スイッチは、クロックＣＫに基づいて、前記カウンタ１２４のディジタル値の変化と同期したタイミングで開閉する。スイッチＳＡ１〜ＳＡ３は同期して開閉し、スイッチＳＢ１〜ＳＢ３は同期して開閉し、スイッチＳＡ１〜ＳＡ３とスイッチＳＢ１〜ＳＢ３とは相補的に開閉する。また、スイッチＳＲ１およびＳＲ２は同期して開閉する。
【００７４】
キャパシタＣ１の一端側ノードＮ１はスイッチＳＡ１を介して電源Ｐ２の負側ノードに接続されるとともに、スイッチＳＢ１を介して電源Ｐ１の正側ノードに接続されている。このキャパシタＣ１の他端ノードＮ２は演算増幅器ＯＰ１の負入力ノードＮ２に接続されている。演算増幅器ＯＰ１の正入力ノードはグランドに接続されている。
【００７５】
また、第１の積分回路１２３ａを構成するキャパシタＣ２の一端ノードは演算増幅器ＯＰ１の負入力ノードＮ２に接続され、このキャパシタＣ２の他端ノードＮ４はスイッチＳＡ２を介して演算増幅器ＯＰ１の出力ノードＮ３に接続されている。スイッチＳＲ１はキャパシタＣ２の両端を短絡可能となるようこのキャパシタＣ２に並列に接続されている。また、スイッチＳＢ２は、演算増幅器ＯＰ１の出力ノードＮ３とその負入力ノードＮ２との間にこれらのノードを短絡可能となるよう接続されている。
【００７６】
キャパシタＣ３の一端は演算増幅器ＯＰ１の出力ノードＮ３に接続され、このキャパシタＣ３のもう一端は演算増幅器ＯＰ２の負入力ノードＮ５に接続されている。演算増幅器ＯＰ２の正入力ノードはグランドに接続されている。
【００７７】
キャパシタＣ４の一端は演算増幅器ＯＰ２の負入力ノードＮ５に接続され、キャパシタＣ４のもう一端は、スイッチＳＢ３を介して演算増幅器ＯＰ２の出力ノードＮ６に接続されている。さらにキャパシタＣ４とスイッチＳＢ３の接続ノードＮ７は演算増幅器ＯＰ３の正入力ノードに接続されている。
【００７８】
スイッチＳＲ２はキャパシタＣ４の両端を短絡可能となるよう該キャパシタＣ４に並列に接続されている。スイッチＳＡ３は、演算増幅器ＯＰ２の出力ノードＮ６とその負入力ノードＮ５とを短絡可能となるようこれらのノードの間に接続されている。
【００７９】
また、上記演算増幅器ＯＰ３の出力ノードと負入力ノードとは接続されて単位ゲインアンプを構成している。
【００８０】
次に、この二次ランプ発生回路１２３の動作を、図４を用いて説明する。
【００８１】
スイッチＳＲ１およびＳＲ２をオンにすると、スイッチＳＡ２のオンにより演算増幅器ＯＰ１の出力ノードＮ３と負入力ノードＮ２とが短絡することとなり、演算増幅器ＯＰ１の出力がグランド電圧となり、また、スイッチＳＢ３のオンにより、演算増幅器ＯＰ２の出力ノードＮ６と負入力ノードＮ５とが短絡することとなり、演算増幅器ＯＰ２の出力がグランド電圧となる。この結果、二次ランプ発生回路１２３の出力はグランド電圧になる。
【００８２】
一方、スイッチＳＲ１およびＳＲ２をオフにして、スイッチＳＡ１〜ＳＡ３とスイッチＳＢ１〜ＳＢ３とが相補的にオンとオフを繰り返す度に、演算増幅器ＯＰ１の出力は電圧Ｖｑずつ増加する。電圧Ｖｑは基準電源電圧ＶＦＳのＣ１／Ｃ２倍の電圧である。ここで、Ｃ１、Ｃ２はキャパシタＣ１、Ｃ２の容量値である。
【００８３】
ただし、スイッチＳＢ１〜ＳＢ３がオンのとき、演算増幅器ＯＰ１の出力はおおよそグランド電圧に下がり、演算増幅器ＯＰ１のオフセット電圧となる。よって、演算増幅器ＯＰ１の出力の電圧変化量はオフセット電圧がキャンセルされ正確にｎＶｑとなる。ここで、ｎはスイッチＳＲ１およびＳＲ２がオンからオフになってからのクロックＣＫのカウント値である。
【００８４】
またスイッチＳＢ１〜ＳＢ３がオフからオンに変化したときの演算増幅器ＯＰ１の出力の電圧変化量であるｎＶｑのＣ３／Ｃ４倍の電圧にあたるｎＶｉ（＝ｎＶｑ・Ｃ３／Ｃ４）が、演算増幅器ＯＰ２により積分されて出力される。ここで、Ｃ３、Ｃ４はキャパシタＣ３、Ｃ４の容量値である。
【００８５】
ただし、スイッチＳＡ１〜ＳＡ３がオンのとき演算増幅器ＯＰ２の出力はおおよそグランド電圧に下がり演算増幅器ＯＰ２のオフセット電圧となる。よって、演算増幅器ＯＰ２の出力の電圧変化量はオフセット電圧がキャンセルされ正確に（ｎ２＋ｎ）Ｖｉとなる。
【００８６】
演算増幅器ＯＰ２の出力ノードＮ６の電圧は、スイッチＳＢ３により接続するノードＮ７を介して、出力回路１２３ｃによってスイッチＳＢ１〜ＳＢ３がオンのとき検出され、スイッチＳＢ１〜ＳＢ３がオフのときキャパシタＣ４で保持される。
【００８７】
このような構成の本実施形態１では、一定値ずつ変化するディジタル値を発生するカウンタ１２４と、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生する二次ランプ発生回路１２３と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路（比較器）１２１と、該比較回路１２１が該反転時を検出したとき、該カウンタ１２４から得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ（記録回路）１２２とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、ＡＤ変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
【００８８】
この実施形態１で得られるディジタル変換値の量子化雑音を図５を用いて説明する。
【００８９】
ディジタル変換値がｎのとき光子数がｎ２とすると、ｎ２±ｎの範囲が変換値ｎに変換される。このとき量子化ステップの大きさは２ｎであるから量子化雑音の分散は、従来技術で説明した関係（量子化ステップをｑとすると、雑音パワー(分散)はｑ２／１２である。）より、（２ｎ）２／１２＝ｎ２／３となる。このときショット雑音の分散は光子数と同じｎ２である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率（１：３＝ｎ２／３：ｎ２）にすることができる。
【００９０】
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、ＡＤ変換に要する変換時間が不必要に長くなるのを回避することができる。
【００９１】
また、アナログ入力電圧のＡＤ変換に必要な変換時間は、従来のＡ／Ｄ変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のＡ／Ｄ変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
【００９２】
そのため、このような構成のＡ／Ｄ変換器では、従来のランプ信号比較型Ａ／Ｄ変換器と同じ変換時間でダイナミックレンジがビット幅換算で２倍となる。
（実施形態２）
次に、本発明の実施形態２による固体撮像装置を説明する図である。
【００９３】
この実施形態２による固体撮像装置は、実施形態１の固体撮像装置１００における論理回路を、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を二乗して出力する乗算器により構成したものであり、その他の構成は、実施形態１の固体撮像装置１００と同一である。
【００９４】
つまり、この実施形態２の固体撮像装置では、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を乗算器により二乗することにより、アナログ入力電圧の平方根をＡＤ変換して得られるディジタル変換値を、光強度に比例した整数（二乗変換値）として扱うことができる。
【００９５】
また、乗算器で演算された二乗変換値は、図１に示す実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値の二倍のビット幅を持つので、上記論理回路を構成する乗算器から出力されるディジタル変換値を、必要に応じてシフト丸め演算処理を行うことにより、実施形態１のＡ／Ｄ変換器１２０から出力される変換値の二倍以下のビット幅に制限することができる。
【００９６】
ここで、シフト丸めとは、Ｋをシフト数とすると、整数値に２−Ｋを乗算して小数点以下を四捨五入または切り捨てて丸めることである。例えば、実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値が８ビット幅を有するとき、このディジタル変換値を二乗した二乗変換値は１６ビット幅を有することとなるが、上記シフト数Ｋを６とすれば、この二乗変換値を１０ビット幅の整数として得ることができる。
【００９７】
以下、本発明のＡ／Ｄ変換器のＳＮＲ（ＳＮ比）を図８を用いて説明する。
【００９８】
ショット雑音はＡ／Ｄ変換器の入力である光強度に含まれているので、Ａ／Ｄ変換器から出力されるディジタル変換値における雑音のＳＮＲが、ショット雑音のＳＮＲに近づくほどディジタル変換値として良い精度のものが得られていることを示す。
【００９９】
この実施形態２のように６ビットのシフト丸めを行い、１０ビット幅で固定表記した時（グラフＬ１）は光強度が小さい時にシフト丸めの影響が強く表れ、ディジタル変換値のＳＮＲが低下する。したがって、光強度が小さい時はシフト数を少なくしてゲインを制御する処理などが必要であるが、光強度が十分大きい時にはショット雑音のＳＮＲに近づき、最大限のＳＮ比が得られる。
【０１００】
なお、上記実施形態２では、光強度に比例した整数であるディジタル変換値にシフト丸め演算処理を施すことにより、該ディジタル変換値が有するビット幅を制限する例を示したが、このディジタル変換値を表すのに指数表記を用いれば、小さなディジタル変換値の有効桁数を減らすことなくビット幅をさらに有効利用できる。
（実施形態３）
次に、本発明の実施形態３による固体撮像装置を説明する。
【０１０１】
この実施形態３の固体撮像装置は、実施形態１の固体撮像装置１００における論理回路を、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を二乗して出力する乗算器と、この乗算器の出力である二乗変換値（整数）を、基数２の指数表記で表される値として出力する指数変換回路とを有する構成としたものであり、その他の構成は、実施形態１の固体撮像装置１００と同一である。
【０１０２】
以下、具体的に説明する。ここで、Ｓを仮数部、Ｔを指数部として二乗変換値を基数２の指数表記（Ｓ×２Ｔ）で表す。
【０１０３】
例えば、実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値が８ビット幅のとき、この変換値を二乗して得られる二乗変換値は、この値を丸めないときには１６ビット幅である。
【０１０４】
指数部Ｔは、図７で示すように、二乗変換値が０〜（２６−１）のとき０、２６〜（２７−１）のとき１とし、以下、順に二乗変換値が２倍になる毎に１だけ増加させ、二乗変換値が２１５〜（２１６−１）であるときは、指数部Ｔは１０とする。
【０１０５】
１６ビット幅を有する二乗変換値は（２１６−１）より小さいことから、指数部Ｔの最大値は１０であり、４ビット幅で指数部Ｔを構成できる。仮数部Ｓは、二乗変換値を指数部Ｔでシフト丸めを行うことにより６ビット幅で構成できる。
【０１０６】
この実施形態３では、固体撮像装置（イメージセンサ）の画素で検出された光信号に比例したディジタル変換値を二乗して得られる二乗変換値（整数）を基数２の指数表記で表して信号処理するので、以下の効果が得られる。
【０１０７】
つまり、二乗変換値（整数）を、基数２として指数部４ビット、仮数部６ビットの合計１０ビットの指数表記により表した場合（図８のグラフＬ２）、１０ビット幅で固定表記した時（図８のグラフＬ１）と比較して、ダイナミックレンジが２６倍となる。
【０１０８】
この結果、光強度が小さい状態では、シフト丸めを行わないため、図８のグラフＬ２に示すように、アナログ入力電圧のディジタル変換値としてＳＮＲがショット雑音のＳＮＲ（図８のグラフＬ３）に近いディジタル変換値が得られる。一方、光強度が大きくなり、ディジタル変換値の指数部が１０付近になると、図８のグラフＬ２に示すように、ディジタル変換値のＳＮＲがショット雑音のＳＮＲより低下する。これは仮数部Ｓのビット幅が６ビットであることによるＳＮＲの上限に達したからであるが、固体撮像装置として問題にならない程度のＳＮＲが得られる。また、さらに大きなＳＮＲで信号処理を行う必要のある固体撮像装置の用途では、仮数部のビット幅を必要なだけ大きくすればよい。
【０１０９】
なお、上記実施形態３では、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を乗算器により二乗して得られる二乗変換値を、基数２の指数表記で表される値として出力するものとしたが、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を、基数２の指数表記で表される値として出力するものでもよい。
【０１１０】
さらに、上記実施形態１から実施形態３では、特に説明しなかったが、上記実施形態１から実施形態３の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばディジタルビデオカメラ、ディジタルスチルカメラなどのディジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態４）
図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１１１】
図９に示す本発明の実施形態４による電子情報機器９０は、本発明の上記実施形態１から３の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。
【０１１２】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１３】
本発明は、Ａ／Ｄ変換器、固体撮像装置および電子情報機器の分野において、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
【符号の説明】
【０１１４】
９０ 電子情報機器
９１ 撮像部
９２ メモリ部
９３ 表示部
９４ 通信部
９５ 画像出力部
１００ 固体撮像装置
１０１ 読出回路
１１０ 画素部
１２０ Ａ／Ｄ変換器
１２１ 比較回路
１２２ ラッチ
１２３ 二次ランプ発生回路
１２４ カウンタ
１３０ 論理回路
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換器、固体撮像装置および電子情報機器に関し、特に、ＣＭＯＳイメージセンサなどの固体撮像装置を構成するランプ信号比較型のＡ／Ｄ変換器、このようなＡ／Ｄ変換器を用いた固体撮像装置、および固体撮像装置を搭載した電子式撮像装置（例えば、ビデオカメラやディジタルカメラなど）を含む電子情報機器に関するものである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの固体撮像装置は、画素で光電変換し蓄積した電子に対応した光信号電圧を外部に出力するものであり、特にＣＭＯＳイメージセンサは光信号電圧であるアナログ入力電圧をディジタル信号値に変換するＡ／Ｄ変換部を有していることがある。
【０００３】
例えば、画素配列の列毎にランプ信号比較型Ａ／Ｄ変換器を設けることにより、画素列毎に対応するアナログ入力電圧をディジタル信号値に変換するようにできる。
【０００４】
このようなＡ／Ｄ変換器は特許文献１や特許文献２に示されており、以下具体的に説明する。
【０００５】
図１０は、代表的なＣＭＯＳイメージセンサを示すブロック図である。
【０００６】
このＣＭＯＳイメージセンサ２１０は、複数の画素２００が行列状に配列された画素部２００ａと、アドレス信号ＹＡＤＲに基づいて該画素部２００ａにおける行方向の画素配列を１行だけ選択する行選択回路２０１と、クロックＣＫに基づいてランプ出力Ｒａにランプ電圧を出力するランプ発生器２０５と、画素部２００ａにおける各画素列毎に設けられ、選択された画素行の複数の画素のアナログ出力Ａｓの電圧をランプ出力Ｒａの電圧（つまり、ランプ電圧）と比較する複数の比較回路２０２とを有している。ここで、ランプ出力Ｒａの電圧は０（Ｖ）からＮＶｑ（Ｖ）まで一定周期で変化するものである。ここで、比較回路２０２は、ランプ出力Ｒａの電圧が画素のアナログ出力Ａｓの電圧と等しくなったとき、出力する電圧を反転するよう構成されている。
【０００７】
また、このＣＭＯＳイメージセンサ２１０は、ランプ出力Ｒａの電圧の変動周期と同期して０からＮまでのカウント値をカウンタ出力Ｃｎに出力するカウンタ２０６と、画素部２００ａにおける各画素列毎に設けられ、ランプ出力Ｒａの電圧が画素のアナログ出力Ａｓの電圧と等しくなって、対応する比較回路２０２が出力する電圧が反転したとき、カウンタ２０６から出力されたカウント値を記憶する複数のラッチ２０３と、アドレス信号ＸＡＤＲに基づいて、各ラッチ２０３に格納されているカウント値が画素に対応するディジタル画素値（ディジタル信号値）として出力されるよう複数のラッチを順次選択する列選択回路２０４とを有している。
【０００８】
なお、Ｖｑはランプ出力Ｒａの電圧が増大するときの単位電圧であり、Ｎは自然数で、カウンタが出力するカウント値の最大値である。また、ランプ発生器２０５がランプ電圧を変化させる動作と、カウンタ２０６のカウント値を増加させる動作とは上記クロックＣＫに基づいて同期して行われる。
【０００９】
ここで、ランプ発生器２０５は、スイッチトキャパシタ積分回路で実現することができるものであり、図１１は、このランプ発生器２０５の一例を示している。
【００１０】
このランプ発生器２０５は、１つの演算増幅器ＯＰ１１、１つの基準電源Ｐ、２つのキャパシタＣ１１およびＣ２２、並びに５つのスイッチＳＡ１１、ＳＡ２２、ＳＢ１１、ＳＢ２２、ＳＲ１１を有しており、上記演算増幅器ＯＰ１１は差動増幅器により構成されている。なお、図１１では、基準電源Ｐは、直列接続の２つの電源Ｐ１およびＰ２からなり、これらの接続点がグランドに接続されており、電源Ｐ１およびＰ２の直列接続体が固定電圧ＶＦＳを発生するものとする。
【００１１】
つまり、キャパシタＣ１１の一端側ノードＮ１１はスイッチＳＢ１を介して基準電源Ｐを構成する電源Ｐ１の正側ノードに接続され、またキャパシタＣ１１の一端側ノードＮ１１はスイッチＳＡ１１を介して基準電源Ｐを構成する電源Ｐ２の負側ノードに接続されている。また、キャパシタＣ１１の他端側ノードＮ２２はスイッチＳＡ２２を介して上記演算増幅器ＯＰ１１の負入力ノードＮ３３に接続され、キャパシタＣ１１の他端側ノードＮ２２はスイッチＳＢ２２を介してグランドに接続されている。
【００１２】
上記演算増幅器ＯＰ１１の正入力ノードＮ４４はグランドに接続され、該演算増幅器ＯＰ１１の負入力ノードＮ３３と出力ノードＮ５５との間にはキャパシタＣ２２が接続され、このキャパシタＣ２２には並列にスイッチＳＲ１１が接続されている。
【００１３】
次に動作について説明する。
【００１４】
このような構成の固体撮像装置２１０では、行選択回路２０１はアドレス信号ＹＡＤＲに基づいて画素部２００ａにおける画素配列を１行だけ選択する。
【００１５】
例えば、図１０に示す画素２００を含む行が選択されている場合、画素２００のアナログ出力Ａｓの電圧は比較器２０２に入力される。比較器２０２はランプ発生器２０５で生成されたランプ出力Ｒａの電圧と、画素２００のアナログ出力Ａｓの電圧であるアナログ入力電圧とを比較し、ランプ出力Ｒａの電圧がアナログ入力電圧に等しくなると、比較器２０２の出力の電圧が反転する。ラッチ２０３は、比較器２０２の出力の電圧が反転したときのカウンタ２０６から出力されるカウント値を画素のディジタル信号値として記憶する。このとき、ランプ出力Ｒａの電圧とカウンタ値は図１４（ａ）および図１４（ｂ）に示すように同期して変化する。この変化は線形変化である。すなわち、カウンタ値が０のときランプ出力Ｒａの電圧は０であり、カウンタ値が１ずつ増加してｎになると、ランプ出力Ｒａの電圧は単位電圧Ｖｑのｎ倍、つまりｎＶｑになる。
【００１６】
そして、画素部における一行分の画素のアナログ出力Ａｓの電圧をディジタル信号値に変換する変換動作が完了した後、列選択器２０４がアドレス信号ＸＡＤＲに基づいて各列のラッチ２０３を順次選択することで、各ラッチ２０３に格納されているカウンタのカウント値（各画素のディジタル信号値）が出力される。
【００１７】
そして、一行分の画素に対する変換動作を画素部におけるすべての画素行について行うことにより、一枚の画面に相当するディジタル信号値が固体撮像装置から出力される。
【００１８】
次に、上述のランプ発生器２０５の動作について説明する。
【００１９】
図１２はランプ発生器２０５のタイミング動作を示す図である。
【００２０】
クロックＣＫに基づいてスイッチＳＲ１１がオンすると、演算増幅器ＯＰ１１の出力ノードＮ５５と負入力ノードＮ３３とが短絡して演算増幅器ＯＰ１１の出力の電圧がグランド電圧になる。また、スイッチＳＲ１１をオフにした状態で、スイッチＳＡ１１、ＳＡ２２とスイッチＳＢ１１、ＳＢ２２とがクロックＣＫに基づいて相補的にオンとオフを繰り返す度に、このスイッチトキャパシタ積分回路の出力が基準電源の電圧ＶＦＳのキャパシタＣ１１とキャパシタＣ２２の容量比倍ずつ増加する。ここで、キャパシタＣ１１の容量をＣ１１、キャパシタＣ２２の容量をＣ２２とすると、一回の増加量である単位電圧Ｖｑは次式で求められる。
【００２１】
Ｖｑ＝ＶＦＳ・Ｃ１１／Ｃ２２
つまり、スイッチＳＡ１１およびＳＡ２２がオンからオフになり、スイッチＳＢ１１およびＳＢ２２がオフからオンになると、基準電源によりキャパシタＣ１１の両端の電圧がリセットされる。
【００２２】
その後、クロックＣＫに基づいてスイッチＳＡ１１およびＳＡ２２がオンし、スイッチＳＢ１１およびＳＢ２２がオフすると、キャパシタＣ１１の一端側ノードＮ１１の電圧が基準電源の電圧ＶＦＳだけ低下し、これに伴ってキャパシタＣ１１の他端側ノードＮ２２の電位が低下する。このため演算増幅器ＯＰ１１の負入力ノードＮ３３の電位が低下する。このとき、演算増幅器ＯＰ１１はその正入力ノードＮ４４と負入力ノードＮ３３との電位が等しくなるまで出力ノードＮ５５を駆動する。これによりキャパシタＣ１１とキャパシタＣ２２の電荷が再配分され、演算増幅器ＯＰ１１の出力ノードＮ５５の電圧の増加量は単位電圧Ｖｑとなる。
【００２３】
この状態で、スイッチＳＡ１１およびＳＡ２２がオフし、スイッチＳＢ１１およびＳＢ２２がオンすると、再度、基準電源によりキャパシタＣ１１がリセットされる。
【００２４】
このようにスイッチＳＡ１およびＳＡ２とスイッチＳＢ１およびＳＢ２とをクロックＣＫに基づいて相補的にオンオフすることで、演算増幅器ＯＰ１１の出力の電圧は図１２に示すように単位電圧Ｖｑずつ増加することとなる。
【００２５】
なお、ランプ発生器２０５にＤ／Ａ変換器を用いると、一度に増加させるステップ量をランプ電圧を増加させる途中で変化させることにより、折れ線状のランプ電圧を発生することができ、たとえば、特許文献３にはこのような折れ線状のランプ電圧を発生するランプ発生器としてデルタ・シグマ変調を応用したものが提案されている。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００８−１８２５３６号公報
【特許文献２】特開２００８−３１２２０１号公報
【特許文献３】特許第４６６８３２４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２７】
しかしながら、従来のランプ信号比較型Ａ／Ｄ変換器は、一定電圧ずつ増加するランプ電圧をアナログ入力電圧（画素のアナログ出力Ａｓの電圧）と比較するため、ランプ電圧における電圧分解能が高いほど、アナログ値であるアナログ入力電圧をディジタル信号値に変換するのに要する変換時間が長くなる。
【００２８】
さらに量子化雑音、つまりアナログ値であるアナログ入力電圧をディジタル信号値に変換する際の誤差は、電圧分解能により決まるものであり、電圧分解能が一定であれば、アナログ入力電圧を変換して得られるディジタル信号値（以下、ディジタル変換値ともいう。）の大きさには関係なく常に一定値である。
【００２９】
一方、固体撮像装置で検出する光強度には、原理的に光子数に比例するショット雑音が含まれており、ディジタル変換値が大きくなるほど量子化雑音はショット雑音と比較して不必要に小さなものとなり、このようなショット雑音の光強度依存性に起因して変換時間が不必要に長くなっていた。
【００３０】
以下、量子化誤差とショット雑音について説明する。
【００３１】
まず、図１３を参照して量子化誤差を説明する。
【００３２】
図１３は、入射光の光強度（光子数）とディジタル変換値との対応関係を示している。
【００３３】
従来のＡ／Ｄ変換器における量子化誤差は、ディジタル変換値がｎのとき光子数がｎであるとすると、量子化ステップの大きさは常に１であるから量子化雑音の分散は１／１２となる。つまり、量子化ステップをｑとすると、誤差の確率密度関数は±ｑ／２の区間に連続一様分布しているので、雑音パワー(分散)はｑ２／１２である。ここで量子化ステップｑに１を代入すると、分散は１／１２となる。
【００３４】
一方、ショット雑音は光子数のような量子化された値を扱うときに原理的に発生する揺らぎであり、ポアソン分布であることが知られている。ポアソン分布の性質から、ショット雑音の標準偏差は光子数の平均の平方根に等しく、分散は光子数の平均に等しい。
【００３５】
つまり光子数がｎであるとき、ショット雑音の分散はｎである。従って、例えば、光子数が１００個であるとき、ショット雑音は量子化雑音の１２００倍になり量子化雑音が不必要に小さい。
【００３６】
次に、図１４（ａ）および図１４（ｂ）を参照してＡ／Ｄ変換に要する変換時間を説明する。ここでは、Ｎはランプ電圧が最大値に達するときのカウンタ値である。
【００３７】
従来のランプ信号比較型Ａ／Ｄ変換器では、入力電圧（画素のアナログ出力の電圧）と比較されるランプ電圧は、経過時間に比例して徐々に大きくなる。単位時間をＴ０とし、単位時間内に変化する単位電圧をＶｑとすると、経過時間がｎＴ０のときランプ電圧のレベルはｎＶｑである。つまり、単位電圧Ｖｑを小さくしようとすると、単位時間内に変化する単位電圧に反比例して、ランプ発生回路から出力されるランプ電圧が必要な電圧レベルに達するまでに要する時間が長くなることになる。
【００３８】
また、ランプ電圧の傾き（単位電圧）をランプ電圧を増大させる途中で大きくすると、上記変換時間は短くできるが、ランプ電圧の傾きの変化点の前後で得られるディジタル変換値に大きな誤差が発生してしまう。
【００３９】
本発明は、上記のような問題点を解決するためになされたものであり、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００４０】
本発明に係るＡ／Ｄ変換器は、ランプ信号比較型のＡ／Ｄ変換器であって、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換し、そのことにより上記目的が達成される。
【００４１】
本発明は、上記Ａ／Ｄ変換器において、前記ランプ発生回路は、固定電圧を積分する第１の積分回路と、該第１の積分回路の出力を積分する第２の積分回路とを有し、該第１および第２の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉することが好ましい。
【００４２】
本発明に係る固体撮像装置は、蓄積された電子の数に対応した光信号電圧を発生する画素と、該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する、上述した本発明に係るＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えたものであり、そのことにより上記目的が達成される。
【００４３】
本発明は、上記固体撮像装置において、前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含むことが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記論理回路は、前記光信号を指数部と仮数部からなる基数２の指数表記で表される値として出力する指数変換回路を含むことが好ましい。
【００４５】
本発明に係る電子情報機器は、上述した本発明に係る固体撮像装置を備えたものであり、そのことにより上記目的が達成される。
【００４６】
次に作用について説明する。
【００４７】
本発明においては、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、ＡＤ変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
【００４８】
以下、本発明で得られるディジタル変換値の量子化雑音を図５を用いて説明する。
【００４９】
ディジタル変換値がｎのとき光子数がｎ２とすると、ｎ２±ｎの範囲が変換値ｎに変換される。このとき量子化ステップの大きさは２ｎであるから量子化雑音の分散は、従来技術で説明した関係（量子化ステップをｑとすると、雑音パワー(分散)はｑ２／１２である。）より、（２ｎ）２／１２＝ｎ２／３となる。このときショット雑音の分散は光子数と同じｎ２である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率（１：３＝ｎ２／３：ｎ２）にすることができる。
【００５０】
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、ＡＤ変換に要する変換時間が不必要に長くなるのを回避することができる。
【００５１】
また、アナログ入力電圧のＡＤ変換に必要な変換時間は、従来のＡ／Ｄ変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のＡ／Ｄ変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
【００５２】
そのため、このような構成のＡ／Ｄ変換器では、従来のランプ信号比較型Ａ／Ｄ変換器と同じ変換時間でダイナミックレンジがビット幅換算で２倍となる。
【発明の効果】
【００５３】
以上のように、本発明によれば、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の実施形態１による固体撮像装置を説明する図であり、該固体撮像装置における画素部、Ａ／Ｄ変換器および論理回路を示している。
【図２】図２は、本発明の実施形態１による固体撮像装置を説明する図であり、該固体撮像装置におけるＡ／Ｄ変換器を構成する二次ランプ発生回路を示す回路図である。
【図３】図３は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器の変換特性をグラフで示す図である。
【図４】図４は、本発明の実施形態１による固体撮像装置を説明する図であり、図２に示す二次ランプ発生回路の動作をタイミングチャートにより示している。
【図５】図５は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器での量子化誤差をグラフで示している。
【図６】図６は、本発明の実施形態１による固体撮像装置を説明する図であり、図１に示すＡ／Ｄ変換器を構成する二次ランプ発生回路のランプ電圧の変化（図６（ａ））を、該Ａ／Ｄ変換器におけるカウンタのカウント値の変化（図６（ｂ））とともに示している。
【図７】図７は、本発明の実施形態３による固体撮像装置を説明する図であり、この固体撮像装置のＡ／Ｄ変換器におけるディジタル変換値を指数表記した場合の指数部とディジタル変換値との関係をグラフで示している。
【図８】図８は、本発明の実施形態２および３による固体撮像装置を説明する図であり、この固体撮像装置におけるＡ／Ｄ変換器から出力されるディジタル変換値の誤差を示している。
【図９】図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図１０】図１０は、従来の代表的なＣＭＯＳイメージセンサを示すブロック図である。
【図１１】図１１は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器の一例を説明する回路図である。
【図１２】図１２は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器の動作をタイミングチャートにより説明する図である。
【図１３】図１３は、図１０に示すＣＭＯＳイメージセンサにおけるＡ／Ｄ変換器の誤差をグラフで示す図である。
【図１４】図１４は、図１０に示すＣＭＯＳイメージセンサにおけるランプ発生器のランプ電圧（図１４（ａ））をカウンタ値の変化（図１４（ｂ））とともに示す図である。
【発明を実施するための形態】
【００５５】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５６】
（実施形態１）
図１は本発明の実施形態１による固体撮像装置を説明する図である。
【００５７】
この実施形態１による固体撮像装置１００は、フォトダイオードなどの光電変換素子ＰＤで入射光Ｌの光電変換により生成し蓄積した電子を読出回路１０１により画素のアナログ出力（以下、画素出力という。）Ａｓに読み出す画素部１１０を備える。
【００５８】
また、この固体撮像装置１００は、クロックＣＫを入力として、該クロックＣＫと同期して１から始めて１ずつ変化するディジタル値であるカウンタ値をカウンタ出力Ｃｓにグレイコード形式で出力するカウンタ１２４を備える。
【００５９】
なお、カウント値を示す複数ビットの２進数は、カウント値がこれに隣接する他のカウント値に変化する際、常にこの２進数の複数ビットのうちの１ビットしか変化しないグレイコード形式を使用する。
【００６０】
２以上のビットが変化する形式を使用するとビット毎の変化時間が異なるため瞬間的に誤ったカウント値が出力されてしまう。
【００６１】
また、この固体撮像装置１００は、該クロックＣＫを入力として、該ディジタル値（カウンタ値）の二乗と該ディジタル値の和に比例してランプ電圧を発生してランプ出力Ｒａに出力する二次ランプ発生回路１２３を備える。
【００６２】
また、この固体撮像装置１００は、該画素出力Ａｓと該ランプ出力Ｒａとを入力ノードとして、これらの出力に現われる電圧の大小関係の反転時を検出したときパルスを検出出力Ｃｍに出力する比較回路１２１を備える。
【００６３】
また、この固体撮像装置１００は、該検出出力Ｃｍと該カウンタ出力Ｃｓとを入力として、該検出出力Ｃｍにパルスが発生する瞬間のカウンタ値を、該カウンタ出力Ｃｓから取り出し、ディジタル信号値としてラッチ出力Ｒｓに出力するラッチ１２２を備える。
【００６４】
また、上記カウンタ１２４、二次ランプ発生回路１２３、比較回路１２１、およびラッチ１２２は、上記画素出力Ａｓに読み出されたアナログ入力電圧をディジタル信号値（変換値）に変換してラッチ出力Ｒｓに出力するＡ／Ｄ変換器１２０を構成している。
【００６５】
また、固体撮像装置１００は、該Ａ／Ｄ変換器１２０のラッチ出力Ｒｓに出力されるディジタル信号値（変換値）を信号処理して論理出力Ｄｓに出力する論理回路１３０を備えている。
【００６６】
該二次ランプ発生回路１２３が発生するランプ電圧の変化を図６（ａ）に示し、同じ時間軸でのカウンタ１２４が発生するカウンタ値の変化を図６（ｂ）に示す。
【００６７】
横軸の時間は時間Ｔｏで、縦軸の電圧は後述するランプ電圧の基準値Ｖｉで正規化することにより、横軸と縦軸ともに整数で表現している。
【００６８】
ランプ電圧のグラフは時間がｎのときランプ電圧をｎ２＋ｎとした点を結んだ曲線である。カウンタ値のグラフは時間がｎのときカウンタ値をｎとした点を結んだ直線である。カウンタ１２４は、時間を示すカウンタ値が最大値Ｎになれば、次のアナログ入力電圧の変換のために初期状態に戻る。
【００６９】
Ａ／Ｄ変換器１２０の変換特性は、図３に示したように、ランプ出力Ｒａの電圧範囲（ｎ２±ｎ）Ｖｉが変換値ｎに変換される。つまり、変換値１、２、３、・・・に対応する電圧範囲の境界が、２Ｖｉ、６Ｖｉ、１２Ｖｉと増加していくが、等間隔では無く、変換値に対応する電圧範囲が広がっていく。なお、図３では電圧範囲（ｎ２±ｎ）Ｖｉは、ランプ電圧の基準値Ｖｉで正規化して整数値で示している。
【００７０】
図２は、上記二次ランプ発生回路１２３を説明する図である。なお、図２では、図１１と同様、基準電源Ｐは、直列接続の２つの電源Ｐ１およびＰ２からなり、これらの接続点がグランドに接続されており、電源Ｐ１およびＰ２の直列接続体が固定電圧ＶＦＳを発生するものとする。
【００７１】
このような二次ランプ発生回路をスイッチトキャパシタで構成することにより、高精度の電圧波形を発生することが可能となる。スイッチはクロックＣＫにより前記カウンタ１２４と同期したタイミングで開閉する。
【００７２】
この二次ランプ発生回路１２３は、固定電圧ＶＦＳを積分する第１の積分回路１２３ａと、該第１の積分回路１２３ａの出力を積分する第２の積分回路１２３ｂと、第２の積分回路１２３ｂの内部ノードＮ７の電位を出力する出力回路１２３ｃとを有している。該第１の積分回路１２３ａは、キャパシタＣ１、Ｃ２と、スイッチＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２、ＳＲ１と、演算増幅器ＯＰ１とを含んでいる。該第２の積分回路１２３ｂは、キャパシタＣ３、Ｃ４と、スイッチＳＡ３、ＳＡ４、ＳＢ３、ＳＢ４、ＳＲ２と、演算増幅器ＯＰ２とを含んでいる。出力回路１２３ｃは演算増幅器ＯＰ３により構成されている。このように二次ランプ発生回路１２３では、二つの演算増幅器ＯＰ１とＯＰ２がそれぞれ積分回路を構成し全体として二次積分回路となっている。
【００７３】
ここで、上記スイッチは、クロックＣＫに基づいて、前記カウンタ１２４のディジタル値の変化と同期したタイミングで開閉する。スイッチＳＡ１〜ＳＡ３は同期して開閉し、スイッチＳＢ１〜ＳＢ３は同期して開閉し、スイッチＳＡ１〜ＳＡ３とスイッチＳＢ１〜ＳＢ３とは相補的に開閉する。また、スイッチＳＲ１およびＳＲ２は同期して開閉する。
【００７４】
キャパシタＣ１の一端側ノードＮ１はスイッチＳＡ１を介して電源Ｐ２の負側ノードに接続されるとともに、スイッチＳＢ１を介して電源Ｐ１の正側ノードに接続されている。このキャパシタＣ１の他端ノードＮ２は演算増幅器ＯＰ１の負入力ノードＮ２に接続されている。演算増幅器ＯＰ１の正入力ノードはグランドに接続されている。
【００７５】
また、第１の積分回路１２３ａを構成するキャパシタＣ２の一端ノードは演算増幅器ＯＰ１の負入力ノードＮ２に接続され、このキャパシタＣ２の他端ノードＮ４はスイッチＳＡ２を介して演算増幅器ＯＰ１の出力ノードＮ３に接続されている。スイッチＳＲ１はキャパシタＣ２の両端を短絡可能となるようこのキャパシタＣ２に並列に接続されている。また、スイッチＳＢ２は、演算増幅器ＯＰ１の出力ノードＮ３とその負入力ノードＮ２との間にこれらのノードを短絡可能となるよう接続されている。
【００７６】
キャパシタＣ３の一端は演算増幅器ＯＰ１の出力ノードＮ３に接続され、このキャパシタＣ３のもう一端は演算増幅器ＯＰ２の負入力ノードＮ５に接続されている。演算増幅器ＯＰ２の正入力ノードはグランドに接続されている。
【００７７】
キャパシタＣ４の一端は演算増幅器ＯＰ２の負入力ノードＮ５に接続され、キャパシタＣ４のもう一端は、スイッチＳＢ３を介して演算増幅器ＯＰ２の出力ノードＮ６に接続されている。さらにキャパシタＣ４とスイッチＳＢ３の接続ノードＮ７は演算増幅器ＯＰ３の正入力ノードに接続されている。
【００７８】
スイッチＳＲ２はキャパシタＣ４の両端を短絡可能となるよう該キャパシタＣ４に並列に接続されている。スイッチＳＡ３は、演算増幅器ＯＰ２の出力ノードＮ６とその負入力ノードＮ５とを短絡可能となるようこれらのノードの間に接続されている。
【００７９】
また、上記演算増幅器ＯＰ３の出力ノードと負入力ノードとは接続されて単位ゲインアンプを構成している。
【００８０】
次に、この二次ランプ発生回路１２３の動作を、図４を用いて説明する。
【００８１】
スイッチＳＲ１およびＳＲ２をオンにすると、スイッチＳＡ２のオンにより演算増幅器ＯＰ１の出力ノードＮ３と負入力ノードＮ２とが短絡することとなり、演算増幅器ＯＰ１の出力がグランド電圧となり、また、スイッチＳＢ３のオンにより、演算増幅器ＯＰ２の出力ノードＮ６と負入力ノードＮ５とが短絡することとなり、演算増幅器ＯＰ２の出力がグランド電圧となる。この結果、二次ランプ発生回路１２３の出力はグランド電圧になる。
【００８２】
一方、スイッチＳＲ１およびＳＲ２をオフにして、スイッチＳＡ１〜ＳＡ３とスイッチＳＢ１〜ＳＢ３とが相補的にオンとオフを繰り返す度に、演算増幅器ＯＰ１の出力は電圧Ｖｑずつ増加する。電圧Ｖｑは基準電源電圧ＶＦＳのＣ１／Ｃ２倍の電圧である。ここで、Ｃ１、Ｃ２はキャパシタＣ１、Ｃ２の容量値である。
【００８３】
ただし、スイッチＳＢ１〜ＳＢ３がオンのとき、演算増幅器ＯＰ１の出力はおおよそグランド電圧に下がり、演算増幅器ＯＰ１のオフセット電圧となる。よって、演算増幅器ＯＰ１の出力の電圧変化量はオフセット電圧がキャンセルされ正確にｎＶｑとなる。ここで、ｎはスイッチＳＲ１およびＳＲ２がオンからオフになってからのクロックＣＫのカウント値である。
【００８４】
またスイッチＳＢ１〜ＳＢ３がオフからオンに変化したときの演算増幅器ＯＰ１の出力の電圧変化量であるｎＶｑのＣ３／Ｃ４倍の電圧にあたるｎＶｉ（＝ｎＶｑ・Ｃ３／Ｃ４）が、演算増幅器ＯＰ２により積分されて出力される。ここで、Ｃ３、Ｃ４はキャパシタＣ３、Ｃ４の容量値である。
【００８５】
ただし、スイッチＳＡ１〜ＳＡ３がオンのとき演算増幅器ＯＰ２の出力はおおよそグランド電圧に下がり演算増幅器ＯＰ２のオフセット電圧となる。よって、演算増幅器ＯＰ２の出力の電圧変化量はオフセット電圧がキャンセルされ正確に（ｎ２＋ｎ）Ｖｉとなる。
【００８６】
演算増幅器ＯＰ２の出力ノードＮ６の電圧は、スイッチＳＢ３により接続するノードＮ７を介して、出力回路１２３ｃによってスイッチＳＢ１〜ＳＢ３がオンのとき検出され、スイッチＳＢ１〜ＳＢ３がオフのときキャパシタＣ４で保持される。
【００８７】
このような構成の本実施形態１では、一定値ずつ変化するディジタル値を発生するカウンタ１２４と、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生する二次ランプ発生回路１２３と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路（比較器）１２１と、該比較回路１２１が該反転時を検出したとき、該カウンタ１２４から得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ（記録回路）１２２とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、ＡＤ変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
【００８８】
この実施形態１で得られるディジタル変換値の量子化雑音を図５を用いて説明する。
【００８９】
ディジタル変換値がｎのとき光子数がｎ２とすると、ｎ２±ｎの範囲が変換値ｎに変換される。このとき量子化ステップの大きさは２ｎであるから量子化雑音の分散は、従来技術で説明した関係（量子化ステップをｑとすると、雑音パワー(分散)はｑ２／１２である。）より、（２ｎ）２／１２＝ｎ２／３となる。このときショット雑音の分散は光子数と同じｎ２である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率（１：３＝ｎ２／３：ｎ２）にすることができる。
【００９０】
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、ＡＤ変換に要する変換時間が不必要に長くなるのを回避することができる。
【００９１】
また、アナログ入力電圧のＡＤ変換に必要な変換時間は、従来のＡ／Ｄ変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のＡ／Ｄ変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
【００９２】
そのため、このような構成のＡ／Ｄ変換器では、従来のランプ信号比較型Ａ／Ｄ変換器と同じ変換時間でダイナミックレンジがビット幅換算で２倍となる。
（実施形態２）
次に、本発明の実施形態２による固体撮像装置を説明する図である。
【００９３】
この実施形態２による固体撮像装置は、実施形態１の固体撮像装置１００における論理回路を、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を二乗して出力する乗算器により構成したものであり、その他の構成は、実施形態１の固体撮像装置１００と同一である。
【００９４】
つまり、この実施形態２の固体撮像装置では、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を乗算器により二乗することにより、アナログ入力電圧の平方根をＡＤ変換して得られるディジタル変換値を、光強度に比例した整数（二乗変換値）として扱うことができる。
【００９５】
また、乗算器で演算された二乗変換値は、図１に示す実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値の二倍のビット幅を持つので、上記論理回路を構成する乗算器から出力されるディジタル変換値を、必要に応じてシフト丸め演算処理を行うことにより、実施形態１のＡ／Ｄ変換器１２０から出力される変換値の二倍以下のビット幅に制限することができる。
【００９６】
ここで、シフト丸めとは、Ｋをシフト数とすると、整数値に２−Ｋを乗算して小数点以下を四捨五入または切り捨てて丸めることである。例えば、実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値が８ビット幅を有するとき、このディジタル変換値を二乗した二乗変換値は１６ビット幅を有することとなるが、上記シフト数Ｋを６とすれば、この二乗変換値を１０ビット幅の整数として得ることができる。
【００９７】
以下、本発明のＡ／Ｄ変換器のＳＮＲ（ＳＮ比）を図８を用いて説明する。
【００９８】
ショット雑音はＡ／Ｄ変換器の入力である光強度に含まれているので、Ａ／Ｄ変換器から出力されるディジタル変換値における雑音のＳＮＲが、ショット雑音のＳＮＲに近づくほどディジタル変換値として良い精度のものが得られていることを示す。
【００９９】
この実施形態２のように６ビットのシフト丸めを行い、１０ビット幅で固定表記した時（グラフＬ１）は光強度が小さい時にシフト丸めの影響が強く表れ、ディジタル変換値のＳＮＲが低下する。したがって、光強度が小さい時はシフト数を少なくしてゲインを制御する処理などが必要であるが、光強度が十分大きい時にはショット雑音のＳＮＲに近づき、最大限のＳＮ比が得られる。
【０１００】
なお、上記実施形態２では、光強度に比例した整数であるディジタル変換値にシフト丸め演算処理を施すことにより、該ディジタル変換値が有するビット幅を制限する例を示したが、このディジタル変換値を表すのに指数表記を用いれば、小さなディジタル変換値の有効桁数を減らすことなくビット幅をさらに有効利用できる。
（実施形態３）
次に、本発明の実施形態３による固体撮像装置を説明する。
【０１０１】
この実施形態３の固体撮像装置は、実施形態１の固体撮像装置１００における論理回路を、ラッチ１２２のラッチ出力Ｒｓに出力されるディジタル変換値を二乗して出力する乗算器と、この乗算器の出力である二乗変換値（整数）を、基数２の指数表記で表される値として出力する指数変換回路とを有する構成としたものであり、その他の構成は、実施形態１の固体撮像装置１００と同一である。
【０１０２】
以下、具体的に説明する。ここで、Ｓを仮数部、Ｔを指数部として二乗変換値を基数２の指数表記（Ｓ×２Ｔ）で表す。
【０１０３】
例えば、実施形態１のＡ／Ｄ変換器１２０から出力されるディジタル変換値が８ビット幅のとき、この変換値を二乗して得られる二乗変換値は、この値を丸めないときには１６ビット幅である。
【０１０４】
指数部Ｔは、図７で示すように、二乗変換値が０〜（２６−１）のとき０、２６〜（２７−１）のとき１とし、以下、順に二乗変換値が２倍になる毎に１だけ増加させ、二乗変換値が２１５〜（２１６−１）であるときは、指数部Ｔは１０とする。
【０１０５】
１６ビット幅を有する二乗変換値は（２１６−１）より小さいことから、指数部Ｔの最大値は１０であり、４ビット幅で指数部Ｔを構成できる。仮数部Ｓは、二乗変換値を指数部Ｔでシフト丸めを行うことにより６ビット幅で構成できる。
【０１０６】
この実施形態３では、固体撮像装置（イメージセンサ）の画素で検出された光信号に比例したディジタル変換値を二乗して得られる二乗変換値（整数）を基数２の指数表記で表して信号処理するので、以下の効果が得られる。
【０１０７】
つまり、二乗変換値（整数）を、基数２として指数部４ビット、仮数部６ビットの合計１０ビットの指数表記により表した場合（図８のグラフＬ２）、１０ビット幅で固定表記した時（図８のグラフＬ１）と比較して、ダイナミックレンジが２６倍となる。
【０１０８】
この結果、光強度が小さい状態では、シフト丸めを行わないため、図８のグラフＬ２に示すように、アナログ入力電圧のディジタル変換値としてＳＮＲがショット雑音のＳＮＲ（図８のグラフＬ３）に近いディジタル変換値が得られる。一方、光強度が大きくなり、ディジタル変換値の指数部が１０付近になると、図８のグラフＬ２に示すように、ディジタル変換値のＳＮＲがショット雑音のＳＮＲより低下する。これは仮数部Ｓのビット幅が６ビットであることによるＳＮＲの上限に達したからであるが、固体撮像装置として問題にならない程度のＳＮＲが得られる。また、さらに大きなＳＮＲで信号処理を行う必要のある固体撮像装置の用途では、仮数部のビット幅を必要なだけ大きくすればよい。
【０１０９】
なお、上記実施形態３では、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を乗算器により二乗して得られる二乗変換値を、基数２の指数表記で表される値として出力するものとしたが、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を、基数２の指数表記で表される値として出力するものでもよい。
【０１１０】
さらに、上記実施形態１から実施形態３では、特に説明しなかったが、上記実施形態１から実施形態３の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばディジタルビデオカメラ、ディジタルスチルカメラなどのディジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態４）
図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１１１】
図９に示す本発明の実施形態４による電子情報機器９０は、本発明の上記実施形態１から３の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。
【０１１２】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１３】
本発明は、Ａ／Ｄ変換器、固体撮像装置および電子情報機器の分野において、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器およびこのようなＡ／Ｄ変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
【符号の説明】
【０１１４】
９０ 電子情報機器
９１ 撮像部
９２ メモリ部
９３ 表示部
９４ 通信部
９５ 画像出力部
１００ 固体撮像装置
１０１ 読出回路
１１０ 画素部
１２０ Ａ／Ｄ変換器
１２１ 比較回路
１２２ ラッチ
１２３ 二次ランプ発生回路
１２４ カウンタ
１３０ 論理回路
【特許請求の範囲】
【請求項１】
ランプ信号比較型のＡ／Ｄ変換器であって、
一定値ずつ変化するディジタル値を発生するカウンタと、
該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、
アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、
該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路を備え、
該アナログ入力電圧の平方根を該ディジタル変換値に変換するＡ／Ｄ変換器。
【請求項２】
請求項１に記載のＡ／Ｄ変換器において、
前記ランプ発生回路は、
固定電圧を積分する第１の積分回路と、
該第１の積分回路の出力を積分する第２の積分回路とを有し、
該第１および第２の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、
該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉するＡ／Ｄ変換器。
【請求項３】
蓄積された電子の数に対応した光信号電圧を発生する画素と、
該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する請求項１または２に記載のＡ／Ｄ変換器と、
該Ａ／Ｄ変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えた固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含む、固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置において、
前記論理回路は、前記光信号を指数部と仮数部からなる基数２の指数表記で表される値として出力する指数変換回路を含む、固体撮像装置。
【請求項６】
請求項３から請求項５のいずれか１項に記載の固体撮像装置を備えた電子情報機器。
【請求項１】
ランプ信号比較型のＡ／Ｄ変換器であって、
一定値ずつ変化するディジタル値を発生するカウンタと、
該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、
アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、
該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路を備え、
該アナログ入力電圧の平方根を該ディジタル変換値に変換するＡ／Ｄ変換器。
【請求項２】
請求項１に記載のＡ／Ｄ変換器において、
前記ランプ発生回路は、
固定電圧を積分する第１の積分回路と、
該第１の積分回路の出力を積分する第２の積分回路とを有し、
該第１および第２の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、
該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉するＡ／Ｄ変換器。
【請求項３】
蓄積された電子の数に対応した光信号電圧を発生する画素と、
該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する請求項１または２に記載のＡ／Ｄ変換器と、
該Ａ／Ｄ変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えた固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含む、固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置において、
前記論理回路は、前記光信号を指数部と仮数部からなる基数２の指数表記で表される値として出力する指数変換回路を含む、固体撮像装置。
【請求項６】
請求項３から請求項５のいずれか１項に記載の固体撮像装置を備えた電子情報機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−３８６６１（Ｐ２０１３−３８６６１Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７４３９０（Ｐ２０１１−１７４３９０）
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]