ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子
【課題】基板上に懸架されている電極層を利用して大面積基板上に高品質のＧａＮを成長させるＧａＮ薄膜の製造方法、前記方法で製作されたＧａＮ薄膜構造物及び前記ＧａＮ薄膜構造物を含む半導体素子を提供する。
【解決手段】基板上に犠牲層を形成する段階；犠牲層上に第１バッファ層を形成する段階；第１バッファ層上に電極層を形成する段階；電極層上に第２バッファ層を形成する段階；犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、基板と第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階；第２バッファ層上にＧａＮ薄膜層を形成する段階；を含む半導体素子の製造方法。
【解決手段】基板上に犠牲層を形成する段階；犠牲層上に第１バッファ層を形成する段階；第１バッファ層上に電極層を形成する段階；電極層上に第２バッファ層を形成する段階；犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、基板と第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階；第２バッファ層上にＧａＮ薄膜層を形成する段階；を含む半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子に係り、さらに詳細には、基板上に懸架されている電極層を利用して大面積基板上に高品質のＧａＮを成長させるＧａＮ薄膜の製造方法、前記方法で製作されたＧａＮ薄膜構造物及び前記ＧａＮ薄膜構造物を含む半導体素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）はＩＩＩ−Ｖ化合物半導体である。一般的に、ＧａＮを利用した半導体素子は、ＧａＡｓなどの他の化合物半導体材料からなる半導体素子に比べて降伏電圧が高くて高温安定性に優れるという長所がある。これにより、高電力を使用する装置や高温に露出されやすい装置で、ＧａＮからなる半導体素子が多く利用されている。また、ＧａＮは発光効果が優秀なため、半導体レーザー及び発光ダイオード（ＬＥＤ）素子の材料としても広く利用されている。しかし、ＧａＮは比較的結晶化し難いという短所がある。
【０００３】
ＧａＮは、六方晶系の構造を持つサファイア（Ａｌ２Ｏ３）や炭化ケイ素（ＳｉＣ）基板などの異種基板で、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、またはＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの技術を利用して製造できる。しかし、サファイアや炭化ケイ素基板は、未だ２インチの比較的小さなサイズが主に使われていて、ＧａＮ結晶の量産が困難なため、ＧａＮ結晶のコストを低め難い。現在４インチ基板への転換が進んでいるが、４インチ基板はまだ高コストである。また、大面積にＧａＮ結晶を成長させる場合、基板とＧａＮとの熱膨張係数差によって高温で基板が容易に変形されて、均一度のあるＧａＮ結晶を得難い。
【０００４】
他の方法として、例えば、シリコン基板を利用したＧａＮ結晶の薄膜成長も提案されている。しかし、シリコンとＧａＮとは、格子定数及び熱膨張係数において差が大きいため、成長したＧａＮ結晶に非常に高い結晶欠陥密度が存在でき、またクラックが発生しやすい。一方、比較的低コストのガラスを基板として使用する場合、約１０００℃を超える高い成長温度によって基板が大きく変形されるため、ガラス基板などの非晶質基板では、ＧａＮの成長がほとんど不可能であることが知られている。したがって、前述した色々な問題を乗り越えて良質のＧａＮ結晶を低コストで生産するための方法が研究されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、大面積基板上に高品質のＧａＮを成長させることができるＧａＮ薄膜の製造方法を提供することである。
【０００６】
また、本発明の課題は、前述した方法で製作されたＧａＮ薄膜構造物及び前記ＧａＮ薄膜構造物を含む半導体素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一類型によるＧａＮ薄膜構造物は、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された電極層と、前記電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたＧａＮ薄膜層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【０００８】
例えば、前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる。
【０００９】
また前記電極層は、例えば、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる。
【００１０】
また前記第２バッファ層は、例えば、ＡｌＮからなる。
【００１１】
一実施形態において、前記ＧａＮ薄膜構造物は、前記第２バッファ層と前記ＧａＮ薄膜層との間に介されているストレイン補償層をさらに含む。
【００１２】
一実施形態において、前記ＧａＮ薄膜構造物は、前記ストレイン補償層と前記ＧａＮ薄膜層との間に介されているＧａＮバッファ層をさらに含む。
【００１３】
一実施形態において、前述した構造を持つＧａＮ薄膜構造物を含む半導体素子が提供される。
【００１４】
例えば、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された下部電極層と、前記下部電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたｎ−ＧａＮ層と、前記ｎ−ＧａＮ層上に配された活性層と、前記活性層上に配されたｐ−ＧａＮ層と、前記ｐ−ＧａＮ層上に配されたｐ−電極層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【００１５】
一実施形態において、前記第２バッファ層、ｎ−ＧａＮ層、活性層、ｐ−ＧａＮ層及びｐ−電極層の一側が除去されて前記下部電極の一部が露出されている。
【００１６】
また、例えば、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された下部電極層と、前記下部電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたＧａＮ薄膜層と、前記ＧａＮ薄膜層上に配された上部電極層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【００１７】
一方、本発明の他の類型による半導体素子の製造方法は、基板上に犠牲層を形成する段階と、前記犠牲層上に第１バッファ層を形成する段階と、前記第１バッファ層上に電極層を形成する段階と、前記電極層上に第２バッファ層を形成する段階と、前記犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階と、前記第２バッファ層上にＧａＮ薄膜層を形成する段階と、を含む。
【００１８】
前記半導体素子の製造方法は、前記ＧａＮ薄膜層を形成する前に、前記第２バッファ層上にストレイン補償層をまず形成する段階をさらに含む。
【００１９】
また、前記半導体素子の製造方法は、前記ＧａＮ薄膜層を形成する前に、前記ストレイン補償層上にＧａＮバッファ層をまず形成する段階をさらに含む。
【００２０】
一実施形態において、前記第２バッファ層上に形成された前記ＧａＮ薄膜層はｎ−ＧａＮ薄膜層であり、前記ｎ−ＧａＮ薄膜層上に活性層を形成する段階と、前記活性層上にｐ−ＧａＮ薄膜層を形成する段階と、前記ｐ−ＧａＮ薄膜層上にｐ−電極層を形成する段階と、をさらに含む。
【００２１】
また、前記半導体素子の製造方法は、前記第２バッファ層、ｎ−ＧａＮ薄膜層、活性層、ｐ−ＧａＮ薄膜層及びｐ−電極層の一側を部分的にエッチングして、前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む。
【００２２】
一実施形態において、前記第２バッファ層下部の前記電極層を形成する段階は、前記電極層をパターニングする段階を含む。
【００２３】
また、前記半導体素子の製造方法は、前記ＧａＮ薄膜層上に上部電極層を形成する段階をさらに含む。
【００２４】
一実施形態において、前記半導体素子の製造方法は、前記第２バッファ層、ＧａＮ薄膜層及び上部電極層の一側を部分的にエッチングして前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む。
【図面の簡単な説明】
【００２５】
【図１Ａ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｂ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｃ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｄ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｅ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｆ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図２】図１Ａないし図１Ｆに図示された方法において、ガラス基板上に形成された第１バッファ層／電極層／第２バッファ層に対するＸ線回折分析（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ；ＸＲＤ）結果を示すグラフである。
【図３】図１Ａないし図１Ｆに図示された方法で成長したＧａＮ薄膜に対する負極発光（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＣＬ）特性を示すグラフである。
【図４Ａ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｂ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｃ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｄ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｅ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｆ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｇ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｈ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図５】図１Ａないし図１Ｆに図示された方法で成長したＧａＮ薄膜を利用して例示的に製造された圧電センサーの構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２６】
以下、添付した図面を参照してＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子について詳細に説明する。以下の図面で同じ参照符号は同じ構成要素を称し、図面上で各構成要素のサイズは説明の明瞭性及び便宜のため誇張している。
【００２７】
図１Ａないし図１Ｆは、本発明の一実施形態によるＧａＮ薄膜の製造方法を例示的に示す概略的な断面図である。まず、図１Ａを参照すれば、基板１０１上に犠牲層１０２を形成する。基板１０１の材料としては、サファイア、炭化ケイ素またはシリコンだけでなく、ガラスなどの材料も使用できる。また、犠牲層１０２の材料としては、例えば、シリコン酸化物（ＳｉＯ２）などの絶縁性材料を使用できる。次いで、図１Ｂに図示されたように、犠牲層１０２上に第１バッファ層１０３を形成する。第１バッファ層１０３は、後続工程で電極層１０４（図１Ｃ参照）を形成するためのシード層の役割を行う。また、第１バッファ層１０３は、後続工程で犠牲層１０２をエッチングする時にエッチング防止膜の役割を行い、犠牲層１０２のエッチング後には基板１０１上に懸架される支持層の役割も行う。したがって、第１バッファ層１０３は、その上に形成された他の層を支持できるように構造的に十分な剛性を持ち、ＧａＮ薄膜の成膜温度と成膜ガス及び犠牲層１０２に対するエッチング液に耐えられ、ＧａＮ結晶と類似した結晶構造及び熱膨張係数を持つ材料を使用できる。例えば、かかる材料としてＡｌＮまたはＳｉＮｘがある。特に、ＡｌＮは、融点が３０００℃以上で高く、化学的な安定性が大きくて機械的な特性も優秀である。
【００２８】
次いで、図１Ｃを参照すれば、第１バッファ層１０３上に電極層１０４を形成する。電極層１０４は、その上に形成される第２バッファ層１０５（図１Ｄ参照）に対するシード層の役割を行い、また後続工程で、ＧａＮ薄膜の形成時に成膜温度を維持するためのマイクロヒーターの役割も行う。したがって、電極層１０４は高温に耐えられ、ＧａＮ結晶と類似した格子定数及び熱膨張係数を持つ材料を使用できる。例えば、かかる電極層１０４の材料としてＭｏ、Ｔｉ、Ｒｕ、ＣｒＮ、ＴａＮなどを使用できる。かかる電極層１０４はまた、最終的に製造された半導体素子の下部電極として使われ、Ｍｏは、反射度が高くて発光素子の反射層の役割も行える。
【００２９】
次いで、図１Ｄを参照すれば、電極層１０４上に第２バッファ層１０５を形成する。第２バッファ層１０５は、後続工程でＧａＮ薄膜層１０６（図１Ｆ）を形成するためのシード層の役割を行う。したがって、第２バッファ層１０５としては、ＧａＮ結晶と類似した結晶構造及び熱膨張係数を持つ材料を使用できる。例えば、かかる第２バッファ層１０５の材料としてＡｌＮを使用できる。
【００３０】
図２は、ガラス基板１０１上に成長させた第１バッファ層１０３、電極層１０４及び第２バッファ層１０５に対する例示的なＸ線回折分析（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ；ＸＲＤ）結果を示すグラフである。第１バッファ層１０３と第２バッファ層１０５としてはＡｌＮを使用し、電極層１０４としてはＭｏを使用した。したがって、全体的にＡｌＮ／Ｍｏ／ＡｌＮ薄膜構造がガラス基板１０１上に形成された。図２のグラフを参照すれば、電極層１０４として使われたＭｏが（１１０）−優先配向された薄膜で成長したことが分かる。また、電極層１０４上に第２バッファ層１０５として成長したＡｌＮは（００２）配向性を持つということが分かる。したがって、ＡｌＮからなる第１バッファ層１０３が、電極層１０４及び第２バッファ層１０５を形成するのに好適なシード層であることが分かる。また、このように形成された第２バッファ層１０５は、ＧａＮ薄膜を成長させるのに好適なシード層になりうる。すなわち、電極層１０４を第１バッファ層１０３上に形成することで電極層１０４の膜質を向上させ、これにより、電極層１０４上の第２バッファ層１０５の膜質も向上させることができる。これは、以後に形成されるＧａＮ薄膜層１０６の膜質向上にも役に立つ。
【００３１】
次いで、図１Ｅに図示されたように、犠牲層１０２を部分的にエッチングして、基板１０１と第１バッファ層１０３との間に空気キャビティ１３０を形成する。エッチング後、犠牲層１０２の残っている部分は、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５を支持するための支持部材１０２ａ、１０２ｂになりうる。したがって、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、基板１０１上の２つの支持部材１０２ａ、１０２ｂにより基板１０１上に懸架されている状態になる。基板１０１と第１バッファ層１０３との間に少なくとも一つの空気キャビティ１３０を持つ懸架構造によって、後続するＧａＮ薄膜層１０６の成長工程中に電極層１０４で発生する熱が基板１０１に伝えられることを最小化できる。したがって、高温による基板１０１の変形を防止できる。また、基板１０１とＧａＮ薄膜層１０６との間の熱膨張係数差によって、基板１０１及びＧａＮ薄膜層１０６に作用する応力が、前記少なくとも一つの空気キャビティ１３０により緩和されるため、ＧａＮ薄膜層１０６でのクラック発生も防止できる。
【００３２】
犠牲層１０２をエッチングした後には、最後に、図１Ｆに図示されたように、第２バッファ層１０５上にＧａＮ薄膜層１０６を成長させる。ＧａＮ薄膜層１０６を成長させる間、電極層１０４に電流を印加して電極層１０４で熱を発生させることができる。したがって、電極層１０４は、ＧａＮ薄膜層１０６の成長工程中に成膜温度を維持させるマイクロヒーターの役割を行える。前記ＧａＮ薄膜層１０６の成長は、例えば、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、またはＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの方法を利用できる。また、図１Ｆに図示されたように、第２バッファ層１０５上に、例えば、ＡｌＧａＮなどのストレイン補償層１０７やＧａＮバッファ層１０８をまず形成した後、ＧａＮ薄膜層１０６を成長させてもよい。
【００３３】
このようにして、基板１０１上に第１バッファ層１０３、電極層１０４、第２バッファ層１０５及びＧａＮ薄膜層１０６が懸架されているＧａＮ薄膜構造物１００が完成される。図３は、前述した方法で成長したＧａＮ薄膜層１０６に対する負極発光（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＣＬ）特性を示すグラフである。図３のグラフを参照すれば、約３６８ｎｍの波長でピークを持つＧａＮ結晶の固有発光特性を確認することができる。したがって、良質のＧａＮ薄膜層１０６が形成されたことが分かる。
【００３４】
前述したように、本発明の一実施形態によるＧａＮ薄膜の製造方法によれば、基板１０１上に懸架されている構造物１０３、１０４、１０５上にＧａＮ薄膜層１０６を成長させるため、ＧａＮ薄膜層１０６と基板１０１との格子定数差や熱膨張係数差による影響を低減させる。したがって、ガラスなどの大面積の非晶質基板を使用してＧａＮ薄膜を比較的低コストで大量成長させることができる。また、シード層の役割を行う第１バッファ層１０３、電極層１０４及び第２バッファ層１０５を連続して形成した後でＧａＮ薄膜層１０６を形成するため、高品質のＧａＮ結晶が成長できる。例えば、第１バッファ層１０３は、電極層１０４の膜質を向上させ、これはまた、電極層１０４上に形成される第２バッファ層１０５の膜質を向上させることができるため、第２バッファ層１０５上に形成されるＧａＮ薄膜層１０６の膜質がさらに向上する。
【００３５】
さらに、電極層１０４は、前記ＧａＮ薄膜層１０６を利用して製造された半導体素子の下部電極や反射層の役割も行えるため、ＧａＮ薄膜層１０６を利用する以後の半導体素子の製造が便利であり、半導体素子の製造工程が短縮する。例えば、図４Ａないし図４Ｈは、本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【００３６】
まず、図４Ａを参照すれば、基板１０１上に犠牲層１０２を形成する。前述したように、基板１０１の材料は特別に制限されず、犠牲層１０２は、ＳｉＯ２などの絶縁性材料を使用できる。そして、図４Ｂに図示されたように、犠牲層１０２上に第１バッファ層１０３を形成する。次いで、図４Ｃに図示されたように、第１バッファ層１０３上に電極層１０４を形成する。電極層１０４は、後続するＧａＮ薄膜層１０６の形成時にマイクロヒーターの役割を行い、また完成された半導体発光素子の下部電極の役割も行う。したがって、製造しようとする半導体発光素子の設計によっては、所定のパターンを持つように電極層１０４をパターニングできる。例えば、電極層１０４上にマスク１５０を部分的に形成した後、図４Ｄに図示されたように、電極層１０４をパターニングできる。それにより、マスク１５０が形成されていない電極層１０４の一部が除去されて、電極層１０４が所定のパターンを持つことができる。しかし、電極層１０４のパターニングは選択的なものであって、半導体発光素子の下部電極構造によっては電極層１０４のパターニングが省略されてもよい。
【００３７】
次いで、図４Ｅに図示されたように、パターニングできた電極層１０４上に第２バッファ層１０５を形成する。第２バッファ層１０５は、パターニング過程で電極層１０４の一部が除去されて露出された第１バッファ層１０３上にも形成できる。前述したように、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、それぞれＡｌＮ、Ｍｏ、ＡｌＮからなる。次いで、図４Ｆに図示されたように、犠牲層１０２を部分的にエッチングして除去することで、少なくとも２つの支持部材１０２ａ、１０２ｂを形成する。すると、前記少なくとも２つの支持部材１０２ａ、１０２ｂにより支持される第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、基板１０１上に懸架された状態にとなる。これにより、基板１０１と第１バッファ層１０３との間には、少なくとも一つの空気キャビティ１３０が部分的に形成される。
【００３８】
そして、図４Ｇに図示されたように、第２バッファ層１０５上にｎ−ＧａＮ層１１０、活性層１１１、ｐ−ＧａＮ層１１２及びｐ−電極層１１３を連続して形成する。例えば、ｎ−ＧａＮ層１１０は、前述したＧａＮ薄膜層１０６の成長方法によって、ＧａＮ結晶を成長させつつシリコン（Ｓｉ）をドーピングして形成でき、ｐ−ＧａＮ層１１２は、ベリリウム（Ｂｅ）をドーピングして形成できる。また、活性層１１１は、例えば、ＩｎＧａＮ／ＧａＮ構造の多重量子ウェル（ＭＱＷ）構造で形成できる。また、ｎ−ＧａＮ層１１０、活性層１１１及びｐ−ＧａＮ層１１２を成長させる間、電極層１０４に電流を印加して熱を発生させる。最後に、図４Ｈに図示されたように、前記第２バッファ層１０５、ｎ−ＧａＮ層１１０、活性層１１１、ｐ−ＧａＮ層１１２及びｐ−電極層１１３の一側をエッチングして除去することで、下部電極の役割を行う電極層１０４を部分的に露出させる。このようにして基板１０１上に懸架された構造を持つ半導体発光素子２００を製造できる。電極層１０４としてＭｏを使用する場合、電極層１０４は反射電極の役割も行える。したがって、本発明の一実施形態によれば、別途の追加的な工程なしに垂直積層構造の半導体発光素子２００を簡単に製造できる。半導体発光素子２００の完成後には、基板１０１及び犠牲層１０２を除去してもよいが、これらを除去せずにそのまま使用してもよい。
【００３９】
図４Ａないし図４Ｈでは、前述したＧａＮ薄膜の成長方法を利用して半導体発光素子２００を製造する例を説明したが、それ以外に他の半導体素子の製造も可能である。例えば、図５には、前述した方式で成長したＧａＮ薄膜を利用して製造された半導体圧電センサー３００の断面構造が図示されている。図５を参照すれば、半導体圧電センサー３００は、基板１０１、前記基板１０１上に部分的に配された少なくとも２つの支持部材１０２ａ、１０２ｂ、支持部材１０２ａ、１０２ｂ上にかけて順次に配された第１バッファ層１０３、電極層１０４、第２バッファ層１０５、ＧａＮ薄膜層１２０及び上部電極層１２１を含むことができる。また、前記基板１０１と第１バッファ層１０３との間には、少なくとも一つの空気キャビティ１３０が形成されている。図４Ｄと同じ理由で、電極層１０４は、必要に応じて部分的にパターニングされうる。また、第２バッファ層１０５、ＧａＮ薄膜層１２０及び上部電極層１２１の一側が除去されて、下部電極の役割を行う電極層１０４の一部が露出される。ここで、ＧａＮ薄膜層１２０は圧電半導体の役割を行える。このような構造の圧電センサー３００は、図４Ａないし図４Ｈに図示された半導体発光素子２００と類似した方法で製造される。したがって、本発明の一実施形態によれば、図１Ａないし図１Ｆに図示されたＧａＮ薄膜層１０６の成長方法を応用して、非常に多様な半導体素子を便利に製造できる。
【００４０】
これまで、本発明の理解を助けるためにＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子についての例示的な実施形態が説明され、かつ添付した図面に図示された。しかし、このような実施形態は、単に本発明を例示するためのものであって、これを制限するものではないという点を理解せねばならない。そして、本発明が図示及び説明されたところに限定されないという点を理解せねばならない。これは、多様な他の変形が当業者により行われうるためである。
【産業上の利用可能性】
【００４１】
本発明は、ＧａＮ薄膜構造物及びそれを含む半導体素子関連の技術分野に好適に用いられる。
【符号の説明】
【００４２】
１００ ＧａＮ薄膜構造物
１０１ 基板
１０２ａ、１０２ｂ 支持部材
１０３ 第１バッファ層
１０４ 電極層
１０５ 第２バッファ層
１０６ ＧａＮ薄膜層
１０７ ストレイン補償層
１０８ ＧａＮバッファ層
１３０ 空気キャビティ
【技術分野】
【０００１】
本発明は、ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子に係り、さらに詳細には、基板上に懸架されている電極層を利用して大面積基板上に高品質のＧａＮを成長させるＧａＮ薄膜の製造方法、前記方法で製作されたＧａＮ薄膜構造物及び前記ＧａＮ薄膜構造物を含む半導体素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）はＩＩＩ−Ｖ化合物半導体である。一般的に、ＧａＮを利用した半導体素子は、ＧａＡｓなどの他の化合物半導体材料からなる半導体素子に比べて降伏電圧が高くて高温安定性に優れるという長所がある。これにより、高電力を使用する装置や高温に露出されやすい装置で、ＧａＮからなる半導体素子が多く利用されている。また、ＧａＮは発光効果が優秀なため、半導体レーザー及び発光ダイオード（ＬＥＤ）素子の材料としても広く利用されている。しかし、ＧａＮは比較的結晶化し難いという短所がある。
【０００３】
ＧａＮは、六方晶系の構造を持つサファイア（Ａｌ２Ｏ３）や炭化ケイ素（ＳｉＣ）基板などの異種基板で、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、またはＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの技術を利用して製造できる。しかし、サファイアや炭化ケイ素基板は、未だ２インチの比較的小さなサイズが主に使われていて、ＧａＮ結晶の量産が困難なため、ＧａＮ結晶のコストを低め難い。現在４インチ基板への転換が進んでいるが、４インチ基板はまだ高コストである。また、大面積にＧａＮ結晶を成長させる場合、基板とＧａＮとの熱膨張係数差によって高温で基板が容易に変形されて、均一度のあるＧａＮ結晶を得難い。
【０００４】
他の方法として、例えば、シリコン基板を利用したＧａＮ結晶の薄膜成長も提案されている。しかし、シリコンとＧａＮとは、格子定数及び熱膨張係数において差が大きいため、成長したＧａＮ結晶に非常に高い結晶欠陥密度が存在でき、またクラックが発生しやすい。一方、比較的低コストのガラスを基板として使用する場合、約１０００℃を超える高い成長温度によって基板が大きく変形されるため、ガラス基板などの非晶質基板では、ＧａＮの成長がほとんど不可能であることが知られている。したがって、前述した色々な問題を乗り越えて良質のＧａＮ結晶を低コストで生産するための方法が研究されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、大面積基板上に高品質のＧａＮを成長させることができるＧａＮ薄膜の製造方法を提供することである。
【０００６】
また、本発明の課題は、前述した方法で製作されたＧａＮ薄膜構造物及び前記ＧａＮ薄膜構造物を含む半導体素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一類型によるＧａＮ薄膜構造物は、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された電極層と、前記電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたＧａＮ薄膜層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【０００８】
例えば、前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる。
【０００９】
また前記電極層は、例えば、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる。
【００１０】
また前記第２バッファ層は、例えば、ＡｌＮからなる。
【００１１】
一実施形態において、前記ＧａＮ薄膜構造物は、前記第２バッファ層と前記ＧａＮ薄膜層との間に介されているストレイン補償層をさらに含む。
【００１２】
一実施形態において、前記ＧａＮ薄膜構造物は、前記ストレイン補償層と前記ＧａＮ薄膜層との間に介されているＧａＮバッファ層をさらに含む。
【００１３】
一実施形態において、前述した構造を持つＧａＮ薄膜構造物を含む半導体素子が提供される。
【００１４】
例えば、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された下部電極層と、前記下部電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたｎ−ＧａＮ層と、前記ｎ−ＧａＮ層上に配された活性層と、前記活性層上に配されたｐ−ＧａＮ層と、前記ｐ−ＧａＮ層上に配されたｐ−電極層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【００１５】
一実施形態において、前記第２バッファ層、ｎ−ＧａＮ層、活性層、ｐ−ＧａＮ層及びｐ−電極層の一側が除去されて前記下部電極の一部が露出されている。
【００１６】
また、例えば、基板上に部分的に配された少なくとも２つの支持部材と、前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、前記第１バッファ層上に配された下部電極層と、前記下部電極層上に配された第２バッファ層と、前記第２バッファ層上に配されたＧａＮ薄膜層と、前記ＧａＮ薄膜層上に配された上部電極層と、を含み、前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する。
【００１７】
一方、本発明の他の類型による半導体素子の製造方法は、基板上に犠牲層を形成する段階と、前記犠牲層上に第１バッファ層を形成する段階と、前記第１バッファ層上に電極層を形成する段階と、前記電極層上に第２バッファ層を形成する段階と、前記犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階と、前記第２バッファ層上にＧａＮ薄膜層を形成する段階と、を含む。
【００１８】
前記半導体素子の製造方法は、前記ＧａＮ薄膜層を形成する前に、前記第２バッファ層上にストレイン補償層をまず形成する段階をさらに含む。
【００１９】
また、前記半導体素子の製造方法は、前記ＧａＮ薄膜層を形成する前に、前記ストレイン補償層上にＧａＮバッファ層をまず形成する段階をさらに含む。
【００２０】
一実施形態において、前記第２バッファ層上に形成された前記ＧａＮ薄膜層はｎ−ＧａＮ薄膜層であり、前記ｎ−ＧａＮ薄膜層上に活性層を形成する段階と、前記活性層上にｐ−ＧａＮ薄膜層を形成する段階と、前記ｐ−ＧａＮ薄膜層上にｐ−電極層を形成する段階と、をさらに含む。
【００２１】
また、前記半導体素子の製造方法は、前記第２バッファ層、ｎ−ＧａＮ薄膜層、活性層、ｐ−ＧａＮ薄膜層及びｐ−電極層の一側を部分的にエッチングして、前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む。
【００２２】
一実施形態において、前記第２バッファ層下部の前記電極層を形成する段階は、前記電極層をパターニングする段階を含む。
【００２３】
また、前記半導体素子の製造方法は、前記ＧａＮ薄膜層上に上部電極層を形成する段階をさらに含む。
【００２４】
一実施形態において、前記半導体素子の製造方法は、前記第２バッファ層、ＧａＮ薄膜層及び上部電極層の一側を部分的にエッチングして前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む。
【図面の簡単な説明】
【００２５】
【図１Ａ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｂ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｃ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｄ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｅ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図１Ｆ】本発明の一実施形態によるＧａＮ薄膜の製造方法を概略的に示す断面図である。
【図２】図１Ａないし図１Ｆに図示された方法において、ガラス基板上に形成された第１バッファ層／電極層／第２バッファ層に対するＸ線回折分析（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ；ＸＲＤ）結果を示すグラフである。
【図３】図１Ａないし図１Ｆに図示された方法で成長したＧａＮ薄膜に対する負極発光（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＣＬ）特性を示すグラフである。
【図４Ａ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｂ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｃ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｄ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｅ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｆ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｇ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図４Ｈ】本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【図５】図１Ａないし図１Ｆに図示された方法で成長したＧａＮ薄膜を利用して例示的に製造された圧電センサーの構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２６】
以下、添付した図面を参照してＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子について詳細に説明する。以下の図面で同じ参照符号は同じ構成要素を称し、図面上で各構成要素のサイズは説明の明瞭性及び便宜のため誇張している。
【００２７】
図１Ａないし図１Ｆは、本発明の一実施形態によるＧａＮ薄膜の製造方法を例示的に示す概略的な断面図である。まず、図１Ａを参照すれば、基板１０１上に犠牲層１０２を形成する。基板１０１の材料としては、サファイア、炭化ケイ素またはシリコンだけでなく、ガラスなどの材料も使用できる。また、犠牲層１０２の材料としては、例えば、シリコン酸化物（ＳｉＯ２）などの絶縁性材料を使用できる。次いで、図１Ｂに図示されたように、犠牲層１０２上に第１バッファ層１０３を形成する。第１バッファ層１０３は、後続工程で電極層１０４（図１Ｃ参照）を形成するためのシード層の役割を行う。また、第１バッファ層１０３は、後続工程で犠牲層１０２をエッチングする時にエッチング防止膜の役割を行い、犠牲層１０２のエッチング後には基板１０１上に懸架される支持層の役割も行う。したがって、第１バッファ層１０３は、その上に形成された他の層を支持できるように構造的に十分な剛性を持ち、ＧａＮ薄膜の成膜温度と成膜ガス及び犠牲層１０２に対するエッチング液に耐えられ、ＧａＮ結晶と類似した結晶構造及び熱膨張係数を持つ材料を使用できる。例えば、かかる材料としてＡｌＮまたはＳｉＮｘがある。特に、ＡｌＮは、融点が３０００℃以上で高く、化学的な安定性が大きくて機械的な特性も優秀である。
【００２８】
次いで、図１Ｃを参照すれば、第１バッファ層１０３上に電極層１０４を形成する。電極層１０４は、その上に形成される第２バッファ層１０５（図１Ｄ参照）に対するシード層の役割を行い、また後続工程で、ＧａＮ薄膜の形成時に成膜温度を維持するためのマイクロヒーターの役割も行う。したがって、電極層１０４は高温に耐えられ、ＧａＮ結晶と類似した格子定数及び熱膨張係数を持つ材料を使用できる。例えば、かかる電極層１０４の材料としてＭｏ、Ｔｉ、Ｒｕ、ＣｒＮ、ＴａＮなどを使用できる。かかる電極層１０４はまた、最終的に製造された半導体素子の下部電極として使われ、Ｍｏは、反射度が高くて発光素子の反射層の役割も行える。
【００２９】
次いで、図１Ｄを参照すれば、電極層１０４上に第２バッファ層１０５を形成する。第２バッファ層１０５は、後続工程でＧａＮ薄膜層１０６（図１Ｆ）を形成するためのシード層の役割を行う。したがって、第２バッファ層１０５としては、ＧａＮ結晶と類似した結晶構造及び熱膨張係数を持つ材料を使用できる。例えば、かかる第２バッファ層１０５の材料としてＡｌＮを使用できる。
【００３０】
図２は、ガラス基板１０１上に成長させた第１バッファ層１０３、電極層１０４及び第２バッファ層１０５に対する例示的なＸ線回折分析（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ；ＸＲＤ）結果を示すグラフである。第１バッファ層１０３と第２バッファ層１０５としてはＡｌＮを使用し、電極層１０４としてはＭｏを使用した。したがって、全体的にＡｌＮ／Ｍｏ／ＡｌＮ薄膜構造がガラス基板１０１上に形成された。図２のグラフを参照すれば、電極層１０４として使われたＭｏが（１１０）−優先配向された薄膜で成長したことが分かる。また、電極層１０４上に第２バッファ層１０５として成長したＡｌＮは（００２）配向性を持つということが分かる。したがって、ＡｌＮからなる第１バッファ層１０３が、電極層１０４及び第２バッファ層１０５を形成するのに好適なシード層であることが分かる。また、このように形成された第２バッファ層１０５は、ＧａＮ薄膜を成長させるのに好適なシード層になりうる。すなわち、電極層１０４を第１バッファ層１０３上に形成することで電極層１０４の膜質を向上させ、これにより、電極層１０４上の第２バッファ層１０５の膜質も向上させることができる。これは、以後に形成されるＧａＮ薄膜層１０６の膜質向上にも役に立つ。
【００３１】
次いで、図１Ｅに図示されたように、犠牲層１０２を部分的にエッチングして、基板１０１と第１バッファ層１０３との間に空気キャビティ１３０を形成する。エッチング後、犠牲層１０２の残っている部分は、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５を支持するための支持部材１０２ａ、１０２ｂになりうる。したがって、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、基板１０１上の２つの支持部材１０２ａ、１０２ｂにより基板１０１上に懸架されている状態になる。基板１０１と第１バッファ層１０３との間に少なくとも一つの空気キャビティ１３０を持つ懸架構造によって、後続するＧａＮ薄膜層１０６の成長工程中に電極層１０４で発生する熱が基板１０１に伝えられることを最小化できる。したがって、高温による基板１０１の変形を防止できる。また、基板１０１とＧａＮ薄膜層１０６との間の熱膨張係数差によって、基板１０１及びＧａＮ薄膜層１０６に作用する応力が、前記少なくとも一つの空気キャビティ１３０により緩和されるため、ＧａＮ薄膜層１０６でのクラック発生も防止できる。
【００３２】
犠牲層１０２をエッチングした後には、最後に、図１Ｆに図示されたように、第２バッファ層１０５上にＧａＮ薄膜層１０６を成長させる。ＧａＮ薄膜層１０６を成長させる間、電極層１０４に電流を印加して電極層１０４で熱を発生させることができる。したがって、電極層１０４は、ＧａＮ薄膜層１０６の成長工程中に成膜温度を維持させるマイクロヒーターの役割を行える。前記ＧａＮ薄膜層１０６の成長は、例えば、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、またはＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの方法を利用できる。また、図１Ｆに図示されたように、第２バッファ層１０５上に、例えば、ＡｌＧａＮなどのストレイン補償層１０７やＧａＮバッファ層１０８をまず形成した後、ＧａＮ薄膜層１０６を成長させてもよい。
【００３３】
このようにして、基板１０１上に第１バッファ層１０３、電極層１０４、第２バッファ層１０５及びＧａＮ薄膜層１０６が懸架されているＧａＮ薄膜構造物１００が完成される。図３は、前述した方法で成長したＧａＮ薄膜層１０６に対する負極発光（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＣＬ）特性を示すグラフである。図３のグラフを参照すれば、約３６８ｎｍの波長でピークを持つＧａＮ結晶の固有発光特性を確認することができる。したがって、良質のＧａＮ薄膜層１０６が形成されたことが分かる。
【００３４】
前述したように、本発明の一実施形態によるＧａＮ薄膜の製造方法によれば、基板１０１上に懸架されている構造物１０３、１０４、１０５上にＧａＮ薄膜層１０６を成長させるため、ＧａＮ薄膜層１０６と基板１０１との格子定数差や熱膨張係数差による影響を低減させる。したがって、ガラスなどの大面積の非晶質基板を使用してＧａＮ薄膜を比較的低コストで大量成長させることができる。また、シード層の役割を行う第１バッファ層１０３、電極層１０４及び第２バッファ層１０５を連続して形成した後でＧａＮ薄膜層１０６を形成するため、高品質のＧａＮ結晶が成長できる。例えば、第１バッファ層１０３は、電極層１０４の膜質を向上させ、これはまた、電極層１０４上に形成される第２バッファ層１０５の膜質を向上させることができるため、第２バッファ層１０５上に形成されるＧａＮ薄膜層１０６の膜質がさらに向上する。
【００３５】
さらに、電極層１０４は、前記ＧａＮ薄膜層１０６を利用して製造された半導体素子の下部電極や反射層の役割も行えるため、ＧａＮ薄膜層１０６を利用する以後の半導体素子の製造が便利であり、半導体素子の製造工程が短縮する。例えば、図４Ａないし図４Ｈは、本発明の一実施形態による半導体発光素子の製造方法を概略的に示す断面図である。
【００３６】
まず、図４Ａを参照すれば、基板１０１上に犠牲層１０２を形成する。前述したように、基板１０１の材料は特別に制限されず、犠牲層１０２は、ＳｉＯ２などの絶縁性材料を使用できる。そして、図４Ｂに図示されたように、犠牲層１０２上に第１バッファ層１０３を形成する。次いで、図４Ｃに図示されたように、第１バッファ層１０３上に電極層１０４を形成する。電極層１０４は、後続するＧａＮ薄膜層１０６の形成時にマイクロヒーターの役割を行い、また完成された半導体発光素子の下部電極の役割も行う。したがって、製造しようとする半導体発光素子の設計によっては、所定のパターンを持つように電極層１０４をパターニングできる。例えば、電極層１０４上にマスク１５０を部分的に形成した後、図４Ｄに図示されたように、電極層１０４をパターニングできる。それにより、マスク１５０が形成されていない電極層１０４の一部が除去されて、電極層１０４が所定のパターンを持つことができる。しかし、電極層１０４のパターニングは選択的なものであって、半導体発光素子の下部電極構造によっては電極層１０４のパターニングが省略されてもよい。
【００３７】
次いで、図４Ｅに図示されたように、パターニングできた電極層１０４上に第２バッファ層１０５を形成する。第２バッファ層１０５は、パターニング過程で電極層１０４の一部が除去されて露出された第１バッファ層１０３上にも形成できる。前述したように、第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、それぞれＡｌＮ、Ｍｏ、ＡｌＮからなる。次いで、図４Ｆに図示されたように、犠牲層１０２を部分的にエッチングして除去することで、少なくとも２つの支持部材１０２ａ、１０２ｂを形成する。すると、前記少なくとも２つの支持部材１０２ａ、１０２ｂにより支持される第１バッファ層１０３、電極層１０４及び第２バッファ層１０５は、基板１０１上に懸架された状態にとなる。これにより、基板１０１と第１バッファ層１０３との間には、少なくとも一つの空気キャビティ１３０が部分的に形成される。
【００３８】
そして、図４Ｇに図示されたように、第２バッファ層１０５上にｎ−ＧａＮ層１１０、活性層１１１、ｐ−ＧａＮ層１１２及びｐ−電極層１１３を連続して形成する。例えば、ｎ−ＧａＮ層１１０は、前述したＧａＮ薄膜層１０６の成長方法によって、ＧａＮ結晶を成長させつつシリコン（Ｓｉ）をドーピングして形成でき、ｐ−ＧａＮ層１１２は、ベリリウム（Ｂｅ）をドーピングして形成できる。また、活性層１１１は、例えば、ＩｎＧａＮ／ＧａＮ構造の多重量子ウェル（ＭＱＷ）構造で形成できる。また、ｎ−ＧａＮ層１１０、活性層１１１及びｐ−ＧａＮ層１１２を成長させる間、電極層１０４に電流を印加して熱を発生させる。最後に、図４Ｈに図示されたように、前記第２バッファ層１０５、ｎ−ＧａＮ層１１０、活性層１１１、ｐ−ＧａＮ層１１２及びｐ−電極層１１３の一側をエッチングして除去することで、下部電極の役割を行う電極層１０４を部分的に露出させる。このようにして基板１０１上に懸架された構造を持つ半導体発光素子２００を製造できる。電極層１０４としてＭｏを使用する場合、電極層１０４は反射電極の役割も行える。したがって、本発明の一実施形態によれば、別途の追加的な工程なしに垂直積層構造の半導体発光素子２００を簡単に製造できる。半導体発光素子２００の完成後には、基板１０１及び犠牲層１０２を除去してもよいが、これらを除去せずにそのまま使用してもよい。
【００３９】
図４Ａないし図４Ｈでは、前述したＧａＮ薄膜の成長方法を利用して半導体発光素子２００を製造する例を説明したが、それ以外に他の半導体素子の製造も可能である。例えば、図５には、前述した方式で成長したＧａＮ薄膜を利用して製造された半導体圧電センサー３００の断面構造が図示されている。図５を参照すれば、半導体圧電センサー３００は、基板１０１、前記基板１０１上に部分的に配された少なくとも２つの支持部材１０２ａ、１０２ｂ、支持部材１０２ａ、１０２ｂ上にかけて順次に配された第１バッファ層１０３、電極層１０４、第２バッファ層１０５、ＧａＮ薄膜層１２０及び上部電極層１２１を含むことができる。また、前記基板１０１と第１バッファ層１０３との間には、少なくとも一つの空気キャビティ１３０が形成されている。図４Ｄと同じ理由で、電極層１０４は、必要に応じて部分的にパターニングされうる。また、第２バッファ層１０５、ＧａＮ薄膜層１２０及び上部電極層１２１の一側が除去されて、下部電極の役割を行う電極層１０４の一部が露出される。ここで、ＧａＮ薄膜層１２０は圧電半導体の役割を行える。このような構造の圧電センサー３００は、図４Ａないし図４Ｈに図示された半導体発光素子２００と類似した方法で製造される。したがって、本発明の一実施形態によれば、図１Ａないし図１Ｆに図示されたＧａＮ薄膜層１０６の成長方法を応用して、非常に多様な半導体素子を便利に製造できる。
【００４０】
これまで、本発明の理解を助けるためにＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子についての例示的な実施形態が説明され、かつ添付した図面に図示された。しかし、このような実施形態は、単に本発明を例示するためのものであって、これを制限するものではないという点を理解せねばならない。そして、本発明が図示及び説明されたところに限定されないという点を理解せねばならない。これは、多様な他の変形が当業者により行われうるためである。
【産業上の利用可能性】
【００４１】
本発明は、ＧａＮ薄膜構造物及びそれを含む半導体素子関連の技術分野に好適に用いられる。
【符号の説明】
【００４２】
１００ ＧａＮ薄膜構造物
１０１ 基板
１０２ａ、１０２ｂ 支持部材
１０３ 第１バッファ層
１０４ 電極層
１０５ 第２バッファ層
１０６ ＧａＮ薄膜層
１０７ ストレイン補償層
１０８ ＧａＮバッファ層
１３０ 空気キャビティ
【特許請求の範囲】
【請求項１】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された電極層と、
前記電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたＧａＮ薄膜層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成するＧａＮ薄膜構造物。
【請求項２】
前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる請求項１に記載のＧａＮ薄膜構造物。
【請求項３】
前記電極層は、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる請求項１または２に記載のＧａＮ薄膜構造物。
【請求項４】
前記第２バッファ層は、ＡｌＮからなる請求項１ないし３のうちいずれか１項に記載のＧａＮ薄膜構造物。
【請求項５】
前記第２バッファ層と前記ＧａＮ薄膜層との間に介されているストレイン補償層をさらに含む請求項１ないし４のうちいずれか１項に記載のＧａＮ薄膜構造物。
【請求項６】
前記ストレイン補償層と前記ＧａＮ薄膜層との間に介されているＧａＮバッファ層をさらに含む請求項５に記載のＧａＮ薄膜構造物。
【請求項７】
請求項１ないし６のうちいずれか１項に記載のＧａＮ薄膜構造物を含む半導体素子。
【請求項８】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された下部電極層と、
前記下部電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたｎ−ＧａＮ層と、
前記ｎ−ＧａＮ層上に配された活性層と、
前記活性層上に配されたｐ−ＧａＮ層と、
前記ｐ−ＧａＮ層上に配されたｐ−電極層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する半導体発光素子。
【請求項９】
前記第２バッファ層、ｎ−ＧａＮ層、活性層、ｐ−ＧａＮ層及びｐ−電極層の一側が除去されて前記下部電極の一部が露出されている請求項８に記載の半導体発光素子。
【請求項１０】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された下部電極層と、
前記下部電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたＧａＮ薄膜層と、
前記ＧａＮ薄膜層上に配された上部電極層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する半導体圧電センサー。
【請求項１１】
基板上に犠牲層を形成する段階と、
前記犠牲層上に第１バッファ層を形成する段階と、
前記第１バッファ層上に電極層を形成する段階と、
前記電極層上に第２バッファ層を形成する段階と、
前記犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階と、
前記第２バッファ層上にＧａＮ薄膜層を形成する段階と、を含む半導体素子の製造方法。
【請求項１２】
前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記電極層は、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる請求項１１または１２に記載の半導体素子の製造方法。
【請求項１４】
前記第２バッファ層は、ＡｌＮからなる請求項１１ないし１３のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１５】
前記ＧａＮ薄膜層を形成する前に、前記第２バッファ層上にストレイン補償層をまず形成する段階をさらに含む請求項１１ないし１４のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１６】
前記ＧａＮ薄膜層を形成する前に、前記ストレイン補償層上にＧａＮバッファ層をまず形成する段階をさらに含む請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記第２バッファ層上に形成された前記ＧａＮ薄膜層はｎ−ＧａＮ薄膜層であり、
前記ｎ−ＧａＮ薄膜層上に活性層を形成する段階と、
前記活性層上にｐ−ＧａＮ薄膜層を形成する段階と、
前記ｐ−ＧａＮ薄膜層上にｐ−電極層を形成する段階と、をさらに含む請求項１１ないし１６のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１８】
前記第２バッファ層、ｎ−ＧａＮ薄膜層、活性層、ｐ−ＧａＮ薄膜層及びｐ−電極層の一側を部分的にエッチングして、前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記第２バッファ層下部の前記電極層を形成する段階は、前記電極層をパターニングする段階を含む請求項１７に記載の半導体素子の製造方法。
【請求項２０】
前記ＧａＮ薄膜層上に上部電極層を形成する段階をさらに含む請求項１１ないし１９のうちいずれか１項に記載の半導体素子の製造方法。
【請求項２１】
前記第２バッファ層、ＧａＮ薄膜層及び上部電極層の一側を部分的にエッチングして前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む請求項２０に記載の半導体素子の製造方法。
【請求項１】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された電極層と、
前記電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたＧａＮ薄膜層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成するＧａＮ薄膜構造物。
【請求項２】
前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる請求項１に記載のＧａＮ薄膜構造物。
【請求項３】
前記電極層は、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる請求項１または２に記載のＧａＮ薄膜構造物。
【請求項４】
前記第２バッファ層は、ＡｌＮからなる請求項１ないし３のうちいずれか１項に記載のＧａＮ薄膜構造物。
【請求項５】
前記第２バッファ層と前記ＧａＮ薄膜層との間に介されているストレイン補償層をさらに含む請求項１ないし４のうちいずれか１項に記載のＧａＮ薄膜構造物。
【請求項６】
前記ストレイン補償層と前記ＧａＮ薄膜層との間に介されているＧａＮバッファ層をさらに含む請求項５に記載のＧａＮ薄膜構造物。
【請求項７】
請求項１ないし６のうちいずれか１項に記載のＧａＮ薄膜構造物を含む半導体素子。
【請求項８】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された下部電極層と、
前記下部電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたｎ−ＧａＮ層と、
前記ｎ−ＧａＮ層上に配された活性層と、
前記活性層上に配されたｐ−ＧａＮ層と、
前記ｐ−ＧａＮ層上に配されたｐ−電極層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する半導体発光素子。
【請求項９】
前記第２バッファ層、ｎ−ＧａＮ層、活性層、ｐ−ＧａＮ層及びｐ−電極層の一側が除去されて前記下部電極の一部が露出されている請求項８に記載の半導体発光素子。
【請求項１０】
基板上に部分的に配された少なくとも２つの支持部材と、
前記少なくとも２つの支持部材上にかけて配された第１バッファ層と、
前記第１バッファ層上に配された下部電極層と、
前記下部電極層上に配された第２バッファ層と、
前記第２バッファ層上に配されたＧａＮ薄膜層と、
前記ＧａＮ薄膜層上に配された上部電極層と、を含み、
前記少なくとも２つの支持部材は、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する半導体圧電センサー。
【請求項１１】
基板上に犠牲層を形成する段階と、
前記犠牲層上に第１バッファ層を形成する段階と、
前記第１バッファ層上に電極層を形成する段階と、
前記電極層上に第２バッファ層を形成する段階と、
前記犠牲層を部分的にエッチングすることで、前記第１バッファ層を支持する少なくとも２つの支持部材を形成し、前記基板と前記第１バッファ層との間に少なくとも一つの空気キャビティを形成する段階と、
前記第２バッファ層上にＧａＮ薄膜層を形成する段階と、を含む半導体素子の製造方法。
【請求項１２】
前記第１バッファ層は、ＡｌＮまたはＳｉＮｘからなる請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記電極層は、Ｍｏ、Ｔｉ、Ｒｕ、ＣｒＮまたはＴａＮからなる請求項１１または１２に記載の半導体素子の製造方法。
【請求項１４】
前記第２バッファ層は、ＡｌＮからなる請求項１１ないし１３のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１５】
前記ＧａＮ薄膜層を形成する前に、前記第２バッファ層上にストレイン補償層をまず形成する段階をさらに含む請求項１１ないし１４のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１６】
前記ＧａＮ薄膜層を形成する前に、前記ストレイン補償層上にＧａＮバッファ層をまず形成する段階をさらに含む請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記第２バッファ層上に形成された前記ＧａＮ薄膜層はｎ−ＧａＮ薄膜層であり、
前記ｎ−ＧａＮ薄膜層上に活性層を形成する段階と、
前記活性層上にｐ−ＧａＮ薄膜層を形成する段階と、
前記ｐ−ＧａＮ薄膜層上にｐ−電極層を形成する段階と、をさらに含む請求項１１ないし１６のうちいずれか１項に記載の半導体素子の製造方法。
【請求項１８】
前記第２バッファ層、ｎ−ＧａＮ薄膜層、活性層、ｐ−ＧａＮ薄膜層及びｐ−電極層の一側を部分的にエッチングして、前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記第２バッファ層下部の前記電極層を形成する段階は、前記電極層をパターニングする段階を含む請求項１７に記載の半導体素子の製造方法。
【請求項２０】
前記ＧａＮ薄膜層上に上部電極層を形成する段階をさらに含む請求項１１ないし１９のうちいずれか１項に記載の半導体素子の製造方法。
【請求項２１】
前記第２バッファ層、ＧａＮ薄膜層及び上部電極層の一側を部分的にエッチングして前記第２バッファ層下部の前記電極層を部分的に露出させる段階をさらに含む請求項２０に記載の半導体素子の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図５】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図５】
【公開番号】特開２０１２−２２４５３９（Ｐ２０１２−２２４５３９Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１２−９５５９２（Ｐ２０１２−９５５９２）
【出願日】平成２４年４月１９日（２０１２．４．１９）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２４年４月１９日（２０１２．４．１９）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]