ＩＩＩ族窒化物半導体発光素子およびその製造方法
【課題】III 族窒化物半導体発光素子において、静電耐圧特性を向上させつつ、発光効率や信頼性を向上させること。
【解決手段】ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２の３層構造である。第１ＥＳＤ層１１０は、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 、厚さ２００〜１０００ｎｍピット密度１×１０8 ／ｃｍ2 以下のｎ−ＧａＮである。第２ＥＳＤ層１１１は、厚さ５０〜２００ｎｍ、ピット密度２×１０8 ／ｃｍ2 以上のノンドープのＧａＮである。第３ＥＳＤ層１１２は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである。
【解決手段】ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２の３層構造である。第１ＥＳＤ層１１０は、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 、厚さ２００〜１０００ｎｍピット密度１×１０8 ／ｃｍ2 以下のｎ−ＧａＮである。第２ＥＳＤ層１１１は、厚さ５０〜２００ｎｍ、ピット密度２×１０8 ／ｃｍ2 以上のノンドープのＧａＮである。第３ＥＳＤ層１１２は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤ層を備えたIII 族窒化物半導体発光素子およびその製造方法に関するものであり、特に良好な静電耐圧特性を維持しつつ、発光効率や信頼性を向上させたIII 族窒化物半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
従来より、III 族窒化物半導体発光素子において、ｎ型コンタクト層と発光層との間に、ｎ型コンタクト層側からｉ−ＧａＮ層、ｎ−ＧａＮ層の順に積層させた構造のＥＳＤ層を設けることで、静電耐圧特性を向上させる技術が知られている。
【０００３】
たとえば特許文献１では、ｉ−ＧａＮ層の厚さを１５０〜４００ｎｍ、ｉ−ＧａＮ層表面の二乗平均粗さ（ＲＭＳ）を３〜１２ｎｍとし、ｎ−ＧａＮ層を、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）であるようにＥＳＤ層を形成することで、静電耐圧特性を向上できることが示されている。また、ｉ−ＧａＮ層表面のＲＭＳを３〜１２ｎｍとするには、ｉ−ＧａＮ層の成長温度を８００〜９００℃とすればよいことが示されており、ｉ−ＧａＮ層表面の粗さはピットに起因するものであることが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８０４９５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
静電耐圧特性を向上させるには、ＥＳＤ層におけるｉ−ＧａＮ層の厚さはなるべく厚いことが望ましい。しかし、ｉ−ＧａＮ層を厚く形成するほどピット径が大きくなってしまうため、特許文献１の方法では発光面積が狭くなって発光効率が低下するなどの問題が生じてしまう。
【０００６】
また、ｉ−ＧａＮ層のピット領域上に形成される層は、ｉ−ＧａＮ層の平坦な領域上に形成される層とは厚さや組成が異なってしまうため、ピット領域上には設計とは異なる厚さ、組成の層が形成されてしまい、逆方向電流の増加、電流リーク、素子の信頼性の低下などの不具合を生じさせていた。
【０００７】
そこで本発明の目的は、静電耐圧特性を向上させつつ、発光効率の低下が防止された構造のIII 族窒化物半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
第１の発明は、ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子において、ＥＳＤ層は、ｎ型コンタクト層側から順に、第１ＥＳＤ層、第２ＥＳＤ層、第３ＥＳＤ層が積層された構造であって、第１ＥＳＤ層は、発光層側の表面に１×１０8 ／ｃｍ2 以下のピットが形成され、厚さが２００〜１０００ｎｍ、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のＧａＮからなり、第２ＥＳＤ層は、発光層側の表面に２×１０8 ／ｃｍ2 以上のピットが形成され、厚さが５０〜２００ｎｍ、キャリア濃度が５×１０17／ｃｍ3 以下のＧａＮからなり、第３ＥＳＤ層は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる、ことを特徴とするIII 族窒化物半導体発光素子である。
【０００９】
ここでIII 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される化合物半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。通常は、Ｇａを必須とするＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮを示す。
【００１０】
第２ＥＳＤ層は、キャリア濃度が５×１０17／ｃｍ3 以下、ピット密度が２×１０8 ／ｃｍ2 以上であれば、Ｓｉがドープされていてもよいし、ノンドープであってもよい。
【００１１】
第１ＥＳＤ層は複数の層で構成されていてもよい。Ｓｉ濃度の平均が１×１０16〜５×１０17／ｃｍ3 であれば、厚さ方向に濃度勾配を有していてもよい。
【００１２】
第３ＥＳＤ層の特性値は、１．５×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）とするのがより望ましく、さらに望ましいのは１．５×１０20〜３．０×１０20（ｎｍ／ｃｍ3 ）である。また、第３ＥＳＤ層の厚さは、２５〜５０ｎｍであることが望ましい。
【００１３】
第２の発明は、第１の発明において、第１ＥＳＤ層と第２ＥＳＤ層の厚さの合計は、３００ｎｍ以上であることを特徴とするIII 族窒化物半導体発光素子である。
【００１４】
第３の発明は、第１の発明または第２の発明において、第１ＥＳＤ層と第２ＥＳＤ層との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層を有することを特徴とするIII 族窒化物半導体発光素子である。
【００１５】
第４の発明は、第１の発明から第３の発明において、第１ＥＳＤ層は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度層と、Ｓｉ濃度が１×１０18／ｃｍ3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とするIII 族窒化物半導体発光素子である。
【００１６】
第５の発明は、ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子の製造方法において、ＥＳＤ層を形成する工程は、成長温度を９００℃以上として、厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０17〜１×１０18／ｃｍ3 のＧａＮからなる第１ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、第１ＥＳＤ層上に、成長温度を８００〜９５０℃として、厚さ５０〜２００ｎｍ、キャリア濃度５×１０17／ｃｍ3 以下のＧａＮからなる第２ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、第２ＥＳＤ層上に、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる第３ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【００１７】
第６の発明は、第５の発明において、第２ＥＳＤ層の成長温度は、８００〜９００℃であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【００１８】
第７の発明は、第５の発明または第６の発明において、第１ＥＳＤ層の成長温度は、１０００℃以上であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【発明の効果】
【００１９】
第１の発明のようにＥＳＤ層を構成すると、静電耐圧特性を向上させつつ、発光効率や信頼性を向上させることができ、電流のリークを減少させることができる。
【００２０】
また、第２の発明のように、第１ＥＳＤ層と第２ＥＳＤ層の厚さの合計を３００ｎｍ以上とすれば、より静電耐圧特性を向上させることができる。
【００２１】
また、第３、４の発明によると、上記効果に加えて順方向電圧を低減することができる。
【００２２】
また、第５〜７の発明のIII 族窒化物半導体発光素子の製造方法によれば、静電耐圧特性が良好で、発光効率や信頼性が高く、電流リークの少ない発光素子を製造することができる。
【図面の簡単な説明】
【００２３】
【図１】実施例１の発光素子１の構成を示した図。
【図２】発光素子１の製造工程を示した図。
【図３】逆方向電流を測定したグラフ。
【図４】明るさを比較したグラフ。
【図５】実施例２の発光素子２の構成を示した図。
【図６】実施例３の発光素子３の構成を示した図。
【発明を実施するための形態】
【００２４】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２５】
図１は、実施例１の発光素子１の構成を示した図である。発光素子１は、サファイア基板１００上にＡｌＮからなるバッファ層（図示しない）を介して、III 族窒化物半導体からなるｎ型コンタクト層１０１、ＥＳＤ層１０２、ｎ型クラッド層１０３、発光層１０４、ｐ型クラッド層１０５、ｐ型コンタクト層１０６、が積層され、ｐ型コンタクト層１０６上にｐ電極１０７が形成され、ｐ型コンタクト層１０６側から一部領域がエッチングされて露出したｎ型コンタクト層１０１上にｎ型層１０８が形成された構造である。
【００２６】
サファイア基板１００の表面には、光取り出し効率を向上させるために凹凸加工が施されている。サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどを成長基板として用いてもよい。
【００２７】
ｎ型コンタクト層１０１は、Ｓｉ濃度が１×１０18／ｃｍ3 以上のｎ−ＧａＮである。ｎ電極１０８とのコンタクトを良好とするために、ｎ型コンタクト層１０１をキャリア濃度の異なる複数の層で構成してもよい。
【００２８】
ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２の３層構造である。
【００２９】
第１ＥＳＤ層１１０は、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである。第１ＥＳＤ層１１０の厚さは２００〜１０００ｎｍである。また、第１ＥＳＤ層１１０の表面１１０ａには、貫通転位に起因して少数のピットが生じているが、そのピット密度は、１×１０8 ／ｃｍ2 以下である。
【００３０】
第２ＥＳＤ層１１１は、ノンドープのＧａＮである。第２ＥＳＤ層１１１の厚さは５０〜２００ｎｍである。第２ＥＳＤ層１１１の表面１１１ａにもピットが生じており、そのピット密度は２×１０8 ／ｃｍ2 以上である。第２ＥＳＤ層１１１はノンドープであるが、残留キャリアによりキャリア濃度が１×１０16〜１×１０17／ｃｍ3 となっている。なお、第２ＥＳＤ層１１１には、キャリア濃度が５×１０17／ｃｍ3 以下となる範囲でＳｉがドープされていてもよい。
【００３１】
第３ＥＳＤ層１１２は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第３ＥＳＤ層１１２の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
【００３２】
ｎ型クラッド層１０３は、厚さ４．５ｎｍのＩｎＧａＮ、２．５ｎｍのｉ−ＧａＮを順に積層させたものを単位として、この単位構造を１５回繰り返し積層させた超格子構造である。
【００３３】
発光層１０４は、厚さ２．５ｎｍのＡｌ0.07Ｇａ0.93Ｎ、厚さ３．３ｎｍのＩｎＧａＮ、厚さ０．６ｎｍのｉ−ＧａＮ、厚さ０．６ｎｍのＡｌ0.25Ｇａ0.75Ｎを順に積層させたものを単位として、この単位構造を８回繰り返し積層させたＭＱＷ構造である。
【００３４】
ｐ型クラッド層１０５は、厚さ３．５ｎｍのｐ−ＡｌＧａＮ、厚さ１．７ｎｍのｐ−ＩｎＧａＮを順に積層させたものを単位として、この単位構造を７回繰り返し積層させた構造である。ｐ型不純物にはＭｇを用いている。
【００３５】
ｐ型コンタクト層１０６は、Ｍｇをドープしたｐ−ＧａＮである。ｐ電極とのコンタクトを良好とするために、ｐ型コンタクト層１０６をキャリア濃度の異なる複数の層で構成してもよい。
【００３６】
発光素子１は、ＥＳＤ層１０２を上記のような構成としたことで、良好な静電耐圧特性が得られ、かつ、発光効率、信頼性が向上し、電流リークが減少している。以下、ＥＳＤ層１０２を上記のように構成した理由について説明する。
【００３７】
まず、ＥＳＤ層１０２では、第２ＥＳＤ層１１１に密度２×１０8 ／ｃｍ2 以上のピットを形成し、そのピットが形成された第２ＥＳＤ層１１１上に第３ＥＳＤ層を形成した構成としている。このような構成により良好な静電耐圧特性が得られることは、特許文献１にも示されている通りである。しかし、ピット径は第２ＥＳＤ層１１１の厚さに依存していて、第２ＥＳＤ層１１１の厚さとピット径とを独立に制御することができないので、第２ＥＳＤ層１１１を厚くしてより良好な静電耐圧特性を得ようとすると、ピット径が拡大してしまい、発光面積が狭くなって発光効率が低下してしまい、また電流リークの増大や信頼性が低下してしまう。すなわち、特許文献１のＥＳＤ層の構成では、静電耐圧特性と電流リーク、信頼性、および発光効率がトレードオフの関係にあった。
【００３８】
そこで、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶の第１ＥＳＤ層１１０を導入し、第１ＥＳＤ層１１０上に第２ＥＳＤ層１１１を形成する構成とし、第１ＥＳＤ層１１０の厚さと第２ＥＳＤ層１１１の厚さを制御することで、第１ＥＳＤ層１１０と第２ＥＳＤ層１１１の合計の厚さとピット径とを独立に制御することができるようにした。そして、第２ＥＳＤ層１１１の厚さを５０〜２００ｎｍとして、静電耐圧特性、発光効率が低下せず、電流リークが増大しないピット径となるようにし、第２ＥＳＤ層１１１を薄くした分の厚さを補うために、第１ＥＳＤ層１１０の厚さを２００〜１０００ｎｍとすることで、良好な静電耐圧特性が得られるようにした。また、第１ＥＳＤ層１１０にはＳｉをドープしてＳｉ濃度１×１０16〜５×１０17／ｃｍ3 とし、第１ＥＳＤ層１１０の導電性を第２ＥＳＤ層１１１の導電性に合わせ、順方向電圧の上昇を防止した。
【００３９】
なお、さらに静電耐圧特性、発光効率、および信頼性を向上させ、電流リークを減少させるためには、ＥＳＤ層１０２の構成を以下のようにすることが望ましい。第１ＥＳＤ層１１０の厚さは３００〜７００ｎｍ、Ｓｉ濃度は５×１０16〜５×１０17／ｃｍ3 、ピット密度は１×１０7 ／ｃｍ2 以下とすることが望ましい。また、第２ＥＳＤ層１１１の厚さは５０〜２００ｎｍ、ピット密度は２×１０8 〜１×１０10／ｃｍ2 とすることが望ましい。また、第３ＥＳＤ層１１２の特性値は、１．５×１０20〜３．６×１０20ｎｍ／ｃｍ3 、厚さは２５〜５０ｎｍであることが望ましい。
【００４０】
次に、発光素子１の製造方法について図２を参照に説明する。
【００４１】
まず、サファイア基板１００を水素雰囲気中で加熱してクリーニングを行い、サファイア基板１０表面の付着物を除去した。その後、ＭＯＣＶＤ法によって、サファイア基板１００上にＡｌＮからなるバッファ層（図示しない）を介してＧａＮからなるｎ型コンタクト層１０１を形成した（図２（ａ））。キャリアガスには水素と窒素、窒素源にはアンモニア、Ｇａ源にはＴＭＧ（トリメチルガリウム）、ｎ型ドーパントガスにはＳｉＨ4 （シラン）を用いた。
【００４２】
次に、以下のようにしてＥＳＤ層１０２を形成した。まず、ｎ型コンタクト層１０１上に、ＭＯＣＶＤ法によって厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである第１ＥＳＤ層１１０を形成した。成長温度は９００℃以上とし、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶が得られるようにした。成長温度は１０００℃以上とすると、さらに良質な結晶となり望ましい。
【００４３】
次に、第１ＥＳＤ層１１０上に、ＭＯＣＶＤ法によって厚さ５０〜２００ｎｍのノンドープＧａＮである第２ＥＳＤ層１１１を形成した。成長温度は８００〜９５０℃とし、キャリア濃度５×１０17／ｃｍ3 以下、ピット密度２×１０8 ／ｃｍ2 以上の結晶が得られるようにした。成長温度は８００〜９００℃とするとよりピット密度が増加し好ましい。
【００４４】
次に、第２ＥＳＤ層１１１上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第３ＥＳＤ層１１２を形成した。成長温度は８００〜９５０℃とした。以上の工程により、ｎ型コンタクト層１０１上にＥＳＤ層１０２を形成した（図２（ｂ））。
【００４５】
次に、ＥＳＤ層１０２上に、ＭＯＣＶＤ法によってｎ型クラッド層１０３、発光層１０４、ｐ型クラッド層１０５、ｐ型コンタクト層１０６を順次積層させた（図２（ｃ））。Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ源としてＴＭＩ（トリメチルインジウム）、ｐ型ドーパントガスとしてＣｐ2 Ｍｇ（ビスシクロペンタジエニルマグネシウム）を用いた。
【００４６】
次に、熱処理によってＭｇを活性化した後、ｐ型コンタクト層１０６表面側からドライエッチングを行ってｎ型コンタクト層１０１に達する溝を形成した。そして、ｐ型コンタクト層１０６表面にＲｈ／Ｔｉ／Ａｕ（ｐ型コンタクト層１０６側からこの順に積層した構造）からなるｐ電極１０７、ドライエッチングによって溝底面に露出したｎ型コンタクト層１０１上にＶ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ（ｎ型コンタクト層１０１側からこの順に積層させた構造）からなるｎ電極１０８を形成した。以上によって図１に示す発光素子１が製造される。
【００４７】
図３は、発光素子１の逆方向電流を測定した結果を示すグラフである。また、比較のため、ＥＳＤ層１０２の第１ＥＳＤ層１１０と第２ＥＳＤ層１１１に替えて、厚さが第１ＥＳＤ層１１０と第２ＥＳＤ層１１１の厚さの合計と等しいノンドープのＧａＮ層とした比較例の発光素子についても逆方向電流を測定した。図３のように、発光素子１は比較例の発光素子に比べて逆方向電流が少なく、電流リークが防止されていることがわかる。
【００４８】
図４は、発光素子１と比較例の発光素子について、駆動電流を３５０ｍＡとした時の明るさを比較した結果である。発光素子１は、比較例の発光素子に比べて約２％明るく、発光効率が向上していることがわかった。
【実施例２】
【００４９】
図５は、実施例２の発光素子２の構成を示した図である。実施例２の発光素子２は、発光素子１のＥＳＤ層１０２に替えてＥＳＤ層２０２を設けたものであり、このＥＳＤ層２０２は、発光素子１のＥＳＤ層１０２の第１ＥＳＤ層１１０と第２ＥＳＤ層１１１との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層２００を設けたものである。他の構成については発光素子１と同様である。第４ＥＳＤ層２００形成時の成長温度は、第１ＥＳＤ層１１０の形成時と同様の９５０℃以上としてもよいし、第２ＥＳＤ層１１１形成時と同様の８００〜９００℃としてもよい。
【００５０】
このように、第１ＥＳＤ層１１０と第２ＥＳＤ層１１との間に第４ＥＳＤ層２００を挿入した構造とすると、実施例１の発光素子１と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子１に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。
【００５１】
なお、第４ＥＳＤ層２００は、厚さを２５〜４０ｎｍ、Ｓｉ濃度を３×１０17〜３×１０18／ｃｍ3 とすればより望ましい。
【実施例３】
【００５２】
図６は、実施例３の発光素子３の構成を示した図である。実施例３の発光素子３は、発光素子２のＥＳＤ層２０２に替えてＥＳＤ層３０２を設けたものであり、ＥＳＤ層２０２における第１ＥＳＤ層１１０を、以下に示す第１ＥＳＤ層３１０に替えたものである。他の構成については発光素子２と同様である。
【００５３】
第１ＥＳＤ層３１０は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度のｎ−ＧａＮ層と、Ｓｉ濃度が３×１０17／ｃｍ3 以上の高濃度のｎ−ＧａＮ層とが、交互に複数回繰り返して積層された構造である。低濃度のｎ−ＧａＮ層は、厚さ１００〜２００ｎｍ、Ｓｉ濃度１×１０16〜１．５×１０17／ｃｍ3 であればより望ましく、高濃度のｎ−ＧａＮ層は、厚さ１００〜２００ｎｍ、Ｓｉ濃度３×１０17〜３×１０18／ｃｍ3 であればより望ましい。
【００５４】
第１ＥＳＤ層１１０に替えて上記構造の第１ＥＳＤ層３１０を設けると、実施例１の発光素子１と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子１に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。
【００５５】
なお、ＥＳＤ層３０２において、第４ＥＳＤ層２００を設けずに第１ＥＳＤ層３１０上に直接第２ＥＳＤ層１１１を設けた構成としてもよく、同様に発光素子１に比べて順方向電圧を低減することができる。
【００５６】
なお、本発明はｎ型コンタクト層と発光層との間に設けたＥＳＤ層に特徴を有するものであり、それ以外の構造については従来より知られている種々の構造を採用可能である。たとえば、基板として導電性の材料を用い、もしくはレーザーリフトオフなどによって基板を除去し、上下に電極を設けて縦方向に導通をとる構造の発光素子にも本発明は適用することができる。
【産業上の利用可能性】
【００５７】
本発明のIII 族窒化物半導体発光素子は、表示装置や照明装置などに利用することができる。
【符号の説明】
【００５８】
１００：サファイア基板
１０１：ｎ型コンタクト層
１０２、２０２、３０２：ＥＳＤ層
１０３：ｎ型クラッド層
１０４：発光層
１０５：ｐ型クラッド層
１０６：ｐ型コンタクト層
１０７：ｐ電極
１０８：ｎ電極
１１０：第１ＥＳＤ層
１１１：第２ＥＳＤ層
１１２：第３ＥＳＤ層
２００：第４ＥＳＤ層
【技術分野】
【０００１】
本発明は、ＥＳＤ層を備えたIII 族窒化物半導体発光素子およびその製造方法に関するものであり、特に良好な静電耐圧特性を維持しつつ、発光効率や信頼性を向上させたIII 族窒化物半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
従来より、III 族窒化物半導体発光素子において、ｎ型コンタクト層と発光層との間に、ｎ型コンタクト層側からｉ−ＧａＮ層、ｎ−ＧａＮ層の順に積層させた構造のＥＳＤ層を設けることで、静電耐圧特性を向上させる技術が知られている。
【０００３】
たとえば特許文献１では、ｉ−ＧａＮ層の厚さを１５０〜４００ｎｍ、ｉ−ＧａＮ層表面の二乗平均粗さ（ＲＭＳ）を３〜１２ｎｍとし、ｎ−ＧａＮ層を、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）であるようにＥＳＤ層を形成することで、静電耐圧特性を向上できることが示されている。また、ｉ−ＧａＮ層表面のＲＭＳを３〜１２ｎｍとするには、ｉ−ＧａＮ層の成長温度を８００〜９００℃とすればよいことが示されており、ｉ−ＧａＮ層表面の粗さはピットに起因するものであることが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８０４９５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
静電耐圧特性を向上させるには、ＥＳＤ層におけるｉ−ＧａＮ層の厚さはなるべく厚いことが望ましい。しかし、ｉ−ＧａＮ層を厚く形成するほどピット径が大きくなってしまうため、特許文献１の方法では発光面積が狭くなって発光効率が低下するなどの問題が生じてしまう。
【０００６】
また、ｉ−ＧａＮ層のピット領域上に形成される層は、ｉ−ＧａＮ層の平坦な領域上に形成される層とは厚さや組成が異なってしまうため、ピット領域上には設計とは異なる厚さ、組成の層が形成されてしまい、逆方向電流の増加、電流リーク、素子の信頼性の低下などの不具合を生じさせていた。
【０００７】
そこで本発明の目的は、静電耐圧特性を向上させつつ、発光効率の低下が防止された構造のIII 族窒化物半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
第１の発明は、ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子において、ＥＳＤ層は、ｎ型コンタクト層側から順に、第１ＥＳＤ層、第２ＥＳＤ層、第３ＥＳＤ層が積層された構造であって、第１ＥＳＤ層は、発光層側の表面に１×１０8 ／ｃｍ2 以下のピットが形成され、厚さが２００〜１０００ｎｍ、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のＧａＮからなり、第２ＥＳＤ層は、発光層側の表面に２×１０8 ／ｃｍ2 以上のピットが形成され、厚さが５０〜２００ｎｍ、キャリア濃度が５×１０17／ｃｍ3 以下のＧａＮからなり、第３ＥＳＤ層は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる、ことを特徴とするIII 族窒化物半導体発光素子である。
【０００９】
ここでIII 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される化合物半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。通常は、Ｇａを必須とするＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮを示す。
【００１０】
第２ＥＳＤ層は、キャリア濃度が５×１０17／ｃｍ3 以下、ピット密度が２×１０8 ／ｃｍ2 以上であれば、Ｓｉがドープされていてもよいし、ノンドープであってもよい。
【００１１】
第１ＥＳＤ層は複数の層で構成されていてもよい。Ｓｉ濃度の平均が１×１０16〜５×１０17／ｃｍ3 であれば、厚さ方向に濃度勾配を有していてもよい。
【００１２】
第３ＥＳＤ層の特性値は、１．５×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）とするのがより望ましく、さらに望ましいのは１．５×１０20〜３．０×１０20（ｎｍ／ｃｍ3 ）である。また、第３ＥＳＤ層の厚さは、２５〜５０ｎｍであることが望ましい。
【００１３】
第２の発明は、第１の発明において、第１ＥＳＤ層と第２ＥＳＤ層の厚さの合計は、３００ｎｍ以上であることを特徴とするIII 族窒化物半導体発光素子である。
【００１４】
第３の発明は、第１の発明または第２の発明において、第１ＥＳＤ層と第２ＥＳＤ層との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層を有することを特徴とするIII 族窒化物半導体発光素子である。
【００１５】
第４の発明は、第１の発明から第３の発明において、第１ＥＳＤ層は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度層と、Ｓｉ濃度が１×１０18／ｃｍ3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とするIII 族窒化物半導体発光素子である。
【００１６】
第５の発明は、ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子の製造方法において、ＥＳＤ層を形成する工程は、成長温度を９００℃以上として、厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０17〜１×１０18／ｃｍ3 のＧａＮからなる第１ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、第１ＥＳＤ層上に、成長温度を８００〜９５０℃として、厚さ５０〜２００ｎｍ、キャリア濃度５×１０17／ｃｍ3 以下のＧａＮからなる第２ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、第２ＥＳＤ層上に、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる第３ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【００１７】
第６の発明は、第５の発明において、第２ＥＳＤ層の成長温度は、８００〜９００℃であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【００１８】
第７の発明は、第５の発明または第６の発明において、第１ＥＳＤ層の成長温度は、１０００℃以上であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。
【発明の効果】
【００１９】
第１の発明のようにＥＳＤ層を構成すると、静電耐圧特性を向上させつつ、発光効率や信頼性を向上させることができ、電流のリークを減少させることができる。
【００２０】
また、第２の発明のように、第１ＥＳＤ層と第２ＥＳＤ層の厚さの合計を３００ｎｍ以上とすれば、より静電耐圧特性を向上させることができる。
【００２１】
また、第３、４の発明によると、上記効果に加えて順方向電圧を低減することができる。
【００２２】
また、第５〜７の発明のIII 族窒化物半導体発光素子の製造方法によれば、静電耐圧特性が良好で、発光効率や信頼性が高く、電流リークの少ない発光素子を製造することができる。
【図面の簡単な説明】
【００２３】
【図１】実施例１の発光素子１の構成を示した図。
【図２】発光素子１の製造工程を示した図。
【図３】逆方向電流を測定したグラフ。
【図４】明るさを比較したグラフ。
【図５】実施例２の発光素子２の構成を示した図。
【図６】実施例３の発光素子３の構成を示した図。
【発明を実施するための形態】
【００２４】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２５】
図１は、実施例１の発光素子１の構成を示した図である。発光素子１は、サファイア基板１００上にＡｌＮからなるバッファ層（図示しない）を介して、III 族窒化物半導体からなるｎ型コンタクト層１０１、ＥＳＤ層１０２、ｎ型クラッド層１０３、発光層１０４、ｐ型クラッド層１０５、ｐ型コンタクト層１０６、が積層され、ｐ型コンタクト層１０６上にｐ電極１０７が形成され、ｐ型コンタクト層１０６側から一部領域がエッチングされて露出したｎ型コンタクト層１０１上にｎ型層１０８が形成された構造である。
【００２６】
サファイア基板１００の表面には、光取り出し効率を向上させるために凹凸加工が施されている。サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどを成長基板として用いてもよい。
【００２７】
ｎ型コンタクト層１０１は、Ｓｉ濃度が１×１０18／ｃｍ3 以上のｎ−ＧａＮである。ｎ電極１０８とのコンタクトを良好とするために、ｎ型コンタクト層１０１をキャリア濃度の異なる複数の層で構成してもよい。
【００２８】
ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２の３層構造である。
【００２９】
第１ＥＳＤ層１１０は、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである。第１ＥＳＤ層１１０の厚さは２００〜１０００ｎｍである。また、第１ＥＳＤ層１１０の表面１１０ａには、貫通転位に起因して少数のピットが生じているが、そのピット密度は、１×１０8 ／ｃｍ2 以下である。
【００３０】
第２ＥＳＤ層１１１は、ノンドープのＧａＮである。第２ＥＳＤ層１１１の厚さは５０〜２００ｎｍである。第２ＥＳＤ層１１１の表面１１１ａにもピットが生じており、そのピット密度は２×１０8 ／ｃｍ2 以上である。第２ＥＳＤ層１１１はノンドープであるが、残留キャリアによりキャリア濃度が１×１０16〜１×１０17／ｃｍ3 となっている。なお、第２ＥＳＤ層１１１には、キャリア濃度が５×１０17／ｃｍ3 以下となる範囲でＳｉがドープされていてもよい。
【００３１】
第３ＥＳＤ層１１２は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第３ＥＳＤ層１１２の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
【００３２】
ｎ型クラッド層１０３は、厚さ４．５ｎｍのＩｎＧａＮ、２．５ｎｍのｉ−ＧａＮを順に積層させたものを単位として、この単位構造を１５回繰り返し積層させた超格子構造である。
【００３３】
発光層１０４は、厚さ２．５ｎｍのＡｌ0.07Ｇａ0.93Ｎ、厚さ３．３ｎｍのＩｎＧａＮ、厚さ０．６ｎｍのｉ−ＧａＮ、厚さ０．６ｎｍのＡｌ0.25Ｇａ0.75Ｎを順に積層させたものを単位として、この単位構造を８回繰り返し積層させたＭＱＷ構造である。
【００３４】
ｐ型クラッド層１０５は、厚さ３．５ｎｍのｐ−ＡｌＧａＮ、厚さ１．７ｎｍのｐ−ＩｎＧａＮを順に積層させたものを単位として、この単位構造を７回繰り返し積層させた構造である。ｐ型不純物にはＭｇを用いている。
【００３５】
ｐ型コンタクト層１０６は、Ｍｇをドープしたｐ−ＧａＮである。ｐ電極とのコンタクトを良好とするために、ｐ型コンタクト層１０６をキャリア濃度の異なる複数の層で構成してもよい。
【００３６】
発光素子１は、ＥＳＤ層１０２を上記のような構成としたことで、良好な静電耐圧特性が得られ、かつ、発光効率、信頼性が向上し、電流リークが減少している。以下、ＥＳＤ層１０２を上記のように構成した理由について説明する。
【００３７】
まず、ＥＳＤ層１０２では、第２ＥＳＤ層１１１に密度２×１０8 ／ｃｍ2 以上のピットを形成し、そのピットが形成された第２ＥＳＤ層１１１上に第３ＥＳＤ層を形成した構成としている。このような構成により良好な静電耐圧特性が得られることは、特許文献１にも示されている通りである。しかし、ピット径は第２ＥＳＤ層１１１の厚さに依存していて、第２ＥＳＤ層１１１の厚さとピット径とを独立に制御することができないので、第２ＥＳＤ層１１１を厚くしてより良好な静電耐圧特性を得ようとすると、ピット径が拡大してしまい、発光面積が狭くなって発光効率が低下してしまい、また電流リークの増大や信頼性が低下してしまう。すなわち、特許文献１のＥＳＤ層の構成では、静電耐圧特性と電流リーク、信頼性、および発光効率がトレードオフの関係にあった。
【００３８】
そこで、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶の第１ＥＳＤ層１１０を導入し、第１ＥＳＤ層１１０上に第２ＥＳＤ層１１１を形成する構成とし、第１ＥＳＤ層１１０の厚さと第２ＥＳＤ層１１１の厚さを制御することで、第１ＥＳＤ層１１０と第２ＥＳＤ層１１１の合計の厚さとピット径とを独立に制御することができるようにした。そして、第２ＥＳＤ層１１１の厚さを５０〜２００ｎｍとして、静電耐圧特性、発光効率が低下せず、電流リークが増大しないピット径となるようにし、第２ＥＳＤ層１１１を薄くした分の厚さを補うために、第１ＥＳＤ層１１０の厚さを２００〜１０００ｎｍとすることで、良好な静電耐圧特性が得られるようにした。また、第１ＥＳＤ層１１０にはＳｉをドープしてＳｉ濃度１×１０16〜５×１０17／ｃｍ3 とし、第１ＥＳＤ層１１０の導電性を第２ＥＳＤ層１１１の導電性に合わせ、順方向電圧の上昇を防止した。
【００３９】
なお、さらに静電耐圧特性、発光効率、および信頼性を向上させ、電流リークを減少させるためには、ＥＳＤ層１０２の構成を以下のようにすることが望ましい。第１ＥＳＤ層１１０の厚さは３００〜７００ｎｍ、Ｓｉ濃度は５×１０16〜５×１０17／ｃｍ3 、ピット密度は１×１０7 ／ｃｍ2 以下とすることが望ましい。また、第２ＥＳＤ層１１１の厚さは５０〜２００ｎｍ、ピット密度は２×１０8 〜１×１０10／ｃｍ2 とすることが望ましい。また、第３ＥＳＤ層１１２の特性値は、１．５×１０20〜３．６×１０20ｎｍ／ｃｍ3 、厚さは２５〜５０ｎｍであることが望ましい。
【００４０】
次に、発光素子１の製造方法について図２を参照に説明する。
【００４１】
まず、サファイア基板１００を水素雰囲気中で加熱してクリーニングを行い、サファイア基板１０表面の付着物を除去した。その後、ＭＯＣＶＤ法によって、サファイア基板１００上にＡｌＮからなるバッファ層（図示しない）を介してＧａＮからなるｎ型コンタクト層１０１を形成した（図２（ａ））。キャリアガスには水素と窒素、窒素源にはアンモニア、Ｇａ源にはＴＭＧ（トリメチルガリウム）、ｎ型ドーパントガスにはＳｉＨ4 （シラン）を用いた。
【００４２】
次に、以下のようにしてＥＳＤ層１０２を形成した。まず、ｎ型コンタクト層１０１上に、ＭＯＣＶＤ法によって厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである第１ＥＳＤ層１１０を形成した。成長温度は９００℃以上とし、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶が得られるようにした。成長温度は１０００℃以上とすると、さらに良質な結晶となり望ましい。
【００４３】
次に、第１ＥＳＤ層１１０上に、ＭＯＣＶＤ法によって厚さ５０〜２００ｎｍのノンドープＧａＮである第２ＥＳＤ層１１１を形成した。成長温度は８００〜９５０℃とし、キャリア濃度５×１０17／ｃｍ3 以下、ピット密度２×１０8 ／ｃｍ2 以上の結晶が得られるようにした。成長温度は８００〜９００℃とするとよりピット密度が増加し好ましい。
【００４４】
次に、第２ＥＳＤ層１１１上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第３ＥＳＤ層１１２を形成した。成長温度は８００〜９５０℃とした。以上の工程により、ｎ型コンタクト層１０１上にＥＳＤ層１０２を形成した（図２（ｂ））。
【００４５】
次に、ＥＳＤ層１０２上に、ＭＯＣＶＤ法によってｎ型クラッド層１０３、発光層１０４、ｐ型クラッド層１０５、ｐ型コンタクト層１０６を順次積層させた（図２（ｃ））。Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ源としてＴＭＩ（トリメチルインジウム）、ｐ型ドーパントガスとしてＣｐ2 Ｍｇ（ビスシクロペンタジエニルマグネシウム）を用いた。
【００４６】
次に、熱処理によってＭｇを活性化した後、ｐ型コンタクト層１０６表面側からドライエッチングを行ってｎ型コンタクト層１０１に達する溝を形成した。そして、ｐ型コンタクト層１０６表面にＲｈ／Ｔｉ／Ａｕ（ｐ型コンタクト層１０６側からこの順に積層した構造）からなるｐ電極１０７、ドライエッチングによって溝底面に露出したｎ型コンタクト層１０１上にＶ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ（ｎ型コンタクト層１０１側からこの順に積層させた構造）からなるｎ電極１０８を形成した。以上によって図１に示す発光素子１が製造される。
【００４７】
図３は、発光素子１の逆方向電流を測定した結果を示すグラフである。また、比較のため、ＥＳＤ層１０２の第１ＥＳＤ層１１０と第２ＥＳＤ層１１１に替えて、厚さが第１ＥＳＤ層１１０と第２ＥＳＤ層１１１の厚さの合計と等しいノンドープのＧａＮ層とした比較例の発光素子についても逆方向電流を測定した。図３のように、発光素子１は比較例の発光素子に比べて逆方向電流が少なく、電流リークが防止されていることがわかる。
【００４８】
図４は、発光素子１と比較例の発光素子について、駆動電流を３５０ｍＡとした時の明るさを比較した結果である。発光素子１は、比較例の発光素子に比べて約２％明るく、発光効率が向上していることがわかった。
【実施例２】
【００４９】
図５は、実施例２の発光素子２の構成を示した図である。実施例２の発光素子２は、発光素子１のＥＳＤ層１０２に替えてＥＳＤ層２０２を設けたものであり、このＥＳＤ層２０２は、発光素子１のＥＳＤ層１０２の第１ＥＳＤ層１１０と第２ＥＳＤ層１１１との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層２００を設けたものである。他の構成については発光素子１と同様である。第４ＥＳＤ層２００形成時の成長温度は、第１ＥＳＤ層１１０の形成時と同様の９５０℃以上としてもよいし、第２ＥＳＤ層１１１形成時と同様の８００〜９００℃としてもよい。
【００５０】
このように、第１ＥＳＤ層１１０と第２ＥＳＤ層１１との間に第４ＥＳＤ層２００を挿入した構造とすると、実施例１の発光素子１と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子１に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。
【００５１】
なお、第４ＥＳＤ層２００は、厚さを２５〜４０ｎｍ、Ｓｉ濃度を３×１０17〜３×１０18／ｃｍ3 とすればより望ましい。
【実施例３】
【００５２】
図６は、実施例３の発光素子３の構成を示した図である。実施例３の発光素子３は、発光素子２のＥＳＤ層２０２に替えてＥＳＤ層３０２を設けたものであり、ＥＳＤ層２０２における第１ＥＳＤ層１１０を、以下に示す第１ＥＳＤ層３１０に替えたものである。他の構成については発光素子２と同様である。
【００５３】
第１ＥＳＤ層３１０は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度のｎ−ＧａＮ層と、Ｓｉ濃度が３×１０17／ｃｍ3 以上の高濃度のｎ−ＧａＮ層とが、交互に複数回繰り返して積層された構造である。低濃度のｎ−ＧａＮ層は、厚さ１００〜２００ｎｍ、Ｓｉ濃度１×１０16〜１．５×１０17／ｃｍ3 であればより望ましく、高濃度のｎ−ＧａＮ層は、厚さ１００〜２００ｎｍ、Ｓｉ濃度３×１０17〜３×１０18／ｃｍ3 であればより望ましい。
【００５４】
第１ＥＳＤ層１１０に替えて上記構造の第１ＥＳＤ層３１０を設けると、実施例１の発光素子１と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子１に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。
【００５５】
なお、ＥＳＤ層３０２において、第４ＥＳＤ層２００を設けずに第１ＥＳＤ層３１０上に直接第２ＥＳＤ層１１１を設けた構成としてもよく、同様に発光素子１に比べて順方向電圧を低減することができる。
【００５６】
なお、本発明はｎ型コンタクト層と発光層との間に設けたＥＳＤ層に特徴を有するものであり、それ以外の構造については従来より知られている種々の構造を採用可能である。たとえば、基板として導電性の材料を用い、もしくはレーザーリフトオフなどによって基板を除去し、上下に電極を設けて縦方向に導通をとる構造の発光素子にも本発明は適用することができる。
【産業上の利用可能性】
【００５７】
本発明のIII 族窒化物半導体発光素子は、表示装置や照明装置などに利用することができる。
【符号の説明】
【００５８】
１００：サファイア基板
１０１：ｎ型コンタクト層
１０２、２０２、３０２：ＥＳＤ層
１０３：ｎ型クラッド層
１０４：発光層
１０５：ｐ型クラッド層
１０６：ｐ型コンタクト層
１０７：ｐ電極
１０８：ｎ電極
１１０：第１ＥＳＤ層
１１１：第２ＥＳＤ層
１１２：第３ＥＳＤ層
２００：第４ＥＳＤ層
【特許請求の範囲】
【請求項１】
ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子において、
前記ＥＳＤ層は、ｎ型コンタクト層側から順に、第１ＥＳＤ層、第２ＥＳＤ層、第３ＥＳＤ層が積層された構造であって、
前記第１ＥＳＤ層は、前記発光層側の表面に１×１０8 ／ｃｍ2 以下のピットが形成され、厚さが２００〜１０００ｎｍ、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のＧａＮからなり、
前記第２ＥＳＤ層は、前記発光層側の表面に２×１０8 ／ｃｍ2 以上のピットが形成され、厚さが５０〜２００ｎｍ、キャリア濃度が５×１０17／ｃｍ3 以下のＧａＮからなり、
前記第３ＥＳＤ層は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる、
ことを特徴とするIII 族窒化物半導体発光素子。
【請求項２】
前記第１ＥＳＤ層と前記第２ＥＳＤ層の厚さの合計は、３００ｎｍ以上であることを特徴とする請求項１に記載のIII 族窒化物半導体発光素子。
【請求項３】
前記第１ＥＳＤ層と前記第２ＥＳＤ層との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層を有することを特徴とする請求項１または請求項２に記載のIII 族窒化物半導体発光素子。
【請求項４】
前記第１ＥＳＤ層は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度層と、Ｓｉ濃度が１×１０18／ｃｍ3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のIII 族窒化物半導体発光素子。
【請求項５】
ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子の製造方法において、
前記ＥＳＤ層を形成する工程は、
成長温度を９００℃以上として、厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のＧａＮからなる第１ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
前記第１ＥＳＤ層上に、成長温度を８００〜９５０℃として、厚さ５０〜２００ｎｍ、キャリア濃度５×１０17／ｃｍ3 以下のＧａＮからなる第２ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
前記第２ＥＳＤ層上に、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる第３ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項６】
前記第２ＥＳＤ層の成長温度は、８００〜９００℃であることを特徴とする請求項に記載のIII 族窒化物半導体発光素子の製造方法。
【請求項７】
前記第１ＥＳＤ層の成長温度は、１０００℃以上であることを特徴とする請求項５または請求項６に記載のIII 族窒化物半導体発光素子の製造方法。
【請求項１】
ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子において、
前記ＥＳＤ層は、ｎ型コンタクト層側から順に、第１ＥＳＤ層、第２ＥＳＤ層、第３ＥＳＤ層が積層された構造であって、
前記第１ＥＳＤ層は、前記発光層側の表面に１×１０8 ／ｃｍ2 以下のピットが形成され、厚さが２００〜１０００ｎｍ、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のＧａＮからなり、
前記第２ＥＳＤ層は、前記発光層側の表面に２×１０8 ／ｃｍ2 以上のピットが形成され、厚さが５０〜２００ｎｍ、キャリア濃度が５×１０17／ｃｍ3 以下のＧａＮからなり、
前記第３ＥＳＤ層は、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる、
ことを特徴とするIII 族窒化物半導体発光素子。
【請求項２】
前記第１ＥＳＤ層と前記第２ＥＳＤ層の厚さの合計は、３００ｎｍ以上であることを特徴とする請求項１に記載のIII 族窒化物半導体発光素子。
【請求項３】
前記第１ＥＳＤ層と前記第２ＥＳＤ層との間に、厚さが５０ｎｍ以下、Ｓｉ濃度が１×１０18／ｃｍ3 以上のＧａＮからなる第４ＥＳＤ層を有することを特徴とする請求項１または請求項２に記載のIII 族窒化物半導体発光素子。
【請求項４】
前記第１ＥＳＤ層は、Ｓｉ濃度が１×１０16〜１．５×１０17／ｃｍ3 の低濃度層と、Ｓｉ濃度が１×１０18／ｃｍ3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のIII 族窒化物半導体発光素子。
【請求項５】
ｎ型コンタクト層と発光層との間にＥＳＤ層を有したIII 族窒化物半導体発光素子の製造方法において、
前記ＥＳＤ層を形成する工程は、
成長温度を９００℃以上として、厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のＧａＮからなる第１ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
前記第１ＥＳＤ層上に、成長温度を８００〜９５０℃として、厚さ５０〜２００ｎｍ、キャリア濃度５×１０17／ｃｍ3 以下のＧａＮからなる第２ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
前記第２ＥＳＤ層上に、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のＧａＮからなる第３ＥＳＤ層をＭＯＣＶＤ法によって形成する工程と、
を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項６】
前記第２ＥＳＤ層の成長温度は、８００〜９００℃であることを特徴とする請求項に記載のIII 族窒化物半導体発光素子の製造方法。
【請求項７】
前記第１ＥＳＤ層の成長温度は、１０００℃以上であることを特徴とする請求項５または請求項６に記載のIII 族窒化物半導体発光素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２３２４８５（Ｐ２０１０−２３２４８５Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−７９３８７（Ｐ２００９−７９３８７）
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００２４１４６３）豊田合成株式会社 (3,467)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００２４１４６３）豊田合成株式会社 (3,467)
【Ｆターム（参考）】
[ Back to top ]