ＬＣＤパネルおよび液晶ディスプレイを駆動する方法
【課題】ＬＣＤパネルおよび液晶ディスプレイを駆動する方法を提供する。
【解決手段】本発明は、ＬＣＤパネルおよび上記パネルを駆動する方法に関する。各画素は、少なくとも第１および第２サブ画素を有する。各サブ画素は、サブ画素電極とサブ画素電極に結合されるスイッチング素子を有する。各一対の隣接する走査線は、それぞれ画素行における各画素の第１サブ画素と第２サブ画素のスイッチング素子に結合される。データ線Ｄｍは、画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの一方の奇数の画素の第１または第２サブ画素のスイッチング素子、および画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の偶数の画素の第２または第１画素のスイッチング素子に接続される。パネルは、走査信号とデータ信号を発生し、それぞれ走査線とデータ線に印加するゲートドライバとデータドライバを含む。走査信号は、所定のタイミングで走査線に結合されるスイッチング素子を導通させ、データ信号の任意二つの隣接するものは逆の極性を有する。
【解決手段】本発明は、ＬＣＤパネルおよび上記パネルを駆動する方法に関する。各画素は、少なくとも第１および第２サブ画素を有する。各サブ画素は、サブ画素電極とサブ画素電極に結合されるスイッチング素子を有する。各一対の隣接する走査線は、それぞれ画素行における各画素の第１サブ画素と第２サブ画素のスイッチング素子に結合される。データ線Ｄｍは、画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの一方の奇数の画素の第１または第２サブ画素のスイッチング素子、および画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の偶数の画素の第２または第１画素のスイッチング素子に接続される。パネルは、走査信号とデータ信号を発生し、それぞれ走査線とデータ線に印加するゲートドライバとデータドライバを含む。走査信号は、所定のタイミングで走査線に結合されるスイッチング素子を導通させ、データ信号の任意二つの隣接するものは逆の極性を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイに関し、特に、列反転データ駆動構造を利用して電力消費を下げるためのＬＣＤパネルおよびその駆動方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ装置は、液晶分子と液晶分子に対応する画素素子からなるＬＣＤパネルを含み、各画素素子は、液晶キャパシタと、蓄積キャパシタと、液晶キャパシタ及び蓄積キャパシタに電気的に接続される薄膜トランジスタとを有する。上記画素素子は、大体マトリクス状に配列され、上記マトリクスは、複数の画素行と複数の画素列を有する。一般的に、走査信号は順次複数の画素行に印加され、順次に画素素子を一行ずつ導通させる。走査信号が一行の画素に印加され対応の画素素子の薄膜トランジスタを作動させる時、画素行の画像信号はすぐ複数の画素列に印加され、対応する液晶キャパシタと蓄積キャパシタを充電し、よって、画素行に対応する液晶セルの方向を配列させるため、光線の透過を制御する。あらゆる画素行に対してこの過程を繰り返すと、あらゆる画素素子は、画像信号における対応のデータ信号を有し、その上で画像を表示させる。
【０００３】
上記液晶分子は細長い外形を有するので、必ず精確な配向配列を有しなければならない。液晶ディスプレイの液晶分子配向は、光線透過の制御において重要な役割を果たす。周知のように、長時間高電圧を液晶分子に印加すると、液晶分子の光学透過特性は変化する。この変化は永久的であり、液晶ディスプレイの表示品質の不可逆的な劣化を招く。液晶分子が長時間高電圧により劣化されないようにするため、通常は液晶分子の両側にて電圧極性を連続して反転交互させる方法がある。この反転方式には、フレーム反転、行反転、列反転とドット反転が含まれる。一般的に、ドット反転を利用するが、高品質の画像を得るには、電圧を頻繁に反転交互しなければならないので、消費電力が高くなる。このような液晶表示装置、特に薄膜トランジスタ装置は、相当量の電力を消費し、そして過度の熱を発生するので、液晶表示装置の特性は過度の熱によって劣化する。
【０００４】
従って、この業界では、電力消費が低い画素駆動機構および上記機構を駆動する方法の開発が急務となっている。
【０００５】
本発明の上述目的及び他の目的、特徴及び利点がより一層明確に判るよう、以下に好適な実施形態を例示し、添付の図面を参照しながら、詳細に説明する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ＬＣＤパネルおよび液晶ディスプレイを駆動する方法を提供する。
【課題を解決するための手段】
【０００７】
本発明は、また、カラーウォッシュアウトを改善することができるＬＣＤパネルを提供する。
【０００８】
一実施例において、ＬＣＤパネルは、共通電極と、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２…Ｎ、Ｎはゼロより大きい整数である）と、行方向に垂直な列方向に沿って空間的に配置されるとともに、走査線と交差する複数のデータ線｛Ｄｍ｝（ｍ＝１,２…Ｍ、Ｍはゼロより大きい整数である）と、マトリクス状で空間的に配置され、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義される複数の画素｛Ｐｎ,ｍ｝とを含む。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと、サブ画素電極に電気的に結合されるゲート、ソースおよびドレインを有するトランジスタとを含む。
【０００９】
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合されるとともに、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。
【００１０】
画素Ｐｎ＋１,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合されるとともに、画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｎ＋１に電気的に結合される。
【００１１】
一実施例において、画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、サブ画素電極と共通電極との間に並列して電気的に結合される蓄積キャパシタを含む。
【００１２】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…Ｋ、そのうち、Ｋはゼロより大きい整数である）を有することができる。各タッチセンシング信号線は、走査線Ｇｎ或いはデータ線Ｄｍに隣接且つ平行するように配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、そのうち、トランジスタは、画素を定義するための二つの走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。
【００１３】
ＬＣＤパネルは、また、ゲートドライバとデータドライバを有する。ゲートドライバは、それぞれ複数の走査線｛Ｇｎ｝に印加される、所定のタイミングで複数の走査線に接続されたトランジスタを導通する複数の走査信号を発生するのに用いられる。データドライバは、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するのに用いられ、ここで、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。
【００１４】
一実施例において、各走査信号は波形を有する。この波形は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、
ｊ＝１,２,３,４,そのうち、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである。各走査信号の波形は、順次にもう一つの波形がT１＋T2周期をシフトすることにより得られる。
【００１５】
もう一つの実施例において、各走査信号は波形を有し、そのうち、波形は、第１周期T1でいずれも第１電圧V1（ｔ）を有し、第２周期T2でいずれも第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）を有し、そのうち、第２周期T2は第１周期T1の直後に続き、第３周期T3は第２周期T2の直後に続く。V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）＝V2は定電圧であり時間と関係がない。第１周期T1には、また、第１時期T0と第１時期T0の直後に続く第２時期T=(T1-T0)が含まれる。第１時期T0の場合、V1(t)=V1は定電圧であるが、第２時期Tでは、電圧V1(t)は時間とともに徐々にV1からV0に低下される。さらに、第３周期T3は、第１時期T0、T0の直後に続く第２時期Tおよび第２時期Tの直後に続く第３時期（T3-T1-T0）を含む。そのうち、第１時期T0において、V3(t)=V3は定電圧であり、第２時期Tにおいて、電圧V3(t)は時間とともに徐々にV3からV0に低下し、第３時期において、V3(t)=V3、V1=V3>V2、V1>V0≧V2、T1=T2且つT3=2T1である。各走査信号の波形は、順次にもう一つの波形がT1＋T2周期シフトされることにより得られる。
【００１６】
操作の際、この駆動構造における画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００１７】
一実施例において、各トランジスタは電界効果薄膜トランジスタである。
【００１８】
もう一つの態様において、本発明は液晶ディスプレイを駆動する方法に関する。一実施例において、当該方法はＬＣＤパネルを提供するステップを含む。ＬＣＤパネルは、共通電極と、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝1,２,…,Ｎ、Ｎはゼロより大きい整数である）と、行方向に垂直な列方向に沿って空間的に配置されるとともに、走査線と交差する複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝とを含む。
【００１９】
各画素Ｐｎ,ｍは、二本の隣接する走査線ＧｎとＧｎ＋１、および二本の隣接するデータ線ＤｍとＤｍ＋１により定義される。各画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）とを含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと、サブ画素電極に電気的に結合されるゲート、ソース及びドレインを有するトランジスタとを含む。画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素Ｐｎ＋１,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００２０】
さらに、ＬＣＤパネルは複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を有する。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍと隣接且つ平行するように配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、当該トランジスタは、画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含む。
【００２１】
上記方法は、さらに、それぞれ複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加するステップを含む。複数の走査信号は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたトランジスタを導通し、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。従って、操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００２２】
もう一つの態様において、本発明はＬＣＤパネルに関する。一実施例において、ＬＣＤパネルはマトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝（ｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ、Ｍ、Ｎはそれぞれゼロより大きい整数である）を有する。各画素Ｐｎ,ｍは、二つの隣接する走査線ＧｎとＧｎ＋１、および二つの隣接するデータ線ＤｍとＤｍ＋１により定義される。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極に電気的に結合されるスイッチング素子とを含む。
【００２３】
ＬＣＤパネルは、また、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝を有する。各一対の隣接する走査線ＧｎとＧｎ＋１は、画素行列｛Ｐｎ,ｍ｝において画素行Ｐｎ,｛ｍ｝を定義し、上記一対の隣接する走査線ＧｎとＧｎ＋１は、それぞれ画素行における各画素の第１サブ画素と第２サブ画素のスイッチング素子に電気的に結合される。
【００２４】
ＬＣＤパネルは、さらに、行方向と垂直する列方向に沿って空間的に配置され且つ走査線と交差する複数のデータ線｛Ｄｍ｝を含む。各一対の隣接するデータ線ＤｍとＤｍ＋１は、画素行列｛Ｐｎ,ｍ｝において画素列Ｐ｛ｎ｝,ｍを定義する。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する二つの画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列における各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。さらに、ＬＣＤパネルは、少なくとも一つの共通電極を備えている。一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、いずれもサブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと蓄積キャパシタを含む。
【００２５】
さらに、ＬＣＤパネルは、ゲートドライバとデータドライバを有する。ゲートドライバは、それぞれ複数の走査線｛Ｇｎ｝に印加される、所定のタイミングで複数の走査線に接続されたスイッチング素子を導通する複数の走査信号を発生するのに用いられる。データドライバは、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するのに用いられる。ここで、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００２６】
一実施例によれば、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタである。一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）のトランジスタのドレインは、対応サブ画素のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋1,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極に電気的に結合され、画素行列｛Ｐｎ, ｍ｝における画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００２７】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を備えている。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍに隣接且つ平行に配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含む。上記トランジスタは、画素を定義する二本の走査線の一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含む。
【００２８】
本発明は、また、液晶ディスプレイを駆動する方法に関する。
一実施例において、上記方法はＬＣＤパネルを提供するステップを含む。ＬＣＤパネルは、一実施例によれば、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝（ｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ、Ｍ、Ｎはそれぞれゼロより大きい整数である）を有する。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極とサブ画素電極に電気的に結合されるスイッチング素子を含む。
【００２９】
ＬＣＤパネルは、また、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝と、行方向に垂直する列方向に沿って空間的に配置されるとともに走査線と交差する複数のデータ線｛Ｄｍ｝とを含む。各一対の隣接する走査線ＧｎとＧｎ＋１は、画素行列｛Ｐｎ,ｍ｝において画素行Ｐｎ,｛ｍ｝を定義し、上記一対の隣接する走査線ＧｎとＧｎ＋１は、それぞれ画素行Ｐｎ,｛ｍ｝における各画素の第１サブ画素と第２サブ画素のスイッチング素子に電気的に結合される。各一対の隣接するデータ線ＤｍとＤｍ＋１は、画素行列｛Ｐｎ,ｍ｝における画素列Ｐ｛ｎ｝,ｍを定義し、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、および二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列における各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００３０】
一実施例によれば、ＬＣＤパネルは、さらに、少なくとも一つの共通電極を含む。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、いずれもサブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと蓄積キャパシタとを含む。
【００３１】
一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタである。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）のトランジスタのドレインは、対応のサブ画素のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタのゲートとソースはそれぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋１, ｍの第１サブ画素Ｐｎ＋１,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００３２】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を備えている。各タッチセンシング信号線は走査線Ｇｎまたはデータ線Ｄｍに隣接且つ平行に配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、上記トランジスタは、画素を定義する二本の走査線の一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。
【００３３】
さらに、上記方法は、それぞれ複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加するステップを含む。複数の走査信号は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたスイッチング素子を導通し、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。従って、操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例によるＬＣＤパネルを概略的に示す部分等価回路図である。
【図２】図１に示すＬＣＤパネルを概略的に示す他の等価回路図である。
【図３】図１に示すＬＣＤパネルがゲートとソースドライバを含むことを概略的に示す等価回路図である。
【図４】図１に示すＬＣＤパネルに印加される駆動信号のタイミング図である。
【図５】図１に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図６】図１に示すＬＣＤパネルを概略的に示す他の部分的レイアウト図である。
【図７】図４に示す走査信号のタイミングと、図６に示す対応の画素電圧とを示している。
【図８】本発明の実施例による走査信号タイミングと、図６に示す対応の画素電圧を示している。
【図９】本発明の他の実施例による走査信号のタイミング図と図６に該当する画素電圧である。
【図１０】図７に示す走査信号の画素電圧のシミュレーション結果を示している。
【図１１】図９に示す走査信号の画素電圧のシミュレーション結果を示している。
【図１２】本発明の実施例による走査信号のタイミング図である。
【図１３】図１に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図１４】本発明の実施例によるＬＣＤパネルを概略的に示す部分等価回路図である。
【図１５】図１４に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図１６】図１５に示すＬＣＤパネルを概略的に示す他の部分のレイアウト図である。
【発明を実施するための形態】
【００３５】
本発明の実施例は、添付した図１〜図１６を参照しながら、次の通り説明する。本発明の目的および本明細書における実施例とその大体の開示によれば、一態様において、本発明は列反転データ駆動構造を利用して電力消費を下げるためのＬＣＤパネルおよびその駆動方法に関する。
【００３６】
図１〜図３は、部分的に、且つ概略的に本発明に係わるＬＣＤパネルを示す実施例である。ＬＣＤパネル１００は、共通電極１６０を有すると共に、行（走査）方向１３０に沿って延伸される複数の走査線Ｇ1、Ｇ２…Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ+３…ＧNと、および列方向１４０に沿って延伸されて複数の走査線｛ＧN｝と交互する複数のデータ線Ｄ1、Ｄ２…Ｄｍ、Ｄｍ＋１、Ｄｍ＋２、Ｄｍ+３…ＤMとを有する。そのうち、Ｎ、Ｍはいずれも１より大きい整数であり、行方向１３０と列方向１４０は互いに垂直である。さらに、ＬＣＤパネル１００は、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝を有する。各画素Ｐｎ,ｍは、二つの隣接する走査線ＧｎとＧｎ＋１および二つの隣接するデータ線ＤｍとＤｍ＋１により定義される。本発明の実施例を説明するために、図１は概略的にＬＣＤパネル１００における四本の走査線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３、四本のデータ線Ｄｍ、Ｄｍ＋１、Ｄｍ＋２、Ｄｍ＋３および九つの対応する画素のみを示し、図２は概略的にＬＣＤパネル１００における三本の走査線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、二本のデータ線ＤｍとＤｍ＋１および二つの対応する画素Ｐｎ,ｍとＰｎ＋１,ｍのみを示す。
【００３７】
さらに、各画素Ｐｎ,ｍは二つまたは更に多くのサブ画素により構成される。例えば、図２に示すように、各二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１の間にある画素Ｐｎ,ｍは第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を有する。各第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極１１５ａ/１１５ｂ、液晶キャパシタ１１３ａ/１１３ｂおよびトランジスタ１１２/１１６を含み、トランジスタ１１２/１１６はゲート１１２ｇ/１１６ｇ、ソース１１２ｇ/１１６ｓおよびドレイン１１２ｄ/１１６ｄを有する。
【００３８】
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）の液晶キャパシタ１１３ａは、画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極１１５ａと共通電極１６０の間に並列して電気的に接続され、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）の液晶キャパシタ１１３ｂは、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極１１５ｂと共通電極１６０の間に並列して電気的に接続される。さらに、結合電圧を対応の液晶キャパシタ１１３ａ/１１３ｂに提供して画素Ｐｎ,ｍで形成される電荷漏洩を補償するために、画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は蓄積キャパシタを有し、上記蓄積キャパシタは、画素Ｐｎ,ｍのサブ画素Ｐｎ,ｍ（１）/サブ画素Ｐｎ,ｍ（２）に対応するサブ画素電極１１５ａ/１１５ｂと共通電極１６０（此処では図示せず）の間に並列して電気的に接続される。
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタ１１２のゲート１１２ｇとソース１１２ｓは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合し、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタ１１６のゲート１１６ｇとソース１１６ｓは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極１１５ａに電気的に結合される。
【００３９】
画素Ｐｎ+1,ｍの第１サブ画素Ｐｎ+1,ｍ（１）のトランジスタ１１２のゲート１１２ｇとソース１１２ｓは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ+1,ｍ（２）のサブ画素電極１１５ｂに電気的に結合し、画素Ｐｎ+1,ｍの第２サブ画素Ｐｎ+1,ｍ（２）のトランジスタ１１６のゲート１１６ｇとソース１１６ｓは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００４０】
一実施例において、各画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極１１５ａ/１１５ｂは、第１基板上（図示せず）に沈着し、共通電極１６０は、第２基板上（図示せず）に沈着され、第１基板と空間的に切り離される。液晶分子は、上述の第１基板と第２基板の間に充填される。各セルは、ＬＣＤパネル１００における一つの画素Ｐｎ,ｍに関係し、サブ画素電極に印加された電圧は、サブ画素に対応する液晶分子の方向配列を制御するのに用いられる。
【００４１】
一実施例において、トランジスタ１１２とトランジスタ１１６は、電界効果薄膜トランジスタであり、第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を起動するのに適用される。他のタイプのトランジスタも本発明の実施に利用することが出来る。走査信号をトランジスタ１１２のゲート１１２ｇとトランジスタ１１６のゲート１１６ｇに電気的に結合される走査線ＧｎとＧｎ＋１に印加することにより、トランジスタ１１２と１１６は選択されるとともにさらに導通される。この場合、それぞれ第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の液晶キャパシタ１１３ａと１１３ｂに充電を行うことで、対応するデータ線ＤｍまたはＤｍ＋１に印加されるデータ信号は、第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）に組み込まれる。画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）における液晶キャパシタ１１３ａと１１３ｂの充電電圧は、第１基板と第２基板の間の対応する液晶分子に印加される電界と対応している。
【００４２】
図３に示すように、ＬＣＤパネル１００は、ゲートドライバ１５２とデータドライバ１５４を有する。ゲートドライバ１５２は、それぞれ複数の走査線｛Ｇｎ｝に印加される複数の走査信号｛ｇｎ｝を発生する。複数の走査信号｛ｇｎ｝は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたトランジスタ１１２/１１６を起動する。データドライバ１５４は、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号｛ｄｍ｝を発生する。複数のデータ信号｛ｄｍ｝における任意二つの相互隣接するものは、ｄｍとｄｍ＋１のように、互いに逆の極性を有し、例えば、データ信号ｄｍが正の/高電圧を有すれば、データ信号ｄｍ＋１は負の/低電圧を有し、逆の場合も同様である。
【００４３】
そこで、画素配列と駆動方式で、表示したい画像のデータは列反転方式でデータ線｛Ｄｍ｝に印加され、この時、複数の画素｛Ｐｎ,ｍ｝の画像表示は、高画質を有するドット反転方式で行われる。各データ線Ｄｍは、すべて画素列Ｐ｛ｎ｝,ｍとそれに隣接する画素列Ｐ｛ｎ｝,ｍ＋１に電気的に結合されるので、従来のドット反転方式を用いる場合と比べて、ＬＣＤパネル１００のドット反転は半分のデータ線｛Ｄｍ｝だけで実現することができる。従って、ＬＣＤパネル１００は、従来のドット反転式のＬＣＤパネルの半分の電力消費を節約することができる。
【００４４】
本発明の一実施例によれば、図４は、図５におけるＬＣＤパネル２００に印加された駆動信号を示す波形図であり、これらの波形は、対応するサブ画素電極２１５ａと２１５ｂの充電に用いられる。上記の具体的実施例において、図示におけるＬＣＤパネルは、部分的且つ概略的に３×３画素を示している。例えば、３×３画素行列の第１列における画素をそれぞれ画素Ｐ0,0、Ｐ1,0、Ｐ2,0と称する。各画素は、第１サブ画素電極２１５ａ、第２サブ画素電極２１５ｂ、第１トランジスタ２１２（スイッチング素子）と第２トランジスタ２１６（スイッチング素子）を有し、各トランジスタ２１２または２１６はドレイン、ソースとゲートを有する。Ｇ0とＧ1、Ｇ1とＧ2、Ｇ2とＧ3のように、各画素の第１トランジスタ２１２と第２トランジスタ２１６のゲートは、いずれも一対の相互隣接する走査線に電気的に結合され、上記方法により一つの画素を定義する。各画素の第１トランジスタ２１２と第２トランジスタ２１６のドレインは、それぞれ上記画素の第１サブ画素電極２１５ａと第２サブ画素電極２１５ｂに電気的に結合される。
【００４５】
一対の相互隣接する走査線Ｇ0とＧ1により定義される第１画素行の画素Ｐ0,0、Ｐ0,1、Ｐ0,2に対して、各画素Ｐ0,0、Ｐ0,1またはＰ0,2の第１トランジスタ２１２のソースは、対応するデータ線Ｄ0、Ｄ1またはＤ2に電気的に接続され、各画素Ｐ0,0、Ｐ0,1またはＰ0,2の第２トランジスタ２１６のソースは、上記画素の第１サブ画素電極２１５ａに電気的に接続される。しかしながら、一対の走査線Ｇ1とＧ2により定義される第２画素行の画素Ｐ1,0、Ｐ1,1、Ｐ1,2に対して、各画素Ｐ1,0、Ｐ1,1またはＰ1,2の第１トランジスタ２１２のソースは、上記画素の第２サブ画素電極２１５ｂに電気的に接続され、各画素Ｐ1,0、Ｐ1,1またはＰ1,2の第２トランジスタ２１６のソースは、対応するデータ線Ｄ1、Ｄ2またはＤ3に電気的に接続される。図５に示すように、画素の配列は二つの隣接する画素行の間で一回繰り返す。走査線Ｇ0とデータ線Ｄ0は、ダミー信号（dummy signals）の入力によく使われる。
【００４６】
一実施例において、駆動信号は、それぞれ走査線Ｇ1、Ｇ2、Ｇ3に印加される三つの走査信号ｇ1（２７１）、ｇ2（２７２）、ｇ3（２７３）、それぞれデータ線Ｄ1とＤ2に印加される二つのデータ信号ｄ1（２８１）とｄ2（２８２）と、共通電極（図示せず）に印加される共通信号Ｖcom（２９０）を含む。走査信号２７１、２７２、２７３はゲートドライバにより発生する。各走査信号２７１、２７２、２７３は、波形２７０を有する。波形２７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第２周期T2は第１周期T1の直後に続き、第３周期T3は上記第２周期T2の直後に続く。図５に示す一実施例において、V1=V3>V2、T1=T2且つT3=2T2である。対応する画素行の対応トランジスタを有効にオン/オフするために、V1(V3)とV2はそれぞれ対応の高電圧と低電圧に位置する。所定の順番で三つの画素行を作動させるために、各走査信号２７１、２７２または２７３の波形２７０は、順次もう一方がシフトされる（ｓｈｉｆｔｅｄ）ことにより得られる。一実施例において、走査信号２７２は走査信号２７１が周期T1+T2シフトされることにより得られ、走査信号２７３は走査信号２７２が周期T1+T2シフトされることにより得られる。
【００４７】
共通信号Ｖcom２９０は定電圧（電位）を有する。データ信号２８１と２８２は、これらの画素において表示される画像により発生し、逆の極性を有する。言い換えれば、データ信号２８１が正電圧を有すると、データ信号２８２は負電圧を有し、逆の場合も同様である。具体的実施例において、データ信号２８１は正の電圧を有し、データ信号２８２は負の電圧を有する。
【００４８】
図４に示すように、（ｔ1−ｔ0）の周期１内に、走査線Ｇ1とＧ2に電気的に接続されたトランジスタ２１２と２１６はオンされ、走査線Ｇ3に接続されたトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ1,0の第２トランジスタ２１６のソースに印加することにより、画素Ｐ1,0の第１サブ画素電極２１５ａにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ1,1の第２トランジスタ２１６のソースに印加することにより、画素Ｐ1,1の第１サブ画素電極２１５ａにおいて負の電圧が発生する。図５において、“＋”と“−”で画素Ｐ1,0の第１サブ画素２１５ａにより発生する正の電圧、および画素Ｐ1,1の第１サブ画素２１５ａにより発生する負の電圧を表示する。さらに、図５において、サブ画素Ｐ1,0（１）/Ｐ1,1（１）、Ｐ0,1（１）/Ｐ0,2（１）、Ｐ2,1（２）/Ｐ2,2（２）、Ｐ1,0（２）/Ｐ1,1（２）、Ｐ2,1（１）/Ｐ2,2（１）に示される数字“１”、“２”、“３”、“４”、“５”、“６”は、対応するサブ画素電極に充電する周期１、２、３、４、５、６を代表する。
【００４９】
（ｔ２−ｔ１）の周期２内に、走査線Ｇ1に電気的に接続されるトランジスタ２１２と２１６はオンされ、走査線Ｇ2とＧ3に接続されるトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ0,1の第１トランジスタ２１２のソースに印加することにより、画素Ｐ0,1の第１サブ画素電極２１５ａにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ0,2の第１トランジスタ２１２のソースに印加することにより、画素Ｐ0,2の第１サブ画素電極２１５ａにおいて負の電圧が発生する。図５において、“＋”と“−”で、画素Ｐ0,1の第１サブ画素２１５ａにおいて発生した正の電圧と画素Ｐ0,2の第１サブ画素２１５ａにおいて発生した負の電圧を表示する。
【００５０】
（ｔ3−ｔ2）の周期３内に、走査線Ｇ１に電気的に接続されるトランジスタ２１２と２１６はオンされ、走査線Ｇ2とＧ3に接続されるトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ2,1の第１トランジスタ２１２のソースに印加することにより、画素Ｐ2,1の第２サブ画素電極２１５ｂにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ2,2の第１トランジスタ２１２のソースに印加することにより、画素Ｐ2,2の第２サブ画素電極２１５ｂにおいて負の電圧が発生する。図５において、“＋”と“−”で、画素Ｐ2,1の第２サブ画素２１５ｂにおいて発生した正の電圧と画素Ｐ2,2の第２サブ画素２１５ｂにおいて発生した負の電圧を表示する。
【００５１】
従って、上述の画素配列と駆動方式により、列反転の方式でデータをデータ線に入力することにより、画像表示を目的とするＬＣＤパネル２００の画素行列｛Ｐｎ,ｍ｝内でドット反転を達成することができる。
【００５２】
しかしながら、ＬＣＤパネルの一部のサブ画素に対して充/放電する時、第１フィードスルー電圧を発生する可能性があり、同時にその他のサブ画素に対して第１フィードスルー電圧と第２フィードスルー電圧を発生するので、図４に示す走査信号ｇ1、ｇ2、ｇ3の簡略波形（パルス）およびその（ゲート）タイミングのように、現在発明されたＬＣＤパネルにおいてムラ効果（mura effect）を引き起こす。図６と図７は、本発明に係わるＬＣＤパネル３００が表示される際のマルチゲートパルス効果およびゲートを閉じる順番を示し、そのうち、ｇ1、ｇ2…ｇ5はそれぞれ走査線Ｇ1、Ｇ2…Ｇ5に印加する走査信号であり、Ａ_ｄａｔａ、Ｂ_ｄａｔａ、Ｃ_ｄａｔａとＤ_ｄａｔａはそれぞれサブ画素Ａ、Ｂ、Ｃ、Ｄの電圧を示す。本実例において、四つのサブ画素Ａ(Ｐ2,1(１))、Ｂ(Ｐ1,2(１))、Ｃ(Ｐ3,2(２))とＤ(Ｐ2,1(２))において、各サブ画素がすべて４Ｖに充電され、毎回のフィードスルー電圧が１Ｖであると仮定する。図６において部分的に示したＬＣＤパネル３００の画素配列は、図５のＬＣＤパネルにおいて示したものと大体同じである。
【００５３】
作動において、(t1-t0)の周期内に、ゲートＧ2とＧ3はオンされ、すなわち、走査線Ｇ2とＧ3に電気的に接続されるトランジスタ３１３と３１６はオンされ、データ線Ｄ2を通じて印加されたデータ信号により、サブ画素Ａは４Ｖに充電される。時間ｔ1の際、ゲートＧ3はオフされるとともにサブ画素Ａにおいて第１フィードスルー電圧を発生するので、サブ画素電圧Ａ_ｄａｔａは３Ｖまで低下される。それと同時に、サブ画素Ｂは４Ｖに充電される。そして、時間ｔ2の際、ゲートＧ2もオフされるとともに、それぞれサブ画素Ａにおいて第２フィードスルー電圧を発生し、サブ画素Ｂにおいて第１フィードスルー電圧を発生するので、それぞれサブ画素電圧Ａ_ｄａｔａを２Ｖ、サブ画素電圧Ｂ_ｄａｔａを３Ｖに低下させる。(t3-t2)の周期において、ゲートＧ3とＧ4はオンされ、サブ画素Ｃは４Ｖに充電される。時間ｔ３の際、ゲートＧ４はオフされるとともにサブ画素Ｃにおいて第１フィードスルー電圧を発生するので、サブ画素電圧Ｃ_ｄａｔａを３Ｖに低下させる。それと同時に、サブ画素Ｄは４Ｖに充電される。そして、時間ｔ4の際、ゲートＧ3もオフされるとともに、それぞれサブ画素Ｃにおいて第２フィードスルー電圧を発生し、サブ画素Ｄにおいて第１フィードスルー電圧を発生するので、それぞれサブ画素電圧Ｃ_ｄａｔａを２Ｖ、サブ画素電圧Ｄ_ｄａｔａを３Ｖに低下させる。
【００５４】
サブ画素Ａ、Ｂ、ＣとＤの電圧が不均一であればパネルのムラ効果を引き起こす可能性があり、即ち、表示された画像中に光透過強度の欠陥がある。上記ムラ効果の発生を防止するために、ゲートのタイミングは、ゲートが所定の順番でオン及び/又はオフされるように修正する必要がある。この修正は、それぞれ走査線Ｇ1、Ｇ2…ＧＮに印加された走査信号ｇ1、ｇ2…ｇNを変調することにより実現できる。
【００５５】
図８は、本発明の実施例による走査信号を示している。走査信号ｇ1、ｇ2…ｇ5のそれぞれは波形３７０を含む。波形３７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、且つ、ｊ＝１,２,３,４である。図８に示す具体的実施例において、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである。本実施例において、画素行の対応するトランジスタを有効にオン／オフするために、V1(V3、V5)とV2(V4)はそれぞれ高電圧と低電圧に対応している。各走査信号ｇ1、ｇ2…ｇ5における波形３７０は、所定の順番（タイミング）で一つの走査信号からもう一つの走査信号にシフトされることで、三つの画素行をオンさせる。本実施例において、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより得られ、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより得られ、走査信号ｇ4は走査信号ｇ3がT1+T2の周期シフトされることにより得られ、走査信号ｇ5は走査信号ｇ4がT1+T2の周期シフトされることにより得られる。
【００５６】
走査信号ｇ1、ｇ2…ｇ5がそれぞれ走査線Ｇ1、Ｇ2…Ｇ5に印加される時、図６に示す各サブ画素Ａ、Ｂ、Ｃ、Ｄは充電され、均一の電圧を持つので、操作の際、ＬＣＤパネル３００においてムラ効果を引き起こすことがない。例えば、(t1-t0)の周期において、ゲートＧ2とＧ3はオンされ、データ線Ｄ2により印加されたデータ信号によって、サブ画素Ａは４Ｖに充電される。時間t1の際、ゲートＧ2はオフされるとともに、サブ画素Ａにおいてフィードスルー電圧が発生し、その後、サブ画素電圧Ａ_ｄａｔａが３Ｖに下がる。時間t2の際、ゲートＧ3はオフされる。なお、ゲートＧ2は既に時間t2の際にオフされたので、ゲートＧ3のオフはサブ画素Ａにて如何なるフィードスルー電圧を発生することがない。時間t2の際、図８に示すように、サブ画素Ａのサブ画素電圧Ａ_ｄａｔａは依然として３Ｖである。時間t3の際、ゲートＧ2は再度オンされ、サブ画素Ａは４Ｖにチャージバックされる。それと同時に、サブ画素Ｂは４Ｖに充電される。次に、時間t4の際、ゲートＧ2はオフされるとともにサブ画素Ａとサブ画素Ｂにおいてフィードスルー電圧が発生する。本実施例において、図８に示すように、サブ画素電圧Ａ_ｄａｔａとＢ_ｄａｔａはいずれも約３Ｖの電圧を有する。
同様に、サブ画素Ｃとサブ画素Ｄのサブ画素電圧Ｃ_ｄａｔａとＤ_ｄａｔａも大体３Ｖであり、サブ画素Ａとサブ画素ＢのＡ_ｄａｔａとＢ_ｄａｔａに等しい。
【００５７】
図９は、本発明に係わる走査信号によるもう一つの実施例を示している。各走査信号ｇ1、ｇ2、ｇ3、ｇ4は、図４と図７に示す対応の走査信号を変調（またはトリミング）することにより得られるので、図９に示す各走査信号の波形４７０は、第１周期T1ですべて第１電圧V1(t)を有し、第２周期T2ですべて第２電圧V2(t)を有し、第３周期T3ですべて第３周期V3(t)を有し、そのうち、第２周期T2は第１周期T1の直後に続き、第３周期T3は第２周期T2の直後に続く。V1(t)とV3(t)は時間とともに変化し、V2(t)=V2は定電圧であり、時間と関係ない。図９に示すように、第１周期T1には第１時期T0と第１時期T0直後に続く第２時期T=(T1-T0)が含まれる。第１時期T0において、V1(t)=V1は定電圧であるが、第２時期Tにおいて、電圧V1(t)は時間とともに徐々にV1からV0に下がる。さらに、第３周期T3は、第１時期T0、T0の直後に続く第２時期Tと、第２時期Tの直後に続くもう一つの第３時期(T3-T1-T0)を含み、そのうち、第１時期T0内で、V3(t)=V3は定電圧であり、第２時期Tにおいて、V3(t)は時間とともに徐々にV3からV0に下がり、第３時期内でV3(t)=V3である。図９の実施例において、V1=V3>V2、V1>V0≧V2、T1=T2であり、T3=2T1である。対応する画素行の対応トランジスタを有効にオン／オフするために、V1(V3)とV2はそれぞれ対応の高電圧と低電圧に位置する。各走査信号ｇ1、ｇ2、ｇ3、ｇ4における波形４７０は、所定のタイミングで一つの走査信号からもう一つの走査信号にシフトされ、三つの画素行をオンさせる。本実施例において、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより得られ、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより得られ、走査信号ｇ4は走査信号ｇ3がT1+T2の周期シフトされることにより得られる。
【００５８】
走査信号ｇ1、ｇ2、ｇ3、ｇ4がそれぞれ図６に示すＬＣＤパネル３００の走査線Ｇ1、Ｇ2、Ｇ3とＧ4に印加される時、パネルのムラ効果を大幅に減少させることができる。例えば、(t1-t0)の周期内に、ゲートＧ2とＧ3がオンされるので、サブ画素Ａは完全に充電される。時間t1から時間t2において、Ｇ3はゆっくりオフされ、そのとき、t2=t1+Tである。それと同時に、Ｇ3がオフされることにより、Ｇ2もゆっくりオフされて、サブ画素Ａにて発生した第１フィードスルー電圧効果が充分に減少される。Tの時間が長ければ長いほど、Ｇ2がオフされるにかかる時間は長く、サブ画素Ａにおける第１フィードスルー電圧効果も小さくなる。同様な方法を用いることにより、サブ画素Ｃの第１フィードスルー電圧効果を大幅に減少することもできる。その結果、ＬＣＤパネル３００のムラ効果を減少することができる。
【００５９】
図１０と表１は、図４と図７に示す波形を有する走査信号を用いたシミュレーションの結果である。サブ画素Ａとサブ画素Ｄの間の電圧差はΔV=５５０ミリボルトである。
【００６０】
図１１と表２は、図９に示す波形を有する走査信号を用いたシミュレーションの結果である。サブ画素Ａとサブ画素Ｄの間の電圧差はΔV=４５０ミリボルトであり、上記シミュレーションで用いた５５０ミリボルトよりやや小さい。
【００６１】
本発明の一実施例によれば、図１２はＬＣＤパネル５００に印加され、対応するサブ画素５１５ａと５１５ｂを充電する走査信号ｇ0、ｇ1、ｇ2、ｇ3を示す波形図である。図１３に示す具体的実施例において、そのＬＣＤパネル５００の画素配列は、図５に示すものと同じである。本発明を説明しやすくするために、ＬＣＤパネル５００において部分的に３×３画素行列を図示する。例えば、３×３画素行列の第１列における画素をそれぞれＰ1,1、Ｐ2,1とＰ3,1と称する。各画素は、第１サブ画素電極５１５ａ、第２サブ画素電極５１５ｂ、第１トランジスタ(スイッチング素子)５１２と第２トランジスタ(スイッチング素子)５１６を有し、各トランジスタ５１２/５１６はゲート、ソース、ドレインを有する。各画素の第１トランジスタ５１２と第２トランジスタ５１６のゲートはそれぞれ二本の隣接する走査線、例えばＧ0とＧ1、Ｇ1とＧ2またはＧ2とＧ3に電気的に接続される。各画素の第１トランジスタ５１２と第２トランジスタ５１６のドレインは、それぞれ第１サブ画素電極５１５ａと第２サブ画素電極５１５ｂに電気的に接続される。
【００６２】
【表１】
【００６３】
【表２】
【００６４】
二本の隣接する走査線Ｇ0とＧ1により定義される第１画素行の画素Ｐ1,1、Ｐ1,2およびＰ1,3に対して、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第１トランジスタ５１２のソースは、対応するデータ線Ｄ0、Ｄ1またはＤ2に電気的に接続され、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第２トランジスタ５１６のソースは上記画素の第１サブ画素電極５１５ａに電気的に接続される。なお、二つの隣接する走査線Ｇ1とＧ2により定義される第２画素行の画素Ｐ2,1、Ｐ2,2およびＰ2,3に対して、各画素Ｐ2,1、Ｐ2,2またはＰ2,3の第１トランジスタ５１２のソースは、上記画素の第２サブ画素電極５１５ｂに電気的に接続され、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第２トランジスタ５１６のソースは、対応するデータ線Ｄ1、Ｄ2またはＤ3に電気的に接続される。図１３に示すように、画素の配列は二つの隣接する画素行ごとに一回繰り返す。
【００６５】
具体的実施例において、駆動信号には走査線Ｇ0、Ｇ1、Ｇ2とＧ3に印加される四つの走査信号ｇ0、ｇ1、ｇ2とｇ3が含まれる。各走査信号ｇ0、ｇ1、ｇ2とｇ3は、いずれも波形５７０を有する。波形５７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、且つ、j=1,2,3,4である。図１２に示す具体的実施例において、V1=V3=V5>V2=V4、T1=T3=T5、T2=2T1とT4<T1である。本実施例において、画素行の対応するトランジスタを有効にオン／オフするために、V1(V3,V5)とV2(V4)はそれぞれ対応する高電圧と低電圧に位置する。各走査信号ｇ0、ｇ1、ｇ2とｇ3における波形５７０は、所定の順番（タイミング）で一つの走査信号からもう一つの走査信号にシフトされて、三つの画素行をオンさせる。本実施例において、走査信号ｇ1は走査信号ｇ0がT1+T2の周期シフトされることにより発生し、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより発生し、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより発生される。
【００６６】
データ信号ｄ1、ｄ2、ｄ3、ｃｄ4（図１２に図示せず）は、これらの画素において表示される画像によって発生されるとともに、逆の極性を有し、データ線Ｄ0、Ｄ1、Ｄ2、Ｄ3に印加される。
【００６７】
従って、上述の画素配列と駆動方式により、列反転の方式でデータをデータ線に入力し、画像表示を目的とするＬＣＤパネル５００の画素行列{Ｐｎ,ｍ}内でドット反転を実現できる。
【００６８】
図１３は、正の電圧を有するデータ信号ｄ1が如何にＬＣＤパネル５００の対応サブ画素に印加されるのかを示す実例である。
【００６９】
(t1-t0)の周期内に、走査線Ｇ0とＧ1に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ａを介して伝送される。最後に、データ信号ｄ1は、サブ画素Ｂ(畫素Ｐ1,2之第二子畫素５１５ｂ)に伝送され、“＋”記号で表記される。
【００７０】
(t2-t1)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７１】
(t3-t2)の周期内に、走査線Ｇ0に電気的に接続されるトランジスタ５１６のみオンされ、(t1-t0)周期のデータ信号からの対応電圧が(t3-t2)の周期においてサブ画素ＡとＢに均等的にかかるようにさせ、サブ画素ＡとＢにおけるデータ信号の状態は(t1-t0)の周期における際と同じである。
【００７２】
(t4-t3)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７３】
(t5-t4)の周期内に、走査線Ｇ1とＧ2に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ｄを介して伝送される。最後に、データ信号ｄ1はサブ画素Ｃ(画素Ｐ2,1の第１サブ画素Ｐ2,1(１)５１５ｂ)に伝送される。
【００７４】
(t6-t5)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンさらないので、データ信号ｄ1は伝送可能なところがない。
【００７５】
(t7-t6)の周期内に、走査線Ｇ1に電気的に接続されるトランジスタ５１２と５１６のみオンされ、(t5-t4)周期のデータ信号からの対応電圧が(t3-t2)周期においてサブ画素ＣとＤに均等的にかかるようにさせ、サブ画素ＣとＤにおけるデータ信号の状態は、(t5-t4)周期にある時と同じである。
【００７６】
(t8-t7)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７７】
(t9-t8)の周期内に、走査線Ｇ2とＧ3に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ｅを介して伝送される。最後に、データ信号ｄ1はサブ画素Ｆ(画素Ｐ3,2の第２サブ画素Ｐ3,2(２)５１５ｂ)に伝送される。
【００７８】
(t10-t9)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７９】
(t11-t10)周期内に、走査線Ｇ2に電気的に接続されるトランジスタ５１２と５１６のみオンされ、(t9-t8)周期のデータ信号からの対応電圧が(t11-t10)周期においてサブ画素ＥとＦに均等的にかかるようにさせ、サブ画素ＥとＦにおけるデータ信号の状態は(t9-t8)周期にある時と同じである。
【００８０】
その他のデータ信号に対して上記過程を繰り返すと、ＬＣＤパネル５００に対してドット反転の効果が発生する。図１３に示すように、記号“＋”または“−”はそれぞれ対応のサブ画素が正電荷または負電荷で充電されたことを表す。
【００８１】
上記開示した本発明の実施例によれば、各データ線は二つの隣接する画素列に電気的に結合されるとともに、対応のデータ線に印加されるデータ信号は、極性が異なる電圧を有し、即ち、列反転である。そのため、従来のドット反転方式を利用する場合と比べて、ＬＣＤパネルの列反転は半分数のデータ線だけで実現することができる。そこで、ＬＣＤパネルは、また、従来のドット反転方式によるＬＣＤパネルの電力消費を半分節約することができる。
【００８２】
図１４は、本発明に係わるＬＣＤパネルのもう一つの実施例である。ＬＣＤパネル６００は、複数のタッチセンシング信号線{Ｌk}を含み、図１に示す液晶ディスプレイの画素配列と統合され、そのうち、k=１,２,…,Ｋ、Ｋはゼロより大きい整数である。タッチセンシング信号線Ｌkはデータ線Ｄｍ+1と隣接且つ並行するように配列される。複数のタッチセンシング信号線{Ｌk}のその他の配列も本発明を実現するのに用いることができる。例えば、タッチセンシング信号線Ｌkは、データ線ＤｍまたはＤｍ+1と隣接且つ平行するように配列される。上記好適な実施例において、データ信号はジグザグ走査（zigzag scan）方式でそれぞれ画素Ｐｎ,ｍの左右配列の第１サブ画素Ｐｎ,ｍ(１)および第２サブ画素Ｐｎ,ｍ(２)、および画素Ｐｎ+1,ｍの左右配列の第１サブ画素Ｐｎ+1,ｍ(１)および第２サブ画素Ｐｎ+1,ｍ(２)に印加される。例えば、データ信号ｄ1はデータ線Ｄｍを介して画素Ｐｎ,ｍの左右配列の第１サブ画素Ｐｎ,ｍ(１)および第２サブ画素Ｐｎ,ｍ(２)に印加され、データ信号ｄ2はデータ線Ｄｍ+1を介して画素Ｐｎ+1,ｍの左右配列の第１サブ画素Ｐｎ+1,ｍ(１)および第２サブ画素Ｐｎ+1,ｍ(２)に印加される。従って、上記好適な実施例における左右のサブ画素配列とジグザグ走査の駆動方式により、列反転の方式でデータをデータ線に入力すると、画像表示を目的とするＬＣＤパネル６００の画素行列Ｐ{ｎ,ｍ}内でドット反転を実現することができる。
【００８３】
一実施例において、画素行列における偶数の画素行の各画素、または画素行列における奇数の画素行の各画素は、更に、光検出器(ＰＳ)とトランジスタを含み、上記トランジスタは、上記画素を定義する二つの走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。例えば、図１４に示すように、二つの走査線ＧｎとＧｎ+1により定義される画素行Ｐｎ,{ｍ}の画素Ｐｎ,ｍは、さらに、光検出器650およびトランジスタ６１８を含む。トランジスタ６１８は、走査線Ｇｎ+1[User9]に電気的に接続されるゲート６１８ｇと、上記光検出器６５０に電気的に接続されるソース６１８ｓと、対応のタッチセンシング信号線Ｌkに電気的に接続されるドレイン６１８ｄとを有する。
【００８４】
同様に、上記検討された駆動信号がＬＣＤパネル６００に印加される時、一つのドット反転画像を実現することができる。各データ線Ｄｍがいずれも画素列Ｐ{ｎ},ｍとその隣接する画素列Ｐ{ｎ},ｍ+1を電気的に接続したため、従来のドット反転のＬＣＤパネルと比べて、半分数のデータ線{Ｄｍ}だけでＬＣＤパネル６００においてドット反転を実現することが可能となる。従って、ＬＣＤパネル６００は、従来のドット反転のＬＣＤパネルが消費する電力の半分を節約することができる。
【００８５】
図１５と図１６は、それぞれ本発明の実施例による二つの液晶ディスプレイのレイアウトを示す概略図である。
【００８６】
本発明の一態様において、マトリクス状で空間的に配列された複数の画素{Ｐｎ,ｍ}を有するＬＣＤパネルを提供し、そのうち、ｎ=１，２，…，Ｎ、ｍ=１，２，…，Ｍ、且つ、Ｎ、Ｍはゼロより大きい整数である。各画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ(１)と第２サブ画素Ｐｎ,ｍ(２)を有する。そのうち、各第１サブ画素Ｐｎ,ｍ(１)と第２サブ画素Ｐｎ,ｍ(２)は、サブ画素電極と、サブ画素電極に電気的に接続されるスイッチング素子とを含む。スイッチング素子は、電界効果薄膜トランジスタまたは類似機能を有する素子である。
【００８７】
ＬＣＤパネルは、また、行方向に沿って空間的に配列される複数の走査線{Ｇｎ}を有する。各一対の隣接する走査線ＧｎとＧｎ+1は画素行列{Ｐｎ,ｍ}の画素行Ｐｎ,{ｍ}を定義し、上記一対の隣接する走査線ＧｎとＧｎ+1は、それぞれ第１サブ画素Ｐｎ,ｍ(１)のスイッチング素子と、画素行Ｐｎ,{ｍ}における各画素の第２サブ画素Ｐｎ,ｍ(２)とに電気的に結合される。
【００８８】
ＬＣＤパネルは、さらに、行方向に垂直する列方向に沿って空間的に配置されるとともに走査線{Ｇｎ}と交差する複数のデータ線{Ｄｍ}を含む。各一対の隣接するデータ線ＤｍとＤｍ+1は、画素行列{Ｐ{ｎ},ｍ}において画素列Ｐ{ｎ},ｍを定義する。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して相互隣接する二つの画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍのうちの一方の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の列の各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００８９】
さらに、ＬＣＤパネルも複数のタッチセンシング信号線{Ｌk}を有し、k=１，２，…，Ｋ、そのうち、Ｋはゼロより大きい整数である。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍに隣接且つ並行するように配列される。一実施例において、画素行列{Ｐｎ,ｍ}における偶数の画素行の各画素、または画素行列{Ｐｎ,ｍ}における奇数の画素行の各画素は、さらに、光検出器(ＰＳ)およびトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲート、光検出器に電気的に接続されるソース、および対応のタッチセンシング信号線に電気的に接続されるドレインを有する。
【００９０】
さらに、ＬＣＤパネルは、複数の走査信号を発生するゲートドライバと、複数のデータ信号を発生するデータドライバとを有し、そのうち、複数の走査信号はそれぞれ複数の走査線{Ｇｎ}に印加されるとともに、所定のタイミングで複数の走査線{Ｇｎ}に接続されたスイッチング素子をオンさせ。複数のデータ信号は、それぞれデータ[User10]線{Ｄｍ}に印加されるとともに、任意二つの隣接するデータ線は逆の極性を有する。従って、画素{Ｐｎ,ｍ}はドット反転の画素極性を有する。
【００９１】
本発明のもう一つの態様では、ＬＣＤパネルを駆動するための方法を提供する。この方法は、それぞれ複数の走査信号を複数の走査線{Ｇｎ}に印加するステップと、それぞれ複数のデータ信号を複数のデータ線{Ｄｍ}に印加するステップとを含む。複数の走査信号は、所定のタイミングで複数の走査線{Ｇｎ}に接続されるトランジスタをオンさせ、任意二つの隣接するデータ信号は逆の極性を有する。従って、画素{Ｐｎ,ｍ}はドット反転の画素極性を有する。
【００９２】
簡潔に言えば、これ以外に、本発明は電力消費を低下させるＬＣＤパネルおよびその駆動方法を開示する。ＬＣＤパネルの一実施例には、画素行列、複数の走査線、及び複数のデータ線が含まれる。各一対の隣接する走査線は、ＬＣＤパネルにおいて画素行を定義し、各一対の隣接するデータ線はＬＣＤパネルにおいて画素列を定義する。各画素は、少なくとも第１サブ画素と第２サブ画素を有する。各サブ画素は、サブ画素電極とサブ画素電極に電気的に結合されるスイッチング素子とを有する。各一対の隣接する走査線は、それぞれ第１サブ画素のスイッチング素子と第２サブ画素のスイッチング素子とに電気的に結合される。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの一方の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の列の各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００９３】
ＬＣＤパネルは、さらに、ゲートドライバとデータドライバを含み、走査信号とデータ信号を発生して、それぞれ走査線とデータ線に印加する。走査信号は所定のタイミングで走査線に接続されたスイッチング素子をオンさせ、データ信号における任意二つの隣接するものは逆の極性を有する。
【００９４】
本発明は、好ましい実施例によって前述の通り開示したが、これらは本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００９５】
１３０ 行方向
１４０ 列方向
１００、２００、３００、５００、６００ ＬＣＤパネル
Gn、Gn+1、Gn+2、Gn+3、G0、G1、G2、G3、G4、GN-1、GN 走査線
Dm、Dm+1、Dm+2、Dm+3、D0、D1、D2、D3、DM-1、DM データ線
Ｌk タッチセンシング信号線
Pn,m、Pn+1,m、Pn+2,m、Pn,m+1、Pn,m+2、P1,M、P2,M、PN,1、PN,2、P0,0、P1,0、P2,0、P3,0、P0,1、P1,1、P2,1、P3,1、P0,2、P1,2、P2,2、P3,2、P1,3、P2,3、P3,3 画素
Pn,m(1)、Pn,m(2)、Pn+1,m(1)、Pn+1,m(2)、P1,2(1)、P2,1(1)、P2,1(2)、P3,2(2)、A、B、C、D、E、F、X サブ画素
112、116、316、212、216、313、316、512、516、618 トランジスタ
112s、116s、618s ソース
112d、116d、618d ドレイン
112g、116g、618g ゲート
115a、115b サブ画素電極
215a、515a 第１サブ画素電極
215b、515b 第２サブ画素電極
１６０ 共通電極
１１３ａ、１１３ｂ 液晶キャパシタ
１５２ ゲートドライバ
１５４ データドライバ
６５０ 光検出器
２７０、３７０、４７０、５７０ 波形
g0、g1、g2、g3、g4、g5、271、272、273 走査信号
d1、d2、d3、dM-1、dM、281、282 データ信号
Vcom、290 共通信号
T1、T2、T3、T4、T5、t、1、2、3、4、5、6 周期
T0、T 時期
t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11 時間
V0、V1、V2、V3、V4、V5、Vf1、Vf2、A_data、B_data、C_data、D_data 電圧
【技術分野】
【０００１】
本発明は、液晶ディスプレイに関し、特に、列反転データ駆動構造を利用して電力消費を下げるためのＬＣＤパネルおよびその駆動方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ装置は、液晶分子と液晶分子に対応する画素素子からなるＬＣＤパネルを含み、各画素素子は、液晶キャパシタと、蓄積キャパシタと、液晶キャパシタ及び蓄積キャパシタに電気的に接続される薄膜トランジスタとを有する。上記画素素子は、大体マトリクス状に配列され、上記マトリクスは、複数の画素行と複数の画素列を有する。一般的に、走査信号は順次複数の画素行に印加され、順次に画素素子を一行ずつ導通させる。走査信号が一行の画素に印加され対応の画素素子の薄膜トランジスタを作動させる時、画素行の画像信号はすぐ複数の画素列に印加され、対応する液晶キャパシタと蓄積キャパシタを充電し、よって、画素行に対応する液晶セルの方向を配列させるため、光線の透過を制御する。あらゆる画素行に対してこの過程を繰り返すと、あらゆる画素素子は、画像信号における対応のデータ信号を有し、その上で画像を表示させる。
【０００３】
上記液晶分子は細長い外形を有するので、必ず精確な配向配列を有しなければならない。液晶ディスプレイの液晶分子配向は、光線透過の制御において重要な役割を果たす。周知のように、長時間高電圧を液晶分子に印加すると、液晶分子の光学透過特性は変化する。この変化は永久的であり、液晶ディスプレイの表示品質の不可逆的な劣化を招く。液晶分子が長時間高電圧により劣化されないようにするため、通常は液晶分子の両側にて電圧極性を連続して反転交互させる方法がある。この反転方式には、フレーム反転、行反転、列反転とドット反転が含まれる。一般的に、ドット反転を利用するが、高品質の画像を得るには、電圧を頻繁に反転交互しなければならないので、消費電力が高くなる。このような液晶表示装置、特に薄膜トランジスタ装置は、相当量の電力を消費し、そして過度の熱を発生するので、液晶表示装置の特性は過度の熱によって劣化する。
【０００４】
従って、この業界では、電力消費が低い画素駆動機構および上記機構を駆動する方法の開発が急務となっている。
【０００５】
本発明の上述目的及び他の目的、特徴及び利点がより一層明確に判るよう、以下に好適な実施形態を例示し、添付の図面を参照しながら、詳細に説明する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ＬＣＤパネルおよび液晶ディスプレイを駆動する方法を提供する。
【課題を解決するための手段】
【０００７】
本発明は、また、カラーウォッシュアウトを改善することができるＬＣＤパネルを提供する。
【０００８】
一実施例において、ＬＣＤパネルは、共通電極と、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２…Ｎ、Ｎはゼロより大きい整数である）と、行方向に垂直な列方向に沿って空間的に配置されるとともに、走査線と交差する複数のデータ線｛Ｄｍ｝（ｍ＝１,２…Ｍ、Ｍはゼロより大きい整数である）と、マトリクス状で空間的に配置され、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義される複数の画素｛Ｐｎ,ｍ｝とを含む。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと、サブ画素電極に電気的に結合されるゲート、ソースおよびドレインを有するトランジスタとを含む。
【０００９】
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合されるとともに、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。
【００１０】
画素Ｐｎ＋１,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合されるとともに、画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｎ＋１に電気的に結合される。
【００１１】
一実施例において、画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、サブ画素電極と共通電極との間に並列して電気的に結合される蓄積キャパシタを含む。
【００１２】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…Ｋ、そのうち、Ｋはゼロより大きい整数である）を有することができる。各タッチセンシング信号線は、走査線Ｇｎ或いはデータ線Ｄｍに隣接且つ平行するように配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、そのうち、トランジスタは、画素を定義するための二つの走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。
【００１３】
ＬＣＤパネルは、また、ゲートドライバとデータドライバを有する。ゲートドライバは、それぞれ複数の走査線｛Ｇｎ｝に印加される、所定のタイミングで複数の走査線に接続されたトランジスタを導通する複数の走査信号を発生するのに用いられる。データドライバは、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するのに用いられ、ここで、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。
【００１４】
一実施例において、各走査信号は波形を有する。この波形は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、
ｊ＝１,２,３,４,そのうち、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである。各走査信号の波形は、順次にもう一つの波形がT１＋T2周期をシフトすることにより得られる。
【００１５】
もう一つの実施例において、各走査信号は波形を有し、そのうち、波形は、第１周期T1でいずれも第１電圧V1（ｔ）を有し、第２周期T2でいずれも第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）を有し、そのうち、第２周期T2は第１周期T1の直後に続き、第３周期T3は第２周期T2の直後に続く。V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）＝V2は定電圧であり時間と関係がない。第１周期T1には、また、第１時期T0と第１時期T0の直後に続く第２時期T=(T1-T0)が含まれる。第１時期T0の場合、V1(t)=V1は定電圧であるが、第２時期Tでは、電圧V1(t)は時間とともに徐々にV1からV0に低下される。さらに、第３周期T3は、第１時期T0、T0の直後に続く第２時期Tおよび第２時期Tの直後に続く第３時期（T3-T1-T0）を含む。そのうち、第１時期T0において、V3(t)=V3は定電圧であり、第２時期Tにおいて、電圧V3(t)は時間とともに徐々にV3からV0に低下し、第３時期において、V3(t)=V3、V1=V3>V2、V1>V0≧V2、T1=T2且つT3=2T1である。各走査信号の波形は、順次にもう一つの波形がT1＋T2周期シフトされることにより得られる。
【００１６】
操作の際、この駆動構造における画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００１７】
一実施例において、各トランジスタは電界効果薄膜トランジスタである。
【００１８】
もう一つの態様において、本発明は液晶ディスプレイを駆動する方法に関する。一実施例において、当該方法はＬＣＤパネルを提供するステップを含む。ＬＣＤパネルは、共通電極と、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝1,２,…,Ｎ、Ｎはゼロより大きい整数である）と、行方向に垂直な列方向に沿って空間的に配置されるとともに、走査線と交差する複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝とを含む。
【００１９】
各画素Ｐｎ,ｍは、二本の隣接する走査線ＧｎとＧｎ＋１、および二本の隣接するデータ線ＤｍとＤｍ＋１により定義される。各画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）とを含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと、サブ画素電極に電気的に結合されるゲート、ソース及びドレインを有するトランジスタとを含む。画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素Ｐｎ＋１,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）におけるトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００２０】
さらに、ＬＣＤパネルは複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を有する。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍと隣接且つ平行するように配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、当該トランジスタは、画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含む。
【００２１】
上記方法は、さらに、それぞれ複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加するステップを含む。複数の走査信号は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたトランジスタを導通し、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。従って、操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００２２】
もう一つの態様において、本発明はＬＣＤパネルに関する。一実施例において、ＬＣＤパネルはマトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝（ｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ、Ｍ、Ｎはそれぞれゼロより大きい整数である）を有する。各画素Ｐｎ,ｍは、二つの隣接する走査線ＧｎとＧｎ＋１、および二つの隣接するデータ線ＤｍとＤｍ＋１により定義される。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各第２サブ画素は、サブ画素電極と、サブ画素電極に電気的に結合されるスイッチング素子とを含む。
【００２３】
ＬＣＤパネルは、また、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝を有する。各一対の隣接する走査線ＧｎとＧｎ＋１は、画素行列｛Ｐｎ,ｍ｝において画素行Ｐｎ,｛ｍ｝を定義し、上記一対の隣接する走査線ＧｎとＧｎ＋１は、それぞれ画素行における各画素の第１サブ画素と第２サブ画素のスイッチング素子に電気的に結合される。
【００２４】
ＬＣＤパネルは、さらに、行方向と垂直する列方向に沿って空間的に配置され且つ走査線と交差する複数のデータ線｛Ｄｍ｝を含む。各一対の隣接するデータ線ＤｍとＤｍ＋１は、画素行列｛Ｐｎ,ｍ｝において画素列Ｐ｛ｎ｝,ｍを定義する。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する二つの画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列における各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。さらに、ＬＣＤパネルは、少なくとも一つの共通電極を備えている。一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、いずれもサブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと蓄積キャパシタを含む。
【００２５】
さらに、ＬＣＤパネルは、ゲートドライバとデータドライバを有する。ゲートドライバは、それぞれ複数の走査線｛Ｇｎ｝に印加される、所定のタイミングで複数の走査線に接続されたスイッチング素子を導通する複数の走査信号を発生するのに用いられる。データドライバは、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するのに用いられる。ここで、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【００２６】
一実施例によれば、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタである。一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）のトランジスタのドレインは、対応サブ画素のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋1,ｍの第１サブ画素Ｐｎ＋１,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極に電気的に結合され、画素行列｛Ｐｎ, ｍ｝における画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００２７】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を備えている。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍに隣接且つ平行に配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含む。上記トランジスタは、画素を定義する二本の走査線の一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含む。
【００２８】
本発明は、また、液晶ディスプレイを駆動する方法に関する。
一実施例において、上記方法はＬＣＤパネルを提供するステップを含む。ＬＣＤパネルは、一実施例によれば、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝（ｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ、Ｍ、Ｎはそれぞれゼロより大きい整数である）を有する。各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極とサブ画素電極に電気的に結合されるスイッチング素子を含む。
【００２９】
ＬＣＤパネルは、また、行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝と、行方向に垂直する列方向に沿って空間的に配置されるとともに走査線と交差する複数のデータ線｛Ｄｍ｝とを含む。各一対の隣接する走査線ＧｎとＧｎ＋１は、画素行列｛Ｐｎ,ｍ｝において画素行Ｐｎ,｛ｍ｝を定義し、上記一対の隣接する走査線ＧｎとＧｎ＋１は、それぞれ画素行Ｐｎ,｛ｍ｝における各画素の第１サブ画素と第２サブ画素のスイッチング素子に電気的に結合される。各一対の隣接するデータ線ＤｍとＤｍ＋１は、画素行列｛Ｐｎ,ｍ｝における画素列Ｐ｛ｎ｝,ｍを定義し、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、および二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列における各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００３０】
一実施例によれば、ＬＣＤパネルは、さらに、少なくとも一つの共通電極を含む。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、いずれもサブ画素電極と共通電極との間に並列して電気的に結合される液晶キャパシタと蓄積キャパシタとを含む。
【００３１】
一実施例において、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタである。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）のトランジスタのドレインは、対応のサブ画素のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタのゲートとソースはそれぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合される。画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋１, ｍの第１サブ画素Ｐｎ＋１,ｍ（１）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、画素行列｛Ｐｎ,ｍ｝における画素Ｐｎ＋１,ｍの第２サブ画素Ｐｎ＋１,ｍ（２）のトランジスタのゲートとソースは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００３２】
さらに、ＬＣＤパネルは、複数のタッチセンシング信号線｛Ｌk｝（k＝１,２,…,Ｋ、そのうち、Ｋはゼロより大きい整数である）を備えている。各タッチセンシング信号線は走査線Ｇｎまたはデータ線Ｄｍに隣接且つ平行に配列される。一実施例において、画素行列｛Ｐｎ,ｍ｝における偶数の画素行の各画素、または画素行列｛Ｐｎ,ｍ｝における奇数の画素行の各画素は、さらに、光検出器とトランジスタを含み、上記トランジスタは、画素を定義する二本の走査線の一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。
【００３３】
さらに、上記方法は、それぞれ複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加するステップを含む。複数の走査信号は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたスイッチング素子を導通し、複数のデータ信号における任意二つの隣接するものは逆の極性を有する。従って、操作の際、画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例によるＬＣＤパネルを概略的に示す部分等価回路図である。
【図２】図１に示すＬＣＤパネルを概略的に示す他の等価回路図である。
【図３】図１に示すＬＣＤパネルがゲートとソースドライバを含むことを概略的に示す等価回路図である。
【図４】図１に示すＬＣＤパネルに印加される駆動信号のタイミング図である。
【図５】図１に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図６】図１に示すＬＣＤパネルを概略的に示す他の部分的レイアウト図である。
【図７】図４に示す走査信号のタイミングと、図６に示す対応の画素電圧とを示している。
【図８】本発明の実施例による走査信号タイミングと、図６に示す対応の画素電圧を示している。
【図９】本発明の他の実施例による走査信号のタイミング図と図６に該当する画素電圧である。
【図１０】図７に示す走査信号の画素電圧のシミュレーション結果を示している。
【図１１】図９に示す走査信号の画素電圧のシミュレーション結果を示している。
【図１２】本発明の実施例による走査信号のタイミング図である。
【図１３】図１に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図１４】本発明の実施例によるＬＣＤパネルを概略的に示す部分等価回路図である。
【図１５】図１４に示すＬＣＤパネルを概略的に示す部分レイアウト図である。
【図１６】図１５に示すＬＣＤパネルを概略的に示す他の部分のレイアウト図である。
【発明を実施するための形態】
【００３５】
本発明の実施例は、添付した図１〜図１６を参照しながら、次の通り説明する。本発明の目的および本明細書における実施例とその大体の開示によれば、一態様において、本発明は列反転データ駆動構造を利用して電力消費を下げるためのＬＣＤパネルおよびその駆動方法に関する。
【００３６】
図１〜図３は、部分的に、且つ概略的に本発明に係わるＬＣＤパネルを示す実施例である。ＬＣＤパネル１００は、共通電極１６０を有すると共に、行（走査）方向１３０に沿って延伸される複数の走査線Ｇ1、Ｇ２…Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ+３…ＧNと、および列方向１４０に沿って延伸されて複数の走査線｛ＧN｝と交互する複数のデータ線Ｄ1、Ｄ２…Ｄｍ、Ｄｍ＋１、Ｄｍ＋２、Ｄｍ+３…ＤMとを有する。そのうち、Ｎ、Ｍはいずれも１より大きい整数であり、行方向１３０と列方向１４０は互いに垂直である。さらに、ＬＣＤパネル１００は、マトリクス状で空間的に配置される複数の画素｛Ｐｎ,ｍ｝を有する。各画素Ｐｎ,ｍは、二つの隣接する走査線ＧｎとＧｎ＋１および二つの隣接するデータ線ＤｍとＤｍ＋１により定義される。本発明の実施例を説明するために、図１は概略的にＬＣＤパネル１００における四本の走査線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３、四本のデータ線Ｄｍ、Ｄｍ＋１、Ｄｍ＋２、Ｄｍ＋３および九つの対応する画素のみを示し、図２は概略的にＬＣＤパネル１００における三本の走査線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、二本のデータ線ＤｍとＤｍ＋１および二つの対応する画素Ｐｎ,ｍとＰｎ＋１,ｍのみを示す。
【００３７】
さらに、各画素Ｐｎ,ｍは二つまたは更に多くのサブ画素により構成される。例えば、図２に示すように、各二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１の間にある画素Ｐｎ,ｍは第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を有する。各第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極１１５ａ/１１５ｂ、液晶キャパシタ１１３ａ/１１３ｂおよびトランジスタ１１２/１１６を含み、トランジスタ１１２/１１６はゲート１１２ｇ/１１６ｇ、ソース１１２ｇ/１１６ｓおよびドレイン１１２ｄ/１１６ｄを有する。
【００３８】
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）の液晶キャパシタ１１３ａは、画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極１１５ａと共通電極１６０の間に並列して電気的に接続され、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）の液晶キャパシタ１１３ｂは、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極１１５ｂと共通電極１６０の間に並列して電気的に接続される。さらに、結合電圧を対応の液晶キャパシタ１１３ａ/１１３ｂに提供して画素Ｐｎ,ｍで形成される電荷漏洩を補償するために、画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は蓄積キャパシタを有し、上記蓄積キャパシタは、画素Ｐｎ,ｍのサブ画素Ｐｎ,ｍ（１）/サブ画素Ｐｎ,ｍ（２）に対応するサブ画素電極１１５ａ/１１５ｂと共通電極１６０（此処では図示せず）の間に並列して電気的に接続される。
画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）のトランジスタ１１２のゲート１１２ｇとソース１１２ｓは、それぞれ走査線Ｇｎ＋１とデータ線Ｄｍに電気的に結合し、画素Ｐｎ,ｍの第２サブ画素Ｐｎ,ｍ（２）のトランジスタ１１６のゲート１１６ｇとソース１１６ｓは、それぞれ走査線Ｇｎと第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極１１５ａに電気的に結合される。
【００３９】
画素Ｐｎ+1,ｍの第１サブ画素Ｐｎ+1,ｍ（１）のトランジスタ１１２のゲート１１２ｇとソース１１２ｓは、それぞれ走査線Ｇｎ＋１と第２サブ画素Ｐｎ+1,ｍ（２）のサブ画素電極１１５ｂに電気的に結合し、画素Ｐｎ+1,ｍの第２サブ画素Ｐｎ+1,ｍ（２）のトランジスタ１１６のゲート１１６ｇとソース１１６ｓは、それぞれ走査線Ｇｎ＋２とデータ線Ｄｍ＋１に電気的に結合される。
【００４０】
一実施例において、各画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）のサブ画素電極１１５ａ/１１５ｂは、第１基板上（図示せず）に沈着し、共通電極１６０は、第２基板上（図示せず）に沈着され、第１基板と空間的に切り離される。液晶分子は、上述の第１基板と第２基板の間に充填される。各セルは、ＬＣＤパネル１００における一つの画素Ｐｎ,ｍに関係し、サブ画素電極に印加された電圧は、サブ画素に対応する液晶分子の方向配列を制御するのに用いられる。
【００４１】
一実施例において、トランジスタ１１２とトランジスタ１１６は、電界効果薄膜トランジスタであり、第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を起動するのに適用される。他のタイプのトランジスタも本発明の実施に利用することが出来る。走査信号をトランジスタ１１２のゲート１１２ｇとトランジスタ１１６のゲート１１６ｇに電気的に結合される走査線ＧｎとＧｎ＋１に印加することにより、トランジスタ１１２と１１６は選択されるとともにさらに導通される。この場合、それぞれ第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）の液晶キャパシタ１１３ａと１１３ｂに充電を行うことで、対応するデータ線ＤｍまたはＤｍ＋１に印加されるデータ信号は、第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）に組み込まれる。画素Ｐｎ,ｍの第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）における液晶キャパシタ１１３ａと１１３ｂの充電電圧は、第１基板と第２基板の間の対応する液晶分子に印加される電界と対応している。
【００４２】
図３に示すように、ＬＣＤパネル１００は、ゲートドライバ１５２とデータドライバ１５４を有する。ゲートドライバ１５２は、それぞれ複数の走査線｛Ｇｎ｝に印加される複数の走査信号｛ｇｎ｝を発生する。複数の走査信号｛ｇｎ｝は、所定のタイミングで複数の走査線｛Ｇｎ｝に接続されたトランジスタ１１２/１１６を起動する。データドライバ１５４は、それぞれ複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号｛ｄｍ｝を発生する。複数のデータ信号｛ｄｍ｝における任意二つの相互隣接するものは、ｄｍとｄｍ＋１のように、互いに逆の極性を有し、例えば、データ信号ｄｍが正の/高電圧を有すれば、データ信号ｄｍ＋１は負の/低電圧を有し、逆の場合も同様である。
【００４３】
そこで、画素配列と駆動方式で、表示したい画像のデータは列反転方式でデータ線｛Ｄｍ｝に印加され、この時、複数の画素｛Ｐｎ,ｍ｝の画像表示は、高画質を有するドット反転方式で行われる。各データ線Ｄｍは、すべて画素列Ｐ｛ｎ｝,ｍとそれに隣接する画素列Ｐ｛ｎ｝,ｍ＋１に電気的に結合されるので、従来のドット反転方式を用いる場合と比べて、ＬＣＤパネル１００のドット反転は半分のデータ線｛Ｄｍ｝だけで実現することができる。従って、ＬＣＤパネル１００は、従来のドット反転式のＬＣＤパネルの半分の電力消費を節約することができる。
【００４４】
本発明の一実施例によれば、図４は、図５におけるＬＣＤパネル２００に印加された駆動信号を示す波形図であり、これらの波形は、対応するサブ画素電極２１５ａと２１５ｂの充電に用いられる。上記の具体的実施例において、図示におけるＬＣＤパネルは、部分的且つ概略的に３×３画素を示している。例えば、３×３画素行列の第１列における画素をそれぞれ画素Ｐ0,0、Ｐ1,0、Ｐ2,0と称する。各画素は、第１サブ画素電極２１５ａ、第２サブ画素電極２１５ｂ、第１トランジスタ２１２（スイッチング素子）と第２トランジスタ２１６（スイッチング素子）を有し、各トランジスタ２１２または２１６はドレイン、ソースとゲートを有する。Ｇ0とＧ1、Ｇ1とＧ2、Ｇ2とＧ3のように、各画素の第１トランジスタ２１２と第２トランジスタ２１６のゲートは、いずれも一対の相互隣接する走査線に電気的に結合され、上記方法により一つの画素を定義する。各画素の第１トランジスタ２１２と第２トランジスタ２１６のドレインは、それぞれ上記画素の第１サブ画素電極２１５ａと第２サブ画素電極２１５ｂに電気的に結合される。
【００４５】
一対の相互隣接する走査線Ｇ0とＧ1により定義される第１画素行の画素Ｐ0,0、Ｐ0,1、Ｐ0,2に対して、各画素Ｐ0,0、Ｐ0,1またはＰ0,2の第１トランジスタ２１２のソースは、対応するデータ線Ｄ0、Ｄ1またはＤ2に電気的に接続され、各画素Ｐ0,0、Ｐ0,1またはＰ0,2の第２トランジスタ２１６のソースは、上記画素の第１サブ画素電極２１５ａに電気的に接続される。しかしながら、一対の走査線Ｇ1とＧ2により定義される第２画素行の画素Ｐ1,0、Ｐ1,1、Ｐ1,2に対して、各画素Ｐ1,0、Ｐ1,1またはＰ1,2の第１トランジスタ２１２のソースは、上記画素の第２サブ画素電極２１５ｂに電気的に接続され、各画素Ｐ1,0、Ｐ1,1またはＰ1,2の第２トランジスタ２１６のソースは、対応するデータ線Ｄ1、Ｄ2またはＤ3に電気的に接続される。図５に示すように、画素の配列は二つの隣接する画素行の間で一回繰り返す。走査線Ｇ0とデータ線Ｄ0は、ダミー信号（dummy signals）の入力によく使われる。
【００４６】
一実施例において、駆動信号は、それぞれ走査線Ｇ1、Ｇ2、Ｇ3に印加される三つの走査信号ｇ1（２７１）、ｇ2（２７２）、ｇ3（２７３）、それぞれデータ線Ｄ1とＤ2に印加される二つのデータ信号ｄ1（２８１）とｄ2（２８２）と、共通電極（図示せず）に印加される共通信号Ｖcom（２９０）を含む。走査信号２７１、２７２、２７３はゲートドライバにより発生する。各走査信号２７１、２７２、２７３は、波形２７０を有する。波形２７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第２周期T2は第１周期T1の直後に続き、第３周期T3は上記第２周期T2の直後に続く。図５に示す一実施例において、V1=V3>V2、T1=T2且つT3=2T2である。対応する画素行の対応トランジスタを有効にオン/オフするために、V1(V3)とV2はそれぞれ対応の高電圧と低電圧に位置する。所定の順番で三つの画素行を作動させるために、各走査信号２７１、２７２または２７３の波形２７０は、順次もう一方がシフトされる（ｓｈｉｆｔｅｄ）ことにより得られる。一実施例において、走査信号２７２は走査信号２７１が周期T1+T2シフトされることにより得られ、走査信号２７３は走査信号２７２が周期T1+T2シフトされることにより得られる。
【００４７】
共通信号Ｖcom２９０は定電圧（電位）を有する。データ信号２８１と２８２は、これらの画素において表示される画像により発生し、逆の極性を有する。言い換えれば、データ信号２８１が正電圧を有すると、データ信号２８２は負電圧を有し、逆の場合も同様である。具体的実施例において、データ信号２８１は正の電圧を有し、データ信号２８２は負の電圧を有する。
【００４８】
図４に示すように、（ｔ1−ｔ0）の周期１内に、走査線Ｇ1とＧ2に電気的に接続されたトランジスタ２１２と２１６はオンされ、走査線Ｇ3に接続されたトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ1,0の第２トランジスタ２１６のソースに印加することにより、画素Ｐ1,0の第１サブ画素電極２１５ａにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ1,1の第２トランジスタ２１６のソースに印加することにより、画素Ｐ1,1の第１サブ画素電極２１５ａにおいて負の電圧が発生する。図５において、“＋”と“−”で画素Ｐ1,0の第１サブ画素２１５ａにより発生する正の電圧、および画素Ｐ1,1の第１サブ画素２１５ａにより発生する負の電圧を表示する。さらに、図５において、サブ画素Ｐ1,0（１）/Ｐ1,1（１）、Ｐ0,1（１）/Ｐ0,2（１）、Ｐ2,1（２）/Ｐ2,2（２）、Ｐ1,0（２）/Ｐ1,1（２）、Ｐ2,1（１）/Ｐ2,2（１）に示される数字“１”、“２”、“３”、“４”、“５”、“６”は、対応するサブ画素電極に充電する周期１、２、３、４、５、６を代表する。
【００４９】
（ｔ２−ｔ１）の周期２内に、走査線Ｇ1に電気的に接続されるトランジスタ２１２と２１６はオンされ、走査線Ｇ2とＧ3に接続されるトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ0,1の第１トランジスタ２１２のソースに印加することにより、画素Ｐ0,1の第１サブ画素電極２１５ａにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ0,2の第１トランジスタ２１２のソースに印加することにより、画素Ｐ0,2の第１サブ画素電極２１５ａにおいて負の電圧が発生する。図５において、“＋”と“−”で、画素Ｐ0,1の第１サブ画素２１５ａにおいて発生した正の電圧と画素Ｐ0,2の第１サブ画素２１５ａにおいて発生した負の電圧を表示する。
【００５０】
（ｔ3−ｔ2）の周期３内に、走査線Ｇ１に電気的に接続されるトランジスタ２１２と２１６はオンされ、走査線Ｇ2とＧ3に接続されるトランジスタ２１２と２１６はオフされる。従って、データ信号２８１を画素Ｐ2,1の第１トランジスタ２１２のソースに印加することにより、画素Ｐ2,1の第２サブ画素電極２１５ｂにおいて正の電圧が発生し、それと同時に、データ信号２８２を画素Ｐ2,2の第１トランジスタ２１２のソースに印加することにより、画素Ｐ2,2の第２サブ画素電極２１５ｂにおいて負の電圧が発生する。図５において、“＋”と“−”で、画素Ｐ2,1の第２サブ画素２１５ｂにおいて発生した正の電圧と画素Ｐ2,2の第２サブ画素２１５ｂにおいて発生した負の電圧を表示する。
【００５１】
従って、上述の画素配列と駆動方式により、列反転の方式でデータをデータ線に入力することにより、画像表示を目的とするＬＣＤパネル２００の画素行列｛Ｐｎ,ｍ｝内でドット反転を達成することができる。
【００５２】
しかしながら、ＬＣＤパネルの一部のサブ画素に対して充/放電する時、第１フィードスルー電圧を発生する可能性があり、同時にその他のサブ画素に対して第１フィードスルー電圧と第２フィードスルー電圧を発生するので、図４に示す走査信号ｇ1、ｇ2、ｇ3の簡略波形（パルス）およびその（ゲート）タイミングのように、現在発明されたＬＣＤパネルにおいてムラ効果（mura effect）を引き起こす。図６と図７は、本発明に係わるＬＣＤパネル３００が表示される際のマルチゲートパルス効果およびゲートを閉じる順番を示し、そのうち、ｇ1、ｇ2…ｇ5はそれぞれ走査線Ｇ1、Ｇ2…Ｇ5に印加する走査信号であり、Ａ_ｄａｔａ、Ｂ_ｄａｔａ、Ｃ_ｄａｔａとＤ_ｄａｔａはそれぞれサブ画素Ａ、Ｂ、Ｃ、Ｄの電圧を示す。本実例において、四つのサブ画素Ａ(Ｐ2,1(１))、Ｂ(Ｐ1,2(１))、Ｃ(Ｐ3,2(２))とＤ(Ｐ2,1(２))において、各サブ画素がすべて４Ｖに充電され、毎回のフィードスルー電圧が１Ｖであると仮定する。図６において部分的に示したＬＣＤパネル３００の画素配列は、図５のＬＣＤパネルにおいて示したものと大体同じである。
【００５３】
作動において、(t1-t0)の周期内に、ゲートＧ2とＧ3はオンされ、すなわち、走査線Ｇ2とＧ3に電気的に接続されるトランジスタ３１３と３１６はオンされ、データ線Ｄ2を通じて印加されたデータ信号により、サブ画素Ａは４Ｖに充電される。時間ｔ1の際、ゲートＧ3はオフされるとともにサブ画素Ａにおいて第１フィードスルー電圧を発生するので、サブ画素電圧Ａ_ｄａｔａは３Ｖまで低下される。それと同時に、サブ画素Ｂは４Ｖに充電される。そして、時間ｔ2の際、ゲートＧ2もオフされるとともに、それぞれサブ画素Ａにおいて第２フィードスルー電圧を発生し、サブ画素Ｂにおいて第１フィードスルー電圧を発生するので、それぞれサブ画素電圧Ａ_ｄａｔａを２Ｖ、サブ画素電圧Ｂ_ｄａｔａを３Ｖに低下させる。(t3-t2)の周期において、ゲートＧ3とＧ4はオンされ、サブ画素Ｃは４Ｖに充電される。時間ｔ３の際、ゲートＧ４はオフされるとともにサブ画素Ｃにおいて第１フィードスルー電圧を発生するので、サブ画素電圧Ｃ_ｄａｔａを３Ｖに低下させる。それと同時に、サブ画素Ｄは４Ｖに充電される。そして、時間ｔ4の際、ゲートＧ3もオフされるとともに、それぞれサブ画素Ｃにおいて第２フィードスルー電圧を発生し、サブ画素Ｄにおいて第１フィードスルー電圧を発生するので、それぞれサブ画素電圧Ｃ_ｄａｔａを２Ｖ、サブ画素電圧Ｄ_ｄａｔａを３Ｖに低下させる。
【００５４】
サブ画素Ａ、Ｂ、ＣとＤの電圧が不均一であればパネルのムラ効果を引き起こす可能性があり、即ち、表示された画像中に光透過強度の欠陥がある。上記ムラ効果の発生を防止するために、ゲートのタイミングは、ゲートが所定の順番でオン及び/又はオフされるように修正する必要がある。この修正は、それぞれ走査線Ｇ1、Ｇ2…ＧＮに印加された走査信号ｇ1、ｇ2…ｇNを変調することにより実現できる。
【００５５】
図８は、本発明の実施例による走査信号を示している。走査信号ｇ1、ｇ2…ｇ5のそれぞれは波形３７０を含む。波形３７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、且つ、ｊ＝１,２,３,４である。図８に示す具体的実施例において、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである。本実施例において、画素行の対応するトランジスタを有効にオン／オフするために、V1(V3、V5)とV2(V4)はそれぞれ高電圧と低電圧に対応している。各走査信号ｇ1、ｇ2…ｇ5における波形３７０は、所定の順番（タイミング）で一つの走査信号からもう一つの走査信号にシフトされることで、三つの画素行をオンさせる。本実施例において、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより得られ、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより得られ、走査信号ｇ4は走査信号ｇ3がT1+T2の周期シフトされることにより得られ、走査信号ｇ5は走査信号ｇ4がT1+T2の周期シフトされることにより得られる。
【００５６】
走査信号ｇ1、ｇ2…ｇ5がそれぞれ走査線Ｇ1、Ｇ2…Ｇ5に印加される時、図６に示す各サブ画素Ａ、Ｂ、Ｃ、Ｄは充電され、均一の電圧を持つので、操作の際、ＬＣＤパネル３００においてムラ効果を引き起こすことがない。例えば、(t1-t0)の周期において、ゲートＧ2とＧ3はオンされ、データ線Ｄ2により印加されたデータ信号によって、サブ画素Ａは４Ｖに充電される。時間t1の際、ゲートＧ2はオフされるとともに、サブ画素Ａにおいてフィードスルー電圧が発生し、その後、サブ画素電圧Ａ_ｄａｔａが３Ｖに下がる。時間t2の際、ゲートＧ3はオフされる。なお、ゲートＧ2は既に時間t2の際にオフされたので、ゲートＧ3のオフはサブ画素Ａにて如何なるフィードスルー電圧を発生することがない。時間t2の際、図８に示すように、サブ画素Ａのサブ画素電圧Ａ_ｄａｔａは依然として３Ｖである。時間t3の際、ゲートＧ2は再度オンされ、サブ画素Ａは４Ｖにチャージバックされる。それと同時に、サブ画素Ｂは４Ｖに充電される。次に、時間t4の際、ゲートＧ2はオフされるとともにサブ画素Ａとサブ画素Ｂにおいてフィードスルー電圧が発生する。本実施例において、図８に示すように、サブ画素電圧Ａ_ｄａｔａとＢ_ｄａｔａはいずれも約３Ｖの電圧を有する。
同様に、サブ画素Ｃとサブ画素Ｄのサブ画素電圧Ｃ_ｄａｔａとＤ_ｄａｔａも大体３Ｖであり、サブ画素Ａとサブ画素ＢのＡ_ｄａｔａとＢ_ｄａｔａに等しい。
【００５７】
図９は、本発明に係わる走査信号によるもう一つの実施例を示している。各走査信号ｇ1、ｇ2、ｇ3、ｇ4は、図４と図７に示す対応の走査信号を変調（またはトリミング）することにより得られるので、図９に示す各走査信号の波形４７０は、第１周期T1ですべて第１電圧V1(t)を有し、第２周期T2ですべて第２電圧V2(t)を有し、第３周期T3ですべて第３周期V3(t)を有し、そのうち、第２周期T2は第１周期T1の直後に続き、第３周期T3は第２周期T2の直後に続く。V1(t)とV3(t)は時間とともに変化し、V2(t)=V2は定電圧であり、時間と関係ない。図９に示すように、第１周期T1には第１時期T0と第１時期T0直後に続く第２時期T=(T1-T0)が含まれる。第１時期T0において、V1(t)=V1は定電圧であるが、第２時期Tにおいて、電圧V1(t)は時間とともに徐々にV1からV0に下がる。さらに、第３周期T3は、第１時期T0、T0の直後に続く第２時期Tと、第２時期Tの直後に続くもう一つの第３時期(T3-T1-T0)を含み、そのうち、第１時期T0内で、V3(t)=V3は定電圧であり、第２時期Tにおいて、V3(t)は時間とともに徐々にV3からV0に下がり、第３時期内でV3(t)=V3である。図９の実施例において、V1=V3>V2、V1>V0≧V2、T1=T2であり、T3=2T1である。対応する画素行の対応トランジスタを有効にオン／オフするために、V1(V3)とV2はそれぞれ対応の高電圧と低電圧に位置する。各走査信号ｇ1、ｇ2、ｇ3、ｇ4における波形４７０は、所定のタイミングで一つの走査信号からもう一つの走査信号にシフトされ、三つの画素行をオンさせる。本実施例において、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより得られ、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより得られ、走査信号ｇ4は走査信号ｇ3がT1+T2の周期シフトされることにより得られる。
【００５８】
走査信号ｇ1、ｇ2、ｇ3、ｇ4がそれぞれ図６に示すＬＣＤパネル３００の走査線Ｇ1、Ｇ2、Ｇ3とＧ4に印加される時、パネルのムラ効果を大幅に減少させることができる。例えば、(t1-t0)の周期内に、ゲートＧ2とＧ3がオンされるので、サブ画素Ａは完全に充電される。時間t1から時間t2において、Ｇ3はゆっくりオフされ、そのとき、t2=t1+Tである。それと同時に、Ｇ3がオフされることにより、Ｇ2もゆっくりオフされて、サブ画素Ａにて発生した第１フィードスルー電圧効果が充分に減少される。Tの時間が長ければ長いほど、Ｇ2がオフされるにかかる時間は長く、サブ画素Ａにおける第１フィードスルー電圧効果も小さくなる。同様な方法を用いることにより、サブ画素Ｃの第１フィードスルー電圧効果を大幅に減少することもできる。その結果、ＬＣＤパネル３００のムラ効果を減少することができる。
【００５９】
図１０と表１は、図４と図７に示す波形を有する走査信号を用いたシミュレーションの結果である。サブ画素Ａとサブ画素Ｄの間の電圧差はΔV=５５０ミリボルトである。
【００６０】
図１１と表２は、図９に示す波形を有する走査信号を用いたシミュレーションの結果である。サブ画素Ａとサブ画素Ｄの間の電圧差はΔV=４５０ミリボルトであり、上記シミュレーションで用いた５５０ミリボルトよりやや小さい。
【００６１】
本発明の一実施例によれば、図１２はＬＣＤパネル５００に印加され、対応するサブ画素５１５ａと５１５ｂを充電する走査信号ｇ0、ｇ1、ｇ2、ｇ3を示す波形図である。図１３に示す具体的実施例において、そのＬＣＤパネル５００の画素配列は、図５に示すものと同じである。本発明を説明しやすくするために、ＬＣＤパネル５００において部分的に３×３画素行列を図示する。例えば、３×３画素行列の第１列における画素をそれぞれＰ1,1、Ｐ2,1とＰ3,1と称する。各画素は、第１サブ画素電極５１５ａ、第２サブ画素電極５１５ｂ、第１トランジスタ(スイッチング素子)５１２と第２トランジスタ(スイッチング素子)５１６を有し、各トランジスタ５１２/５１６はゲート、ソース、ドレインを有する。各画素の第１トランジスタ５１２と第２トランジスタ５１６のゲートはそれぞれ二本の隣接する走査線、例えばＧ0とＧ1、Ｇ1とＧ2またはＧ2とＧ3に電気的に接続される。各画素の第１トランジスタ５１２と第２トランジスタ５１６のドレインは、それぞれ第１サブ画素電極５１５ａと第２サブ画素電極５１５ｂに電気的に接続される。
【００６２】
【表１】
【００６３】
【表２】
【００６４】
二本の隣接する走査線Ｇ0とＧ1により定義される第１画素行の画素Ｐ1,1、Ｐ1,2およびＰ1,3に対して、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第１トランジスタ５１２のソースは、対応するデータ線Ｄ0、Ｄ1またはＤ2に電気的に接続され、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第２トランジスタ５１６のソースは上記画素の第１サブ画素電極５１５ａに電気的に接続される。なお、二つの隣接する走査線Ｇ1とＧ2により定義される第２画素行の画素Ｐ2,1、Ｐ2,2およびＰ2,3に対して、各画素Ｐ2,1、Ｐ2,2またはＰ2,3の第１トランジスタ５１２のソースは、上記画素の第２サブ画素電極５１５ｂに電気的に接続され、各画素Ｐ1,1、Ｐ1,2またはＰ1,3の第２トランジスタ５１６のソースは、対応するデータ線Ｄ1、Ｄ2またはＤ3に電気的に接続される。図１３に示すように、画素の配列は二つの隣接する画素行ごとに一回繰り返す。
【００６５】
具体的実施例において、駆動信号には走査線Ｇ0、Ｇ1、Ｇ2とＧ3に印加される四つの走査信号ｇ0、ｇ1、ｇ2とｇ3が含まれる。各走査信号ｇ0、ｇ1、ｇ2とｇ3は、いずれも波形５７０を有する。波形５７０は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、第(j+1)周期Tj+1は第j周期Tjの直後に続いており、且つ、j=1,2,3,4である。図１２に示す具体的実施例において、V1=V3=V5>V2=V4、T1=T3=T5、T2=2T1とT4<T1である。本実施例において、画素行の対応するトランジスタを有効にオン／オフするために、V1(V3,V5)とV2(V4)はそれぞれ対応する高電圧と低電圧に位置する。各走査信号ｇ0、ｇ1、ｇ2とｇ3における波形５７０は、所定の順番（タイミング）で一つの走査信号からもう一つの走査信号にシフトされて、三つの画素行をオンさせる。本実施例において、走査信号ｇ1は走査信号ｇ0がT1+T2の周期シフトされることにより発生し、走査信号ｇ2は走査信号ｇ1がT1+T2の周期シフトされることにより発生し、走査信号ｇ3は走査信号ｇ2がT1+T2の周期シフトされることにより発生される。
【００６６】
データ信号ｄ1、ｄ2、ｄ3、ｃｄ4（図１２に図示せず）は、これらの画素において表示される画像によって発生されるとともに、逆の極性を有し、データ線Ｄ0、Ｄ1、Ｄ2、Ｄ3に印加される。
【００６７】
従って、上述の画素配列と駆動方式により、列反転の方式でデータをデータ線に入力し、画像表示を目的とするＬＣＤパネル５００の画素行列{Ｐｎ,ｍ}内でドット反転を実現できる。
【００６８】
図１３は、正の電圧を有するデータ信号ｄ1が如何にＬＣＤパネル５００の対応サブ画素に印加されるのかを示す実例である。
【００６９】
(t1-t0)の周期内に、走査線Ｇ0とＧ1に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ａを介して伝送される。最後に、データ信号ｄ1は、サブ画素Ｂ(畫素Ｐ1,2之第二子畫素５１５ｂ)に伝送され、“＋”記号で表記される。
【００７０】
(t2-t1)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７１】
(t3-t2)の周期内に、走査線Ｇ0に電気的に接続されるトランジスタ５１６のみオンされ、(t1-t0)周期のデータ信号からの対応電圧が(t3-t2)の周期においてサブ画素ＡとＢに均等的にかかるようにさせ、サブ画素ＡとＢにおけるデータ信号の状態は(t1-t0)の周期における際と同じである。
【００７２】
(t4-t3)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７３】
(t5-t4)の周期内に、走査線Ｇ1とＧ2に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ｄを介して伝送される。最後に、データ信号ｄ1はサブ画素Ｃ(画素Ｐ2,1の第１サブ画素Ｐ2,1(１)５１５ｂ)に伝送される。
【００７４】
(t6-t5)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンさらないので、データ信号ｄ1は伝送可能なところがない。
【００７５】
(t7-t6)の周期内に、走査線Ｇ1に電気的に接続されるトランジスタ５１２と５１６のみオンされ、(t5-t4)周期のデータ信号からの対応電圧が(t3-t2)周期においてサブ画素ＣとＤに均等的にかかるようにさせ、サブ画素ＣとＤにおけるデータ信号の状態は、(t5-t4)周期にある時と同じである。
【００７６】
(t8-t7)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７７】
(t9-t8)の周期内に、走査線Ｇ2とＧ3に電気的に接続されるトランジスタ５１２と５１６のみオンされる。例えば、データ信号ｄ1はサブ画素Ｅを介して伝送される。最後に、データ信号ｄ1はサブ画素Ｆ(画素Ｐ3,2の第２サブ画素Ｐ3,2(２)５１５ｂ)に伝送される。
【００７８】
(t10-t9)の周期内に、ＬＣＤパネル５００のトランジスタ５１２と５１６はいずれもオンされないので、データ信号ｄ1は伝送可能なところがない。
【００７９】
(t11-t10)周期内に、走査線Ｇ2に電気的に接続されるトランジスタ５１２と５１６のみオンされ、(t9-t8)周期のデータ信号からの対応電圧が(t11-t10)周期においてサブ画素ＥとＦに均等的にかかるようにさせ、サブ画素ＥとＦにおけるデータ信号の状態は(t9-t8)周期にある時と同じである。
【００８０】
その他のデータ信号に対して上記過程を繰り返すと、ＬＣＤパネル５００に対してドット反転の効果が発生する。図１３に示すように、記号“＋”または“−”はそれぞれ対応のサブ画素が正電荷または負電荷で充電されたことを表す。
【００８１】
上記開示した本発明の実施例によれば、各データ線は二つの隣接する画素列に電気的に結合されるとともに、対応のデータ線に印加されるデータ信号は、極性が異なる電圧を有し、即ち、列反転である。そのため、従来のドット反転方式を利用する場合と比べて、ＬＣＤパネルの列反転は半分数のデータ線だけで実現することができる。そこで、ＬＣＤパネルは、また、従来のドット反転方式によるＬＣＤパネルの電力消費を半分節約することができる。
【００８２】
図１４は、本発明に係わるＬＣＤパネルのもう一つの実施例である。ＬＣＤパネル６００は、複数のタッチセンシング信号線{Ｌk}を含み、図１に示す液晶ディスプレイの画素配列と統合され、そのうち、k=１,２,…,Ｋ、Ｋはゼロより大きい整数である。タッチセンシング信号線Ｌkはデータ線Ｄｍ+1と隣接且つ並行するように配列される。複数のタッチセンシング信号線{Ｌk}のその他の配列も本発明を実現するのに用いることができる。例えば、タッチセンシング信号線Ｌkは、データ線ＤｍまたはＤｍ+1と隣接且つ平行するように配列される。上記好適な実施例において、データ信号はジグザグ走査（zigzag scan）方式でそれぞれ画素Ｐｎ,ｍの左右配列の第１サブ画素Ｐｎ,ｍ(１)および第２サブ画素Ｐｎ,ｍ(２)、および画素Ｐｎ+1,ｍの左右配列の第１サブ画素Ｐｎ+1,ｍ(１)および第２サブ画素Ｐｎ+1,ｍ(２)に印加される。例えば、データ信号ｄ1はデータ線Ｄｍを介して画素Ｐｎ,ｍの左右配列の第１サブ画素Ｐｎ,ｍ(１)および第２サブ画素Ｐｎ,ｍ(２)に印加され、データ信号ｄ2はデータ線Ｄｍ+1を介して画素Ｐｎ+1,ｍの左右配列の第１サブ画素Ｐｎ+1,ｍ(１)および第２サブ画素Ｐｎ+1,ｍ(２)に印加される。従って、上記好適な実施例における左右のサブ画素配列とジグザグ走査の駆動方式により、列反転の方式でデータをデータ線に入力すると、画像表示を目的とするＬＣＤパネル６００の画素行列Ｐ{ｎ,ｍ}内でドット反転を実現することができる。
【００８３】
一実施例において、画素行列における偶数の画素行の各画素、または画素行列における奇数の画素行の各画素は、更に、光検出器(ＰＳ)とトランジスタを含み、上記トランジスタは、上記画素を定義する二つの走査線のうちの一方に電気的に接続されるゲートと、光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有する。例えば、図１４に示すように、二つの走査線ＧｎとＧｎ+1により定義される画素行Ｐｎ,{ｍ}の画素Ｐｎ,ｍは、さらに、光検出器650およびトランジスタ６１８を含む。トランジスタ６１８は、走査線Ｇｎ+1[User9]に電気的に接続されるゲート６１８ｇと、上記光検出器６５０に電気的に接続されるソース６１８ｓと、対応のタッチセンシング信号線Ｌkに電気的に接続されるドレイン６１８ｄとを有する。
【００８４】
同様に、上記検討された駆動信号がＬＣＤパネル６００に印加される時、一つのドット反転画像を実現することができる。各データ線Ｄｍがいずれも画素列Ｐ{ｎ},ｍとその隣接する画素列Ｐ{ｎ},ｍ+1を電気的に接続したため、従来のドット反転のＬＣＤパネルと比べて、半分数のデータ線{Ｄｍ}だけでＬＣＤパネル６００においてドット反転を実現することが可能となる。従って、ＬＣＤパネル６００は、従来のドット反転のＬＣＤパネルが消費する電力の半分を節約することができる。
【００８５】
図１５と図１６は、それぞれ本発明の実施例による二つの液晶ディスプレイのレイアウトを示す概略図である。
【００８６】
本発明の一態様において、マトリクス状で空間的に配列された複数の画素{Ｐｎ,ｍ}を有するＬＣＤパネルを提供し、そのうち、ｎ=１，２，…，Ｎ、ｍ=１，２，…，Ｍ、且つ、Ｎ、Ｍはゼロより大きい整数である。各画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ(１)と第２サブ画素Ｐｎ,ｍ(２)を有する。そのうち、各第１サブ画素Ｐｎ,ｍ(１)と第２サブ画素Ｐｎ,ｍ(２)は、サブ画素電極と、サブ画素電極に電気的に接続されるスイッチング素子とを含む。スイッチング素子は、電界効果薄膜トランジスタまたは類似機能を有する素子である。
【００８７】
ＬＣＤパネルは、また、行方向に沿って空間的に配列される複数の走査線{Ｇｎ}を有する。各一対の隣接する走査線ＧｎとＧｎ+1は画素行列{Ｐｎ,ｍ}の画素行Ｐｎ,{ｍ}を定義し、上記一対の隣接する走査線ＧｎとＧｎ+1は、それぞれ第１サブ画素Ｐｎ,ｍ(１)のスイッチング素子と、画素行Ｐｎ,{ｍ}における各画素の第２サブ画素Ｐｎ,ｍ(２)とに電気的に結合される。
【００８８】
ＬＣＤパネルは、さらに、行方向に垂直する列方向に沿って空間的に配置されるとともに走査線{Ｇｎ}と交差する複数のデータ線{Ｄｍ}を含む。各一対の隣接するデータ線ＤｍとＤｍ+1は、画素行列{Ｐ{ｎ},ｍ}において画素列Ｐ{ｎ},ｍを定義する。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して相互隣接する二つの画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍのうちの一方の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の列の各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００８９】
さらに、ＬＣＤパネルも複数のタッチセンシング信号線{Ｌk}を有し、k=１，２，…，Ｋ、そのうち、Ｋはゼロより大きい整数である。各タッチセンシング信号線は、走査線Ｇｎまたはデータ線Ｄｍに隣接且つ並行するように配列される。一実施例において、画素行列{Ｐｎ,ｍ}における偶数の画素行の各画素、または画素行列{Ｐｎ,ｍ}における奇数の画素行の各画素は、さらに、光検出器(ＰＳ)およびトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲート、光検出器に電気的に接続されるソース、および対応のタッチセンシング信号線に電気的に接続されるドレインを有する。
【００９０】
さらに、ＬＣＤパネルは、複数の走査信号を発生するゲートドライバと、複数のデータ信号を発生するデータドライバとを有し、そのうち、複数の走査信号はそれぞれ複数の走査線{Ｇｎ}に印加されるとともに、所定のタイミングで複数の走査線{Ｇｎ}に接続されたスイッチング素子をオンさせ。複数のデータ信号は、それぞれデータ[User10]線{Ｄｍ}に印加されるとともに、任意二つの隣接するデータ線は逆の極性を有する。従って、画素{Ｐｎ,ｍ}はドット反転の画素極性を有する。
【００９１】
本発明のもう一つの態様では、ＬＣＤパネルを駆動するための方法を提供する。この方法は、それぞれ複数の走査信号を複数の走査線{Ｇｎ}に印加するステップと、それぞれ複数のデータ信号を複数のデータ線{Ｄｍ}に印加するステップとを含む。複数の走査信号は、所定のタイミングで複数の走査線{Ｇｎ}に接続されるトランジスタをオンさせ、任意二つの隣接するデータ信号は逆の極性を有する。従って、画素{Ｐｎ,ｍ}はドット反転の画素極性を有する。
【００９２】
簡潔に言えば、これ以外に、本発明は電力消費を低下させるＬＣＤパネルおよびその駆動方法を開示する。ＬＣＤパネルの一実施例には、画素行列、複数の走査線、及び複数のデータ線が含まれる。各一対の隣接する走査線は、ＬＣＤパネルにおいて画素行を定義し、各一対の隣接するデータ線はＬＣＤパネルにおいて画素列を定義する。各画素は、少なくとも第１サブ画素と第２サブ画素を有する。各サブ画素は、サブ画素電極とサブ画素電極に電気的に結合されるスイッチング素子とを有する。各一対の隣接する走査線は、それぞれ第１サブ画素のスイッチング素子と第２サブ画素のスイッチング素子とに電気的に結合される。そのうち、各データ線Ｄｍは、データ線Ｄｍに関連して隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの一方の各奇数の画素の第１サブ画素または第２サブ画素のスイッチング素子と、二つの隣接する画素列Ｐ{ｎ},ｍ-1とＰ{ｎ},ｍの他方の列の各偶数の画素の第２サブ画素または第１サブ画素のスイッチング素子とに電気的に接続される。
【００９３】
ＬＣＤパネルは、さらに、ゲートドライバとデータドライバを含み、走査信号とデータ信号を発生して、それぞれ走査線とデータ線に印加する。走査信号は所定のタイミングで走査線に接続されたスイッチング素子をオンさせ、データ信号における任意二つの隣接するものは逆の極性を有する。
【００９４】
本発明は、好ましい実施例によって前述の通り開示したが、これらは本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００９５】
１３０ 行方向
１４０ 列方向
１００、２００、３００、５００、６００ ＬＣＤパネル
Gn、Gn+1、Gn+2、Gn+3、G0、G1、G2、G3、G4、GN-1、GN 走査線
Dm、Dm+1、Dm+2、Dm+3、D0、D1、D2、D3、DM-1、DM データ線
Ｌk タッチセンシング信号線
Pn,m、Pn+1,m、Pn+2,m、Pn,m+1、Pn,m+2、P1,M、P2,M、PN,1、PN,2、P0,0、P1,0、P2,0、P3,0、P0,1、P1,1、P2,1、P3,1、P0,2、P1,2、P2,2、P3,2、P1,3、P2,3、P3,3 画素
Pn,m(1)、Pn,m(2)、Pn+1,m(1)、Pn+1,m(2)、P1,2(1)、P2,1(1)、P2,1(2)、P3,2(2)、A、B、C、D、E、F、X サブ画素
112、116、316、212、216、313、316、512、516、618 トランジスタ
112s、116s、618s ソース
112d、116d、618d ドレイン
112g、116g、618g ゲート
115a、115b サブ画素電極
215a、515a 第１サブ画素電極
215b、515b 第２サブ画素電極
１６０ 共通電極
１１３ａ、１１３ｂ 液晶キャパシタ
１５２ ゲートドライバ
１５４ データドライバ
６５０ 光検出器
２７０、３７０、４７０、５７０ 波形
g0、g1、g2、g3、g4、g5、271、272、273 走査信号
d1、d2、d3、dM-1、dM、281、282 データ信号
Vcom、290 共通信号
T1、T2、T3、T4、T5、t、1、2、3、4、5、6 周期
T0、T 時期
t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11 時間
V0、V1、V2、V3、V4、V5、Vf1、Vf2、A_data、B_data、C_data、D_data 電圧
【特許請求の範囲】
【請求項１】
ＬＣＤパネルであって、
(a)共通電極と、
(b)行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２,…,Ｎ、Ｎはゼロより大きい整数である）と、
(c)上記走査線｛Ｇｎ｝に垂直で、上記行方向と垂直な列方向に空間的に配置される複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、
(d)マトリクス状で空間的に配置されるとともに、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義され、少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含む複数の画素｛Ｐｎ,ｍ｝と、
を有し、
各第１サブ画素と各第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極と上記共通電極との間にある液晶（ＬＣ）キャパシタに並列して電気的に結合されるサブ画素電極と、上記サブ画素電極に電気的に結合されゲート、ソースおよびドレインを有するトランジスタとを含み、
上記画素Ｐｎ,ｍにおいて、上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合され、
上記画素Ｐｎ＋１,ｍにおいて、上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されることを特徴とするＬＣＤパネル。
【請求項２】
上記画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項１に記載のＬＣＤパネル。
【請求項３】
さらに、
(a)それぞれ上記複数の走査線｛Ｇｎ｝に印加される複数の走査信号を発生するゲートドライバを有し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続される上記トランジスタを導通し、
(b)そして、それぞれ上記複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するデータドライバを有し、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする請求項１に記載のＬＣＤパネル。
【請求項４】
各走査信号は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、上記第(j+1)周期Tj+1は第j周期Tjの直後に続いており、ｊ＝１，２，３，４、そのうち、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである波形を有することを特徴とする請求項３に記載のＬＣＤパネル。
【請求項５】
各走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされることにより得られることを特徴とする請求項４に記載のＬＣＤパネル。
【請求項６】
各複数の走査信号は、第１周期T1で第１電圧V1（ｔ）を有し、第２周期T2で第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）有する波形を備え、上記第２周期T2は上記第１周期T1の直後に、上記第３周期T3は上記第２周期T2の直後に続いており、V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）は時間とともに変化しない定電圧（V2(t)=V2）であることを特徴とする請求項３に記載のＬＣＤパネル。
【請求項７】
上記第１周期T1は、第１時期T0と、上記第１時期T0の直後に続く第２時期T=(T1-T0)とを含み、上記第１時期T0において、V1(t)=V1は定電圧であり、上記第２時期Tにおいて、V１(t)は時間とともにV1から徐々にV0に低下し、且つ、上記第３周期T3は、第１時期T0と、上記第１時期T0の直後に続く第２時期Tと、上記第２時期Tの直後に続く第３時期（T3-T1-T0）とを含み、上記第１時期T0において、V3(t)=V3は定電圧であり、上記第２時期Tにおいて、V3(t)は時間とともにV3から徐々にV0に低下し、上記第３時期において、V3(t)=V3であり、V1=V3>V2、V1>V0≧V2、T1=T2、T3=2T1であることを特徴とする請求項６に記載のＬＣＤパネル。
【請求項８】
各走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされて得られることを特徴とする請求項７に記載のＬＣＤパネル。
【請求項９】
操作する際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項３に記載のＬＣＤパネル。
【請求項１０】
各上記トランジスタは、電界効果薄膜トランジスタ（ＴＦＴ）であることを特徴とする請求項１に記載のＬＣＤパネル。
【請求項１１】
さらに、複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１,２, …,Ｋ、Ｋはゼロより大きい整数である）を含み、各タッチセンシング信号線は、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列されることを特徴とする請求項１に記載のＬＣＤパネル。
【請求項１２】
上記画素行列の偶数の画素行における各画素、または上記画素行列の奇数の画素行における各画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項１１に記載のＬＣＤパネル。
【請求項１３】
液晶ディスプレイ（ＬＣＤ）を駆動する方法であって、
(a)ＬＣＤパネルを提供するステップを含み、
上記ＬＣＤは、
(i)共通電極と、
(ii)行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２,…,Ｎ、Ｎはゼロより大きい整数である）と、
(iii)上記走査線｛Ｇｎ｝に垂直で、上記行方向と垂直な列方向に沿って空間的に配置される複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、
(iv)複数の画素Ｐｎ,ｍと、
を有し、各上記画素Ｐｎ,ｍは、マトリクス状で空間的に配置されるとともに、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義され、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、
各第１サブ画素と各第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極と上記共通電極の間に並列して電気的に結合される液晶（ＬＣ）キャパシタおよびトランジスタとを含み、上記トランジスタは、上記サブ画素電極に電気的に結合されるゲート、ソースおよびドレインを有し、
上記画素Ｐｎ,ｍにおいて、上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、且つ、上記画素Ｐｎ＋１,ｍにおいて、上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と、上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極とに電気的に結合され、上記第２サブ画素Ｐｎ＋１, ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されており、
(b)印加ステップを含み、
上記印加ステップにおいて、複数の走査信号と複数のデータ信号とを上記複数の走査線｛Ｇｎ｝と上記複数のデータ線｛Ｄｍ｝に印加し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記トランジスタを導通し、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする方法。
【請求項１４】
各上記複数の走査信号は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、上記第(j+1)周期Tj+1は第j周期Tjの直後に続いており、ｊ＝１，２，３，４、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである波形を有することを特徴とする請求項１３に記載の方法。
【請求項１５】
各上記走査信号の上記波形は、順次もう一つの上記波形がT1＋T2周期シフトされることにより得られることを特徴とする請求項１４に記載の方法。
【請求項１６】
各上記複数の走査信号の上記波形は、第１周期T1で第１電圧V1（ｔ）を有し、第２周期T2で第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）有し、上記第２周期T2は上記第１周期T1の直後に続き、上記第３周期T3は上記第２周期T2の直後に続き、V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）は時間とともに変化しない定電圧（V2(t)=V2）であることを特徴とする請求項１３に記載の方法。
【請求項１７】
上記第１周期T1は、第１時期T0と、上記第１時期T0の直後に続く第２時期T=(T1-T0)とを含み、上記第１時期T0において、V１(t)=V１は定電圧であり、上記第２時期Tにおいて、V1(t)は時間とともにV1から徐々にV0に低下し、且つ、上記第３周期T3は、第１時期T0と、上記第１時期T0の直後に続く第２時期Tと、上記第２時期Tの直後に続く第３時期（T3-T1-T0)とを含み、上記第１時期T0において、V3(t)=V3は定電圧であり、上記第２時期Tにおいて、V3(t)は時間とともにV3から徐々にV0に低下し、上記第３時期において、V3(t)=V3、そのうち、V1=V3>V2、V1>V0≧V2、T1=T2、T3=2T1であることを特徴とする請求項１６に記載の方法。
【請求項１８】
各上記走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされることにより得られることを特徴とする請求項１７に記載の方法。
【請求項１９】
操作する際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項１３に記載の方法。
【請求項２０】
上記画素Ｐｎ、ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極の間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項１３に記載の方法。
【請求項２１】
上記ＬＣＤパネルは、さらに、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列される複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１,２,…,Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項１３に記載の方法。
【請求項２２】
上記画素行列の偶数の画素行における各画素、または上記画素行列の奇数の画素行における各画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項２１に記載の方法。
【請求項２３】
液晶ディスプレイ（ＬＣＤ）パネルであって、
(a)複数の画素｛Ｐｎ,ｍ｝（ｎ＝１，２，…，Ｎ、ｍ＝１,２,…,Ｍ、そして、Ｎ、Ｍはそれぞれゼロより大きい整数である）を有し、上記複数の画素｛Ｐｎ,ｍ｝は、マトリクス状で空間的に配置され、各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各上記第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極に電気的に結合されるスイッチング素子とを含み、
(b)複数の走査線｛Ｇｎ｝を有し、上記複数の走査線Ｐｎ,ｍは、行方向に沿って空間的に配置され、各一対の隣接する上記走査線ＧｎとＧｎ＋１は上記画素行列｛Ｐｎ,ｍ｝の画素行Ｐｎ,｛ｍ｝を定義し、それぞれ上記画素行｛Ｐｎ,ｍ｝の各画素における上記第１サブ画素と上記第２サブ画素の上記スイッチング素子に結合されており、
(c)複数のデータ線｛Ｄｍ｝を有し、上記複数のデータ線｛Ｄｍ｝は、上記行方向と垂直する列方向に沿って空間的に配置されるとともに、上記走査線｛Ｇｎ｝と垂直であり、
各一対の隣接する上記データ線ＤｍとＤｍ＋１は、上記画素行列｛Ｐｎ,ｍ｝の画素列Ｐｎ,｛ｍ｝を定義し、各データ線Ｄｍは、上記データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素における上記第１サブ画素または上記第２サブ画素の上記スイッチング素子と、上記二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列の各偶数の画素における上記第２サブ画素または上記第１サブ画素の上記スイッチング素子に電気的に接続されていることを特徴とするパネル。
【請求項２４】
さらに、少なくとも一つの共通電極を含むことを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項２５】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐn,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される液晶（ＬＣ）キャパシタを含むことを特徴とする請求項２４に記載のＬＣＤパネル。
【請求項２６】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項２５に記載のＬＣＤパネル。
【請求項２７】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲートとソースとドレインとを有する電界効果薄膜トランジスタであることを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項２８】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのドレインは、対応のサブ画素の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極に電気的に結合され、且つ、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合される、
ことを特徴とする請求項２７に記載のＬＣＤパネル。
【請求項２９】
(a)ゲートドライバを有し、このゲートドライバは、上記複数の走査線｛Ｇｎ｝に印加される複数の走査信号を発生し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記スイッチング素子を導通し、
(b)データドライバを有し、このデータドライバは、上記複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生し、そのうち任意二つの隣接するものは逆の極性を有することを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項３０】
操作の際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素電極を有することを特徴とする請求項２９に記載のＬＣＤパネル。
【請求項３１】
さらに、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列される複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１，２，…，Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項３２】
上記画素行列の上記偶数の画素行における各上記画素、または上記画素行列の上記奇数の画素行における各上記画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含むことを特徴とする請求項３１に記載のＬＣＤパネル。
【請求項３３】
液晶ディスプレイ（ＬＣＤ）を駆動する方法であって、
(a)ＬＣＤパネルを提供するステップを含み、このＬＣＤパネルは、
(i)複数の画素｛Ｐｎ,ｍ｝（ｎ＝１，２，…，Ｎ、ｎ＝１，２，…，Ｍ、そして、Ｎ、Ｍはそれぞれゼロより大きい整数である）を有し、上記複数の画素｛Ｐｎ,ｍ｝は、マトリクス状で空間的に配置され、各上記画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含み、各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極と、上記サブ画素電極に電気的に結合されるスイッチング素子とを含み、
(ii)複数の走査線｛Ｇｎ｝を有し、上記複数の走査線｛Ｇｎ｝は、行方向に沿って空間的に配置され、各一対の隣接する走査線ＧｎとＧｎ＋１は上記画素行列｛Ｐｎ,ｍ｝の画素行Ｐｎ,｛ｍ｝を定義し、それぞれ上記画素行Ｐｎ,｛ｍ｝における各上記画素の上記第１サブ画素と各上記第２サブ画素の上記スイッチング素子に電気的に結合され、
(iii)複数のデータ線｛Ｄｍ｝を有し、上記複数のデータ線｛Ｄｍ｝は、上記行方向と垂直する列方向に沿って空間的に配置されるとともに、上記走査線｛Ｇｎ｝に垂直し、各一対の隣接する上記データ線ＤｍとＤｍ＋１は、上記画素行列｛Ｐｎ,ｍ｝の画素列Ｐ｛ｎ｝,ｍを定義し、各上記データ線Ｄｍは、上記データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素における上記第１サブ画素または上記第２サブ画素の上記スイッチング素子と、上記二本の隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列の各偶数の画素における上記第２サブ画素または上記第１サブ画素の上記スイッチング素子とに電気的に接続され、
(b)印加ステップを含み、この印加ステップにおいて、複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記スイッチング素子を導通し、且つ、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする方法。
【請求項３４】
操作の際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項３３に記載の方法。
【請求項３５】
上記ＬＣＤパネルは、さらに、少なくとも共通電極を含むことを特徴とする請求項３３に記載の方法。
【請求項３６】
上記画素行列｛Ｐｎ,ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される液晶（ＬＣ）キャパシタを含むことを特徴とする請求項３５に記載の方法。
【請求項３７】
上記画素行列｛Ｐｎ,ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項３６に記載の方法。
【請求項３８】
上記画素行列｛Ｐｎ, ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）の各上記スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタであることを特徴とする請求項３３に記載の方法。
【請求項３９】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのドレインは、対応のサブ画素の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍとに電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極に電気的に結合され、且つ、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されることを特徴とする請求項３８に記載の方法。
【請求項４０】
上記液晶ディスプレイは、さらに、複数の上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列されるタッチセンシング信号線｛Ｌｋ｝（ｋ＝１，２，…，Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項３３に記載の方法。
【請求項４１】
上記画素行列の上記偶数の画素行における各上記画素、または上記画素行列の上記奇数の画素行における各上記画素は、さらに、光検出器（ＰＳ）およびトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項４０に記載の方法。
【請求項１】
ＬＣＤパネルであって、
(a)共通電極と、
(b)行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２,…,Ｎ、Ｎはゼロより大きい整数である）と、
(c)上記走査線｛Ｇｎ｝に垂直で、上記行方向と垂直な列方向に空間的に配置される複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、
(d)マトリクス状で空間的に配置されるとともに、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義され、少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含む複数の画素｛Ｐｎ,ｍ｝と、
を有し、
各第１サブ画素と各第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極と上記共通電極との間にある液晶（ＬＣ）キャパシタに並列して電気的に結合されるサブ画素電極と、上記サブ画素電極に電気的に結合されゲート、ソースおよびドレインを有するトランジスタとを含み、
上記画素Ｐｎ,ｍにおいて、上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）のサブ画素電極に電気的に結合され、
上記画素Ｐｎ＋１,ｍにおいて、上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）のサブ画素電極に電気的に結合され、上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されることを特徴とするＬＣＤパネル。
【請求項２】
上記画素Ｐｎ,ｍの各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項１に記載のＬＣＤパネル。
【請求項３】
さらに、
(a)それぞれ上記複数の走査線｛Ｇｎ｝に印加される複数の走査信号を発生するゲートドライバを有し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続される上記トランジスタを導通し、
(b)そして、それぞれ上記複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生するデータドライバを有し、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする請求項１に記載のＬＣＤパネル。
【請求項４】
各走査信号は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、上記第(j+1)周期Tj+1は第j周期Tjの直後に続いており、ｊ＝１，２，３，４、そのうち、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである波形を有することを特徴とする請求項３に記載のＬＣＤパネル。
【請求項５】
各走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされることにより得られることを特徴とする請求項４に記載のＬＣＤパネル。
【請求項６】
各複数の走査信号は、第１周期T1で第１電圧V1（ｔ）を有し、第２周期T2で第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）有する波形を備え、上記第２周期T2は上記第１周期T1の直後に、上記第３周期T3は上記第２周期T2の直後に続いており、V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）は時間とともに変化しない定電圧（V2(t)=V2）であることを特徴とする請求項３に記載のＬＣＤパネル。
【請求項７】
上記第１周期T1は、第１時期T0と、上記第１時期T0の直後に続く第２時期T=(T1-T0)とを含み、上記第１時期T0において、V1(t)=V1は定電圧であり、上記第２時期Tにおいて、V１(t)は時間とともにV1から徐々にV0に低下し、且つ、上記第３周期T3は、第１時期T0と、上記第１時期T0の直後に続く第２時期Tと、上記第２時期Tの直後に続く第３時期（T3-T1-T0）とを含み、上記第１時期T0において、V3(t)=V3は定電圧であり、上記第２時期Tにおいて、V3(t)は時間とともにV3から徐々にV0に低下し、上記第３時期において、V3(t)=V3であり、V1=V3>V2、V1>V0≧V2、T1=T2、T3=2T1であることを特徴とする請求項６に記載のＬＣＤパネル。
【請求項８】
各走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされて得られることを特徴とする請求項７に記載のＬＣＤパネル。
【請求項９】
操作する際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項３に記載のＬＣＤパネル。
【請求項１０】
各上記トランジスタは、電界効果薄膜トランジスタ（ＴＦＴ）であることを特徴とする請求項１に記載のＬＣＤパネル。
【請求項１１】
さらに、複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１,２, …,Ｋ、Ｋはゼロより大きい整数である）を含み、各タッチセンシング信号線は、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列されることを特徴とする請求項１に記載のＬＣＤパネル。
【請求項１２】
上記画素行列の偶数の画素行における各画素、または上記画素行列の奇数の画素行における各画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項１１に記載のＬＣＤパネル。
【請求項１３】
液晶ディスプレイ（ＬＣＤ）を駆動する方法であって、
(a)ＬＣＤパネルを提供するステップを含み、
上記ＬＣＤは、
(i)共通電極と、
(ii)行方向に沿って空間的に配置される複数の走査線｛Ｇｎ｝（ｎ＝１,２,…,Ｎ、Ｎはゼロより大きい整数である）と、
(iii)上記走査線｛Ｇｎ｝に垂直で、上記行方向と垂直な列方向に沿って空間的に配置される複数のデータ線｛Ｄｍ｝（ｍ＝１,２,…,Ｍ、Ｍはゼロより大きい整数である）と、
(iv)複数の画素Ｐｎ,ｍと、
を有し、各上記画素Ｐｎ,ｍは、マトリクス状で空間的に配置されるとともに、二本の隣接する走査線ＧｎとＧｎ＋１および二本の隣接するデータ線ＤｍとＤｍ＋１により定義され、少なくとも第１サブ画素Ｐｎ,ｍ（１）と第２サブ画素Ｐｎ,ｍ（２）を含み、
各第１サブ画素と各第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極と上記共通電極の間に並列して電気的に結合される液晶（ＬＣ）キャパシタおよびトランジスタとを含み、上記トランジスタは、上記サブ画素電極に電気的に結合されるゲート、ソースおよびドレインを有し、
上記画素Ｐｎ,ｍにおいて、上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、且つ、上記画素Ｐｎ＋１,ｍにおいて、上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と、上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極とに電気的に結合され、上記第２サブ画素Ｐｎ＋１, ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されており、
(b)印加ステップを含み、
上記印加ステップにおいて、複数の走査信号と複数のデータ信号とを上記複数の走査線｛Ｇｎ｝と上記複数のデータ線｛Ｄｍ｝に印加し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記トランジスタを導通し、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする方法。
【請求項１４】
各上記複数の走査信号は、第１周期T1で第１電圧V1を有し、第２周期T2で第２電圧V2を有し、第３周期T3で第３電圧V3を有し、第４周期T4で第４電圧V4を有し、第５周期T5で第５電圧V5を有し、上記第(j+1)周期Tj+1は第j周期Tjの直後に続いており、ｊ＝１，２，３，４、V1=V3=V5>V2=V4、T2=(T1+2t)、T3=(T1-t)、T4=2t、T5=T1、T1>>tである波形を有することを特徴とする請求項１３に記載の方法。
【請求項１５】
各上記走査信号の上記波形は、順次もう一つの上記波形がT1＋T2周期シフトされることにより得られることを特徴とする請求項１４に記載の方法。
【請求項１６】
各上記複数の走査信号の上記波形は、第１周期T1で第１電圧V1（ｔ）を有し、第２周期T2で第２電圧V2（ｔ）を有し、第３周期T3で第３電圧V3（ｔ）有し、上記第２周期T2は上記第１周期T1の直後に続き、上記第３周期T3は上記第２周期T2の直後に続き、V1（ｔ）とV3（ｔ）は時間とともに変化し、V2（ｔ）は時間とともに変化しない定電圧（V2(t)=V2）であることを特徴とする請求項１３に記載の方法。
【請求項１７】
上記第１周期T1は、第１時期T0と、上記第１時期T0の直後に続く第２時期T=(T1-T0)とを含み、上記第１時期T0において、V１(t)=V１は定電圧であり、上記第２時期Tにおいて、V1(t)は時間とともにV1から徐々にV0に低下し、且つ、上記第３周期T3は、第１時期T0と、上記第１時期T0の直後に続く第２時期Tと、上記第２時期Tの直後に続く第３時期（T3-T1-T0)とを含み、上記第１時期T0において、V3(t)=V3は定電圧であり、上記第２時期Tにおいて、V3(t)は時間とともにV3から徐々にV0に低下し、上記第３時期において、V3(t)=V3、そのうち、V1=V3>V2、V1>V0≧V2、T1=T2、T3=2T1であることを特徴とする請求項１６に記載の方法。
【請求項１８】
各上記走査信号の上記波形は、順次もう一つの上記波形がT1+T2周期シフトされることにより得られることを特徴とする請求項１７に記載の方法。
【請求項１９】
操作する際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項１３に記載の方法。
【請求項２０】
上記画素Ｐｎ、ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極の間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項１３に記載の方法。
【請求項２１】
上記ＬＣＤパネルは、さらに、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列される複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１,２,…,Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項１３に記載の方法。
【請求項２２】
上記画素行列の偶数の画素行における各画素、または上記画素行列の奇数の画素行における各画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項２１に記載の方法。
【請求項２３】
液晶ディスプレイ（ＬＣＤ）パネルであって、
(a)複数の画素｛Ｐｎ,ｍ｝（ｎ＝１，２，…，Ｎ、ｍ＝１,２,…,Ｍ、そして、Ｎ、Ｍはそれぞれゼロより大きい整数である）を有し、上記複数の画素｛Ｐｎ,ｍ｝は、マトリクス状で空間的に配置され、各画素Ｐｎ,ｍは、少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含み、各第１サブ画素と各上記第２サブ画素は、いずれもサブ画素電極と、上記サブ画素電極に電気的に結合されるスイッチング素子とを含み、
(b)複数の走査線｛Ｇｎ｝を有し、上記複数の走査線Ｐｎ,ｍは、行方向に沿って空間的に配置され、各一対の隣接する上記走査線ＧｎとＧｎ＋１は上記画素行列｛Ｐｎ,ｍ｝の画素行Ｐｎ,｛ｍ｝を定義し、それぞれ上記画素行｛Ｐｎ,ｍ｝の各画素における上記第１サブ画素と上記第２サブ画素の上記スイッチング素子に結合されており、
(c)複数のデータ線｛Ｄｍ｝を有し、上記複数のデータ線｛Ｄｍ｝は、上記行方向と垂直する列方向に沿って空間的に配置されるとともに、上記走査線｛Ｇｎ｝と垂直であり、
各一対の隣接する上記データ線ＤｍとＤｍ＋１は、上記画素行列｛Ｐｎ,ｍ｝の画素列Ｐｎ,｛ｍ｝を定義し、各データ線Ｄｍは、上記データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素における上記第１サブ画素または上記第２サブ画素の上記スイッチング素子と、上記二つの隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列の各偶数の画素における上記第２サブ画素または上記第１サブ画素の上記スイッチング素子に電気的に接続されていることを特徴とするパネル。
【請求項２４】
さらに、少なくとも一つの共通電極を含むことを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項２５】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐn,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される液晶（ＬＣ）キャパシタを含むことを特徴とする請求項２４に記載のＬＣＤパネル。
【請求項２６】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項２５に記載のＬＣＤパネル。
【請求項２７】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）の各スイッチング素子は、ゲートとソースとドレインとを有する電界効果薄膜トランジスタであることを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項２８】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのドレインは、対応のサブ画素の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍに電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極に電気的に結合され、且つ、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合される、
ことを特徴とする請求項２７に記載のＬＣＤパネル。
【請求項２９】
(a)ゲートドライバを有し、このゲートドライバは、上記複数の走査線｛Ｇｎ｝に印加される複数の走査信号を発生し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記スイッチング素子を導通し、
(b)データドライバを有し、このデータドライバは、上記複数のデータ線｛Ｄｍ｝に印加される複数のデータ信号を発生し、そのうち任意二つの隣接するものは逆の極性を有することを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項３０】
操作の際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素電極を有することを特徴とする請求項２９に記載のＬＣＤパネル。
【請求項３１】
さらに、上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列される複数のタッチセンシング信号線｛Ｌｋ｝（ｋ＝１，２，…，Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項２３に記載のＬＣＤパネル。
【請求項３２】
上記画素行列の上記偶数の画素行における各上記画素、または上記画素行列の上記奇数の画素行における各上記画素は、さらに、光検出器（ＰＳ）とトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを含むことを特徴とする請求項３１に記載のＬＣＤパネル。
【請求項３３】
液晶ディスプレイ（ＬＣＤ）を駆動する方法であって、
(a)ＬＣＤパネルを提供するステップを含み、このＬＣＤパネルは、
(i)複数の画素｛Ｐｎ,ｍ｝（ｎ＝１，２，…，Ｎ、ｎ＝１，２，…，Ｍ、そして、Ｎ、Ｍはそれぞれゼロより大きい整数である）を有し、上記複数の画素｛Ｐｎ,ｍ｝は、マトリクス状で空間的に配置され、各上記画素Ｐｎ,ｍは少なくとも第１サブ画素Ｐｎ,ｍ（１）および第２サブ画素Ｐｎ,ｍ（２）を含み、各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、サブ画素電極と、上記サブ画素電極に電気的に結合されるスイッチング素子とを含み、
(ii)複数の走査線｛Ｇｎ｝を有し、上記複数の走査線｛Ｇｎ｝は、行方向に沿って空間的に配置され、各一対の隣接する走査線ＧｎとＧｎ＋１は上記画素行列｛Ｐｎ,ｍ｝の画素行Ｐｎ,｛ｍ｝を定義し、それぞれ上記画素行Ｐｎ,｛ｍ｝における各上記画素の上記第１サブ画素と各上記第２サブ画素の上記スイッチング素子に電気的に結合され、
(iii)複数のデータ線｛Ｄｍ｝を有し、上記複数のデータ線｛Ｄｍ｝は、上記行方向と垂直する列方向に沿って空間的に配置されるとともに、上記走査線｛Ｇｎ｝に垂直し、各一対の隣接する上記データ線ＤｍとＤｍ＋１は、上記画素行列｛Ｐｎ,ｍ｝の画素列Ｐ｛ｎ｝,ｍを定義し、各上記データ線Ｄｍは、上記データ線Ｄｍに関連して隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの一方の列の各奇数の画素における上記第１サブ画素または上記第２サブ画素の上記スイッチング素子と、上記二本の隣接する画素列Ｐ｛ｎ｝,ｍ−１とＰ｛ｎ｝,ｍの他方の列の各偶数の画素における上記第２サブ画素または上記第１サブ画素の上記スイッチング素子とに電気的に接続され、
(b)印加ステップを含み、この印加ステップにおいて、複数の走査信号と複数のデータ信号を複数の走査線｛Ｇｎ｝と複数のデータ線｛Ｄｍ｝に印加し、上記複数の走査信号は、所定のタイミングで上記複数の走査線｛Ｇｎ｝に接続された上記スイッチング素子を導通し、且つ、上記複数のデータ信号における任意二つの隣接するものは逆の極性を有することを特徴とする方法。
【請求項３４】
操作の際、上記画素｛Ｐｎ,ｍ｝はドット反転の画素極性を有することを特徴とする請求項３３に記載の方法。
【請求項３５】
上記ＬＣＤパネルは、さらに、少なくとも共通電極を含むことを特徴とする請求項３３に記載の方法。
【請求項３６】
上記画素行列｛Ｐｎ,ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される液晶（ＬＣ）キャパシタを含むことを特徴とする請求項３５に記載の方法。
【請求項３７】
上記画素行列｛Ｐｎ,ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）は、さらに、上記サブ画素電極と上記共通電極との間に並列して電気的に結合される蓄積キャパシタを含むことを特徴とする請求項３６に記載の方法。
【請求項３８】
上記画素行列｛Ｐｎ, ｍ｝における上記画素Ｐｎ,ｍの各上記第１サブ画素Ｐｎ,ｍ（１）と各上記第２サブ画素Ｐｎ,ｍ（２）の各上記スイッチング素子は、ゲート、ソースおよびドレインを有する電界効果薄膜トランジスタであることを特徴とする請求項３３に記載の方法。
【請求項３９】
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける各第１サブ画素Ｐｎ,ｍ（１）と各第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのドレインは、対応のサブ画素の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第１サブ画素Ｐｎ,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記データ線Ｄｍとに電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ,ｍにおける上記第２サブ画素Ｐｎ,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎと上記第１サブ画素Ｐｎ,ｍ（１）の上記サブ画素電極に電気的に結合され、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第１サブ画素Ｐｎ＋１,ｍ（１）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋１と上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記サブ画素電極に電気的に結合され、且つ、
上記画素行列｛Ｐｎ,ｍ｝の上記画素Ｐｎ＋１,ｍにおける上記第２サブ画素Ｐｎ＋１,ｍ（２）の上記トランジスタのゲートとソースは、それぞれ上記走査線Ｇｎ＋２と上記データ線Ｄｍ＋１に電気的に結合されることを特徴とする請求項３８に記載の方法。
【請求項４０】
上記液晶ディスプレイは、さらに、複数の上記走査線Ｇｎ或いは上記データ線Ｄｍと平行且つ隣接するように配列されるタッチセンシング信号線｛Ｌｋ｝（ｋ＝１，２，…，Ｋ、Ｋはゼロより大きい整数である）を含むことを特徴とする請求項３３に記載の方法。
【請求項４１】
上記画素行列の上記偶数の画素行における各上記画素、または上記画素行列の上記奇数の画素行における各上記画素は、さらに、光検出器（ＰＳ）およびトランジスタを含み、上記トランジスタは、上記画素を定義する二本の走査線のうちの一方に電気的に接続されるゲートと、上記光検出器に電気的に接続されるソースと、対応のタッチセンシング信号線に電気的に接続されるドレインとを有することを特徴とする請求項４０に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−６１１３５（Ｐ２０１０−６１１３５Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００９−１９３２７１（Ｐ２００９−１９３２７１）
【出願日】平成２１年８月２４日（２００９．８．２４）
【出願人】（５０１３５８０７９）友達光電股▲ふん▼有限公司 (220)
【氏名又は名称原語表記】ＡＵ Ｏｐｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】Ｎｏ．１，Ｌｔ−Ｈｓｉｎ Ｒｄ，ＩＩ，Ｓｃｉｅｎｃｅ−Ｂａｓｅｄ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２１年８月２４日（２００９．８．２４）
【出願人】（５０１３５８０７９）友達光電股▲ふん▼有限公司 (220)
【氏名又は名称原語表記】ＡＵ Ｏｐｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】Ｎｏ．１，Ｌｔ−Ｈｓｉｎ Ｒｄ，ＩＩ，Ｓｃｉｅｎｃｅ−Ｂａｓｅｄ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
[ Back to top ]