【課題】本発明は、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。
【解決手段】本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える。 （もっと読む）

【課題】耐圧劣化を防止するとともに低コストで製造可能な構造を備える半導体装置を提供する。
【解決手段】半導体基板と、基板上に形成される炭化珪素からなる第１導電型の半導体層と、半導体層の表面に形成される活性領域と、活性領域を取り囲むように、半導体層の表面に形成される第２導電型の第１の半導体領域と、半導体層の表面に第１の半導体領域の外側に接し、第１の半導体領域を取り囲んで設けられ、第１の半導体領域と同一の不純物濃度および同一の深さを有する第２導電型の不純物領域がメッシュ形状に形成される第２の半導体領域と、活性領域上に設けられる第１の電極と、半導体基板の裏面に設けられる第２の電極を備えることを特徴とする半導体装置である。 （もっと読む）

【課題】超音波振動を利用したワイヤボンディングの際にオーミック電極が破壊されない炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る炭化珪素半導体装置は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成されたp型不純物領域３と、p型不純物領域上に形成されたp型オーミック電極４と、p型オーミック電極４を覆うようにｎ型炭化珪素層２上に形成されたショットキー電極５と、を備え、p型オーミック電極４はp型不純物領域３の表面に設けられた凹部３ａ内に形成されており、p型オーミック電極の上面はｎ型炭化珪素層の表面２ａよりも低い位置にある、ことを特徴とする。 （もっと読む）

【課題】トランジスタのチャネル部が形成される領域にＵ字状の縦長溝を形成し、見かけ上のチャネル長に対してチャネル長を長くする方法は、溝を掘るためにフォトリソグラフィ工程を余分に行う必要があり、コストや歩留まりの観点で問題があった。
【解決手段】ゲート電極または絶縁表面を有する構造物を利用し、三次元形状のチャネル領域を形成することにより、チャネル長が、上面から見たチャネル長に対して３倍以上、好ましくは５倍以上、さらに好ましくは１０倍以上の長さとする。 （もっと読む）

【課題】炭化珪素基板に形成された回路素子層上に、厚さが７μｍ以上で、かつ面内均一性に優れたポジ−ネガ反転型レジストが形成可能な厚膜金属電極の形成方法、及び厚膜レジストの形成方法を提供する。
【解決手段】ＨＭＤＳ処理された回路素子層の上面に、第１の粘性値を有した第１のポジ−ネガ反転型レジストを形成し、次いで、第１のポジ−ネガ反転型レジスト上に、第１及び第２のポジ−ネガ反転型レジスト（厚膜レジスト）の合計の厚さが７μｍ以上となるように、第１の粘性値よりも大きい第２の粘性値を有した第２のポジ−ネガ反転型レジストを形成する。 （もっと読む）

【課題】電界効果トランジスタとその製造方法において、電界効果トランジスタの耐圧を高めつつそのオン抵抗を低減すること。
【解決手段】基板１と、基板１の上に形成され、複数の第１の半導体層３と複数の層間絶縁層４とが交互に積層された積層体１０と、積層体１０の側面１０ａに形成されると共に、該側面１０ａにおいて複数の第１の半導体層３の各々に接続された第２の半導体層１２と、第２の半導体層１２の上に形成されたゲート絶縁層１７と、ゲート絶縁層１７の上に形成され、ゲート絶縁層１７を介して側面１０ａに対向するゲート電極１９と、第２の半導体層１２に電気的に接続されたソース電極１４と、複数の第１の半導体層３の各々に電気的に接続されたドレイン電極１５とを有する電界効果トランジスタによる。 （もっと読む）

【課題】高耐圧な半導体素子を提供することを目的とする。
【解決手段】 実施形態の半導体装置は、第一と第二の主面を有する炭化珪素基板と、炭化珪素基板の第一の主面に設けられた第一導電型の第一の炭化珪素層と、第一の炭化珪素層の表面に形成された第二導電型の第一の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第一導電型の第二の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第二導電型の第三の炭化珪素領域と、第一の炭化珪素層、第一の炭化珪素領域および第三の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された炭化珪素からなる第一の電極と、第一の電極上に形成された第二の電極と、第一と第二の電極を被覆する層間絶縁膜と、第二の炭化珪素領域と第三の炭化珪素領域と電気的に接続される第三の電極と、炭化珪素基板の第二の主面に形成された第４の電極と、を具備することを特徴とする。 （もっと読む）

【課題】ＳＪ−ＭＯＳＦＥＴと、このＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有しソフトスイッチング方式の回路技術に適する複合半導体装置にすること。
【解決手段】超接合構造を有するＭＯＳ型半導体装置３１と、該ＭＯＳ型半導体装置３１とは逆並列に接続されるワイドバンドギャップダイオード３２とを有する複合半導体装置において、前記ＭＯＳ型半導体装置３１の定格電流における前記ワイドバンドギャップショットキーバリアダイオード３２の順方向電圧降下より前記ＭＯＳ型半導体装置３１の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部１０が前記ＭＯＳ型半導体装置３１に直列接続されている複合半導体装置とする。 （もっと読む）

【課題】従来の高耐圧半導体装置の場合よりも耐圧の低下を抑制することが可能な高耐圧半導体装置を提供する。
【解決手段】炭化珪素からなるｎ型の半導体層１１０と、バリアメタル層１２８と、第２電極層１３０と、ｐ型のリサーフ層１１６と、ｐ^＋型のエッジターミネーション層１２０と、リサーフ層１１６の内部における、エッジターミネーション層１２０の周囲を離間して囲む位置に形成されたｐ^＋型の第１ガードリング層１２２と、半導体層１１０の表面における、リサーフ層１１６の周囲を離間して囲む位置に形成されたｐ型の第２ガードリング層１１８とを備え、バリアメタル層１２８におけるフィールドプレート領域１２８ａがリサーフ層１１６の外側まで延在している高耐圧半導体装置１００。 （もっと読む）

【課題】薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。
【解決手段】薄膜トランジスタは、第１方向に形成された少なくとも１本のゲートラインを含むゲート１１と、ゲート上に形成されたゲート絶縁層１２と、ゲート絶縁層１２上に形成された少なくとも１つのソース１３及びドレイン１４と、を含み、ソース１３及びドレイン１４のうち少なくともいずれか一つは、延長部分１３ｂ、１４ｂを含み、延長部分１３ｂ、１４ｂは、少なくとも１本のゲートラインと平行するように、第１方向に形成される。ゲート１１は、ライン状に均一厚を有し、その側面と上面との間に曲面を含み、１本または２本以上のゲートラインを含む形態となる。 （もっと読む）

【課題】ｐ型ＳｉＣ領域と金属との低抵抗コンタクトの実現を可能とする半導体装置を提供する。
【解決手段】実施形態の半導体装置は、導電性材料を用いた電極２４０と、導電型がｐ型の炭化珪素（ＳｉＣ）半導体部２２０と、を備えており、かかるｐ型のＳｉＣ半導体部２２０は、前記第１の電極２４０に接続され、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）のうちの少なくとも１種類の元素が前記電極との界面部に面密度がピークになるように含有されたことを特徴とする。 （もっと読む）

【課題】少数キャリアが注入される電圧を低下させ、十分なサージ電流耐性を有するワイドバンドギャップ半導体を用いた半導体整流装置を提供する。
【解決手段】ワイドギャップ半導体の第１導電型の半導体基板と、半導体基板の上面に形成され、半導体基板より低不純物濃度のワイドギャップ半導体の第１導電型の半導体層と、半導体層表面に形成されるワイドギャップ半導体の第１導電型の第１の半導体領域と、第１の半導体領域の周囲に形成されるワイドギャップ半導体の第２導電型の第２の半導体領域と、第１の半導体領域に挟まれ、接合深さが第２の半導体領域の接合深さよりも深いワイドギャップ半導体の第２導電型の第３の半導体領域と、第１、第２および第３の半導体領域上に形成される第１の電極と、半導体基板の下面に形成される第２の電極と、を備えることを特徴とする半導体整流装置。 （もっと読む）

【課題】４５０〜６００℃程度の高温下に曝されてもヒロックが発生せず高温耐熱性に優れており、膜自体の電気抵抗（配線抵抗）も低く、アルカリ環境下の耐食性にも優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】Ｇｅを０．０１〜２．０原子％と、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｃｒ、Ｎｂ、Ｍｏ、Ｉｒ、Ｐｔ、Ｒｅ、およびＯｓよりなる群（Ｘ群）から選択される少なくとも一種の元素とを含み、４５０〜６００℃の加熱処理を行なったとき、下記（１）の要件を満足する表示装置もしくは半導体装置用Ａｌ合金膜である。
（１）Ａｌと、前記Ｘ群から選択される少なくとも一種の元素と、Ｇｅとを含む第１の析出物について、円相当直径５０ｎｍ以上の析出物が２００，０００個／ｍｍ²以上の密度で存在する。 （もっと読む）

【課題】小数キャリアが注入される電圧を低下させ、十分なサージ電流耐性を有するワイドバンドギャップ半導体を用いた半導体整流装置を提供する。
【解決手段】ワイドギャップ半導体の第１導電型の半導体基板と、半導体基板の上面に形成され、不純物濃度が１Ｅ＋１４ａｔｏｍｓ／ｃｍ^３以上５Ｅ＋１６ａｔｏｍｓ／ｃｍ^３以下、厚さが８μｍ以上のワイドギャップ半導体の第１導電型の半導体層と、半導体層表面に形成されるワイドギャップ半導体の第１導電型の第１の半導体領域と、第１の半導体領域に挟まれて形成され、幅が１５μｍ以上であるワイドギャップ半導体の第２導電型の第２の半導体領域と、第１および第２の半導体領域上に形成される第１の電極と、半導体基板の下面に形成される第２の電極と、を備えることを特徴とする半導体整流装置。 （もっと読む）

【課題】炭化珪素ジャンクションバリアショットキーダイオードの製造において、ハードマスクを使用せずに、ｐウェル上に選択的にｐ⁺領域を形成し、また金属電極とｐ⁺領域とコンタクト抵抗を低減する。
【解決手段】ｎ型のエピタキシャル層２の上部全体に高温イオン注入によってｐ⁺領域４ａを形成し、当該ｐ⁺領域４ａを選択的にエッチングしてｐ⁺領域４ａ下のｎ型領域を部分的に露出させることにより、そのｎ型領域の上面より上方へ突出したｐ⁺半導体凸部４を形成する。アノード電極は、上記のｎ型領域の露出した部分およびｐ⁺半導体凸部４を覆うように形成される。 （もっと読む）

【課題】
ドーパントが注入されたＳｉＣ基板がオーミックコンタクトの形成前に薄くされる場合には、オーミックコンタクトを形成するために堆積された金属は、基板上に堆積されたときにオーム特性を持たないことがある。
【解決手段】
炭化ケイ素半導体デバイスを形成する方法は、第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、前記第１の表面にキャリア基板を取り付けるステップとを含む。さらに、前記炭化ケイ素基板を、前記第１の厚さ未満の厚さまで薄くするステップ、前記第１の表面とは反対側の前記薄くされた炭化ケイ素基板の表面に金属層を形成するステップ、前記金属層を局所的にアニールするステップを含む。前記炭化ケイ素基板は、個片化された半導体デバイスを提供するために、個片化される。 （もっと読む）

【課題】本発明は、製造プロセスが煩雑でなく、かつ高い絶縁耐力を有する電力用半導体装置の提供を目的とする。
【解決手段】本発明に係る電力用半導体装置は、第１導電型のＳｉＣ基板１と、ＳｉＣ基板１上に形成され、その表面にリセス構造２ａが形成された第１導電型のドリフト層２と、リセス構造２ａの表面内に配設された第２導電型の終端部３と、終端部３の一端にかかるようにドリフト層２上に形成され、ドリフト層２とショットキー接続するショットキー電極４，５と、終端部３を被うようにドリフト層２上に形成された絶縁膜６と、絶縁膜６上に形成され、ショットキー電極５と電気的に接続された導電膜８とを備える。導電膜８の抵抗値は１０⁶（Ω／ｓｑ．）以上１０¹³（Ω／ｓｑ．）以下である。 （もっと読む）

【課題】ＳｉＣやＧａＮなどの半導体材料を主要な半導体基板として用いた場合に、大電流を低オン電圧で流すことができ、高信頼性の逆耐圧特性を備えるワイドバンドギャップ逆阻止ＭＯＳ型半導体装置を提供すること。
【解決手段】ＳｉＣのｎ^-型のドリフト層１の一方の主面側に、ｐ⁺型基板１００と、該ｐ⁺型基板１００を貫通して前記ｎ型のＳｉＣのｎ^-型のドリフト層１に達する複数の裏面トレンチ１０１と、該複数の裏面トレンチ１０１底部に前記ｎ型のＳｉＣのｎ^-型のドリフト層１とショットキー接合を形成するチタン電極１０２とを備え、該ショットキー接合領域に対向する他方の主面側領域に、ＭＯＳゲート構造を含む活性領域２００と、該活性領域２００の外周を取り巻く耐圧構造領域２０３と、該耐圧構造領域２０３を取り巻き前記他方の主面から前記ｐ⁺型基板１００に達するとともに内部に絶縁膜２１が充填されるトレンチ分離層２０とを備える構造とする。 （もっと読む）

【課題】従来の高耐圧半導体装置の場合よりも耐圧の低下を抑制することが可能な高耐圧半導体装置を提供する。
【解決手段】炭化珪素からなるｎ型の半導体層１１０と、バリアメタル層１２８と、第２電極層１３０と、ｐ型のリサーフ層１１６と、ｐ^＋型のエッジターミネーション層１２０と、リサーフ層１１６の内部における、エッジターミネーション層１２０の周囲を離間して囲む位置に形成されたｐ^＋型の第１ガードリング層１２２と、半導体層１１０の表面における、リサーフ層１１６の周囲を離間して囲む位置に形成されたｐ型の第２ガードリング層１１８とを備え、最内周の第１ガードリング層１２２とエッジターミネーション層１２０との間隔が３μｍ〜５μｍの範囲内にある高耐圧半導体装置１００。 （もっと読む）

【課題】従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン状態とオフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
【解決手段】酸化物半導体を有するトランジスタを用い、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。ソース電極とドレイン電極との距離を狭くしてもゲート電極用のトレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）