ワイドバンドギャップ逆阻止MOS型半導体装置
【課題】SiCやGaNなどの半導体材料を主要な半導体基板として用いた場合に、大電流を低オン電圧で流すことができ、高信頼性の逆耐圧特性を備えるワイドバンドギャップ逆阻止MOS型半導体装置を提供すること。
【解決手段】SiCのn-型のドリフト層1の一方の主面側に、p+型基板100と、該p+型基板100を貫通して前記n型のSiCのn-型のドリフト層1に達する複数の裏面トレンチ101と、該複数の裏面トレンチ101底部に前記n型のSiCのn-型のドリフト層1とショットキー接合を形成するチタン電極102とを備え、該ショットキー接合領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域200と、該活性領域200の外周を取り巻く耐圧構造領域203と、該耐圧構造領域203を取り巻き前記他方の主面から前記p+型基板100に達するとともに内部に絶縁膜21が充填されるトレンチ分離層20とを備える構造とする。
【解決手段】SiCのn-型のドリフト層1の一方の主面側に、p+型基板100と、該p+型基板100を貫通して前記n型のSiCのn-型のドリフト層1に達する複数の裏面トレンチ101と、該複数の裏面トレンチ101底部に前記n型のSiCのn-型のドリフト層1とショットキー接合を形成するチタン電極102とを備え、該ショットキー接合領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域200と、該活性領域200の外周を取り巻く耐圧構造領域203と、該耐圧構造領域203を取り巻き前記他方の主面から前記p+型基板100に達するとともに内部に絶縁膜21が充填されるトレンチ分離層20とを備える構造とする。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、大電流、高電圧を制御するワイドバンドギャップMOS型半導体装置であって、ドレイン・ソース間に逆方向電圧が印加されても、所定の耐圧を維持可能なワイドバンドギャップ逆阻止MOS型半導体装置に関する。
【背景技術】
【0002】
最近、半導体電力変換装置において、AC(交流)/AC変換、AC/DC(直流)変換、DC/AC変換など、直接リンク形変換回路等のマトリクスコンバータ用途への双方向スイッチング素子の使用が、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から着目されている。通常のインバーター/コンバーターがいったん交流から直流の中間電圧をつくってから、さらに交流に変換するのに対して、マトリックスコンバーターは、直接交流から交流を作るために、その電力変換効率が高く、さらに直流を使わないことから中間に入るコンデンサーを必要としない特長を有する。インバーター/コンバーターではこのコンデンサーに電界コンデンサーを使用しており、その寿命が装置の寿命を決めるなど、以前から課題となっている。
【0003】
マトリックスコンバーターにおいて使用されるパワーデバイスは、双方向に電流を流すことの可能な双方向スイッチング素子である。このようなパワーデバイスはトランジスタ単体では構成することはできないが、図16(a)の等価回路図に示すように2個のダイオード1002と2個のトランジスタ1001によって構成することが可能である。この構成において、ダイオード1002はトランジスタ1001に印加される逆方向電圧を阻止することができる極性方向に直列接続される。このようなトランジスタ1001としては、ゲートでオンオフと電流の制御ができるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)やMOSFET(Metal Oxide Semiconductor Feild Effect Transistor:金属/酸化膜/半導体電界効果トランジスタ)等が含まれる。トランジスタにダイオードが直列接続されている理由は、通常のIGBT、MOSFETなどは逆方向の耐圧信頼性を確保するようには設計されていないからである。従って、通常のIGBT、MOSFETなどで耐圧と言えば、順方向耐圧(以降、順耐圧と記すこともある)を言う。また、最近では、この逆方向の耐圧信頼性を改善するために、逆阻止IGBTと呼ばれる逆方向に電圧が印加された場合にも順耐圧と同様の耐圧信頼性を保証することが可能なパワーデバイスが開発されている。
【0004】
この逆阻止IGBTを用いた双方向スイッチング素子を図16(b)の等価回路図に示す。この双方向スイッチング素子は2個の逆阻止IGBT1003を逆並列接続することにより構成することができる。このため、前記図16(a)の構成の双方向スイッチング素子と比較すると、素子数が少なくなり、電力損失も小さくなって、かつコンパクトになる。従って、コンパクトなサイズのマトリックスコンバーターを低コストで提供することが可能となるというメリットが生じる。
【0005】
このような逆阻止IGBTの半導体基板の端部を図17の模式的断面図に示す。基本的には主電流を流す領域(活性領域40)の構成は従来のIGBTと同じである。エミッタ電極10aはpベース領域2およびnエミッタ領域5aの表面に接触することにより電気的に接続される。ゲート電極8は、nエミッタ領域5a表面とn-型ドリフト層1表面の間のpベース領域2の表面上にゲート絶縁膜7を介して形成されることにより、MOSゲート構造を構成する。
【0006】
コレクタ電極12aは、半導体基板の裏面側に形成されるコレクタ領域25面に被覆形成され電気的に接続されている。半導体基板の側面では、裏面側のコレクタ領域25と表面側のp型領域13とに接触し、基板の両主面を繋ぐように接続される分離領域24が設けられている。この分離領域24を設けることによって形成されるpn接合14面は、デバイスの活性領域40に形成されているMOSゲート構造を包むような形状の接合面となる。このpn接合14はこのデバイスの逆方向耐圧(以降、逆耐圧と記す場合がある)を負担する接合となる。このため、デバイスに逆方向の電圧が印加された(エミッタ端子E27に印加される電圧がコレクタ端子C26に印加される電圧よりも高い)場合、破線で示される空乏層16は逆方向電圧の上昇とともに主としてn-型ドリフト層1側に広がる。その際、破線で示される空乏層16先端の端部が半導体基板表面と交差するところは絶縁保護膜18により保護される。この絶縁保護膜18により保護される半導体基板表面の領域は耐圧構造部30となる。この部分に、FLR17(Field Limiting Ring)などの耐圧構造を作ると、半導体基板表面近傍で高くなり易い電界強度を緩和し、コレクタ接合における電界強度より小さくすることによって半導体デバイスの逆耐圧の信頼性が高くなる(特許文献1)。
【0007】
炭化珪素(以降SiCと略記することがある)や窒化ガリウム(以降GaNと略記することがある)は、バンドギャップがシリコンの約3倍、破壊電界強度が約10倍という優れた特性を持っていることから、シリコン(以降Siと略記することがある)半導体に比べて、同じ耐圧では、より低オン電圧で高速スイッチングが可能なパワーデバイスとすることができる。すなわち、SiCやGaNを基板材料に適用したパワーデバイスは、同じ耐圧のSiパワーデバイスと比較してn-型ドリフト層1(図17)の厚さを約1/10にすることが可能となる。このため、例えば縦型パワーデバイスで、耐圧1200V級とするためには、n-型ドリフト層1の厚さは15μm程度、600V級では10μm以下程度となる。しかし、SiCやGaNは、バンドギャップが広いため、IGBTの構成とした場合、pn接合のビルトイン電位がSiより大きいので、600V級や1200V級程度のデバイスでは低オン電圧のメッリトが出難い。そのため、この耐圧クラスのSiCやGaNデバイスとしては、オン時に主電流がpn接合を経由しないMOSFETやJ−FET(Junction−Feild Effect Transistor)から製作が始められている。
【0008】
しかしながら、MOSFETやJ−FETでは、逆方向に電圧が印加された場合に電圧を維持する接合がないため、逆耐圧特性を備えない。したがって、SiCやGaNデバイスを逆阻止デバイスとして適用するために、ドレイン電極とn-型ドリフト層との間の接合をショットキー接合とすることが考えられる。この場合、半導体基板の厚さは、前述のように耐圧600V〜1200VのSiCデバイスに必要とされるn-型ドリフト層の厚さ10μm〜15μm程度となる。この結果、半導体基板の厚さが薄くなりすぎて、ウェハプロセスが極めて困難になるという問題が生じる。
【0009】
この問題を解決するために、厚く低抵抗のSi基板上にAlN層などのバッファ層を介してGaN層を形成し、その表面にMOSゲート構造などを形成した後に、反対面のSi基板層の裏面側からGaN層に到達する深いトレンチを形成し、ショットキー接合を形成する金属電極を埋設する構成が開示されている(特許文献2)。このように、Si基板層の裏面にGaN層に到達する深いトレンチを形成し金属電極で埋設する理由は、絶縁体であるバッファ層であるAlN層に孔を開ける必要があるからである。このような、半導体基板上に、バッファ層を介して高不純物濃度と低不純物濃度の窒化ガリウム層を順次エピタキシャル成長させ、基板裏面から高不純物濃度の窒化ガリウム層に達するトレンチを形成し、トレンチ内に導電体を埋め込む構造のデバイスは既に公開されている(特許文献3)。しかし、この特許文献3に記載されている窒化ガリウムMOSFETは、逆耐圧を有するMOSFETではない。また、コレクタ層を突き抜けn-型ドリフト層に達するトレンチを基板裏面から形成し、トレンチ内で導電体を埋めて、この導電体とn-型ドリフト層とがショットキー接触するという、Siを用いたIGBTが公開されている。しかしながら、この文献には、MISFETについては記載されていない(特許文献4)。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−319676号公報
【特許文献2】特開2010−258327号公報
【特許文献3】特開2009−54659号公報(図7)
【特許文献4】米国特許第7132321号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
第1に、従来、逆阻止能力を有する単体のスイッチング素子としてSiを使用した逆阻止IGBTが知られている。耐圧が600V,1200V級のシリコン半導体ではシリコン基板の厚さは、通常、それぞれ約100μm,200μmである。そのため、耐圧が高くなると、オン電圧−スイッチング損失などとの間のトレードオフ特性が悪化し、例えばマトリックスコンバーターなどに適用した場合に効率が低下する、あるいは、素子サイズが大きくなり、実用性が損なわれるなどの問題が生じ易い。第2に、Siの逆阻止IGBTにおいては、逆耐圧を実現するために、n-型ドリフト層を表面から裏面まで到達する深さ、例えば前述の100μm、200μmという深いp+型層を拡散形成する必要がある。このような深い拡散には高温と100時間を超える拡散時間が必要なため、n-型ドリフト層内に欠陥が形成されやすく、また素子作成のリードタイムが長くなり効率が悪い。第3に、SiCやGaNの半導体は、Si半導体と比較してバンドギャップが広いことに起因して、順方向に電流を流す際に大きなビルトイン電位を発生する。その結果、耐圧600V,1200V級のパワーデバイスとした場合は、オン電圧が高くなり実用的ではない。第4に、600V,1200V級のSiCやGaNのMOSFETやJ−FETに逆阻止能力を持たせる場合、10μm以下、15μmと薄いn-型ドリフト層(半導体基板の厚さ)に直接ショットキー接合を形成する必要があり、ウェハプロセスにおける取り扱いの困難がある。第5に、前記特許文献2に記載の構成のように、Si基板層の裏面からGaN層に到達する深いトレンチをほり、ショットキー接合となる金属電極を埋設するのでは、GaN層中に欠陥が多く、十分な耐圧を得ることが困難である、などの問題がある。
【0012】
本発明の目的は、SiCやGaNなどのワイドバンドギャップ半導体材料を主要な半導体基板として用いた場合に、パワーデバイスとして十分な大電流を低オン電圧で流すことができ、高信頼性の逆阻止電圧能力(逆耐圧)を備えるワイドバンドギャップ逆阻止MOS型半導体装置を提供することにある。
【課題を解決するための手段】
【0013】
本発明は、前記発明の目的を達成するために、第1導電型のワイドバンドギャップ半導体層の一方の主面側に、第2導電型の半導体基板と、該第2導電型の半導体基板を貫通して前記第1導電型のワイドバンドギャップ半導体層に達する複数のトレンチと、該複数のトレンチ底部に前記第1導電型のワイドバンドギャップ半導体層と接触してショットキー接合を形成する金属膜とを備え、該ショットキー接合が形成されている領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域と、該活性領域の外周を取り巻く耐圧構造領域と、該耐圧構造領域を取り巻き前記他方の主面から前記第2導電型の半導体基板に達するとともに内部に絶縁膜が充填されるトレンチ分離層とを備えるワイドバンドギャップ逆阻止MOS型半導体装置とする。
【0014】
前記第1導電型のワイドバンドギャップ半導体層の他方の主面に形成されるMOSゲート構造を含む活性領域の表面から表面と45度以上の角度をなして投影される範囲の前記第1導電型のワイドバンドギャップ半導体層の領域に、該第1導電型のワイドバンドギャップ半導体層の一方の主面側から前記トレンチが配設されているワイドバンドギャップ逆阻止MOS型半導体装置とすることが好ましい。前記第1導電型のワイドバンドギャップ半導体層が炭化珪素半導体層であり、第2導電型の半導体基板が第2導電型炭化珪素半導体基板であることが好ましい。また、第2導電型の炭化珪素半導体基板の不純物濃度が第1導電型の炭化珪素半導体層の不純物濃度より低いことがより好ましい。
【0015】
前記第1導電型のワイドバンドギャップ半導体層が窒化ガリウム半導体層であり、前記第2導電型の半導体基板が第2導電型のシリコン半導体基板であるワイドバンドギャップ逆阻止MOS型半導体装置とすることもできる。前記窒化ガリウム半導体層と前記第2導電型のシリコン半導体基板の間に窒化アルミニウム層をバッファ層として挟まれている構成が好ましい。本発明にかかるMOS型半導体装置はMOSFETまたはMISFETであることが望ましい。
【発明の効果】
【0016】
本発明によれば、SiCやGaNなどのワイドバンドギャップ半導体材料を主要な半導体基板として用いた場合に、パワーデバイスとして十分な大電流を低オン電圧で流すことができ、高信頼性の逆阻止電圧能力を備えるワイドバンドギャップ逆阻止MOS型半導体装置を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の第1の実施形態のSiC逆阻止MOSFETの活性領域の要部断面図である。
【図2】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その1)。
【図3】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その2)。
【図4】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その3)。
【図5】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その4)。
【図6】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その5)。
【図7】本発明の第1の実施形態のSiC逆阻止MOSFETの耐圧構造部近傍の概略断面図である。
【図8】前記図7のSiC逆阻止MOSFETの全体をn-型SiC層中で主面に平行に切断した断面図である。
【図9】本発明の第1の実施形態のSiC逆阻止MOSFETの順逆耐圧特性図である。
【図10】本発明の第1の実施形態のSiC逆阻止MOSFETならびにシリコン逆阻止IGBTのオン時のI−V特性の比較図である。
【図11】従来のシリコン逆阻止IGBTの活性領域の要部断面図である。
【図12】従来のシリコン逆阻止IGBTの耐圧構造部近傍の概略断面図である。
【図13】本発明の第2の実施形態のSiC逆阻止MOSFETの活性領域の要部断面図である。
【図14】本発明の第3の実施形態にかかるSiC逆阻止MOSFETの活性領域の要部断面図である。
【図15】本発明の第4の実施形態にかかるSiC逆阻止MOSFETの活性領域の要部断面図である。
【図16】一般的な双方向スイッチング素子の等価回路図である。
【図17】従来のシリコン逆阻止IGBTの耐圧構造部近傍の概略断面図である。
【発明を実施するための形態】
【0018】
以下、本発明のワイドバンドギャップ逆阻止MOS型半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例1】
【0019】
以下、本発明の実施の形態について、図1〜図6を参照して詳細に説明する。図1は、本発明にかかる第1の実施の形態の逆阻止炭化珪素(SiC)MOSFETの要部断面図である。図1に示すように、第1の実施の形態のSiC逆阻止MOSFETはp型SiC基板100と、その一方の主面に接して積層される前記基板100より低濃度のn型SiC層1とを備えている。このn型SiC層1の表面層には後述するMOSゲート構造が形成され、このMOSゲート構造上には層間絶縁膜(BPSG9)を介してn+型ソース領域5、p+型ベース領域2、p+型ボディ領域6表面に接続されるソース電極10で被覆される。さらに、このp型SiC基板100は、他方の主面から前記低濃度n型SiC層1に達する深さのトレンチ101を有する。このトレンチ101の内面には導電膜として金属膜102が形成され、さらに、高不純物濃度のアモルファスシリコン層103が内部に充填されている。第1の実施の形態では金属膜102はn型SiC層1とショットキー接合を形成するショットキー電極として機能する。このショットキー電極としてはチタン(Ti)を用い、その後ニッケルと金(Ni−Au)をメッキした。前記高不純物濃度のアモルファスシリコン層103の代わりにSiCと線膨張係数の近い金属や半田でトレンチ内を充填してもよい。
【0020】
次に、本発明のSiC逆阻止MOSFETの製造方法を説明する。図2から図6は、それぞれ本発明の第1の実施の形態のSiC逆阻止MOSFETの製造工程の要部断面図である。まず、基板として75mm径、300μm厚で、p型で主面が(0001)Si面である4H−SiC基板100を準備し、この上に、周知の技術であるCVD(化学的気相成長法)によってn-型SiC層1をエピタキシャル成長によって形成する(図2)。不純物濃度は1.8×1016cm-3とした。シリコン材料としてはシラン(SiH4)ガス、炭素材料としてはプロパン(C3H8)ガスを用いた。また、n型化するために、ドーパント材料としてアルシン(AsH3)およびスチビン(SbH3)ガスを用いた。そのn-型SiC層1の表面にフォトリソグラフィを用いて所定のパターンを形成し、Alイオンを600℃で1×1015cm-2程度照射し、パターンを除去した後に、1700℃で2分程度RTA(ラピッドサーマルアニール)を行うことで活性化させ、選択的なp+型SiC領域2を形成する(図3)。
【0021】
次にCVD(化学的気相成長法)によってドーパントガスとしてトリメチルインジウム(In(CH3)3)を用いて5×1015cm-3の不純物濃度となるようにp型SiC層3をエピタキシャル成長によって全面に堆積する。次に、p型SiC層3の主面にフォトリソグラフィ工程、高温イオン注入工程、RTA工程を用いて、n型J−FET領域4、n+型ソース領域5、p+型コンタクト領域6を所定の領域に形成する(図3)。これらn型J−FET領域4、n+型ソース領域5、p+型コンタクト領域6の不純物濃度は、それぞれ順に約2×1016cm-3,約3×1020cm-3,約1×1019cm-3とする。n型J−FET領域4およびp+型コンタクト領域6のイオン注入は、加速エネルギーを40keVから460keVまで変化させることで深い領域までイオン種が到達されるように行う。1700℃2分のRTAの後に、図4に示すように、SiCを酸化雰囲気で熱処理することでゲート絶縁膜7を70nmの厚さで形成する。その上にCVD法によって高不純物濃度ポリシリコンを0.5μmの厚さで形成する。フォトリソグラフィ工程およびエッチング工程によって所定のパターン形状にエッチングしてゲート電極8とすることにより前記MOSゲート構造とする。その後、CVD法によって厚さ1.0μmのBPSG(Boro Phospho Silicate Glass)膜9を層間絶縁膜として形成し、フォトリソグラフィ工程およびエッチング工程によって所要のパターン形状とする。なお、この第1の実施の形態ではゲート絶縁膜7としてシリコン酸化膜を用いたが、たとえば窒化シリコン膜等、シリコン酸化膜以外の絶縁膜を用いても何ら問題もない。また、ソース電極10としてニッケル(Ni)とチタン(Ti)の積層膜をn+型ソース領域5とp+型コンタクト領域6の表面にオーミック接触するように形成する(図4)。
【0022】
次に、厚さ300μmのp型SiC基板100を裏面からバックグラインドして50μmに減厚する。SiC基板の厚さは300μmであるので、この第1の実施の形態では、その後の裏面からのトレンチエッチング工程の所要時間を短縮するためにバックグラインドをするが、元の基板厚さが前記300μmより十分に薄い場合、例えば、50μmに近い厚さの場合にはバックグラインド工程を省略してもよい。
【0023】
次に、バックグラインドした面にアルミニウム膜を1.5μm程度の厚さに堆積し、フォトリソグラフィ工程およびエッチング工程によって、10μmおきに5μm幅の図示しないアルミニウムマスクをストライプ状に形成する。このアルミニウムマスクをエッチングマスクとして用いて裏面からトレンチエッチングし、p型SiC基板100の裏面にトレンチパターンを形成する。この時、図5に示すように、トレンチエッチングの深さを、n-型SiC層1に達する深さとすることにより、トレンチ101の先端(底部)にn-型SiC層1が現れるようにする。
【0024】
その後、アルミニウムマスク(図示しない)を除去し、図6に示すように、p型SiC基板100の裏面からTi膜102および高不純物濃度アモルファスシリコン103をこの順に蒸着し、トレンチ101内にTi膜102を介して高不純物濃度アモルファスシリコン103を埋め込む。さらに、ドレイン電極12としてNi膜、Au膜を蒸着によって形成する。トレンチ101内面に形成された前記Ti膜102とn-型SiC層1とがショットキー接合を形成する。このショットキー接合がドレイン電極12とソース電極10との間にドレイン電極側が負の電位になるような電圧が印加された場合に、逆電圧を負担する。
【0025】
このように、この第1の実施の形態にかかるSiC逆阻止MOSFETではp型SiC基板100の裏面にn-型SiC層1に達する深さのトレンチ101を形成し、トレンチ101の先端(底部)で、n-型SiC層1とショットキー接合を形成するTi膜を備えているので、複数のトレンチ101間のショットキー接合の無い間隔が広くなっても、有効な逆耐圧を得ることができるメリットを有する。
【0026】
図7に、本発明の第1の実施形態のSiC逆阻止MOSFETの耐圧構造部203および活性領域200の一部を含むチップ端部側の概略断面図を示す。図8は、前記図7のSiC逆阻止MOSFETのチップ全体をp型SiC基板100中A−A線で切断した断面図である。図7に示すように、p+型ベース領域2の開口部19と、最も外周側に形成されたトレンチ101とを結ぶ点線15と表面とのなす角度が45度以上となるようにすることで、外周側のMOSゲート構造に電流が集中しないようにすることが可能となる。前記図8は最も外周側に形成されたトレンチ101とp+型ベース領域2の開口部19とを結ぶ点線15と表面とのなす角度が45度の場合のA−A線断面図である。しかし、前記点線15と、表面とのなす角度を点線15aのように90度以上(例えば135度)として、図7に示す最外周トレンチ101の内側の領域202が、主電流の流れる活性領域200より小さくなるようにしてもかまわない(図示せず)。活性領域200の外周を取り巻くように耐圧構造部203が形成される。この耐圧構造部203はp型接合終端伸張領域22a、22bからなるJTE(Junction Termination Extension)と耐圧構造部の基板表面を保護する絶縁保護膜9aを備えている。この耐圧構造部203のさらに外周に接する部分に、n-型SiC層1の主面(他方の主面)からp+型SiC基板100に到達する深さのトレンチ分離層20を形成し、このトレンチを囲うようにp型層26をトレンチ内の側壁及び底面への斜めイオン注入および熱処理によって形成し、このトレンチ分離層20の内部を絶縁膜21で充填する。さらに、トレンチ分離層20に接するようにJTE(Junction Termination Extension:p型接合終端伸張領域22b)22を形成して接合をチップの内側方向に伸張させる。このようなトレンチ分離層20と電界緩和構造を形成することで、空乏層を延び易くして逆耐圧を向上させるとともに、チップに切断するためのダイシング時に発生する結晶欠陥に空乏層が直接接触しなくなる。その結果、高信頼性の逆耐圧を保持することができる。なお、SiC−p+型ベース領域2の外周に接しチップの外側方向に接合を伸張させるJTE22であるp型接合終端伸張領域22aは順耐圧を向上させるための電界緩和構造である。前記トレンチ分離層20に関して、さらに詳細説明すると、ウェハをチップ状態に切断するために、素子端部201でダイシングして切断する際に、素子端部201の切断面近傍にはダイシングによるクラック等のダメージによって結晶欠陥が多数発生する。その結晶欠陥に空乏層がかかるともれ電流が発生し、十分な逆耐圧が得られない。そこで、前述のように切断面の内側にトレンチ分離層20を設けることにより、ダイシングの際に発生するクラックをトレンチ分離層20の内側へ進行しないようにストップさせることができる。従って、トレンチ分離層20の内側に延びる空乏層を結晶欠陥領域に及ばないようにすることができ、もれ電流を極めて少なく逆耐圧特性を得ることができるのである。このような構造にすることで本発明の第1の実施の形態にかかる縦型のSiC逆阻止MOSFETが完成する。
【0027】
図9、図10は前述の第1の実施の形態にかかるSiC逆阻止MOSFETの順逆耐圧特性ならびにオン時の電流電圧特性(I−V特性)を示した図である。本発明の第1の実施形態の順方向耐圧は約750V、逆方向耐圧(図示せず)は約800Vであり、600V耐圧素子として十分な阻止特性を示していることが分かる。今回の測定に用いた素子のチップサイズは5mm×5mm、定格電流を50A(活性領域面積=0.2cm2、定格電流密度=250A/cm2)とした。また、比較のために、通常の定格電圧600Vで定格電流50A(定格電流密度200A/cm2)のシリコン逆阻止IGBTのオン時の電流電圧特性も図10に示す。
【0028】
図11、図12はそれぞれ、比較のために用いたシリコン逆阻止IGBTの活性領域700およびその外周を取り巻く耐圧構造領域701の要部断面図である。図11に示すように、活性領域700は、n-型ドリフト層300の主面に形成されるp型ベース領域301と、このp型ベース領域301の表面層に形成されるn型エミッタ領域303を備える。p型ベース領域301は活性領域700内に島状またはストライプ状の平面パターンで複数設けられる。複数のp型ベース領域301内のn型エミッタ領域303の表面とn-型ドリフト層300の表面の間のp型ベース領域301の表面上には、ゲート絶縁膜304を介してポリシリコンなどからなるゲート電極305が形成されるMOSゲート構造がそれぞれ形成される。このゲート絶縁膜とゲート電極は、隣り合うp型ベース領域301に対しては共通のMOSゲート構造となる。n型エミッタ領域303とp+型ボディ領域302の表面には共通に導電接触するエミッタ電極310が形成される。n-型ドリフト層300の他方の主面にはコレクタ領域308とコレクタ電極312が形成される。
【0029】
このシリコン逆阻止IGBTの活性領域700の外周を取り巻いて、図12に示すように耐圧構造部701が形成される。この耐圧構造部701は活性領域700の外周に複数の環状に形成されたFLR(Field Limited Ring)320などの電界緩和機構を有する。FLR320の表面には絶縁保護膜307が形成される。この耐圧構造部701の外側の素子終端部702には、表面から裏面側のコレクタ領域308に達する深さに形成されたp+型接合分離領域321が形成されている。n-型ドリフト層300の厚さは、耐圧600V級のシリコン逆阻止IGBTの場合、約100μmである。本発明の第1の実施の形態のSiC逆阻止MOSFETの125℃におけるターンオフ特性は、Eoff=1.9mJ、シリコン逆阻止IGBTはEoff=2.0mJであった。SiC逆阻止MOSFETのオン電圧は1.62Vと、シリコン逆阻止IGBTの2.20Vと比較して十分に低い値が得られており、低損失化が実現できることを確認した。さらに、前述のように低オン電圧化されていることから、基板の裏面にトレンチを設け、このトレンチの底部でショットキー接合を形成しかつドレイン電極とする構造であっても、有効な縦型のスイッチングデバイスとして十分に機能していることが分かる。
【0030】
図13は、本発明の第2の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図1に示したSiC逆阻止MOSFETのSiC−p+型基板100をn+型基板400とその主面にSiC−p+型エピタキシャル層401を積んだものに代えたものである。図14は、本発明の第3の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図1に示したSiC逆阻止MOSFETのSiC−p+型基板100をSi−p+基板500に代えたものである。図15は、本発明の第4の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図13に示したSiC逆阻止MOSFETのSiC−n+型基板400およびこのn+型SiC基板400の主面に形成されたSiC−p+型エピタキシャル層をSi−n+基板600およびSi−p+型エピタキシャル層601に代えたものである。このように、SiCをエピタキシャル成長可能な基板材料であって、n-型ドリフト層1に接する層がp+型半導体層であれば、基板層およびp+型層はどのようなものであってもかまわない。また、半導体層としてSiCの代わりにGaNを適用しても同様の効果が得られる。
【符号の説明】
【0031】
1、 SiC−n-型ドリフト層
2、 SiC−p+型ベース領域
3、 SiC−p型エピタキシャル領域
4、 SiC−n型J−FET領域
5、 SiC−n+型ソース領域
6、 SiC−p+型ボディ領域
7、304 ゲート絶縁膜
8、 ゲート電極
9、 BPSG(ボロフォスフォシリケートガラス)
9a 絶縁保護膜
10、 ソース電極
12、 ドレイン電極
12a、 コレクタ電極
13、 p型領域
15、15a 点線
14、 コレクタ接合
16、 空乏層
17、 FLR
18、307 絶縁保護膜
19 p+型ベース領域の開口部
20、 トレンチ分離層
21、 絶縁膜
22、 JTE
22a、 SiC−p-型接合終端伸張領域
22b、 SiC−p-型接合終端伸張領域
23、 チャネルストッパ
24、 接合分離領域
25、 コレクタ領域
26、 p型層
30、 耐圧構造部
40 活性領域
100、 SiC−p+型基板
101、 裏面トレンチ
102、 チタン電極
103、 ニッケル電極
200、 活性領域
201、 素子端部
202、 トレンチ分離領域
203、 耐圧構造部
300、 Si−n-型ドリフト層
301、 Si−p型ベース領域
302、 Si−p+型ボディ領域
303、 Si−n+型エミッタ領域
305、 ポリシリコン
306、 BPSG
308、 Si−p型コレクタ領域
310、 エミッタ電極
311、 ゲート電極
312、 コレクタ電極
320、 Si−p+型FLR
321、 Si−p+型接合分離領域
400、 SiC−n+型基板
401、 SiC−p型エピタキシャル領域
500、 Si−p+型基板
600、 Si−n+型基板
601、 Si−p型エピタキシャル領域
700、 活性領域
701、 耐圧構造部
702、 素子終端部
1001、 トランジスタ、IGBT
1002、 ダイオード
1003、 逆阻止IGBT
【技術分野】
【0001】
この発明は、大電流、高電圧を制御するワイドバンドギャップMOS型半導体装置であって、ドレイン・ソース間に逆方向電圧が印加されても、所定の耐圧を維持可能なワイドバンドギャップ逆阻止MOS型半導体装置に関する。
【背景技術】
【0002】
最近、半導体電力変換装置において、AC(交流)/AC変換、AC/DC(直流)変換、DC/AC変換など、直接リンク形変換回路等のマトリクスコンバータ用途への双方向スイッチング素子の使用が、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から着目されている。通常のインバーター/コンバーターがいったん交流から直流の中間電圧をつくってから、さらに交流に変換するのに対して、マトリックスコンバーターは、直接交流から交流を作るために、その電力変換効率が高く、さらに直流を使わないことから中間に入るコンデンサーを必要としない特長を有する。インバーター/コンバーターではこのコンデンサーに電界コンデンサーを使用しており、その寿命が装置の寿命を決めるなど、以前から課題となっている。
【0003】
マトリックスコンバーターにおいて使用されるパワーデバイスは、双方向に電流を流すことの可能な双方向スイッチング素子である。このようなパワーデバイスはトランジスタ単体では構成することはできないが、図16(a)の等価回路図に示すように2個のダイオード1002と2個のトランジスタ1001によって構成することが可能である。この構成において、ダイオード1002はトランジスタ1001に印加される逆方向電圧を阻止することができる極性方向に直列接続される。このようなトランジスタ1001としては、ゲートでオンオフと電流の制御ができるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)やMOSFET(Metal Oxide Semiconductor Feild Effect Transistor:金属/酸化膜/半導体電界効果トランジスタ)等が含まれる。トランジスタにダイオードが直列接続されている理由は、通常のIGBT、MOSFETなどは逆方向の耐圧信頼性を確保するようには設計されていないからである。従って、通常のIGBT、MOSFETなどで耐圧と言えば、順方向耐圧(以降、順耐圧と記すこともある)を言う。また、最近では、この逆方向の耐圧信頼性を改善するために、逆阻止IGBTと呼ばれる逆方向に電圧が印加された場合にも順耐圧と同様の耐圧信頼性を保証することが可能なパワーデバイスが開発されている。
【0004】
この逆阻止IGBTを用いた双方向スイッチング素子を図16(b)の等価回路図に示す。この双方向スイッチング素子は2個の逆阻止IGBT1003を逆並列接続することにより構成することができる。このため、前記図16(a)の構成の双方向スイッチング素子と比較すると、素子数が少なくなり、電力損失も小さくなって、かつコンパクトになる。従って、コンパクトなサイズのマトリックスコンバーターを低コストで提供することが可能となるというメリットが生じる。
【0005】
このような逆阻止IGBTの半導体基板の端部を図17の模式的断面図に示す。基本的には主電流を流す領域(活性領域40)の構成は従来のIGBTと同じである。エミッタ電極10aはpベース領域2およびnエミッタ領域5aの表面に接触することにより電気的に接続される。ゲート電極8は、nエミッタ領域5a表面とn-型ドリフト層1表面の間のpベース領域2の表面上にゲート絶縁膜7を介して形成されることにより、MOSゲート構造を構成する。
【0006】
コレクタ電極12aは、半導体基板の裏面側に形成されるコレクタ領域25面に被覆形成され電気的に接続されている。半導体基板の側面では、裏面側のコレクタ領域25と表面側のp型領域13とに接触し、基板の両主面を繋ぐように接続される分離領域24が設けられている。この分離領域24を設けることによって形成されるpn接合14面は、デバイスの活性領域40に形成されているMOSゲート構造を包むような形状の接合面となる。このpn接合14はこのデバイスの逆方向耐圧(以降、逆耐圧と記す場合がある)を負担する接合となる。このため、デバイスに逆方向の電圧が印加された(エミッタ端子E27に印加される電圧がコレクタ端子C26に印加される電圧よりも高い)場合、破線で示される空乏層16は逆方向電圧の上昇とともに主としてn-型ドリフト層1側に広がる。その際、破線で示される空乏層16先端の端部が半導体基板表面と交差するところは絶縁保護膜18により保護される。この絶縁保護膜18により保護される半導体基板表面の領域は耐圧構造部30となる。この部分に、FLR17(Field Limiting Ring)などの耐圧構造を作ると、半導体基板表面近傍で高くなり易い電界強度を緩和し、コレクタ接合における電界強度より小さくすることによって半導体デバイスの逆耐圧の信頼性が高くなる(特許文献1)。
【0007】
炭化珪素(以降SiCと略記することがある)や窒化ガリウム(以降GaNと略記することがある)は、バンドギャップがシリコンの約3倍、破壊電界強度が約10倍という優れた特性を持っていることから、シリコン(以降Siと略記することがある)半導体に比べて、同じ耐圧では、より低オン電圧で高速スイッチングが可能なパワーデバイスとすることができる。すなわち、SiCやGaNを基板材料に適用したパワーデバイスは、同じ耐圧のSiパワーデバイスと比較してn-型ドリフト層1(図17)の厚さを約1/10にすることが可能となる。このため、例えば縦型パワーデバイスで、耐圧1200V級とするためには、n-型ドリフト層1の厚さは15μm程度、600V級では10μm以下程度となる。しかし、SiCやGaNは、バンドギャップが広いため、IGBTの構成とした場合、pn接合のビルトイン電位がSiより大きいので、600V級や1200V級程度のデバイスでは低オン電圧のメッリトが出難い。そのため、この耐圧クラスのSiCやGaNデバイスとしては、オン時に主電流がpn接合を経由しないMOSFETやJ−FET(Junction−Feild Effect Transistor)から製作が始められている。
【0008】
しかしながら、MOSFETやJ−FETでは、逆方向に電圧が印加された場合に電圧を維持する接合がないため、逆耐圧特性を備えない。したがって、SiCやGaNデバイスを逆阻止デバイスとして適用するために、ドレイン電極とn-型ドリフト層との間の接合をショットキー接合とすることが考えられる。この場合、半導体基板の厚さは、前述のように耐圧600V〜1200VのSiCデバイスに必要とされるn-型ドリフト層の厚さ10μm〜15μm程度となる。この結果、半導体基板の厚さが薄くなりすぎて、ウェハプロセスが極めて困難になるという問題が生じる。
【0009】
この問題を解決するために、厚く低抵抗のSi基板上にAlN層などのバッファ層を介してGaN層を形成し、その表面にMOSゲート構造などを形成した後に、反対面のSi基板層の裏面側からGaN層に到達する深いトレンチを形成し、ショットキー接合を形成する金属電極を埋設する構成が開示されている(特許文献2)。このように、Si基板層の裏面にGaN層に到達する深いトレンチを形成し金属電極で埋設する理由は、絶縁体であるバッファ層であるAlN層に孔を開ける必要があるからである。このような、半導体基板上に、バッファ層を介して高不純物濃度と低不純物濃度の窒化ガリウム層を順次エピタキシャル成長させ、基板裏面から高不純物濃度の窒化ガリウム層に達するトレンチを形成し、トレンチ内に導電体を埋め込む構造のデバイスは既に公開されている(特許文献3)。しかし、この特許文献3に記載されている窒化ガリウムMOSFETは、逆耐圧を有するMOSFETではない。また、コレクタ層を突き抜けn-型ドリフト層に達するトレンチを基板裏面から形成し、トレンチ内で導電体を埋めて、この導電体とn-型ドリフト層とがショットキー接触するという、Siを用いたIGBTが公開されている。しかしながら、この文献には、MISFETについては記載されていない(特許文献4)。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−319676号公報
【特許文献2】特開2010−258327号公報
【特許文献3】特開2009−54659号公報(図7)
【特許文献4】米国特許第7132321号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
第1に、従来、逆阻止能力を有する単体のスイッチング素子としてSiを使用した逆阻止IGBTが知られている。耐圧が600V,1200V級のシリコン半導体ではシリコン基板の厚さは、通常、それぞれ約100μm,200μmである。そのため、耐圧が高くなると、オン電圧−スイッチング損失などとの間のトレードオフ特性が悪化し、例えばマトリックスコンバーターなどに適用した場合に効率が低下する、あるいは、素子サイズが大きくなり、実用性が損なわれるなどの問題が生じ易い。第2に、Siの逆阻止IGBTにおいては、逆耐圧を実現するために、n-型ドリフト層を表面から裏面まで到達する深さ、例えば前述の100μm、200μmという深いp+型層を拡散形成する必要がある。このような深い拡散には高温と100時間を超える拡散時間が必要なため、n-型ドリフト層内に欠陥が形成されやすく、また素子作成のリードタイムが長くなり効率が悪い。第3に、SiCやGaNの半導体は、Si半導体と比較してバンドギャップが広いことに起因して、順方向に電流を流す際に大きなビルトイン電位を発生する。その結果、耐圧600V,1200V級のパワーデバイスとした場合は、オン電圧が高くなり実用的ではない。第4に、600V,1200V級のSiCやGaNのMOSFETやJ−FETに逆阻止能力を持たせる場合、10μm以下、15μmと薄いn-型ドリフト層(半導体基板の厚さ)に直接ショットキー接合を形成する必要があり、ウェハプロセスにおける取り扱いの困難がある。第5に、前記特許文献2に記載の構成のように、Si基板層の裏面からGaN層に到達する深いトレンチをほり、ショットキー接合となる金属電極を埋設するのでは、GaN層中に欠陥が多く、十分な耐圧を得ることが困難である、などの問題がある。
【0012】
本発明の目的は、SiCやGaNなどのワイドバンドギャップ半導体材料を主要な半導体基板として用いた場合に、パワーデバイスとして十分な大電流を低オン電圧で流すことができ、高信頼性の逆阻止電圧能力(逆耐圧)を備えるワイドバンドギャップ逆阻止MOS型半導体装置を提供することにある。
【課題を解決するための手段】
【0013】
本発明は、前記発明の目的を達成するために、第1導電型のワイドバンドギャップ半導体層の一方の主面側に、第2導電型の半導体基板と、該第2導電型の半導体基板を貫通して前記第1導電型のワイドバンドギャップ半導体層に達する複数のトレンチと、該複数のトレンチ底部に前記第1導電型のワイドバンドギャップ半導体層と接触してショットキー接合を形成する金属膜とを備え、該ショットキー接合が形成されている領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域と、該活性領域の外周を取り巻く耐圧構造領域と、該耐圧構造領域を取り巻き前記他方の主面から前記第2導電型の半導体基板に達するとともに内部に絶縁膜が充填されるトレンチ分離層とを備えるワイドバンドギャップ逆阻止MOS型半導体装置とする。
【0014】
前記第1導電型のワイドバンドギャップ半導体層の他方の主面に形成されるMOSゲート構造を含む活性領域の表面から表面と45度以上の角度をなして投影される範囲の前記第1導電型のワイドバンドギャップ半導体層の領域に、該第1導電型のワイドバンドギャップ半導体層の一方の主面側から前記トレンチが配設されているワイドバンドギャップ逆阻止MOS型半導体装置とすることが好ましい。前記第1導電型のワイドバンドギャップ半導体層が炭化珪素半導体層であり、第2導電型の半導体基板が第2導電型炭化珪素半導体基板であることが好ましい。また、第2導電型の炭化珪素半導体基板の不純物濃度が第1導電型の炭化珪素半導体層の不純物濃度より低いことがより好ましい。
【0015】
前記第1導電型のワイドバンドギャップ半導体層が窒化ガリウム半導体層であり、前記第2導電型の半導体基板が第2導電型のシリコン半導体基板であるワイドバンドギャップ逆阻止MOS型半導体装置とすることもできる。前記窒化ガリウム半導体層と前記第2導電型のシリコン半導体基板の間に窒化アルミニウム層をバッファ層として挟まれている構成が好ましい。本発明にかかるMOS型半導体装置はMOSFETまたはMISFETであることが望ましい。
【発明の効果】
【0016】
本発明によれば、SiCやGaNなどのワイドバンドギャップ半導体材料を主要な半導体基板として用いた場合に、パワーデバイスとして十分な大電流を低オン電圧で流すことができ、高信頼性の逆阻止電圧能力を備えるワイドバンドギャップ逆阻止MOS型半導体装置を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の第1の実施形態のSiC逆阻止MOSFETの活性領域の要部断面図である。
【図2】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その1)。
【図3】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その2)。
【図4】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その3)。
【図5】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その4)。
【図6】本発明の第1の実施形態のSiC逆阻止MOSFETの製造工程を示す要部断面図である(その5)。
【図7】本発明の第1の実施形態のSiC逆阻止MOSFETの耐圧構造部近傍の概略断面図である。
【図8】前記図7のSiC逆阻止MOSFETの全体をn-型SiC層中で主面に平行に切断した断面図である。
【図9】本発明の第1の実施形態のSiC逆阻止MOSFETの順逆耐圧特性図である。
【図10】本発明の第1の実施形態のSiC逆阻止MOSFETならびにシリコン逆阻止IGBTのオン時のI−V特性の比較図である。
【図11】従来のシリコン逆阻止IGBTの活性領域の要部断面図である。
【図12】従来のシリコン逆阻止IGBTの耐圧構造部近傍の概略断面図である。
【図13】本発明の第2の実施形態のSiC逆阻止MOSFETの活性領域の要部断面図である。
【図14】本発明の第3の実施形態にかかるSiC逆阻止MOSFETの活性領域の要部断面図である。
【図15】本発明の第4の実施形態にかかるSiC逆阻止MOSFETの活性領域の要部断面図である。
【図16】一般的な双方向スイッチング素子の等価回路図である。
【図17】従来のシリコン逆阻止IGBTの耐圧構造部近傍の概略断面図である。
【発明を実施するための形態】
【0018】
以下、本発明のワイドバンドギャップ逆阻止MOS型半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例1】
【0019】
以下、本発明の実施の形態について、図1〜図6を参照して詳細に説明する。図1は、本発明にかかる第1の実施の形態の逆阻止炭化珪素(SiC)MOSFETの要部断面図である。図1に示すように、第1の実施の形態のSiC逆阻止MOSFETはp型SiC基板100と、その一方の主面に接して積層される前記基板100より低濃度のn型SiC層1とを備えている。このn型SiC層1の表面層には後述するMOSゲート構造が形成され、このMOSゲート構造上には層間絶縁膜(BPSG9)を介してn+型ソース領域5、p+型ベース領域2、p+型ボディ領域6表面に接続されるソース電極10で被覆される。さらに、このp型SiC基板100は、他方の主面から前記低濃度n型SiC層1に達する深さのトレンチ101を有する。このトレンチ101の内面には導電膜として金属膜102が形成され、さらに、高不純物濃度のアモルファスシリコン層103が内部に充填されている。第1の実施の形態では金属膜102はn型SiC層1とショットキー接合を形成するショットキー電極として機能する。このショットキー電極としてはチタン(Ti)を用い、その後ニッケルと金(Ni−Au)をメッキした。前記高不純物濃度のアモルファスシリコン層103の代わりにSiCと線膨張係数の近い金属や半田でトレンチ内を充填してもよい。
【0020】
次に、本発明のSiC逆阻止MOSFETの製造方法を説明する。図2から図6は、それぞれ本発明の第1の実施の形態のSiC逆阻止MOSFETの製造工程の要部断面図である。まず、基板として75mm径、300μm厚で、p型で主面が(0001)Si面である4H−SiC基板100を準備し、この上に、周知の技術であるCVD(化学的気相成長法)によってn-型SiC層1をエピタキシャル成長によって形成する(図2)。不純物濃度は1.8×1016cm-3とした。シリコン材料としてはシラン(SiH4)ガス、炭素材料としてはプロパン(C3H8)ガスを用いた。また、n型化するために、ドーパント材料としてアルシン(AsH3)およびスチビン(SbH3)ガスを用いた。そのn-型SiC層1の表面にフォトリソグラフィを用いて所定のパターンを形成し、Alイオンを600℃で1×1015cm-2程度照射し、パターンを除去した後に、1700℃で2分程度RTA(ラピッドサーマルアニール)を行うことで活性化させ、選択的なp+型SiC領域2を形成する(図3)。
【0021】
次にCVD(化学的気相成長法)によってドーパントガスとしてトリメチルインジウム(In(CH3)3)を用いて5×1015cm-3の不純物濃度となるようにp型SiC層3をエピタキシャル成長によって全面に堆積する。次に、p型SiC層3の主面にフォトリソグラフィ工程、高温イオン注入工程、RTA工程を用いて、n型J−FET領域4、n+型ソース領域5、p+型コンタクト領域6を所定の領域に形成する(図3)。これらn型J−FET領域4、n+型ソース領域5、p+型コンタクト領域6の不純物濃度は、それぞれ順に約2×1016cm-3,約3×1020cm-3,約1×1019cm-3とする。n型J−FET領域4およびp+型コンタクト領域6のイオン注入は、加速エネルギーを40keVから460keVまで変化させることで深い領域までイオン種が到達されるように行う。1700℃2分のRTAの後に、図4に示すように、SiCを酸化雰囲気で熱処理することでゲート絶縁膜7を70nmの厚さで形成する。その上にCVD法によって高不純物濃度ポリシリコンを0.5μmの厚さで形成する。フォトリソグラフィ工程およびエッチング工程によって所定のパターン形状にエッチングしてゲート電極8とすることにより前記MOSゲート構造とする。その後、CVD法によって厚さ1.0μmのBPSG(Boro Phospho Silicate Glass)膜9を層間絶縁膜として形成し、フォトリソグラフィ工程およびエッチング工程によって所要のパターン形状とする。なお、この第1の実施の形態ではゲート絶縁膜7としてシリコン酸化膜を用いたが、たとえば窒化シリコン膜等、シリコン酸化膜以外の絶縁膜を用いても何ら問題もない。また、ソース電極10としてニッケル(Ni)とチタン(Ti)の積層膜をn+型ソース領域5とp+型コンタクト領域6の表面にオーミック接触するように形成する(図4)。
【0022】
次に、厚さ300μmのp型SiC基板100を裏面からバックグラインドして50μmに減厚する。SiC基板の厚さは300μmであるので、この第1の実施の形態では、その後の裏面からのトレンチエッチング工程の所要時間を短縮するためにバックグラインドをするが、元の基板厚さが前記300μmより十分に薄い場合、例えば、50μmに近い厚さの場合にはバックグラインド工程を省略してもよい。
【0023】
次に、バックグラインドした面にアルミニウム膜を1.5μm程度の厚さに堆積し、フォトリソグラフィ工程およびエッチング工程によって、10μmおきに5μm幅の図示しないアルミニウムマスクをストライプ状に形成する。このアルミニウムマスクをエッチングマスクとして用いて裏面からトレンチエッチングし、p型SiC基板100の裏面にトレンチパターンを形成する。この時、図5に示すように、トレンチエッチングの深さを、n-型SiC層1に達する深さとすることにより、トレンチ101の先端(底部)にn-型SiC層1が現れるようにする。
【0024】
その後、アルミニウムマスク(図示しない)を除去し、図6に示すように、p型SiC基板100の裏面からTi膜102および高不純物濃度アモルファスシリコン103をこの順に蒸着し、トレンチ101内にTi膜102を介して高不純物濃度アモルファスシリコン103を埋め込む。さらに、ドレイン電極12としてNi膜、Au膜を蒸着によって形成する。トレンチ101内面に形成された前記Ti膜102とn-型SiC層1とがショットキー接合を形成する。このショットキー接合がドレイン電極12とソース電極10との間にドレイン電極側が負の電位になるような電圧が印加された場合に、逆電圧を負担する。
【0025】
このように、この第1の実施の形態にかかるSiC逆阻止MOSFETではp型SiC基板100の裏面にn-型SiC層1に達する深さのトレンチ101を形成し、トレンチ101の先端(底部)で、n-型SiC層1とショットキー接合を形成するTi膜を備えているので、複数のトレンチ101間のショットキー接合の無い間隔が広くなっても、有効な逆耐圧を得ることができるメリットを有する。
【0026】
図7に、本発明の第1の実施形態のSiC逆阻止MOSFETの耐圧構造部203および活性領域200の一部を含むチップ端部側の概略断面図を示す。図8は、前記図7のSiC逆阻止MOSFETのチップ全体をp型SiC基板100中A−A線で切断した断面図である。図7に示すように、p+型ベース領域2の開口部19と、最も外周側に形成されたトレンチ101とを結ぶ点線15と表面とのなす角度が45度以上となるようにすることで、外周側のMOSゲート構造に電流が集中しないようにすることが可能となる。前記図8は最も外周側に形成されたトレンチ101とp+型ベース領域2の開口部19とを結ぶ点線15と表面とのなす角度が45度の場合のA−A線断面図である。しかし、前記点線15と、表面とのなす角度を点線15aのように90度以上(例えば135度)として、図7に示す最外周トレンチ101の内側の領域202が、主電流の流れる活性領域200より小さくなるようにしてもかまわない(図示せず)。活性領域200の外周を取り巻くように耐圧構造部203が形成される。この耐圧構造部203はp型接合終端伸張領域22a、22bからなるJTE(Junction Termination Extension)と耐圧構造部の基板表面を保護する絶縁保護膜9aを備えている。この耐圧構造部203のさらに外周に接する部分に、n-型SiC層1の主面(他方の主面)からp+型SiC基板100に到達する深さのトレンチ分離層20を形成し、このトレンチを囲うようにp型層26をトレンチ内の側壁及び底面への斜めイオン注入および熱処理によって形成し、このトレンチ分離層20の内部を絶縁膜21で充填する。さらに、トレンチ分離層20に接するようにJTE(Junction Termination Extension:p型接合終端伸張領域22b)22を形成して接合をチップの内側方向に伸張させる。このようなトレンチ分離層20と電界緩和構造を形成することで、空乏層を延び易くして逆耐圧を向上させるとともに、チップに切断するためのダイシング時に発生する結晶欠陥に空乏層が直接接触しなくなる。その結果、高信頼性の逆耐圧を保持することができる。なお、SiC−p+型ベース領域2の外周に接しチップの外側方向に接合を伸張させるJTE22であるp型接合終端伸張領域22aは順耐圧を向上させるための電界緩和構造である。前記トレンチ分離層20に関して、さらに詳細説明すると、ウェハをチップ状態に切断するために、素子端部201でダイシングして切断する際に、素子端部201の切断面近傍にはダイシングによるクラック等のダメージによって結晶欠陥が多数発生する。その結晶欠陥に空乏層がかかるともれ電流が発生し、十分な逆耐圧が得られない。そこで、前述のように切断面の内側にトレンチ分離層20を設けることにより、ダイシングの際に発生するクラックをトレンチ分離層20の内側へ進行しないようにストップさせることができる。従って、トレンチ分離層20の内側に延びる空乏層を結晶欠陥領域に及ばないようにすることができ、もれ電流を極めて少なく逆耐圧特性を得ることができるのである。このような構造にすることで本発明の第1の実施の形態にかかる縦型のSiC逆阻止MOSFETが完成する。
【0027】
図9、図10は前述の第1の実施の形態にかかるSiC逆阻止MOSFETの順逆耐圧特性ならびにオン時の電流電圧特性(I−V特性)を示した図である。本発明の第1の実施形態の順方向耐圧は約750V、逆方向耐圧(図示せず)は約800Vであり、600V耐圧素子として十分な阻止特性を示していることが分かる。今回の測定に用いた素子のチップサイズは5mm×5mm、定格電流を50A(活性領域面積=0.2cm2、定格電流密度=250A/cm2)とした。また、比較のために、通常の定格電圧600Vで定格電流50A(定格電流密度200A/cm2)のシリコン逆阻止IGBTのオン時の電流電圧特性も図10に示す。
【0028】
図11、図12はそれぞれ、比較のために用いたシリコン逆阻止IGBTの活性領域700およびその外周を取り巻く耐圧構造領域701の要部断面図である。図11に示すように、活性領域700は、n-型ドリフト層300の主面に形成されるp型ベース領域301と、このp型ベース領域301の表面層に形成されるn型エミッタ領域303を備える。p型ベース領域301は活性領域700内に島状またはストライプ状の平面パターンで複数設けられる。複数のp型ベース領域301内のn型エミッタ領域303の表面とn-型ドリフト層300の表面の間のp型ベース領域301の表面上には、ゲート絶縁膜304を介してポリシリコンなどからなるゲート電極305が形成されるMOSゲート構造がそれぞれ形成される。このゲート絶縁膜とゲート電極は、隣り合うp型ベース領域301に対しては共通のMOSゲート構造となる。n型エミッタ領域303とp+型ボディ領域302の表面には共通に導電接触するエミッタ電極310が形成される。n-型ドリフト層300の他方の主面にはコレクタ領域308とコレクタ電極312が形成される。
【0029】
このシリコン逆阻止IGBTの活性領域700の外周を取り巻いて、図12に示すように耐圧構造部701が形成される。この耐圧構造部701は活性領域700の外周に複数の環状に形成されたFLR(Field Limited Ring)320などの電界緩和機構を有する。FLR320の表面には絶縁保護膜307が形成される。この耐圧構造部701の外側の素子終端部702には、表面から裏面側のコレクタ領域308に達する深さに形成されたp+型接合分離領域321が形成されている。n-型ドリフト層300の厚さは、耐圧600V級のシリコン逆阻止IGBTの場合、約100μmである。本発明の第1の実施の形態のSiC逆阻止MOSFETの125℃におけるターンオフ特性は、Eoff=1.9mJ、シリコン逆阻止IGBTはEoff=2.0mJであった。SiC逆阻止MOSFETのオン電圧は1.62Vと、シリコン逆阻止IGBTの2.20Vと比較して十分に低い値が得られており、低損失化が実現できることを確認した。さらに、前述のように低オン電圧化されていることから、基板の裏面にトレンチを設け、このトレンチの底部でショットキー接合を形成しかつドレイン電極とする構造であっても、有効な縦型のスイッチングデバイスとして十分に機能していることが分かる。
【0030】
図13は、本発明の第2の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図1に示したSiC逆阻止MOSFETのSiC−p+型基板100をn+型基板400とその主面にSiC−p+型エピタキシャル層401を積んだものに代えたものである。図14は、本発明の第3の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図1に示したSiC逆阻止MOSFETのSiC−p+型基板100をSi−p+基板500に代えたものである。図15は、本発明の第4の実施の形態のSiC逆阻止MOSFETの要部断面図である。このSiC逆阻止MOSFETは、前記図13に示したSiC逆阻止MOSFETのSiC−n+型基板400およびこのn+型SiC基板400の主面に形成されたSiC−p+型エピタキシャル層をSi−n+基板600およびSi−p+型エピタキシャル層601に代えたものである。このように、SiCをエピタキシャル成長可能な基板材料であって、n-型ドリフト層1に接する層がp+型半導体層であれば、基板層およびp+型層はどのようなものであってもかまわない。また、半導体層としてSiCの代わりにGaNを適用しても同様の効果が得られる。
【符号の説明】
【0031】
1、 SiC−n-型ドリフト層
2、 SiC−p+型ベース領域
3、 SiC−p型エピタキシャル領域
4、 SiC−n型J−FET領域
5、 SiC−n+型ソース領域
6、 SiC−p+型ボディ領域
7、304 ゲート絶縁膜
8、 ゲート電極
9、 BPSG(ボロフォスフォシリケートガラス)
9a 絶縁保護膜
10、 ソース電極
12、 ドレイン電極
12a、 コレクタ電極
13、 p型領域
15、15a 点線
14、 コレクタ接合
16、 空乏層
17、 FLR
18、307 絶縁保護膜
19 p+型ベース領域の開口部
20、 トレンチ分離層
21、 絶縁膜
22、 JTE
22a、 SiC−p-型接合終端伸張領域
22b、 SiC−p-型接合終端伸張領域
23、 チャネルストッパ
24、 接合分離領域
25、 コレクタ領域
26、 p型層
30、 耐圧構造部
40 活性領域
100、 SiC−p+型基板
101、 裏面トレンチ
102、 チタン電極
103、 ニッケル電極
200、 活性領域
201、 素子端部
202、 トレンチ分離領域
203、 耐圧構造部
300、 Si−n-型ドリフト層
301、 Si−p型ベース領域
302、 Si−p+型ボディ領域
303、 Si−n+型エミッタ領域
305、 ポリシリコン
306、 BPSG
308、 Si−p型コレクタ領域
310、 エミッタ電極
311、 ゲート電極
312、 コレクタ電極
320、 Si−p+型FLR
321、 Si−p+型接合分離領域
400、 SiC−n+型基板
401、 SiC−p型エピタキシャル領域
500、 Si−p+型基板
600、 Si−n+型基板
601、 Si−p型エピタキシャル領域
700、 活性領域
701、 耐圧構造部
702、 素子終端部
1001、 トランジスタ、IGBT
1002、 ダイオード
1003、 逆阻止IGBT
【特許請求の範囲】
【請求項1】
第1導電型のワイドバンドギャップ半導体層の一方の主面側に、第2導電型の半導体基板と、該第2導電型の半導体基板を貫通して前記第1導電型のワイドバンドギャップ半導体層に達する複数のトレンチと、該複数のトレンチ底部に前記第1導電型のワイドバンドギャップ半導体層と接触してショットキー接合を形成する金属膜とを備え、該ショットキー接合が形成されている領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域と、該活性領域の外周を取り巻く耐圧構造領域と、該耐圧構造領域を取り巻き前記他方の主面から前記第2導電型の半導体基板に達するとともに内部に絶縁膜が充填されるトレンチ分離層とを備えることを特徴とするワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項2】
前記第1導電型のワイドバンドギャップ半導体層の他方の主面に形成されるMOSゲート構造を含む活性領域の表面から表面と45度以上の角度をなして投影される範囲の前記第1導電型のワイドバンドギャップ半導体層の領域に、該第1導電型のワイドバンドギャップ半導体層の一方の主面側から前記トレンチが配設されていることを特徴とする請求項1記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項3】
前記第1導電型のワイドバンドギャップ半導体層が炭化珪素半導体層であり、第2導電型の半導体基板が第2導電型炭化珪素半導体基板であることを特徴とする請求項2記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項4】
第2導電型の炭化珪素半導体基板の不純物濃度が第1導電型の炭化珪素半導体層の不純物濃度より高いことを特徴とする請求項3記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項5】
前記第1導電型のワイドバンドギャップ半導体層が窒化ガリウム半導体層であり、前記第2導電型の半導体基板が第2導電型のシリコン半導体基板であることを特徴とする請求項2記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項6】
前記窒化ガリウム半導体層と前記第2導電型のシリコン半導体基板の間に窒化アルミニウム層をバッファ層として挟まれていることを特徴とする請求項5記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項7】
MOS型半導体装置がMOSFETまたはMISFETであることを特徴とする請求項1乃至6のいずれか一項に記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項1】
第1導電型のワイドバンドギャップ半導体層の一方の主面側に、第2導電型の半導体基板と、該第2導電型の半導体基板を貫通して前記第1導電型のワイドバンドギャップ半導体層に達する複数のトレンチと、該複数のトレンチ底部に前記第1導電型のワイドバンドギャップ半導体層と接触してショットキー接合を形成する金属膜とを備え、該ショットキー接合が形成されている領域に対向する他方の主面側領域に、MOSゲート構造を含む活性領域と、該活性領域の外周を取り巻く耐圧構造領域と、該耐圧構造領域を取り巻き前記他方の主面から前記第2導電型の半導体基板に達するとともに内部に絶縁膜が充填されるトレンチ分離層とを備えることを特徴とするワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項2】
前記第1導電型のワイドバンドギャップ半導体層の他方の主面に形成されるMOSゲート構造を含む活性領域の表面から表面と45度以上の角度をなして投影される範囲の前記第1導電型のワイドバンドギャップ半導体層の領域に、該第1導電型のワイドバンドギャップ半導体層の一方の主面側から前記トレンチが配設されていることを特徴とする請求項1記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項3】
前記第1導電型のワイドバンドギャップ半導体層が炭化珪素半導体層であり、第2導電型の半導体基板が第2導電型炭化珪素半導体基板であることを特徴とする請求項2記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項4】
第2導電型の炭化珪素半導体基板の不純物濃度が第1導電型の炭化珪素半導体層の不純物濃度より高いことを特徴とする請求項3記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項5】
前記第1導電型のワイドバンドギャップ半導体層が窒化ガリウム半導体層であり、前記第2導電型の半導体基板が第2導電型のシリコン半導体基板であることを特徴とする請求項2記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項6】
前記窒化ガリウム半導体層と前記第2導電型のシリコン半導体基板の間に窒化アルミニウム層をバッファ層として挟まれていることを特徴とする請求項5記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【請求項7】
MOS型半導体装置がMOSFETまたはMISFETであることを特徴とする請求項1乃至6のいずれか一項に記載のワイドバンドギャップ逆阻止MOS型半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−174831(P2012−174831A)
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願番号】特願2011−34298(P2011−34298)
【出願日】平成23年2月21日(2011.2.21)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願日】平成23年2月21日(2011.2.21)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
[ Back to top ]