半導体装置の製造方法
【課題】本発明は、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。
【解決手段】本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える。
【解決手段】本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、電力用半導体装置の耐圧特性の向上と素子の作製コスト低減を両立させるための製造方法に関する。
【背景技術】
【０００２】
インバーター等のパワーエレクトロニクス機器の、省エネのためには、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ − Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ等）の損失を低減する必要がある。
【０００３】
損失は、素子のいわゆるＯＮ抵抗により決定される。ＯＮ抵抗を低減するためにＳｉＣ等の新しい半導体材料を用いる開発が進められている。
【０００４】
一方で、大電力制御には素子の耐圧特性の向上が必要となる。
【０００５】
スイッチング素子の電極の端部においては、電界集中が生じ易く、当該電界集中を緩和するために、電極端部に接触する位置の半導体層中に、不純物層（以下、ＧＲ（Ｇｕａｒｄ Ｒｉｎｇ）層）が形成される。
【０００６】
さらに、ＧＲ層の端部に生じる電界集中を半導体層内部の方向へと広げて緩和するために、ＧＲ層の外側の半導体層表面内に、ＧＲ層に接触して又は離間して、別の不純物層（以下、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）層）が形成される。
【０００７】
特許文献１において、ＳｉＣ表面における欠陥準位を低減し、耐圧を確保するために特性のそろった炭化珪素ショットキーバリアダイオードの製造方法が開示されている。この特許文献１においては、ＧＲ層、ＪＴＥ層に溝を形成することにより、リーク電流を低減、耐圧を確保していた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００９／１１６４４４号
【特許文献２】特開平８−２５５９１９号公報
【特許文献３】特開平９−４５６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来技術では、ＪＴＥ層の不純物濃度はＧＲ層のそれより小さく設定する。ＪＴＥ層の不純物濃度をＧＲ層のそれより小さくすることにより、素子外周での電界強度を小さくすることができ、耐圧は向上する。なお、上記のＧＲ／ＪＴＥ構造の実現には、２種類の注入条件が必要となる。高耐圧の素子を実現するためにＳｉＣなどのワイドバンドギャップ半導体を用いる。
【００１０】
一方、プロセスにおいて基板の位置決めを行うために、アライメントマークを形成することが必要で、アライメントマークは基板の外周側に配置することが多い。アライメントマークは、各プロセスにおいて、基板の位置決めのため必要で、特にＳｉＣ材料の場合、アライメントマークが高温アニールに耐える構造である必要があるため掘り込み構造（溝）とする。
【００１１】
ここで、ＧＲ／ＪＴＥ構造は掘り込み構造（溝）とすると、アライメントマーク形成とＧＲ／ＪＴＥ構造の形成とを同一マスクで行うことが可能である。
【００１２】
なお、終端構造をＧＲ層のみの構造とし、アライメントマークを形成する工程とＧＲ層を形成する工程とを共通とすることで、１枚のマスクで終端構造を形成することもできる。
【００１３】
上記のような方法で製造した半導体装置について説明する。この半導体装置には、その終端構造においてＧＲ層のみが形成され、その掘り込まれた構造（リセス構造）に不純物が１種類の濃度で注入されている。リセス構造は、アライメントマーク形成工程時のエッチングによって作製されることになる。
【００１４】
ここで、ＳｉＣデバイスの場合には、注入された不純物はほとんど拡散することなく活性化される。したがって、リセス構造の極近傍に高濃度の不純物層が形成される。
【００１５】
１枚のマスクを用いて形成したＧＲ層の不純物濃度は、素子の耐圧特性を確実なものとするために比較的濃い濃度で形成されている。このため、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なく高電界が発生しやすい状況になる。
【００１６】
特にリセス底面のコーナー部には強い電界が発生し、ポリイミド膜の絶縁破壊強度を超えた場合、絶縁破壊を引き起こす原因となる。なお、リセス構造において、電界集中により絶縁破壊が発生することは、従来はほとんど知られていなかった。
【００１７】
一方、終端構造をポリイミドなどの絶縁膜で覆う場合、その絶縁膜表面に電荷が蓄積する場合がある。この電荷により、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。
【００１８】
特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の絶縁膜表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。
【００１９】
上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、絶縁膜と絶縁膜の上部に形成された他の絶縁膜（樹脂膜等）との界面における電荷を低減する必要がある。電荷を低減することで、電荷蓄積による絶縁耐圧の低下のみならず、ＧＲ層をリセス構造において形成したような場合でも、絶縁破壊を抑制することができる。
【００２０】
絶縁耐圧の低下を防止する先行例として、特許文献２がある。特許文献２では、半導体基板と絶縁膜との界面、又は、絶縁膜中に発生する電荷を、所定量の電荷にするものである。具体的には、半導体層と絶縁膜との界面等に存在する電荷を所定量にするために、荷電粒子を通過させるものであり、また、実施に際して真空装置が必要となるという問題もあった。
【００２１】
また、イオン照射することで、帯電をさせないようにする先行例として、特許文献３がある。特許文献３では、半導体基板の帯電量のバラツキを防止するために、半導体基板にイオン注入を行うものであり、また、イオンを加速するための、引き出し電極を用いたイオン注入装置を用いなければならないという問題もあった。
【００２２】
本発明は、上記のような問題を解決するためになされたものであり、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００２３】
本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える。
【発明の効果】
【００２４】
本発明にかかる半導体装置の製造方法によれば、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備えることにより、第１絶縁膜と第２絶縁膜との界面に蓄積する電荷が低減され、ガードリング層に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図２】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図３】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図４】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図５】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図６】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図７】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図８】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図９】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１０】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１１】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１２】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１３】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１４】本発明の前提技術にかかる、ショットキーダイオードの断面図である。
【発明を実施するための形態】
【００２６】
＜Ａ．実施の形態１＞
本発明の前提技術となる半導体装置の、ＧＲ層を形成した終端構造を図１４に示す。なお、基板の外周部に形成されているアライメントマークは、図１４では示していない。
【００２７】
図１４に示されるように、ｎ＋基板１の表層部にｎ型エピタキシャル層２が形成され、ｎ＋基板１の裏面には、金属層６が配置される。ｎ型エピタキシャル層２上に、リセス構造１００が形成され、リセス構造１００内にＧＲ層３が形成される。リセス構造１００の一部を覆って、ｎ型エピタキシャル層２上に金属層５が形成され、さらに金属層５上に表面電極７が形成される。表面電極７の一部と、ｎ型エピタキシャル層２とを覆って、第１絶縁膜８が形成される。
【００２８】
終端構造としては、ＧＲ層３のみが形成され、その掘り込まれた構造（リセス構造１００の）に不純物が１種類の濃度で注入されている。リセス構造１００は、図示しないアライメントマーク形成工程時のエッチングによって、アライメントマークと同時に作製されることになる。
【００２９】
終端構造をポリイミドなどの第１絶縁膜８で覆う場合、その外部に電荷が蓄積する。よって、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。
【００３０】
特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の第１絶縁膜８表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。
【００３１】
上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、第１絶縁膜８と第１絶縁膜８の上部に形成された他の第２絶縁膜（樹脂膜等）との界面における電荷を低減する必要がある。
【００３２】
以下の実施の形態は、上記のような問題を解決する半導体装置の製造方法を示すものである。
【００３３】
＜Ａ−１．製造方法＞
図１〜１３に、本発明の実施の形態１にかかる、半導体装置の製造工程を示す。
【００３４】
まず、図１に示すように、シリコン面４Ｈ−ＳｉＣからなるｎ＋基板１を用意する。次に、ｎ＋基板１の表面上に、不純物濃度が５×１０15ｃｍ-3程度の低濃度のｎ型エピタキシャル層２を形成する。
【００３５】
次に、ｎ型エピタキシャル層２の表面を犠牲酸化して、熱酸化膜１０（保護膜）を、ｎ＋基板１の反対側の面に形成する（図２）。この表面に形成された熱酸化膜１０が、プロセス保護膜として機能する。さらに、後述するように、金属層５形成直前に熱酸化膜１０を除去することにより、除去後のｎ型エピタキシャル層２表面が化学的にも再現性良く安定し、良好なショットキー接合の形成を可能にする。
【００３６】
次に、ＳｉＣ基板に、レジストを塗布、露光、現像しパターニングした後に、終端部およびアライメントマーク形成部にリセス構造１００（掘り込み構造）をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により形成する（図３）。ＳＦ6ガスを用いてＲＩＥドライエッチングを行うことにより、テーパを持つリセス構造１００が形成できる。リセス構造１００を形成することにより、半導体装置の絶縁耐圧が向上する。
【００３７】
次に、ｎ型エピタキシャル層２内に終端構造を形成する。ショットキー電極の端部には電界集中が生じやすいので、終端構造は、電界集中を緩和してｋＶ超級の耐圧を安定して確保すべく形成する。ＳｉＣ基板において、基板の表層部に形成された素子領域を囲むようにＧＲ層３を形成する。例えばこの終端構造は、Ａｌイオンを注入し、ｐ型のＧＲ層３を形成する（図４）。Ａｌイオンを注入する時は、図３と同じレジストマスクを使用する。Ａｌイオンの代わりにｐ型不純物であるＢイオンを注入しても良い。
【００３８】
つづいて、レジストマスクを除去し、Ａｌイオンを活性化させるためにアニール（熱処理）を行う。アニールは不活性ガスを流してアニール炉で加熱して行う。
【００３９】
次に、第１の金属層である金属層６をスパッタ法で形成する。第１の金属層の材料はＮｉなどであれば良く、リセスを形成していない側の基板の裏面側に形成する。成膜した後にアニール処理を行い、シリサイド化することにより、金属層６とＳｉＣ基板のコンタクト抵抗を小さくできる。次に、第２の金属層であるＴｉ膜をリセスの形成された基板に蒸着して金属層５を設け、レジストを塗布、露光、現像しレジストマスクを形成した後に、この金属層５をフッ酸などでウェットエッチングしパターニングする。熱処理を施して、ショットキー接合を所望の特性に形成する（図５）。ショットキー接合材料としてＴｉを用いることにより、所望の順方向特性が得られるとともに、後述するウェットエッチング等の加工プロセスが容易になる。なお、金属層５の材料としては、Ｔｉ以外のＭｏなどでも良い。
【００４０】
次に、金属層５上に表面電極７を形成するまでを説明する。例えばＡｌ等の金属層をスパッタにより成膜し、レジストを塗布、露光、現像して、レジスト開口部から熱燐酸等のウェットエッチングを行いレジストマスクを除去して（図６）、表面電極７を形成する。
【００４１】
次に、第１絶縁膜８、及び裏面電極９を形成するまでを説明する。
【００４２】
表面電極７を形成後に、ｎ型エピタキシャル層２及び表面電極７上にポリイミドなどの第１絶縁膜８（第１絶縁膜）を塗布する。レジストを塗布、露光、現像後にエッチングを実施した後、焼成する（図７）。第１絶縁膜８は、ＧＲ層３を覆って形成される。
【００４３】
次に、ｎ＋基板１の裏面に裏面電極９を形成する（図８）。
【００４４】
次に、第１絶縁膜８上に、第２絶縁膜である樹脂膜１１（例えばシリコン樹脂）を所定厚さで塗布する。ただしここでは、樹脂膜１１を形成する工程の途中で一旦中断し、厚さ数μｍ程度（例えば２〜５μｍ）の樹脂膜１１が塗布されているものとする。樹脂膜１１を塗布した時の摩擦帯電により、正の電荷が第１絶縁膜８と第２絶縁膜である樹脂膜１１の界面に帯電した状態を図９に示す。
【００４５】
樹脂膜１１の材料として、シリコン系の高分子材料（例えばシリコン樹脂）が用いられる。樹脂膜１１は、第１絶縁膜８とは異なる材質の膜を用いることができる。第１絶縁膜８は、ポリイミド等の有機系の高分子材料であるのに対して、樹脂膜１１はシリコン系の高分子材料であり、帯電列から樹脂膜１１は正に帯電されやすい。
【００４６】
第１絶縁膜８と樹脂膜１１との界面には正の電荷が帯電する場合、この正の電荷を除電するために、逆電荷であるマイナスイオン１２を大気中で照射することができる。ここで除電とは、電荷が完全に除去されることのみならず、帯電しているうちの一部が除去される場合も含む。
【００４７】
マイナスイオン１２は、イオン発生器を用いて、樹脂膜１１上に照射される。第１絶縁膜８と樹脂膜１１との界面にプラス電荷がなくなるようにイオン発生器の照射条件を設定する（図１０）。当該イオン発生器は、電荷量の制御も簡易であり、製造コストの増大を抑えることができる。
【００４８】
なお、第１絶縁膜８と樹脂膜１１との界面に蓄積する電荷が負の電荷である場合には、その逆電荷であるプラスイオンを照射する。本実施の形態１においては、マイナスイオン１２を照射する場合について述べる。
【００４９】
マイナスイオン１２のイオン発生器は、大気中において、針電極と接地面とにマイナスの高圧を印加し、コロナ放電を発生させて、マイナスイオン１２のみを発生させることができる機器である。なお、マイナスイオン１２の照射は、数分程度で終了する（図１１）。
【００５０】
樹脂膜１１は、ディスペンサなどで塗布した直後は粘性が小さく、樹脂膜１１上のマイナスイオン１２と、第１絶縁膜８と樹脂膜１１との界面のプラスイオンとは、第１絶縁膜８表面と樹脂膜１１表面とに付着した空気や空気中の水分により、沿面リークする。
【００５１】
樹脂膜１１に存在するボイド（気泡）を通じて樹脂膜１１内をリーク電流が流れる。第１絶縁膜８と樹脂膜１１界面のプラス電荷（イオン）と、樹脂膜１１上面のマイナス電荷（イオン）の電荷量が減少し、除電される。リーク電流が発生して除電がおこっている状態を図１２に示す。
【００５２】
なお、本発明においてはリーク電流を利用して除電を行うため、樹脂膜１１を照射イオンが通過する必要はなく、照射イオンのエネルギーを小さく抑えることができる。また、装置構成も、より簡易なものとすることができる。
【００５３】
マイナスイオン１２の照射量の設定は、樹脂膜１１の電荷を測定することによって行う必要があるが、樹脂膜１１上の電荷量を直接測定することは困難である。そこで、表面電位計を基板上部から近づけて、樹脂膜１１上の表面電位を非接触で測定する。
【００５４】
表面電位計は、非接触で電位を測定できるが、測定物との距離を大きくすると測定範囲が大きくなる。表面電位計によって違いはあるが、樹脂膜１１との距離を２０ｍｍ程度離すことにより、４インチウエハの全面を一度に測定できる。
【００５５】
表面電位計の測定方式の１つとして、ピエゾ素子を用いたものがある。電極が取り付けられたピエゾ素子を音叉（Ｕ字型金属板）に貼り付けて、ピエゾ素子に交流電圧を印加し、振動させ、ピエゾ素子に取り付けられた測定電極に第１絶縁膜８表面電荷に起因した変位電流、変位電圧が誘起されこの変位電圧を測定することにより、樹脂膜１１の表面の電位を測定する。
【００５６】
マイナスイオン照射直後には、樹脂膜１１上のマイナスイオンにより、表面電位測定では負電位となるが、第１絶縁膜８と樹脂膜１１との界面のプラスイオンと、樹脂膜１１上面のマイナスイオンとが、リークにより除電が進行すると電位が次第に上昇する。ただし、マイナスイオン照射に対して電位上昇は時間遅れがあり、時間変化がなくなった時点で電位を測定する。この電位がゼロになった時点でマイナスイオン照射を終了する。樹脂膜１１の表面電位がマイナスであれば、樹脂膜１１上面はマイナスに帯電しているが、表面電位計で電位がゼロになれば、樹脂膜１１における除電が完了したことになるので、イオン照射を終了する。
【００５７】
次に、樹脂膜１１上の電位がゼロになった状態を図１３に示す。
【００５８】
除電が終了した後に、中断させていた形成工程を再開する場合、樹脂膜１１を厚くするように塗布しても、新たに電荷が発生することはない。樹脂膜１１を所定の厚さになった後焼成することにより、樹脂膜１１の粘性が大きくなり、微小欠陥も減少するとともに、絶縁性を確保できる。
【００５９】
なお、本実施の形態では、樹脂膜１１の塗布工程の途中でマイナスイオン１２の照射を行っているが、樹脂膜１１の塗布工程の前に、予めマイナスイオン１２の照射を行ってもよいし、樹脂膜１１の塗布工程の後に、マイナスイオン１２の照射を行ってもよい。
【００６０】
また上記説明では、マイナスイオン１２を照射し、電位がゼロになった時点でイオン照射を終了することにしているが、マイナスイオン１２を照射しすぎて電位が負になった場合、金属層５と第１絶縁膜８との負電荷により、電界が発生する。しかし、この電界が第１絶縁膜８の絶縁破壊強度を超えない範囲の電位差であれば、放電などの問題は発生しない。
【００６１】
＜Ａ−２．効果＞
本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ａ）ＳｉＣ半導体を用いたｎ＋基板１、ｎ型エピタキシャル層２を用意する工程と、（ｂ）ｎ＋基板１の表層部ｎ型エピタキシャル層２において、素子領域を囲むように、リセス構造およびリセス構造の下部のＧＲ層３を形成する工程と、（ｃ）ＧＲ層３を覆って、第１絶縁膜８を形成する工程と、（ｄ）第１絶縁膜８を覆って、第１絶縁膜とは異なる材質の第２絶縁膜としての樹脂膜１１を形成する工程と、（ｅ）第１絶縁膜８上に蓄積する電荷とは逆電荷のイオンを、工程（ｄ）の前、又は、工程（ｄ）中、又は工程（ｄ）の後に照射する工程とを備えることで、第１絶縁膜８と樹脂膜１１との界面に蓄積した電荷を低減させることができ、ＧＲ層３に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることができる。
【００６２】
また、第１絶縁膜８及び樹脂膜１１が帯電していないので、ショットキーダイオードに高圧を印加した時に絶縁膜内の電界強度を低減できる。よって、ショットキー電極とカソード電極の耐圧が向上する。
【００６３】
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｂ）は、ｎ型エピタキシャル層２上に形成されたリセス構造１００内に、ＧＲ層３を形成する工程であることで、半導体装置の絶縁耐圧をより向上させることができる。
【００６４】
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｄ）は、所定厚さで樹脂膜１１の形成を一旦中断する工程を含み、樹脂膜１１を形成する工程であり、工程（ｅ）は、第１絶縁膜８上に蓄積する電荷とは逆電荷のイオンを、工程（ｄ）の中断中に照射する工程であることで、蓄積した電荷と、照射した電荷とがリークし、除電される。そして除電が終了した後に、中断させていた工程を再開し、樹脂膜１１を厚くするように塗布する際、新たに電荷が発生することがない。
【００６５】
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【符号の説明】
【００６６】
１ ｎ＋基板、２ ｎ型エピタキシャル層、３ ＧＲ層、５，６ 金属層、７ 表面電極、８ 第１絶縁膜、９ 裏面電極、１０ 熱酸化膜、１１ 樹脂膜、１２ マイナスイオン、１００ リセス構造。
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、電力用半導体装置の耐圧特性の向上と素子の作製コスト低減を両立させるための製造方法に関する。
【背景技術】
【０００２】
インバーター等のパワーエレクトロニクス機器の、省エネのためには、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ − Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ等）の損失を低減する必要がある。
【０００３】
損失は、素子のいわゆるＯＮ抵抗により決定される。ＯＮ抵抗を低減するためにＳｉＣ等の新しい半導体材料を用いる開発が進められている。
【０００４】
一方で、大電力制御には素子の耐圧特性の向上が必要となる。
【０００５】
スイッチング素子の電極の端部においては、電界集中が生じ易く、当該電界集中を緩和するために、電極端部に接触する位置の半導体層中に、不純物層（以下、ＧＲ（Ｇｕａｒｄ Ｒｉｎｇ）層）が形成される。
【０００６】
さらに、ＧＲ層の端部に生じる電界集中を半導体層内部の方向へと広げて緩和するために、ＧＲ層の外側の半導体層表面内に、ＧＲ層に接触して又は離間して、別の不純物層（以下、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）層）が形成される。
【０００７】
特許文献１において、ＳｉＣ表面における欠陥準位を低減し、耐圧を確保するために特性のそろった炭化珪素ショットキーバリアダイオードの製造方法が開示されている。この特許文献１においては、ＧＲ層、ＪＴＥ層に溝を形成することにより、リーク電流を低減、耐圧を確保していた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００９／１１６４４４号
【特許文献２】特開平８−２５５９１９号公報
【特許文献３】特開平９−４５６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来技術では、ＪＴＥ層の不純物濃度はＧＲ層のそれより小さく設定する。ＪＴＥ層の不純物濃度をＧＲ層のそれより小さくすることにより、素子外周での電界強度を小さくすることができ、耐圧は向上する。なお、上記のＧＲ／ＪＴＥ構造の実現には、２種類の注入条件が必要となる。高耐圧の素子を実現するためにＳｉＣなどのワイドバンドギャップ半導体を用いる。
【００１０】
一方、プロセスにおいて基板の位置決めを行うために、アライメントマークを形成することが必要で、アライメントマークは基板の外周側に配置することが多い。アライメントマークは、各プロセスにおいて、基板の位置決めのため必要で、特にＳｉＣ材料の場合、アライメントマークが高温アニールに耐える構造である必要があるため掘り込み構造（溝）とする。
【００１１】
ここで、ＧＲ／ＪＴＥ構造は掘り込み構造（溝）とすると、アライメントマーク形成とＧＲ／ＪＴＥ構造の形成とを同一マスクで行うことが可能である。
【００１２】
なお、終端構造をＧＲ層のみの構造とし、アライメントマークを形成する工程とＧＲ層を形成する工程とを共通とすることで、１枚のマスクで終端構造を形成することもできる。
【００１３】
上記のような方法で製造した半導体装置について説明する。この半導体装置には、その終端構造においてＧＲ層のみが形成され、その掘り込まれた構造（リセス構造）に不純物が１種類の濃度で注入されている。リセス構造は、アライメントマーク形成工程時のエッチングによって作製されることになる。
【００１４】
ここで、ＳｉＣデバイスの場合には、注入された不純物はほとんど拡散することなく活性化される。したがって、リセス構造の極近傍に高濃度の不純物層が形成される。
【００１５】
１枚のマスクを用いて形成したＧＲ層の不純物濃度は、素子の耐圧特性を確実なものとするために比較的濃い濃度で形成されている。このため、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なく高電界が発生しやすい状況になる。
【００１６】
特にリセス底面のコーナー部には強い電界が発生し、ポリイミド膜の絶縁破壊強度を超えた場合、絶縁破壊を引き起こす原因となる。なお、リセス構造において、電界集中により絶縁破壊が発生することは、従来はほとんど知られていなかった。
【００１７】
一方、終端構造をポリイミドなどの絶縁膜で覆う場合、その絶縁膜表面に電荷が蓄積する場合がある。この電荷により、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。
【００１８】
特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の絶縁膜表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。
【００１９】
上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、絶縁膜と絶縁膜の上部に形成された他の絶縁膜（樹脂膜等）との界面における電荷を低減する必要がある。電荷を低減することで、電荷蓄積による絶縁耐圧の低下のみならず、ＧＲ層をリセス構造において形成したような場合でも、絶縁破壊を抑制することができる。
【００２０】
絶縁耐圧の低下を防止する先行例として、特許文献２がある。特許文献２では、半導体基板と絶縁膜との界面、又は、絶縁膜中に発生する電荷を、所定量の電荷にするものである。具体的には、半導体層と絶縁膜との界面等に存在する電荷を所定量にするために、荷電粒子を通過させるものであり、また、実施に際して真空装置が必要となるという問題もあった。
【００２１】
また、イオン照射することで、帯電をさせないようにする先行例として、特許文献３がある。特許文献３では、半導体基板の帯電量のバラツキを防止するために、半導体基板にイオン注入を行うものであり、また、イオンを加速するための、引き出し電極を用いたイオン注入装置を用いなければならないという問題もあった。
【００２２】
本発明は、上記のような問題を解決するためになされたものであり、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００２３】
本発明にかかる半導体装置の製造方法は、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える。
【発明の効果】
【００２４】
本発明にかかる半導体装置の製造方法によれば、（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備えることにより、第１絶縁膜と第２絶縁膜との界面に蓄積する電荷が低減され、ガードリング層に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図２】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図３】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図４】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図５】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図６】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図７】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図８】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図９】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１０】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１１】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１２】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１３】実施の形態１にかかる半導体装置の製造方法の製造工程を示す図である。
【図１４】本発明の前提技術にかかる、ショットキーダイオードの断面図である。
【発明を実施するための形態】
【００２６】
＜Ａ．実施の形態１＞
本発明の前提技術となる半導体装置の、ＧＲ層を形成した終端構造を図１４に示す。なお、基板の外周部に形成されているアライメントマークは、図１４では示していない。
【００２７】
図１４に示されるように、ｎ＋基板１の表層部にｎ型エピタキシャル層２が形成され、ｎ＋基板１の裏面には、金属層６が配置される。ｎ型エピタキシャル層２上に、リセス構造１００が形成され、リセス構造１００内にＧＲ層３が形成される。リセス構造１００の一部を覆って、ｎ型エピタキシャル層２上に金属層５が形成され、さらに金属層５上に表面電極７が形成される。表面電極７の一部と、ｎ型エピタキシャル層２とを覆って、第１絶縁膜８が形成される。
【００２８】
終端構造としては、ＧＲ層３のみが形成され、その掘り込まれた構造（リセス構造１００の）に不純物が１種類の濃度で注入されている。リセス構造１００は、図示しないアライメントマーク形成工程時のエッチングによって、アライメントマークと同時に作製されることになる。
【００２９】
終端構造をポリイミドなどの第１絶縁膜８で覆う場合、その外部に電荷が蓄積する。よって、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。
【００３０】
特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の第１絶縁膜８表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。
【００３１】
上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、第１絶縁膜８と第１絶縁膜８の上部に形成された他の第２絶縁膜（樹脂膜等）との界面における電荷を低減する必要がある。
【００３２】
以下の実施の形態は、上記のような問題を解決する半導体装置の製造方法を示すものである。
【００３３】
＜Ａ−１．製造方法＞
図１〜１３に、本発明の実施の形態１にかかる、半導体装置の製造工程を示す。
【００３４】
まず、図１に示すように、シリコン面４Ｈ−ＳｉＣからなるｎ＋基板１を用意する。次に、ｎ＋基板１の表面上に、不純物濃度が５×１０15ｃｍ-3程度の低濃度のｎ型エピタキシャル層２を形成する。
【００３５】
次に、ｎ型エピタキシャル層２の表面を犠牲酸化して、熱酸化膜１０（保護膜）を、ｎ＋基板１の反対側の面に形成する（図２）。この表面に形成された熱酸化膜１０が、プロセス保護膜として機能する。さらに、後述するように、金属層５形成直前に熱酸化膜１０を除去することにより、除去後のｎ型エピタキシャル層２表面が化学的にも再現性良く安定し、良好なショットキー接合の形成を可能にする。
【００３６】
次に、ＳｉＣ基板に、レジストを塗布、露光、現像しパターニングした後に、終端部およびアライメントマーク形成部にリセス構造１００（掘り込み構造）をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により形成する（図３）。ＳＦ6ガスを用いてＲＩＥドライエッチングを行うことにより、テーパを持つリセス構造１００が形成できる。リセス構造１００を形成することにより、半導体装置の絶縁耐圧が向上する。
【００３７】
次に、ｎ型エピタキシャル層２内に終端構造を形成する。ショットキー電極の端部には電界集中が生じやすいので、終端構造は、電界集中を緩和してｋＶ超級の耐圧を安定して確保すべく形成する。ＳｉＣ基板において、基板の表層部に形成された素子領域を囲むようにＧＲ層３を形成する。例えばこの終端構造は、Ａｌイオンを注入し、ｐ型のＧＲ層３を形成する（図４）。Ａｌイオンを注入する時は、図３と同じレジストマスクを使用する。Ａｌイオンの代わりにｐ型不純物であるＢイオンを注入しても良い。
【００３８】
つづいて、レジストマスクを除去し、Ａｌイオンを活性化させるためにアニール（熱処理）を行う。アニールは不活性ガスを流してアニール炉で加熱して行う。
【００３９】
次に、第１の金属層である金属層６をスパッタ法で形成する。第１の金属層の材料はＮｉなどであれば良く、リセスを形成していない側の基板の裏面側に形成する。成膜した後にアニール処理を行い、シリサイド化することにより、金属層６とＳｉＣ基板のコンタクト抵抗を小さくできる。次に、第２の金属層であるＴｉ膜をリセスの形成された基板に蒸着して金属層５を設け、レジストを塗布、露光、現像しレジストマスクを形成した後に、この金属層５をフッ酸などでウェットエッチングしパターニングする。熱処理を施して、ショットキー接合を所望の特性に形成する（図５）。ショットキー接合材料としてＴｉを用いることにより、所望の順方向特性が得られるとともに、後述するウェットエッチング等の加工プロセスが容易になる。なお、金属層５の材料としては、Ｔｉ以外のＭｏなどでも良い。
【００４０】
次に、金属層５上に表面電極７を形成するまでを説明する。例えばＡｌ等の金属層をスパッタにより成膜し、レジストを塗布、露光、現像して、レジスト開口部から熱燐酸等のウェットエッチングを行いレジストマスクを除去して（図６）、表面電極７を形成する。
【００４１】
次に、第１絶縁膜８、及び裏面電極９を形成するまでを説明する。
【００４２】
表面電極７を形成後に、ｎ型エピタキシャル層２及び表面電極７上にポリイミドなどの第１絶縁膜８（第１絶縁膜）を塗布する。レジストを塗布、露光、現像後にエッチングを実施した後、焼成する（図７）。第１絶縁膜８は、ＧＲ層３を覆って形成される。
【００４３】
次に、ｎ＋基板１の裏面に裏面電極９を形成する（図８）。
【００４４】
次に、第１絶縁膜８上に、第２絶縁膜である樹脂膜１１（例えばシリコン樹脂）を所定厚さで塗布する。ただしここでは、樹脂膜１１を形成する工程の途中で一旦中断し、厚さ数μｍ程度（例えば２〜５μｍ）の樹脂膜１１が塗布されているものとする。樹脂膜１１を塗布した時の摩擦帯電により、正の電荷が第１絶縁膜８と第２絶縁膜である樹脂膜１１の界面に帯電した状態を図９に示す。
【００４５】
樹脂膜１１の材料として、シリコン系の高分子材料（例えばシリコン樹脂）が用いられる。樹脂膜１１は、第１絶縁膜８とは異なる材質の膜を用いることができる。第１絶縁膜８は、ポリイミド等の有機系の高分子材料であるのに対して、樹脂膜１１はシリコン系の高分子材料であり、帯電列から樹脂膜１１は正に帯電されやすい。
【００４６】
第１絶縁膜８と樹脂膜１１との界面には正の電荷が帯電する場合、この正の電荷を除電するために、逆電荷であるマイナスイオン１２を大気中で照射することができる。ここで除電とは、電荷が完全に除去されることのみならず、帯電しているうちの一部が除去される場合も含む。
【００４７】
マイナスイオン１２は、イオン発生器を用いて、樹脂膜１１上に照射される。第１絶縁膜８と樹脂膜１１との界面にプラス電荷がなくなるようにイオン発生器の照射条件を設定する（図１０）。当該イオン発生器は、電荷量の制御も簡易であり、製造コストの増大を抑えることができる。
【００４８】
なお、第１絶縁膜８と樹脂膜１１との界面に蓄積する電荷が負の電荷である場合には、その逆電荷であるプラスイオンを照射する。本実施の形態１においては、マイナスイオン１２を照射する場合について述べる。
【００４９】
マイナスイオン１２のイオン発生器は、大気中において、針電極と接地面とにマイナスの高圧を印加し、コロナ放電を発生させて、マイナスイオン１２のみを発生させることができる機器である。なお、マイナスイオン１２の照射は、数分程度で終了する（図１１）。
【００５０】
樹脂膜１１は、ディスペンサなどで塗布した直後は粘性が小さく、樹脂膜１１上のマイナスイオン１２と、第１絶縁膜８と樹脂膜１１との界面のプラスイオンとは、第１絶縁膜８表面と樹脂膜１１表面とに付着した空気や空気中の水分により、沿面リークする。
【００５１】
樹脂膜１１に存在するボイド（気泡）を通じて樹脂膜１１内をリーク電流が流れる。第１絶縁膜８と樹脂膜１１界面のプラス電荷（イオン）と、樹脂膜１１上面のマイナス電荷（イオン）の電荷量が減少し、除電される。リーク電流が発生して除電がおこっている状態を図１２に示す。
【００５２】
なお、本発明においてはリーク電流を利用して除電を行うため、樹脂膜１１を照射イオンが通過する必要はなく、照射イオンのエネルギーを小さく抑えることができる。また、装置構成も、より簡易なものとすることができる。
【００５３】
マイナスイオン１２の照射量の設定は、樹脂膜１１の電荷を測定することによって行う必要があるが、樹脂膜１１上の電荷量を直接測定することは困難である。そこで、表面電位計を基板上部から近づけて、樹脂膜１１上の表面電位を非接触で測定する。
【００５４】
表面電位計は、非接触で電位を測定できるが、測定物との距離を大きくすると測定範囲が大きくなる。表面電位計によって違いはあるが、樹脂膜１１との距離を２０ｍｍ程度離すことにより、４インチウエハの全面を一度に測定できる。
【００５５】
表面電位計の測定方式の１つとして、ピエゾ素子を用いたものがある。電極が取り付けられたピエゾ素子を音叉（Ｕ字型金属板）に貼り付けて、ピエゾ素子に交流電圧を印加し、振動させ、ピエゾ素子に取り付けられた測定電極に第１絶縁膜８表面電荷に起因した変位電流、変位電圧が誘起されこの変位電圧を測定することにより、樹脂膜１１の表面の電位を測定する。
【００５６】
マイナスイオン照射直後には、樹脂膜１１上のマイナスイオンにより、表面電位測定では負電位となるが、第１絶縁膜８と樹脂膜１１との界面のプラスイオンと、樹脂膜１１上面のマイナスイオンとが、リークにより除電が進行すると電位が次第に上昇する。ただし、マイナスイオン照射に対して電位上昇は時間遅れがあり、時間変化がなくなった時点で電位を測定する。この電位がゼロになった時点でマイナスイオン照射を終了する。樹脂膜１１の表面電位がマイナスであれば、樹脂膜１１上面はマイナスに帯電しているが、表面電位計で電位がゼロになれば、樹脂膜１１における除電が完了したことになるので、イオン照射を終了する。
【００５７】
次に、樹脂膜１１上の電位がゼロになった状態を図１３に示す。
【００５８】
除電が終了した後に、中断させていた形成工程を再開する場合、樹脂膜１１を厚くするように塗布しても、新たに電荷が発生することはない。樹脂膜１１を所定の厚さになった後焼成することにより、樹脂膜１１の粘性が大きくなり、微小欠陥も減少するとともに、絶縁性を確保できる。
【００５９】
なお、本実施の形態では、樹脂膜１１の塗布工程の途中でマイナスイオン１２の照射を行っているが、樹脂膜１１の塗布工程の前に、予めマイナスイオン１２の照射を行ってもよいし、樹脂膜１１の塗布工程の後に、マイナスイオン１２の照射を行ってもよい。
【００６０】
また上記説明では、マイナスイオン１２を照射し、電位がゼロになった時点でイオン照射を終了することにしているが、マイナスイオン１２を照射しすぎて電位が負になった場合、金属層５と第１絶縁膜８との負電荷により、電界が発生する。しかし、この電界が第１絶縁膜８の絶縁破壊強度を超えない範囲の電位差であれば、放電などの問題は発生しない。
【００６１】
＜Ａ−２．効果＞
本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ａ）ＳｉＣ半導体を用いたｎ＋基板１、ｎ型エピタキシャル層２を用意する工程と、（ｂ）ｎ＋基板１の表層部ｎ型エピタキシャル層２において、素子領域を囲むように、リセス構造およびリセス構造の下部のＧＲ層３を形成する工程と、（ｃ）ＧＲ層３を覆って、第１絶縁膜８を形成する工程と、（ｄ）第１絶縁膜８を覆って、第１絶縁膜とは異なる材質の第２絶縁膜としての樹脂膜１１を形成する工程と、（ｅ）第１絶縁膜８上に蓄積する電荷とは逆電荷のイオンを、工程（ｄ）の前、又は、工程（ｄ）中、又は工程（ｄ）の後に照射する工程とを備えることで、第１絶縁膜８と樹脂膜１１との界面に蓄積した電荷を低減させることができ、ＧＲ層３に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることができる。
【００６２】
また、第１絶縁膜８及び樹脂膜１１が帯電していないので、ショットキーダイオードに高圧を印加した時に絶縁膜内の電界強度を低減できる。よって、ショットキー電極とカソード電極の耐圧が向上する。
【００６３】
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｂ）は、ｎ型エピタキシャル層２上に形成されたリセス構造１００内に、ＧＲ層３を形成する工程であることで、半導体装置の絶縁耐圧をより向上させることができる。
【００６４】
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｄ）は、所定厚さで樹脂膜１１の形成を一旦中断する工程を含み、樹脂膜１１を形成する工程であり、工程（ｅ）は、第１絶縁膜８上に蓄積する電荷とは逆電荷のイオンを、工程（ｄ）の中断中に照射する工程であることで、蓄積した電荷と、照射した電荷とがリークし、除電される。そして除電が終了した後に、中断させていた工程を再開し、樹脂膜１１を厚くするように塗布する際、新たに電荷が発生することがない。
【００６５】
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【符号の説明】
【００６６】
１ ｎ＋基板、２ ｎ型エピタキシャル層、３ ＧＲ層、５，６ 金属層、７ 表面電極、８ 第１絶縁膜、９ 裏面電極、１０ 熱酸化膜、１１ 樹脂膜、１２ マイナスイオン、１００ リセス構造。
【特許請求の範囲】
【請求項１】
（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、
（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、
（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、
（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、
（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える、
半導体装置の製造方法。
【請求項２】
前記工程（ｃ）の第１絶縁膜は、有機系の高分子材料で構成される絶縁膜であり、前記工程（ｄ）の第２絶縁膜は、シリコン系の高分子材料で構成される絶縁膜である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｄ）は、所定厚さで前記第２絶縁膜の形成を一旦中断する工程を含み、
前記工程（ｅ）は、前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前記中断中に照射する工程である、
請求項１に記載の半導体装置の製造方法。
【請求項１】
（ａ）ＳｉＣ半導体を用いた基板を用意する工程と、
（ｂ）前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、
（ｃ）前記ガードリング層を覆って、第１絶縁膜を形成する工程と、
（ｄ）前記第１絶縁膜を覆って、前記第１絶縁膜とは異なる材質の第２絶縁膜を形成する工程と、
（ｅ）前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前、又は、前記工程（ｄ）中、又は前記工程（ｄ）の後に照射する工程とを備える、
半導体装置の製造方法。
【請求項２】
前記工程（ｃ）の第１絶縁膜は、有機系の高分子材料で構成される絶縁膜であり、前記工程（ｄ）の第２絶縁膜は、シリコン系の高分子材料で構成される絶縁膜である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｄ）は、所定厚さで前記第２絶縁膜の形成を一旦中断する工程を含み、
前記工程（ｅ）は、前記第１絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程（ｄ）の前記中断中に照射する工程である、
請求項１に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１９１０３８（Ｐ２０１２−１９１０３８Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４１５２（Ｐ２０１１−５４１５２）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]