【課題】半導体装置の信頼性を向上する。
【解決手段】メモリセルＭＣは、半導体基板１の主面上のゲート絶縁膜５を介して設けられたコントロールゲート電極ＣＧと、コントロールゲート電極ＣＧの側面および半導体基板１の主面に沿って設けられたＯＮＯ膜９と、ＯＮＯ膜９を介してコントロールゲート電極ＣＧの側面および半導体基板１の主面上に設けられたメモリゲート電極ＭＧとを有する。コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 （もっと読む）

【課題】微細化されたＭＩＳＦＥＴのゲート電極の加工精度を向上することができる技術を提供する。
【解決手段】シリコン上にニッケルプラチナ合金膜を形成する（Ｓ１０１）。そして、第１加熱処理を実施する（Ｓ１０２）。このとき、第１加熱処理において、加熱温度は２５０℃〜２７０℃であり、加熱時間は３０秒未満である。続いて、未反応のニッケルプラチナ合金膜を除去する（Ｓ１０３）。その後、第２加熱処理を実施する（Ｓ１０４）。このとき、第２加熱処理において、加熱温度は、４５０℃〜６００℃である。 （もっと読む）

【課題】金属シリサイド膜と銅コンタクトプラグ本体との間の拡散バリア層として、薄膜の酸化マンガンで構成された拡散バリア層を用いてはいるものの、金属シリサイド膜への銅原子の拡散、侵入を確実に抑止することができるようにする。
【解決手段】本発明のコンタクトプラグ１０は、半導体装置の絶縁膜４に設けられたコンタクトホール５に形成され、コンタクトホール５の底部に形成された金属シリサイド膜３と、コンタクトホール５内で金属シリサイド膜３上に形成され、非晶質でシリコンを含む第１の酸化マンガン膜６ａと、その第１の酸化マンガン膜６ａ上に形成され、微結晶を含む非晶質の第２の酸化マンガン膜６ｂと、その第２の酸化マンガン膜６ｂ上に、コンタクトホール５を埋め込むように形成された銅プラグ層７と、を備えることを特徴としている。 （もっと読む）

【課題】接着層の厚さを増加させることなく、銅の下部層との接着性が向上し、銅が下部層に拡散することを防止することができる薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法を提供する。
【解決手段】本発明の薄膜形成方法は、基板上にスパッタリング方法により薄膜を形成する方法であって、薄膜は、電力密度が１．５〜３Ｗ／ｃｍ^２、非活性気体の圧力が０．２〜０．３Ｐａで形成する。薄膜は、非晶質構造を有することができ、チタニウム、タンタル、又はモリブデンのうちのいずれか一つで形成することができる。 （もっと読む）

【課題】特性インピーダンスを小さくできるために、超高周波又は超高速信号の伝送時においても反射や放射が少なく、かつ低損失である回路材料を提供する。
【解決手段】単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は復数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態（ヘテロ構造）で積層することを特徴とする回路材料の電気抵抗低下方法。 （もっと読む）

【課題】金属膜を埋め込む工程を有する電子部品の製造方法を提供する。
【解決手段】複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、ＰＣＭスパッタリング法により、凹部が形成された被処理体に窒化チタンを含むバリア層を成膜する第１の工程と、前記バリア層上に直接低融点金属層を、前記低融点金属層が流動可能な温度条件下で充填する第２の工程と、を有することを特徴とする電子部品の製造方法。 （もっと読む）

【課題】ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善する。
【解決手段】ショットキダイオードは、半導体基板１０と、この半導体基板１０にショットキ接触するショットキ金属層１５と、ショットキ金属層１５上に形成されたボンディングメタル層１６とを含む。ショットキ金属層１５は、金属窒化物層３２ｂを含む金属窒化物含有多結晶金属層３２からなるバリア層と、これに積層された金属層３１とを有している。 （もっと読む）

【課題】電気特性が良好で信頼性の高いトランジスタをスイッチング素子として用い、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】加熱処理により脱水化または脱水素化され、表面にナノ結晶からなる微結晶群が形成された酸化物半導体層を形成し、酸化物半導体層上に非晶質で透光性のある酸化物導電層を用いてソース電極層及びドレイン電極層を形成し、酸化物半導体層上の酸化物導電層を選択的にエッチングすることで透光性のあるボトムゲート型のトランジスタを形成し、同一基板上に駆動回路部と画素部を設けた信頼性及び表示品質の高い半導体装置を作製する。 （もっと読む）

集積回路に使用する銅線のための集積回路用相互接続構造およびこれを作る方法が提供される。Ｍｎ、Ｃｒ、またはＶ含有層が、線からの銅の拡散に対しバリアを形成し、それにより、絶縁体の早期絶縁破壊を防ぎ、銅によるトランジスタの劣化を保護する。また、Ｍｎ、Ｃｒ、またはＶ含有層は、銅と絶縁体の間の強い接着を促進し、その結果、製造と使用中のデバイスの機械的健全性を保ち、さらに、デバイスの使用中の銅のエレクトロマイグレーションによる故障を防ぎ、また、環境からの酸素または水による銅の腐食を防ぐ。このような集積回路の形成に関しては、本発明の特定の実施形態により、Ｍｎ、Ｃｒ、Ｖ、またはＣｏを銅表面上に選択的に堆積させ、一方で、絶縁体表面上のＭｎ、Ｃｒ、Ｖ、またはＣｏの堆積を減らす、または防ぎさえもする方法が提供される。また、Ｍｎ、Ｃｒ、またはＶ含有前駆物質およびヨウ素または臭素含有前駆物質を使った銅の触媒堆積も提供される。 （もっと読む）

【課題】素子の特性の変動を抑えること。
【解決手段】面方位が（１００）面のシリコン基板１の表面に、１ｎｍ以下の酸化膜１０を形成する。そして、この酸化膜１０の表面に、スパッタリングによってアルミニウムを積層することで、全面が（１１１）面のアルミニウム膜２を形成する。そして、アルミニウム膜２の表面に、無電解めっき処理によりニッケルめっき層を形成する。また、アルミニウム膜２を形成した後、シリコン基板１とアルミニウム膜２とをシンタリングする際に、酸素濃度に合わせて、熱処理温度を調整する。 （もっと読む）

【課題】スパッタリング法により透明導電性酸化物を成膜する際のノジュールの発生を抑制し、安定にスパッタリングを行うことのできるターゲット、このようなターゲットからなる透明導電性酸化物、およびこのようなターゲットの製造方法を提供する。
【解決手段】Ｉｎ／（Ｉｎ＋Ｚｎ）で表わされる原子比が、０．７５〜０．９７の範囲であるとともに、Ｉｎ₂Ｏ₃ （ＺｎＯ）_ｍ（ただし、ｍは２〜２０の整数である。）で表される六方晶層状化合物を含有し、かつ、該六方晶層状化合物の結晶粒径が５μｍ以下の値であるスパッタリングターゲットから成膜してなる透明導電性酸化物。 （もっと読む）

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。
（もっと読む）

【課題】工程数の増大を引き起こさずに、遮光層で囲まれた薄膜トランジスタと同等以上の遮光能力を有する薄膜トランジスタおよびそれを用いた表示装置を提供する。
【解決手段】第１のゲート電極２と、第１のゲート電極２を覆う第１のゲート絶縁層３と、第１のゲート絶縁層３の上の半導体層６と、半導体層６の上の第２のゲート絶縁層７と、第２のゲート絶縁層７の上の第２のゲート電極８と、半導体層６に電気的に接続されたドレイン電極５及びソース電極４を有する薄膜トランジスタにおいて、半導体層６がＺｎ、Ｇａ、Ｉｎ、Ｓｎのうち少なくとも１種以上を含む非晶質酸化物半導体であり、第１のゲート電極２が下方から半導体層６への光の入射を遮り、第２のゲート電極８が上方から半導体層６への光の入射を遮り、第２のゲート電極８は第１のゲート絶縁層３及び第２のゲート絶縁層７を貫通して第１のゲート電極２と電気的に接続され、少なくとも一方の側方から半導体層６に入射する光を遮る。 （もっと読む）

【課題】ノジュールの発生を抑制し、かつ特性を向上する半導体酸化物を提供する。
【解決手段】半導体酸化物は、非結晶質の半導体酸化物であって、インジウム、ガリウム、亜鉛、酸素および窒素を含み、窒素の濃度は、１×１０²⁰ａｔｏｍ／ｃｃ以上１×１０²²ａｔｏｍ／ｃｃ以上であり、Ｉｎの濃度とＧａの濃度とＺｎの濃度との合計の濃度に対するＩｎの濃度の比が０．３０以上０．６６以下であることを特徴とする。 （もっと読む）

【課題】薄膜であっても銅（Ｃｕ）原子の金属シリサイド膜などへの拡散を充分に安定して抑止でき、尚且つ、小さな接触抵抗をもたらす比抵抗の小さな銅（Ｃｕ）からコンタクトプラグを形成できるようにする。
【解決手段】 本発明のコンタクトプラグ１００は、半導体装置の絶縁膜１０４に設けられたコンタクトホール１０５に形成され、コンタクトホール１０５の底部に形成された金属シリサイド膜１０３と、コンタクトホール１０５内で金属シリサイド膜１０３上に形成された酸化マンガン膜１０６と、酸化マンガン膜１０６上に、コンタクトホール１０５を埋め込むように形成された銅プラグ層１０７と、を備え、酸化マンガン膜は非晶質からなる膜である、ことを特徴としている。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。 （もっと読む）

【課題】ゲート電極として窒化チタン膜とシリコン膜の積層膜を用いたときに、窒化チタン膜が消失することを抑制する。
【解決手段】まず基板にゲート絶縁膜を形成する（ステップＳ１０）。次いで、第１の基板温度で成膜処理を行うことにより、ゲート絶縁膜上に結晶化した窒化チタン膜を形成する（ステップＳ２０）。次いで、第１の基板温度より低い第２の基板温度で成膜処理を行うことにより、窒化チタン膜上にシリコン膜を形成する（ステップＳ３０）。次いで、窒化チタン膜及びシリコン膜を選択的に除去することにより、ゲート絶縁膜上に位置するゲート電極を形成する（ステップＳ４０）。 （もっと読む）

【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。 （もっと読む）

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一とする。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有すればよい。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）