【課題】半導体装置の信頼性を向上する。
【解決手段】メモリセルＭＣは、半導体基板１の主面上のゲート絶縁膜５を介して設けられたコントロールゲート電極ＣＧと、コントロールゲート電極ＣＧの側面および半導体基板１の主面に沿って設けられたＯＮＯ膜９と、ＯＮＯ膜９を介してコントロールゲート電極ＣＧの側面および半導体基板１の主面上に設けられたメモリゲート電極ＭＧとを有する。コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 （もっと読む）

【課題】Ｓｉチヤネルを有するＮＭＯＳとＳｉＧｅチャネルを有するＰＭＯＳで、ＮＭＯＳには引張り歪みを与える、ＰＭＯＳには、表面のダングリングボンドを減少させることができる半導体装置を提供する。
【解決手段】単結晶シリコン基板５０の一部領域にシリコンゲルマニウムチャネル膜５４ａを形成し、ＰＭＯＳトランジスタを、シリコン膜６０ａを形成し、ＮＭＯＳトランジスタを形成する。単結晶シリコン基板、シリコンゲルマニウムチャネル膜、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタの表面上に、反応ガス、雰囲気ガス及び水素ガスを含む蒸着ガスを用いて、シリコン窒化膜８２を形成し、ＰＭＯＳトランジスタは、シリコンゲルマニウムチャネル膜表面のダングリングボンドの除去により、ホールスキャタリングが抑制され、ＮＭＯＳトランジスタには引張り歪みを与えることにより動作特性の改善ができる。 （もっと読む）

トランジスタを製造する方法は、導電材料層と電気絶縁材料層とを順に含んだ基板を準備する工程と、前記電気絶縁材料層上にレジスト材料層を堆積する工程と、前記レジスト材料層をパターニングして、前記電気絶縁材料層の一部を露出させる工程と、露出された前記電気絶縁材料層を除去して、前記導電材料層の一部を露出させる工程と、露出された前記導電材料層を除去し、前記導電材料層及び前記電気絶縁材料層内に凹部形状を作り出す工程と、前記基板と露出された前記電気絶縁材料層及び前記導電材料層とを第２の電気絶縁材料層で共形に被覆する工程と、前記第２の電気絶縁材料層を半導体材料層で共形に被覆する工程と、前記半導体材料層上に導電材料層を指向性堆積する工程とを含む。

（もっと読む）

【課題】第１のＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】半導体装置は、第１，第２のＭＩＳトランジスタＴｒ１，Ｔｒ２を備えている。第１，第２のＭＩＳトランジスタは、第１，第２の活性領域１０ａ，１０ｂ上に形成され、第１，第２の高誘電率膜１３ａ，１３ｂを有する第１，第２のゲート絶縁膜１３Ａ，１４Ｂと、第１，第２のゲート絶縁膜上に形成された第１，第２のゲート電極１８Ａ，１８Ｂとを備えている。第１のゲート絶縁膜１３Ａと第２のゲート絶縁膜１４Ｂとは、第１の素子分離領域１１Ｌ上において分離されている。第１の素子分離領域１１Ｌを挟んで対向する第１の活性領域１０ａの一端と第２の活性領域１０ｂの一端との距離をｓとし、第１の活性領域１０ａの一端から第１の素子分離領域１１Ｌ上に位置する第１のゲート絶縁膜１３Ａの一端までの突き出し量をｄ１としたとき、ｄ１＜０．５ｓの関係式が成り立っている。 （もっと読む）

【課題】ゲート電極抵抗の増大や工程数の増加を招くことなく、シリコン混晶層を用いた歪技術により、半導体装置の高性能化を実現する。
【解決手段】半導体基板１００における第１のゲート電極１０６Ａから見て第１の絶縁性サイドウォールスペーサ１１１Ａの外側に第１のソースドレイン領域１１４Ａを形成する。その後、半導体基板１００における第２のゲート電極１０６Ｂから見て第２の絶縁性サイドウォールスペーサ１１１Ｂの外側にリセス部１１９を形成すると共に、第２のゲート電極１０６Ｂを部分的に除去する。その後、リセス部１０９内に、第２のソースドレイン領域１１４Ｂとなるシリコン混晶層１２０を形成する。 （もっと読む）

トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。絶縁キャップ層は、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させることを防止し、それにより、ゲートとコンタクトとの間の短絡を防止する。絶縁キャップ層は、セルフアラインコンタクトを実現し、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。
（もっと読む）

【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】トレンチ構造のゲート絶縁膜がエミッタ層等を形成するときの砒素イオンよる損傷を受けることがなく、その絶縁耐圧が向上する半導体装置を低コストで製造できる方法を確立する。
【解決手段】トレンチ３内に埋め込まれて形成されたポリシリコンからなるゲート電極５を高温炉中等で熱酸化してゲート電極５上に厚いポリシリコン熱酸化膜６を形成する。その後に不純物イオンをイオン注入してエミッタ層等となるＮ型半導体層８を形成する。この場合、ポリシリコン熱酸化膜６の膜厚を、イオン注入によりエミッタ層等となるＮ型半導体層８を形成するための不純物イオンのシリコン酸化膜中の平均飛程より厚く形成する。これにより、不純物イオンがゲート電極５とＮ型半導体層８に挟まれたゲート絶縁膜４に損傷を与えるのを防止する。 （もっと読む）

【課題】ＤモードとＥモードの素子を組み合わせた半導体装置およびその製造方法を提供する。
【解決手段】ＤモードとＥモードのＪＦＥＴにおけるチャネル領域を設定する場所にそれぞれ凹部２ａと凸部２ｂを備えることで、同一基板上に厚みが異なるｎ型チャネル層３を形成する。そして、このような厚みが異なるｎ型チャネル層３によってＤモードとＥモードで作動するＪＦＥＴを同一基板上に備えることができるため、ＳｉＣでもＤモードとＥモードのＪＦＥＴを組み合わせたＳｉＣ半導体装置を実現することが可能となる。 （もっと読む）

【課題】シリコン層表面の溶解を防止しつつ、エピタキシャル成長により形成された凝集性異物を除去する。清浄な表面を有し、膜厚が均一なシリコン層を形成する。
【解決手段】シリコン基板上にエピタキシャル成長によりシリコン層を形成した後に、シリコン層の表面を酸化する。このシリコン層の表面を洗浄して、エピタキシャル成長時にシリコン層の表面に発生した異物を除去する。 （もっと読む）

【課題】自己整列グラフェン・トランジスタを作製するスキームを提供する。
【解決手段】グラフェン電界効果トランジスタは、ゲート・スタックであってシード層とシード層の上に形成されたゲート酸化物とゲート酸化物の上に形成されたゲート金属とを含む該ゲート・スタック、絶縁層、およびシード層と絶縁層との間に転写されたグラフェン・シート、を含む。 （もっと読む）

ＬＤＭＯＳ（横方向拡散金属酸化物半導体）構造は、ソースを基板及びゲートシールドへと接続させ、この際、このような接点のためにより小さな面積が用いられる。前記構造は、導電性基板層と、ソースと、ドレイン接点とを含む。少なくとも１つの介在層により、前記ドレイン接点が前記基板層から分離される。導電性のトレンチ状のフィードスルー要素が前記介在層を通過し、前記基板及び前記ソースと接触することで、前記ドレイン接点及び前記基板層を電気的に接続する。 （もっと読む）

ここで開示されているのは、銅、ニッケル、鉄、コバルト、チタン、鉛、アルミニウム、スズおよびこれらの金属の１つを主成分として含む合金からなる群から選択される導電性構成成分を含む導電層と、酸化ホウ素を含む酸化保護層とを含む電極であって、前記酸化保護層が導電層の上面を被覆するかまたは導電層の上面および側面の両方を被覆するかまたは導電層が形成されている全ての場所を被覆する電極であって；導電層および酸化保護層を同時に空気焼成することによって形成される電極である。 （もっと読む）

【課題】工程数の増大を引き起こさずに、遮光層で囲まれた薄膜トランジスタと同等以上の遮光能力を有する薄膜トランジスタおよびそれを用いた表示装置を提供する。
【解決手段】第１のゲート電極２と、第１のゲート電極２を覆う第１のゲート絶縁層３と、第１のゲート絶縁層３の上の半導体層６と、半導体層６の上の第２のゲート絶縁層７と、第２のゲート絶縁層７の上の第２のゲート電極８と、半導体層６に電気的に接続されたドレイン電極５及びソース電極４を有する薄膜トランジスタにおいて、半導体層６がＺｎ、Ｇａ、Ｉｎ、Ｓｎのうち少なくとも１種以上を含む非晶質酸化物半導体であり、第１のゲート電極２が下方から半導体層６への光の入射を遮り、第２のゲート電極８が上方から半導体層６への光の入射を遮り、第２のゲート電極８は第１のゲート絶縁層３及び第２のゲート絶縁層７を貫通して第１のゲート電極２と電気的に接続され、少なくとも一方の側方から半導体層６に入射する光を遮る。 （もっと読む）

【課題】光取り出し効率が高く、かつ発光効率が高い窒化物半導体発光素子を提供する。
【解決手段】本発明の窒化物半導体発光素子は、窒化物半導体層と、導電性の第１酸化物層と、絶縁性の第２酸化物層とを含み、第１酸化物層および第２酸化物層は、同一種類の酸化物材料からなることを特徴とする。第１酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％以上１０％以下ドープされ、第２酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％未満ドープされることが好ましい。 （もっと読む）

【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第１の幅を有する第１の配線溝および第１の幅より広い第２の幅を有する第２の配線溝を形成し、第１の配線溝および第２の配線溝内に、第１の添加元素を含む第１のシード層を形成し、第１のシード層上に第１の銅層を形成し、第１の配線溝内の第１の銅層および第１のシード層を残存させつつ、第２の配線溝内の第１の銅層および第１のシード層を除去し、その後、第２の配線溝内に、第２の添加元素を含む又は添加元素を含まない第２のシード層を形成し、第２のシード層の上に第２の銅層を形成する。 （もっと読む）

【課題】 液晶表示装置の薄膜トランジスタパネルにおいて、Ａｌ系金属からなるゲート電極等がレジスト現像液およびレジスト剥離液によるダメージを受けにくいようにする。
【解決手段】 Ａｌ系金属からなるゲート電極２およびゲート配線３の上面にＡｌ酸化膜２ａ、３ａを形成すると、ゲート電極２およびゲート配線３の上面がレジスト膜４３ａ、４３ｂ、４３ｃ用の現像液および剥離液にさらされることがなく、ゲート電極２およびゲート配線３がレジスト膜４３ａ、４３ｂ、４３ｃ用の現像液および剥離液によるダメージを受けにくいようにすることができる。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：酸化ランタンまたは酸化ランタニド（例えば、Ｄｙ₂Ｏ₃、Ｐｒ₂Ｏ₃、Ｃｅ₂Ｏ₃）を含む層を準備する工程と；炭酸水である水溶液を供給することにより、酸化ランタンまたは酸化ランタニドを含む層を特定の領域で除去して、酸化ランタンまたは酸化ランタニドを含む層が上に蒸着された表面を露出させる工程とを備える方法が開示されている。 （もっと読む）

【課題】長期絶縁破壊耐性を改善することが可能で、高信頼の炭化珪素半導体装置の製造方法を提供する。
【解決手段】 炭化珪素からなる基板１を不活性ガス雰囲気中で酸化温度まで昇温する段階、酸化温度において基板１上に酸化ガスを導入して基板１の表面を熱酸化する段階、酸化温度において基板１上を不活性ガス雰囲気として熱酸化を停止する段階により、ゲート酸化膜９を成長する工程と、ゲート酸化膜９上に多結晶シリコン膜を成膜し、多結晶シリコン膜を選択的に除去してゲート電極７を形成する工程と、ゲート電極７の少なくとも側面を酸化して、多結晶シリコン熱酸化膜８を形成する工程とを備える。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）