常時オフ半導体デバイスが提供される。ＩＩＩ族窒化物バッファ層が提供される。ＩＩＩ族窒化物バリア層がＩＩＩ族窒化物バッファ層上に設けられる。非伝導性スペーサ層がＩＩＩ族窒化物バリア層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層がエッチングされてトレンチを形成する。トレンチはバリア層を貫いて延びてバッファ層の一部を露出させる。誘電体層がスペーサ層上およびトレンチ内に形成され、ゲート電極が誘電体層上に形成される。半導体デバイスの形成に関連する方法も提供される。
（もっと読む）

【課題】トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の上面に形成される第１窒化シリコン膜と、前記ゲート電極の側面に形成される保護絶縁膜と、前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜とを備える。 （もっと読む）

【課題】ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）ストッパ膜を終点検出膜として利用しつつ、ＣＭＰによる平坦化精度を向上させる半導体装置及びその製造方法の提供。
【解決手段】ゲート電極３ａ上にはシリサイド層７ａを形成するとともに、ゲート電極３ｂ上にはシリサイド防止膜４ｂを形成し、半導体基板１上の第１の領域においては、シリサイド防止膜４ｂが露出するように、犠牲膜１０、ＣＭＰストッパ膜９および層間絶縁膜８のＣＭＰを行い、第２の領域においては、ＣＭＰストッパ膜９が露出するように、犠牲膜１０のＣＭＰを行うことで、第１の領域Ｒ１および第２の領域Ｒ２を平坦化する。 （もっと読む）

【課題】 金属層と半導体層との接続抵抗の上昇を抑えた積層ゲート電極を有する半導体装置、及びその製造方法を提供する。
【解決手段】 半導体装置１０は、半導体基板１１に形成された第１導電型のソース領域及びドレイン領域１４と、ソース領域とドレイン領域との間に形成されたチャネル領域１６と、チャネル領域上に形成されたゲート絶縁膜２１とを有する。半導体装置１０は更に、ゲート絶縁膜上に形成された金属ゲート電極層２２と、金属ゲート電極層上に形成された、第１導電型とは逆の導電型である第２導電型の半導体ゲート電極層２３とを有する。 （もっと読む）

【課題】SRAMを備えた半導体装置とその製造方法において、当該SRAMの占有面積を低減すること。
【解決手段】SRAMが形成された第１の領域Iとそれ以外の第２の領域IIとを有するシリコン基板１０と、第１の領域Iに形成され、第１のゲート電極１９ａを備えたSRAMの第１のトランジスタTR_n1と、第２の領域IIに形成され、第２のゲート電極１９ｂを備えた第２のトランジスタTR_n0とを有し、第１のゲート電極１９ａの高さが、第２のゲート電極１９ｂの高さよりも低い半導体装置による。 （もっと読む）

【課題】ソース・ドレイン領域のシリサイド化後に選択的エッチングを不要とする電界効果トランジスタ製造方法を提供する。
【解決手段】ａ）チャネル、ゲート及びハード・マスク１１８を含んでなる構造物を基板，誘電体層１０８の上に作るステップと、ｂ）前記構造物とトランジスタの周囲領域を完全に覆う誘電体を形成するステップと、ｃ）上記誘電体部分に、チャネルの側壁を露出させる二つの穴を形成するステップと、ｄ）上記各穴の各壁部の上に第１の金属層１３２を蒸着するステップと、ｅ）前記側壁をシリサイド化するステップと、ｆ）前もってシリサイド化した部分に接してトランジスタのソース電極１３６とドレイン電極１３８を形成するように、第１の金属層の上に第２の金属層を蒸着するステップと、ｇ）ハード・マスクに対しては阻止される、第２の金属層の化学機械研磨を行なうステップと、を有する製造方法。 （もっと読む）

【目的】膜切れの無い均一なシード膜を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【解決手段】
凹状のドレイン及びソース構造のトランジスタ（１５０）における非共形的金属シリサイド層（１５６）は、歪誘起メカニズム、ドレイン／ソース抵抗等に関して高い性能を提供することができる。このために場合によっては、シリサイド化プロセスに先立ちアモルファス化注入プロセスが実行されてよい一方で、他の場合には高融点金属（１５６）の異方的な堆積が用いられてよい。 （もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

【課題】配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】めっき法を用いてＣｕ配線２０を形成する際、まず第１の電流密度の条件で第１の平均粒径を有する第１の金属膜を形成し、次いで、第１の電流密度よりも高い第２の電流密度の条件で第１の平均粒径よりも大きい第２の平均粒径を有する第２の金属膜を形成する。その後、第１，第２の金属膜の上部に所定元素を導入し、導入後、第１，第２の金属膜上にキャップ膜を形成する。
【選択図】図５
（もっと読む）

【課題】配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】Ａｌ配線４０を形成する際、バリアメタル４１上に、Ａｌ粒子４０ａが第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する。その後、第２のＡｌ膜上にバリアメタル４２を形成し、形成後、バリアメタル４１，４２および第１，第２のＡｌ膜を配線パターンに加工する。
【選択図】図９
（もっと読む）

【課題】トランジスタのチャネルに応力を与えるストレスライナーとして機能するシリコン窒化膜を形成した場合に、クラックの発生を抑えることができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板１に形成されたｎチャネル型トランジスタ２０を覆い、ｎチャネル型トランジスタ２０のチャネルに対してチャネル長方向の引張応力を作用させるシリコン窒化膜１１、１２を形成する半導体装置の製造方法であって、ｎチャネル型トランジスタ２０の上に一層目のシリコン窒化膜１１を形成する工程と、一層目のシリコン窒化膜１１に紫外線を照射する工程と、紫外線照射の後、一層目のシリコン窒化膜１１の上に一層目のシリコン窒化膜１１よりも薄いシリコン窒化膜１２を少なくとも一層以上形成する工程とを備え、引張応力を作用させるシリコン窒化膜を複数段階に分けて形成する。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）

【課題】良好なオン特性と耐圧特性とを奏することが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】シリコン基板１１上に形成されたキャリア走行層としてのＧａＮ層１３と、ＧａＮ層１３に形成されたキャリア供給層としてのＡｌＧａＮ層１４と、少なくともＡｌＧａＮ層１４の上層の一部に形成され、ＧａＮ層１３におけるキャリアと反対の導電性を有するｐ−ＡｌＧａＮ層１５と、少なくともｐ−ＡｌＧａＮ層１５上に形成された第２アノード電極ＡＮ２と、を備えることで、例えばオフ状態においてｐ−ＡｌＧａＮ層１５下に空乏層を広げることが可能となるため、ｐ−ＡｌＧａＮ層１５下に位置するヘテロ接合界面付近に２次元電子ガスが発生することを抑制して、リーク電流の低減を図ることが可能となる。 （もっと読む）

【課題】 優れたコンタクト特性及び優れた素子特性を持った薄膜半導体装置及びその製造方法を提供すること。
【解決手段】 透明絶縁性基板上に形成され、所定の間隔を隔てて不純物を含むソース領域ドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記島状半導体層及びゲート電極を覆う層間絶縁膜、前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成されたコンタクト孔内にそれぞれ埋め込まれた不純物を含む多結晶半導体層、及び前記多結晶半導体層に接続する高融点金属層を含む配線層を具備し、前記多結晶半導体層と配線層の高融点金属層との間には、高融点金属と半導体との化合物からなる薄層が形成されていることを特徴とする。 （もっと読む）

【課題】 イオン注入時のチャネリングを防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 キャパシタを有する半導体装置の製造工程において、キャパシタの誘電膜となる絶縁膜とゲート電極上のチャネリング防止膜を同時に形成する。製造工程の簡略化および熱工程の削減が可能となる。 （もっと読む）

【課題】ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層２が形成された半導体基板１と、エピタキシャル結晶成長層２上部に選択的に形成されたウェル領域３とを備える。そして、ウェル領域３上部に選択的に形成されたソース領域４と、ソース領域４とエピタキシャル結晶成長層２とに挟まれたウェル領域３の表面を覆うゲート絶縁膜６上に形成されたゲート電極７とを備える。ゲート電極７は、珪素層７ａと、炭化珪素層７ｂとの積層構造からなり、ゲート電極７上部に形成されたシリサイド層７ｃをさらに備える。 （もっと読む）

【課題】プロセス条件で与えられるストレス以上に大きなストレスを薄膜に与えることが可能な高ストレス薄膜の成膜方法を提供すること。
【解決手段】水素を含む成膜原料ガスをチャンバー内に供給し、水素が取り込まれた薄膜を半導体基板上に成膜する工程（ステップ１）と、薄膜から水素を離脱させる物質を含む水素離脱ガスを前記チャンバーにパルス的に供給しながら薄膜から水素を離脱させる工程（ステップ２、ステップ１１及び１２）と、を具備する。 （もっと読む）

【課題】半導体装置とその製造方法において、半導体基板に欠陥が入るのを防止することを目的とする。
【解決手段】素子分離溝２０ａにより活性領域ARが画定されたシリコン基板２０と、素子分離溝２０ａ内に形成された素子分離絶縁膜２３とを有し、素子分離絶縁膜２３の上面が、活性領域ARにおけるシリコン基板２０の上面よりも低い半導体装置による。 （もっと読む）

【課題】Ｎ−Ｈ結合を減少させることができ、Ｎ−Ｈ結合の量とＳｉ−Ｈ結合の量とを合計した総膜中水素量を減らすことが可能なプラズマＣＶＤ窒化珪素膜の成膜方法を提供すること。
【解決手段】処理容器１内に、珪素含有ガスと、窒素及び水素含有ガスとを導入する工程と、マイクロ波を処理容器１内に放射し、処理容器１内に導入された珪素含有ガス及び窒素及び水素含有ガスをプラズマ化する工程と、プラズマ化された珪素含有ガス及び窒素及び水素含有ガスを、被処理基板Ｗの表面上に供給し、被処理基板Ｗの表面上に窒化珪素膜を成膜する工程と、を備え、窒化珪素膜の成膜条件を、処理温度を３００℃以上６００℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を０．００５以上０．０１５以下、マイクロ波パワーを０．５Ｗ／ｃｍ^２以上２．０４５Ｗ／ｃｍ^２以下、処理圧力を１３３．３Ｐａ以上１３３３３Ｐａ以下とする。 （もっと読む）