半導体装置の製造方法
【課題】配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】Ａｌ配線４０を形成する際、バリアメタル４１上に、Ａｌ粒子４０ａが第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する。その後、第２のＡｌ膜上にバリアメタル４２を形成し、形成後、バリアメタル４１，４２および第１，第２のＡｌ膜を配線パターンに加工する。
【選択図】図９
【解決手段】Ａｌ配線４０を形成する際、バリアメタル４１上に、Ａｌ粒子４０ａが第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する。その後、第２のＡｌ膜上にバリアメタル４２を形成し、形成後、バリアメタル４１，４２および第１，第２のＡｌ膜を配線パターンに加工する。
【選択図】図９
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）半導体デバイスの高集積化とチップサイズの縮小化に伴い、その内部に形成される配線の微細化および多層配線化も進んできている。例えば、６５ｎｍノードデバイスでは、最小配線幅がおよそ１００ｎｍ前後である。そのような微細な配線に電流を流すと、配線の金属原子が移動する、エレクトロマイグレーションが発生し得る。エレクトロマイグレーションにより、配線にボイドやヒロックが生じ、これらが配線の抵抗上昇、断線、短絡等を引き起こし、回路の信頼性を低下させる。
【０００３】
ところで、先端Ｓｉ半導体デバイスでは、その配線に、いわゆるダマシン法を用いて形成されるＣｕ配線が一般的に用いられている。ダマシン法では、例えば、まず絶縁膜にリソグラフィ技術とエッチング技術を用いて溝を形成した後、全面にスパッタ法を用いてバリアメタルおよびシードＣｕ膜を形成し、その上に電解めっき法を用いてＣｕ膜を形成して溝を埋め込み、絶縁膜上の余分なＣｕ膜やバリアメタルをＣＭＰ（Chemical Mechanical Polishing）で除去することにより、Ｃｕ配線を形成する。さらに、Ｃｕ配線の表面には、上記バリアメタルと同様、Ｃｕ配線のＣｕ原子の拡散を抑制する目的で、窒化シリコン（ＳｉＮ）等のキャップ膜をＣＶＤ（Chemical Vapor Deposition）法等を用いて形成する（例えば、特許文献１参照。）。
【０００４】
このようにして形成されるＣｕ配線では、その周りがバリアメタルとキャップ膜によって覆われているが、バリアメタルとの界面に比べると、キャップ膜との界面の密着力は弱くなる。Ｃｕ配線とバリアメタルとの界面が金属同士の接合からなるのに対し、Ｃｕ配線とキャップ膜との界面は、絶縁膜と金属との接合からなるためである。Ｃｕ配線のＣｕ原子の拡散は、密着力の弱いキャップ膜との界面から起こりやすいと考えられており、実際、ボイドもこの界面で散見される確率が高い。
【０００５】
エレクトロマイグレーション耐性を高める方法としては、例えば、キャップ膜を形成する際、その成膜に先立って所定の前処理を施し、その後、成膜を行うことにより、キャップ膜とＣｕ配線との界面を改質させる方法等が提案されている（例えば、非特許文献１参照。）。また、エレクトロマイグレーション耐性を高める別の方法として、キャップ膜にコバルトタングステンリン（ＣｏＷＰ）等の金属を用いる方法等も提案されている（例えば、非特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３１７８３５号公報
【非特許文献】
【０００７】
【非特許文献１】リライアビリティ・フィジクス・シンポジウム・プロシーディングズ（Reliability Physics Symposium Proceedings），ＩＥＥＥ，２００４年４月，ｐ．２４６
【非特許文献２】ジャーナル・オブ・アプライド・フィジクス（Journal of Applied Physics），２００３年１月，第９３巻，第３号，ｐ．１４１７−１４２１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
今後、世代が進めば配線幅はさらに細くなり、４５ｎｍノードになると最小配線幅はおよそ７０ｎｍになる。このような状況になると、キャップ膜の材質を考慮するほか、上記のようなキャップ膜とＣｕ配線の界面を改質する方法を用いるのみでは、エレクトロマイグレーションを充分に抑制できなくなる可能性がある。例えば、キャップ膜にＳｉＮを用いた場合には、炭化シリコン（ＳｉＣ）や炭化窒化シリコン（ＳｉＣＮ）を用いた場合に比べ、Ｃｕ配線との密着力が強まる。しかしながら、ＳｉＮは、ＳｉＣやＳｉＣＮに比べると誘電率が高く、キャップ膜にＳｉＮを用いることにより、Ｃｕ配線の高速化は妨げられることになってしまう。
【０００９】
また、上記のように金属のキャップ膜を用いると、Ｃｕ配線との間に強い密着力が得られ、Ｃｕ原子の拡散を抑えることができる。このような金属のキャップ膜は、配線上に選択的に形成する必要があるが、次世代半導体デバイスのような狭ピッチの配線上にそのように選択的に金属のキャップ膜を形成することは必ずしも容易でなく、量産性の点で課題が残っているのが現状である。
【００１０】
ところで、エレクトロマイグレーションは、上記のようなＣｕ配線のほか、アルミニウム（Ａｌ）配線でも発生し得る。一般的なＡｌ配線では、電子の輸送がバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、Ａｌ配線を備える半導体装置の製造方法において、第１の絶縁膜上に第１のバリアメタルを形成する工程と、前記第１のバリアメタル上に、Ａｌ粒子が第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、前記第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する工程と、前記第２のＡｌ膜上に第２のバリアメタルを形成する工程と、前記第１，第２のバリアメタルおよび前記第１，第２のＡｌ膜を配線パターンに加工する工程と、前記配線パターンを第２の絶縁膜で覆う工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
開示の半導体装置の製造方法によれば、Ａｌ配線には、その上部よりも中央部に比較的電流が流れやすくなるため、その上部からのエレクトロマイグレーションが抑えられるようになる。したがって、信頼性の高いＡｌ配線を備えた半導体装置が実現可能になる。また、そのような構成のＡｌ配線は、工程を複雑にすることなく安定して形成することができるため、信頼性の高いＡｌ配線を備えた半導体装置を安定的に量産することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】Ｃｕ配線の配線幅と抵抗率との関係を示す図である。
【図２】Ｃｕ配線内の粒径分布の説明図である。
【図３】Ｃｕ配線の構成例を示す要部断面模式図である。
【図４】ＣＭＰ工程後の要部断面模式図である。
【図５】イオン注入工程の要部断面模式図である。
【図６】第１の電解めっき工程の要部断面模式図である。
【図７】熱処理工程の要部断面模式図である。
【図８】第２の電解めっき工程の要部断面模式図である。
【図９】Ａｌ配線の構成例を示す要部断面模式図である。
【図１０】層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
【図１１】溝形成工程の要部断面模式図である。
【図１２】バリアメタル等の形成工程の要部断面模式図である。
【図１３】電解めっき工程の要部断面模式図である。
【図１４】第１のＣＭＰ工程の要部断面模式図である。
【図１５】第１のキャップ膜等の形成工程の要部断面模式図である。
【図１６】ビアホールおよび溝の形成工程の要部断面模式図である。
【図１７】電解めっき工程後の要部断面模式図である。
【図１８】第２のＣＭＰ工程の要部断面模式図である。
【図１９】第２のキャップ膜等の形成工程の要部断面模式図である。
【発明を実施するための形態】
【００１４】
はじめに、Ｃｕ配線の構成とその特性について説明する。
まず、様々な形状のＣｕ配線を形成してその抵抗を精密に測定し、さらに、それらのＣｕ配線の配線幅や配線高さを精密に測定して、抵抗率を算出した。また、Ｃｕ配線形成時のＣｕ膜の形成条件、Ｃｕ配線の配線幅、配線高さを変えることによって、Ｃｕ配線を構成するＣｕ粒子の粒径（グレインサイズ）を変化させた。粒径は、ＴＥＭ（Transmission Electron Microscope）またはＥＢＳＰ（Electron Back Scattering Pattern）法を用いて測定した。
【００１５】
図１はＣｕ配線の配線幅と抵抗率との関係を示す図である。なお、図１において、横軸は配線幅（ｎｍ）を表し、縦軸は抵抗率（μΩ・ｃｍ）を表している。また、図１には、後述するモデルを用いてフィッティングを行って得られるフィッティング曲線Ａ，Ｂ，Ｃを併せて図示している。
【００１６】
図１より、Ｃｕ配線の抵抗率は、それを構成するＣｕ粒子の粒径によらず、配線幅が数百ｎｍから増加し始め、１００ｎｍ以下になると、その増加が顕著になることがわかった。また、ここでは平均粒径を大体３種類（平均粒径約２１３ｎｍ，２３０ｎｍ，２５６ｎｍ（ただし、配線幅１μｍでの平均粒径。））に変化させたが、配線幅が同じであっても、粒径が小さいものほど抵抗率が高くなることがわかった。
【００１７】
この結果を解析するため、抵抗率の粒径依存性を、薄膜の表面散乱モデル（F-S Model；E.H. Sondheimer, "The Mean Free Path of Electron in Metals", Adv. Phys. (1952)）、および結晶粒界での散乱を取り込んだモデル（M-S Model；A.F. Mayadas, "Electrical-Resistivity Model for Polycrystalline Films: the Case of Arbitrary Reflection at External Surfaces", Phys. Rev. B (1970), Vol.1, p.1382）を用いた計算でフィッティングを行った。これらのフィッティングに必要なパラメータのうち、粒径については、形成したＣｕ配線について実際に測定したものを利用した。図１には、これらのフィッティング曲線Ａ，Ｂ，Ｃを併せて図示している。
【００１８】
Ｃｕ配線の配線幅が１００ｎｍ以下になると、その断面積に対して周囲の界面の割合が増加し、電子の散乱寄与が増加するため、抵抗率が上昇する。一方、粒径が小さくなると抵抗率が増加しているが、これも正確に考慮することで、抵抗率の変化がほぼ説明されることがわかった。すなわち、１００ｎｍ以下の微細配線では、界面での電子の反射に加え、粒界での電子散乱効果が大きく働くため、抵抗率が粒径にも依存することがわかった。このような現象は、電子の散乱自由工程である４０ｎｍ前後まで粒径が小さくなると顕著になる。
【００１９】
この結果を基に考えると、例えば、微細配線内に粒径分布が存在する場合、電気は抵抗の低いところを流れやすいので、粒径の比較的大きな領域を選択的に流れることになる。
図２はＣｕ配線内の粒径分布の説明図である。
【００２０】
ダマシン法でＣｕ配線１を形成する場合には、まず、酸化シリコン（ＳｉＯ2）等の層間絶縁膜２上にＳｉＮ等のハードマスク３を形成し、Ｃｕ配線１を形成すべき領域に溝を形成する。その後、スパッタ法を用い、全面にタンタル（Ｔａ）やチタン（Ｔｉ）、あるいは窒化タンタル（ＴａＮ）等の高融点金属を用いたバリアメタル４を形成し、さらに、シードＣｕ膜（図示せず。）を形成して、その上に電解めっきによりＣｕ膜を形成して溝を埋め込む。そして、ハードマスク３上の余分なＣｕ膜やバリアメタル４等をＣＭＰで除去することにより、Ｃｕ配線１を形成する。その上にＣＶＤ法等を用いてＳｉＣやＳｉＮ等のキャップ膜５を形成し、さらに、その上には、ＳｉＯ2等の上層の層間絶縁膜６を形成していく。
【００２１】
このような方法では、通常、電解めっきの初期で電流密度を低くしてＣｕ膜の形成速度を遅くする。これは、Ｃｕ配線１の配線幅によらず、その下部や下部側の側壁部が確実に埋め込まれるようにするため、また、めっき開始時の急激な電流変化によってシードＣｕ膜が溶解しないようにするためである。このように低電流密度でＣｕ膜形成速度が遅い電解めっきの初期には、形成されるＣｕ膜中に取り込まれる不純物が多くなる。その結果、後の熱処理により、その多数の不純物を核にして多数のＣｕ粒子１ａが生成されるため、換言すれば、その多数の不純物によって大きなＣｕ粒子１ａの生成が阻害されるために、Ｃｕ粒子１ａの粒径が小さくなる傾向がある。
【００２２】
一方、Ｃｕ配線１の中央部から上部を埋め込むための電解めっきの中期から後期にかけては、電流密度を高くしてＣｕ膜形成速度を速める。このときは、低電流密度で行ったときとは逆に、形成されるＣｕ膜中に取り込まれる不純物が少なくなり、Ｃｕ粒子１ａの粒径が大きくなる傾向がある。
【００２３】
Ｃｕ配線１は、このような電解めっきによって形成されるため、図２に示したように、その下部や下部側の側壁部ではＣｕ粒子１ａの粒径が比較的小さく、中央部から上部ではＣｕ粒子１ａの粒径が比較的大きくなった構造で形成されるようになる。
【００２４】
このような構造を有するＣｕ配線１では、上記図１の結果からわかるように、Ｃｕ配線１を流れる電流は、粒径が比較的大きく、抵抗率の低い、中央部から上部の領域に集中的に流れるようになる。エレクトロマイグレーションは、電子の流れによってＣｕ原子が移動するものであるので、電子の流れがＣｕ配線１のＣｕ原子に及ぼす影響は、中央部から上部の領域で大きくなることになる。
【００２５】
また、Ｃｕ配線１がキャップ膜５と接するのは、Ｃｕ配線１の上面であり、キャップ膜５が絶縁膜である場合、その部分の密着力が弱いことが知られているところである。すなわち、エレクトロマイグレーションが発生する際、キャップ膜５と接するＣｕ配線１の上部界面でのＣｕ原子の拡散が支配的である理由は、その上部界面におけるキャップ膜５との密着力の弱さに加え、電子がＣｕ配線１の中央部から上部にかけて比較的多く流れることでエレクトロマイグレーションの駆動力が強くなっているためであるということができる。
【００２６】
以上のことから、Ｃｕ配線を、その中央部ではＣｕ粒子が比較的大きく、その周囲ではＣｕ粒子が比較的小さくなるような構成とする。
図３はＣｕ配線の構成例を示す要部断面模式図である。
【００２７】
図３に示すＣｕ配線１０は、上記図２に示したＣｕ配線１と同様、ダマシン法を用いて形成され、ＳｉＯ2等の層間絶縁膜１１とＳｉＮ等のハードマスク１２に設けた溝を、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル１３を介して、Ｃｕ膜で埋め込んだ構成を有している。Ｃｕ配線１０は、溝形成後の全面にまずバリアメタル１３とシードＣｕ膜（図示せず。）を形成し、電解めっき法を用いてＣｕ膜を形成し、ハードマスク１２までＣＭＰを行うことにより、形成される。このＣｕ配線１０上には、ＳｉＣやＳｉＮ等のキャップ膜１４が形成され、さらに、その上には、ＳｉＯ2等の上層の層間絶縁膜１５が形成される。
【００２８】
この図３に示したＣｕ配線１０は、その中央部のＣｕ粒子１０ａが比較的大きく、その周囲の下部、側壁部および上部のＣｕ粒子１０ａが比較的小さい構成を有している。このような構成を有するＣｕ配線１０では、Ｃｕ粒子１０ａが比較的大きく、抵抗率が低い、その中央部を電流が比較的流れやすく、Ｃｕ粒子１０ａが比較的小さく、抵抗率が高い、その周囲には電流が比較的流れにくくなる。その結果、密着力の弱いＣｕ配線１０の上部とキャップ膜１４との界面では、エレクトロマイグレーションの駆動力が弱まるようになる。
【００２９】
一般に、配線に流れる信号の周波数が高くなればなるほど、その表面に電流が集中する。この現象は表皮効果と呼ばれる。最先端のデバイスではＧＨｚオーダの信号が流れていて、一般的な物体では表皮効果を無視できない領域である。電流の流れる深さは表皮深さδと呼ばれ、表皮深さδは、次の式（１）で表される。
【００３０】
【数１】
【００３１】
式（１）において、μは導体の絶対透磁率で４π×１０-7（Ｈ／ｍ）であり、σは導電率、ωは電流の角周波数である。ここで導体をＣｕと仮定すれば、例えば周波数１ＧＨｚでの表皮深さδは、２．０９μｍとなる。すなわち、このような周波数では、通常のμｍオーダのＣｕ配線は全て表面と見なしてよく、表皮効果によってＣｕ配線の表面だけに電流が流れることはない。
【００３２】
したがって、図３に示したＣｕ配線１０のように、その内部に所定の粒径分布を形成することによる電流の流路制御は可能であるということができる。
Ｃｕ配線１０内の粒径分布は、例えば、Ｃｕ膜を形成する際の電解めっき時の電流密度を制御することによって制御することができる。
【００３３】
具体的には、電解めっきの初期すなわちＣｕ配線１０の下部や下部側の側壁部を形成するときには低電流密度とし、中期のＣｕ配線１０の中央部を形成するころに電流密度を上げ、後期のＣｕ配線１０の上部を形成するころに再び低電流密度に戻すようにする。電解めっき時の電流密度をこのように制御することにより、中央部のＣｕ粒子１０ａが比較的大きく、その周囲のＣｕ粒子１０ａが比較的小さいＣｕ配線１０が得られるようになる。
【００３４】
なお、電解めっき時の電流密度は、例えば、その初期から中期の間は、段階的に上げていき、その中期から後期の間は、段階的に下げていくようにする。このほか、初期から中期の間、中期から後期の間で、それぞれ連続的に電流密度を変化させるようにすることも可能である。電流密度は、得られるＣｕ配線１０内にボイド等が発生しないような条件を設定するようにすればよい。
【００３５】
このような方法によれば、電解めっき時の電流密度制御のみで、電流が比較的中央部を流れやすい、エレクトロマイグレーション耐性を有するＣｕ配線１０を形成することができ、また、このようなＣｕ配線１０を形成するためには、新たな製造装置を導入することを要しない。
【００３６】
また、Ｃｕ配線内の粒径分布を制御するためには、上記のように電解めっき時の電流密度を制御する方法のほか、以下に示すような、イオン注入を利用する方法や、電解めっきを異なる条件で複数回行う方法を用いることもできる。
【００３７】
図４および図５はイオン注入を利用したＣｕ配線形成方法の説明図であって、図４はＣＭＰ工程後の要部断面模式図、図５はイオン注入工程の要部断面模式図である。
まず、ＳｉＯ2等の層間絶縁膜２１およびＳｉＮ等のハードマスク２２に溝を形成し、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル２３とシードＣｕ膜（図示せず。）の形成後、電解めっきによりＣｕ膜を形成する。電解めっき時には、初期で電流密度を低くし、中期から後期にかけては電流密度を高くする、従来通りの手法を用いてＣｕ膜を形成する。その後、ハードマスク２２までＣＭＰを行い、Ｃｕ配線２０を形成する。これにより、図４に示したような状態を得る。
【００３８】
このようにしてＣｕ配線２０を形成した後、キャップ膜の形成前に、図５に示すように、そのＣｕ配線２０に対し、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）等のハロゲン属の元素を、エネルギーを適切に調整してイオン注入し、必要に応じて所定の熱処理を行って、そのＣｕ配線２０の上部だけを多結晶化またはアモルファス化する。このような処理を行った上で、キャップ膜等の形成を行うようにする。なお、図５には、多結晶化された場合を模式的に示している。
【００３９】
このような方法によっても、例えばＣｕ配線２０の上部が多結晶化された場合、その上部のＣｕ粒子２０ａが小さくなるため、その上部の抵抗率を増加させることができる。また、Ｃｕ配線２０の上部をアモルファス化した場合にも、その上部の抵抗率を増加させることができる。したがって、上記図３のＣｕ配線１０と同様、電流は、このＣｕ配線２０の中央部を比較的流れやすく、キャップ膜との密着力が弱い上部には比較的流れにくくなるため、エレクトロマイグレーション耐性が高まるようになる。
【００４０】
イオン注入する元素としては、上記のようなハロゲン属元素のほか、例えば、Ｃｕと化合物を形成する炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）等の元素を用いることもできる。このような元素を用いた場合に形成される化合物は、いずれも純Ｃｕに比べて抵抗が高くなるため、Ｃｕ配線２０の上部を多結晶化またはアモルファス化したときと同様の効果を得ることが可能になる。
【００４１】
また、図６から図８は電解めっきを複数回に分けて行うＣｕ配線形成方法の説明図であって、図６は第１の電解めっき工程の要部断面模式図、図７は熱処理工程の要部断面模式図、図８は第２の電解めっき工程の要部断面模式図である。
【００４２】
この方法では、まず、図６に示すように、ＳｉＯ2等の層間絶縁膜３１およびＳｉＮ等のハードマスク３２に溝を形成した後、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル３３とシードＣｕ膜（図示せず。）を形成し、初期には低い電流密度、中期には電流密度を高くして１回目の電解めっきを行い、Ｃｕ膜３４を形成する。溝がＣｕ膜３４で完全に埋め込まれる前に、この１回目の電解めっきを終了する。このようにして得られるＣｕ膜３４は、溝の下部や側壁部ではＣｕ粒子３０ａが比較的小さく、中央部から上ではＣｕ粒子３０ａが比較的大きくなる。
【００４３】
次いで、図７に示すように、例えば、Ｎ2雰囲気や真空雰囲気中、約３５０℃で数分程度の熱処理を行う。これにより、Ｃｕ膜３４を構成しているＣｕ粒子３０ａが全体的により大きくなる。
【００４４】
そして、その所定の熱処理後、図８に示すように、一定の低い電流密度で２回目の電解めっきを行い、Ｃｕ膜３５を形成する。この２回目の電解めっきにより、溝を完全に埋め込む。
【００４５】
以降は、ハードマスク３２までＣＭＰを行い、その上にキャップ膜等を形成していけばよい。
このような方法により、中央部ではＣｕ粒子３０ａが比較的大きく、キャップ膜と接する上部ではＣｕ粒子３０ａが比較的小さいＣｕ配線を形成することができ、エレクトロマイグレーション耐性を高めることが可能になる。
【００４６】
なお、ここでは、電解めっきを２回に分けて行った場合を例示したが、３回以上に分けて行うことも可能である。電解めっきを細かく分割し、さらに、それらの間でそれぞれ所定条件の熱処理を行うことにより、粒径のより制御されたＣｕ配線が形成できることは明白である。各電解めっきの条件（電流密度等）および熱処理の条件（温度、時間等）は、形成すべきＣｕ粒子の粒径に応じて、それぞれ適切に設定すればよい。ただし、このように電解めっきの回数を増やすと、製造工程が増加してコストの増加を招き得る点に留意する。
【００４７】
また、このように複数回に分けて電解めっきを行う方法は、形成するＣｕ配線の配線幅に特に制限はなく、例えば約１５０ｎｍといった比較的細い配線幅のＣｕ配線の形成のほか、約１μｍといった比較的太い配線幅のＣｕ配線の形成にも同様に適用可能であり、いずれの場合も同様の粒径分布を得ることが可能である。
【００４８】
以上の説明では、Ｃｕ配線を例にして述べたが、その他の金属配線、例えばアルミニウム（Ａｌ）多結晶を主成分とするＡｌ配線等についても、同様に適用することが可能である。
【００４９】
図９はＡｌ配線の構成例を示す要部断面模式図である。
図９に示すＡｌ配線４０は、その下層と上層に、ＴａやＴｉ、あるいはＴａＮ等の高融点金属を用いたバリアメタル４１，４２が積層されている。
【００５０】
このようなＡｌ配線４０は、例えば、次のようにして形成される。まず、ＳｉＯ2等の層間絶縁膜４３上に、スパッタ法を用い、高融点金属膜、Ａｌ膜（Ａｌを主成分とする膜を含む。）、高融点金属膜を順に積層する。そして、それらをドライエッチング等で加工することにより、図９に示したようなバリアメタル４１、Ａｌ配線４０、バリアメタル４２の３層構造が得られるようになる。その後、Ａｌ配線４０を含む３層構造を覆うように、ＳｉＯ2等の層間絶縁膜４４が形成される。
【００５１】
スパッタ法によるＡｌ膜の形成時には、その初期と後期すなわちＡｌ配線４０の下部と上部を形成するときにＡｌ粒子４０ａが比較的小さく、中期すなわちＡｌ配線４０の中部を形成するときにＡｌ粒子４０ａが比較的大きくなるようなスパッタ条件を設定する。具体的には、スパッタ時のプラズマ電圧を調整したり、導入ガスを制御したりすることにより、Ａｌ粒子４０ａの粒径を制御すればよい。このようにしてＡｌ膜を形成することにより、その加工後には、下部と上部のＡｌ粒子４０ａが比較的小さく、中部のＡｌ粒子４０ａが比較的大きなＡｌ配線４０が得られる。したがって、上記Ｃｕ配線について述べたのと同様の効果を得ることが可能になる。
【００５２】
一般的なＡｌ配線では、電子の輸送が上下のバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。これに対し、上記のＡｌ配線４０のように、バリアメタルとの界面近傍におけるＡｌ粒子４０ａの粒径を小さくすると、その領域の抵抗率が高くなるため、電流が中央部を比較的流れやすくなり、そのようなエレクトロマイグレーションの発生を抑えることが可能になる。
【００５３】
なお、ここでは、Ａｌ配線４０の上下層にバリアメタル４１，４２を設ける構成を例示したが、下層のバリアメタル４１のみを設ける構成とすることも可能である。
以上説明したように、従来半導体装置製造に用いている装置を用い、その形成条件を適切に制御することにより、エレクトロマイグレーション耐性を有する金属配線を形成することができ、そのような信頼性の高い金属配線を備えた半導体装置を安定して実現することが可能になる。
【００５４】
以下、実施例について説明する。
（実施例１）
ここでは、電解めっき時の電流密度条件を制御する方法を用いた例について述べる。Ｃｕ配線形成の各工程断面図を図１０から図１９に示す。なお、トランジスタ部については、その図示を省略している。各工程について順に説明する。
【００５５】
図１０は層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
まず、Ｓｉ基板５０上に形成されたＳｉＯ2の下地絶縁膜５１の上に、ＣＶＤ法を用いて、膜厚約２５０ｎｍの炭化酸化シリコン（ＳｉＯＣ）の低誘電率（Ｌｏｗ−ｋ）膜を堆積し、層間絶縁膜５２を形成した。この層間絶縁膜５２上に、膜厚約５０ｎｍのハードマスク５３を形成した。
【００５６】
図１１は溝形成工程の要部断面模式図である。
層間絶縁膜５２およびハードマスク５３の形成後、フォトリソグラフィとエッチングにより、層間絶縁膜５２およびハードマスク５３を貫通する幅１００ｎｍ〜１０００ｎｍの下層Ｃｕ配線用の溝５４を形成した。
【００５７】
図１２はバリアメタル等の形成工程の要部断面模式図である。
溝５４の形成後、スパッタ法を用いて、ＴａまたはＴａＮのバリアメタル５５を形成し、さらに、シードＣｕ膜（図示せず。）を形成した。
【００５８】
図１３は電解めっき工程の要部断面模式図である。
バリアメタル５５およびシードＣｕ膜の形成後、シードＣｕ膜上に電解めっきによりＣｕ膜５６を形成し、上記図１１および図１２に示した溝５４をＣｕ膜５６により埋め込んだ。
【００５９】
電解めっきは、ここでは、その初期（溝５４の下部および下部側の側壁部を埋め込むとき）には電流密度を約３ｍＡ／ｃｍ2とし、そこから徐々に電流密度を上げ、中期（溝５４の中央部を埋め込むとき）には約２０ｍＡ／ｃｍ2となるようにした。そして、そこからまた徐々に電流密度を下げて、後期（溝５４の上部を埋め込むとき）には約３ｍＡ／ｃｍ2となるように調整した。
【００６０】
なお、この電解めっき時の電流密度は、その初期の３ｍＡ／ｃｍ2から中期の２０ｍＡ／ｃｍ2へと上げるときには、５，７，９ｍＡ／ｃｍ2というように、段階的に上げていくようにした。また、中期の２０ｍＡ／ｃｍ2から後期の３ｍＡ／ｃｍ2へ下げるときも同様に、段階的に下げていくようにした。
【００６１】
図１４は第１のＣＭＰ工程の要部断面模式図である。
電解めっきによるＣｕ膜５６の形成後、Ｃｕ膜５６とその下のシードＣｕ膜およびバリアメタル５５の不要な部分を除去するため、ＣＭＰによる平坦化を行った。これにより、シードＣｕ膜とＣｕ膜５６からなる下層Ｃｕ配線を形成した。
【００６２】
図１５は第１のキャップ膜等の形成工程の要部断面模式図である。
ＣＭＰ後、ＣＶＤ法を用い、Ｃｕ配線のＣｕ原子の拡散防止膜となる、膜厚約５０ｎｍのＳｉＣのキャップ膜５７を形成した。その後、ＣＶＤ法を用い、膜厚約４５０ｎｍのＳｉＯＣの層間絶縁膜５８を形成し、さらに、ＣＶＤ法を用い、膜厚約５０ｎｍのハードマスク５９を形成した。
【００６３】
図１６はビアホールおよび溝の形成工程の要部断面模式図である。
キャップ膜５７、層間絶縁膜５８およびハードマスク５９の形成後、デュアルダマシン法を用い、フォトリソグラフィとエッチングにより、下層Ｃｕ配線に通じるビアホール６０と上層Ｃｕ配線用の溝６１を形成した。
【００６４】
その後は、下層Ｃｕ配線の形成と同様の手順で電解めっきを行い、溝６１の埋め込みを行った。
図１７は電解めっき工程後の要部断面模式図である。
【００６５】
上記図１６に示した溝６１の形成後、スパッタ法を用いてバリアメタル６２およびシードＣｕ膜（図示せず。）を形成し、その後、シードＣｕ膜上に電解めっきによりＣｕ膜６３を形成した。
【００６６】
電解めっきは、ここでは、その初期（ビアホール６０から溝６１の下部および下部側の側壁部を埋め込むとき）には電流密度を約３ｍＡ／ｃｍ2とし、そこから徐々に電流密度を上げ、中期（溝６１の中央部を埋め込むとき）には約２０ｍＡ／ｃｍ2となるようにし、そこからまた徐々に電流密度を下げて、後期（溝６１の上部を埋め込むとき）には約３ｍＡ／ｃｍ2となるように調整した。なお、電流密度は、上記下層Ｃｕ配線のときと同様、ここでは段階的に変化させるようにした。
【００６７】
図１８は第２のＣＭＰ工程の要部断面模式図である。
電解めっきによるＣｕ膜６３の形成後、ハードマスク５９までＣＭＰを行って、Ｃｕ膜６３とその下のシードＣｕ膜およびバリアメタル６２の不要な部分を除去し、それにより、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。
【００６８】
図１９は第２のキャップ膜等の形成工程の要部断面模式図である。
ビアおよび上層Ｃｕ配線の形成後、ＣＶＤ法を用い、膜厚約５０ｎｍのＳｉＣのキャップ膜６４を形成し、その上に、ＳｉＯＣの層間絶縁膜６５を形成した。
【００６９】
以上のような工程を経て、Ｃｕ配線構造を形成した。以降は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
また、比較対象試料として、従来の製造方法を用いた試料も作製した。すなわち、従来手法による試料では、電解めっきによってＣｕ膜を埋め込む際、その初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、中期には２０ｍＡ／ｃｍ2となるようにし、その後は溝が完全に埋め込まれるまでその電流密度を変えずに成膜を行った。その他のプロセス上の条件は、上記実施例１の場合と同じにした。
【００７０】
上記実施例１の方法により形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その下部、上部および側壁部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部では約０．５μｍであることがわかった。これに対し、上記比較対象試料のＣｕ配線の断面を同じくＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、その下部と側壁部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部から上部にかけてのＣｕ粒子の平均粒径は約０．５μｍであり、上部になるほど大きめになることがわかった。
【００７１】
さらに、上記実施例１で用いた電解めっき手法で形成したＣｕ配線と、上記比較対象試料に適用した従来の電解めっき手法で形成したＣｕ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも２層Ｃｕ配線構造とし、下層Ｃｕ配線は、配線幅約３００ｎｍ、長さ約１００μｍで、その両端にビアを接続し、各ビアにそれぞれ上層Ｃｕ配線を接続した。各上層Ｃｕ配線は、配線幅約１０００ｎｍとし、上層Ｃｕ配線上には直接パッドを形成した。そして、試験温度約３００℃で、一方の上層Ｃｕ配線から、一方のビア、下層Ｃｕ配線、他方のビア、他方の上層Ｃｕ配線へと、２ＭＡ／ｃｍ2相当の電流を流した。このような試験の結果、上記実施例１で用いた電解めっき手法を用いた場合の方が、上記比較対象試料に適用した従来の電解めっき手法を用いた場合に比べ、約２倍寿命が長いことがわかった。
【００７２】
（実施例２）
ここでは、イオン注入を利用する方法について述べる。
Ｃｕ配線の形成工程は、上記実施例１に示した上記図１０〜図１２の工程までは同じであり、続く下層Ｃｕ配線形成のための図１３の電解めっき工程においては、ここでは従来手法を用いてＣｕ膜５６を形成した。すなわち、図１２に示した溝５４の下部および下部側の側壁部を埋め込む電解めっきの初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、溝５４の中央部を埋め込む中期には２０ｍＡ／ｃｍ2となるようにし、その後は溝５４が完全に埋め込まれるまで電流密度を変えずに成膜を行った。
【００７３】
次いで、上記図１４に示したのと同様にＣＭＰによる平坦化を行った後、上記図１５に示したキャップ膜５７の形成前に、イオン注入を行った。注入イオンにはＡｒを用い、その注入時の加速電圧は約５０ｋｅＶ〜１００ｋｅＶとした。これにより、下層Ｃｕ配線を形成した。
【００７４】
このようなイオン注入後は、上記実施例１と同様に、上記図１５〜図１９に示したように、デュアルダマシン法を用い、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。その際、ビアおよび上層Ｃｕ配線を形成するための上記図１７に示した電解めっき工程においては、下層Ｃｕ配線と同様、従来手法を用いてＣｕ膜６３を形成し、上記図１８に示したＣＭＰ工程後、Ａｒを加速電圧約５０ｋｅＶ〜１００ｋｅＶでイオン注入した。
【００７５】
このようなＣｕ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このように下層Ｃｕ配線および上層Ｃｕ配線の形成の際にイオン注入を行ったことで、電解めっきで形成されたＣｕ膜５６，６３の結晶格子間にＡｒが入り込み、その結晶性が乱れ、イオン注入が行われた領域がアモルファス構造になった。イオン注入条件を制御することにより、Ａｒの注入深さを制御することができ、ここでは下層Ｃｕ配線および上層Ｃｕ配線のそれぞれの上部にＡｒが注入されるようにした。
【００７６】
このようにして形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その表層部はアモルファス化しており、より中央部寄りには、平均粒径約０．１μｍ以下の小さな多結晶が観察された。しかし、イオン注入元素を到達させなかった中央部では、上記比較対象試料（上記実施例１参照。）と同じく、Ｃｕ粒子の平均粒径が約０．５μｍであることがわかった。
【００７７】
上記実施例１と同様、この実施例２のようにイオン注入法を用いて形成したＣｕ配線と、上記比較対象試料のようにイオン注入法を用いなかったＣｕ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。試験パターンは、上記実施例１に述べたものと同じ構造（２層Ｃｕ配線構造）とし、また、試験条件（試験温度約３００℃，電流約２ＭＡ／ｃｍ2）も同じにした。このような試験の結果、イオン注入法を用いた場合の方が、イオン注入法を用いなかった場合に比べ、約１．５倍寿命が長いことがわかった。
【００７８】
なお、ここではＡｒをイオン注入することで、Ｃｕ配線の上部をアモルファス化する場合を例示したが、前述のように、そのほかのハロゲン属の元素を用いることもでき、同様の構造のＣｕ配線が形成された。
【００７９】
また、Ｃ，Ｏ，Ｎ等の元素をイオン注入して、Ｃｕ配線の上部に、より高抵抗の化合物を形成させるようにすることもできる。この場合は、イオン注入後、必要に応じて熱処理を施し、所定の化合物を形成させる。なお、熱は、このイオン注入後のプロセス（層間絶縁膜の形成時等）でも充分に与えられるので、イオン注入後の化合物形成を目的とした熱処理は、必ずしも要しない。いずれにしても、イオン注入後に与えられる熱によって化合物が形成されるため、イオン注入時の加速電圧は低く設定することができ、Ｃｕ配線に与える格子欠陥等のダメージを低減することができた。
【００８０】
（実施例３）
ここでは、電解めっきを２回に分けて行う方法について述べる。
Ｃｕ配線の形成工程は、上記実施例１に示した上記図１０〜図１２の工程までは同じであり、続く下層Ｃｕ配線形成のための上記図１３に示した電解めっき工程において、条件の異なる２回の電解めっきを行った。
【００８１】
まず、１回目の電解めっきでは、その初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、中期には２０ｍＡ／ｃｍ2となるようにし、上記図１２に示した溝５４の中央部まで埋め込み、その時点で電解めっきを終了した。そして、そのような埋め込み状態で、温度約３５０℃の熱処理を行った。これにより、Ｃｕ粒子が成長し、その粒径が大きくなった。熱処理後、２回目の電解めっきを行い、溝５４を完全に埋め込んだ。この２回目の電解めっきは、電流密度約５ｍＡ／ｃｍ2と低電流密度一定で行った。
【００８２】
その後、上記図１４に示したＣＭＰ工程を経て、下層Ｃｕ配線を形成した。
下層Ｃｕ配線の形成後は、上記実施例１と同様に、上記図１５〜図１９に示したように、デュアルダマシン法を用い、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。その際、ビアおよび上層Ｃｕ配線を形成するための上記図１７に示した電解めっき工程においては、まずビアホール６０から溝６１の下部および下部側の側壁部を埋め込む初期に電流密度を約３ｍＡ／ｃｍ2とし、電流密度を２０ｍＡ／ｃｍ2まで徐々に上げて溝６１の中央部まで埋め込み（１回目の電解めっき）、温度約３５０℃の熱処理後、電流密度約５ｍＡ／ｃｍ2一定の電解めっき（２回目の電解めっき）を行い、溝６１を完全に埋め込んだ。その後、上記図１８に示したＣＭＰ工程を経て、ビアおよび上層Ｃｕ配線を形成した。
【００８３】
このようなＣｕ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このようにして形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その下部、側壁部および上部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部では約０．６μｍであることがわかった。この方法により、中央部ではＣｕ粒子の粒径が比較的大きく、その周囲ではＣｕ粒子の粒径が比較的小さい下層Ｃｕ配線および上層Ｃｕ配線が形成できることが確認された。
【００８４】
また、上記実施例１と同様、この実施例３のように電解めっきを２回に分けて行う方法を用いて形成したＣｕ配線のエレクトロマイグレーション試験を実施したところ、従来の電解めっき手法を用いた場合に比べ、約２倍寿命が長いことがわかった。
【００８５】
（実施例４）
ここでは、Ａｌ配線の形成方法について述べる。
Ｓｉ基板上にＳｉＯ2膜を形成し、その上にＴｉまたは窒化チタン（ＴｉＮ）からなる膜厚約８０ｎｍのバリアメタルをスパッタ法により形成した。そのバリアメタルの上に、Ｃｕを約０．５ｗｔ％含む膜厚４５０ｎｍのＡｌ膜をスパッタ法により形成した。
【００８６】
Ａｌ膜の形成時には、そのスパッタ条件を途中で切り替えるようにした。すなわち、成膜初期の５０ｎｍほどまではスパッタ電力を適正値よりも上げて成膜速度を１μｍ／ｍｉｎと大きくし、約５０ｎｍ以上では、成膜速度を０．２μｍ／ｍｉｎまで下げ、成膜後期の５０ｎｍほどはやはり適正値よりも上昇させて１μｍ／ｍｉｎとした。Ａｌの成膜の場合、粒子の核形成が粒径を律速するので、成膜速度が大きいほど粒径が小さくなる傾向がある。このことを利用し、初期と後期の段階で成膜速度を大きくしてＡｌ粒子が小さくなるようにし、中期の段階では成膜速度を小さくしてＡｌ粒子が大きくなるようにした。
【００８７】
Ａｌ膜の形成後は、再びＴｉまたはＴｉＮからなる膜厚約５０ｎｍのバリアメタルをスパッタ法により形成した。そして、フォトリソグラフィを用いて幅約０．５μｍのパターンを形成し、ＲＩＥにより余計な金属部分を除去した。これにより、配線幅約０．５μｍで、上下にバリアメタルが形成された下層Ａｌ配線を形成した。
【００８８】
その後、ＳｉＯ2膜を全面に堆積し、Ａｌ配線に通じるタングステン（Ｗ）ビアを形成し、さらに、同様の工程を繰り返して上層Ａｌ配線を形成した。
このようなＡｌ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
【００８９】
このようにして形成したＡｌ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ａｌ配線断面において、その下部（下のバリアメタル近傍）と上部（上のバリアメタル近傍）でＡｌ粒子の平均粒径が約０．２μｍであり、その中央部でＡｌ粒子の平均粒径が約０．５μｍであることが確認された。なお、Ａｌ配線は、ドライエッチングで形成されたものであるので、その側壁部すなわちＳｉＯ2膜と接する界面の近傍では、Ａｌ粒子の平均粒径は、中央部と同等であった。
【００９０】
このような手法で形成したＡｌ配線と、従来通りの手法すなわちスパッタ条件を途中で切り替えないで形成したＡｌ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも２層Ａｌ配線構造とし、下層Ａｌ配線の両端にＷビアを接続し、各ビアにそれぞれ上層Ａｌ配線を接続し、各上層Ａｌ配線上にはパッドを形成した。そして、試験温度約２５０℃で、一方の上層Ａｌ配線から、一方のＷビア、下層Ａｌ配線、他方のビア、他方の上層Ａｌ配線へと、１．５ＭＡ／ｃｍ2相当の電流を流した。このような試験の結果、上記の手法を用いて形成したＡｌ配線の方が、従来の手法を用いて形成したＡｌ配線に比べ、約１．５倍寿命が長いことがわかった。
【００９１】
Ａｌ配線の場合、電子の輸送は、上下のバリアメタルとの界面が優勢である。それらの近傍でのＡｌ粒子の粒径が小さくなったことで、その領域の抵抗率が上昇し、電流が比較的中央部を流れ、それによってエレクトロマイグレーション耐性が向上したものと考えられる。
【００９２】
なお、この例では、Ａｌ配線の粒径を、スパッタ時の成膜速度を変化させることによって制御するようにしたが、このほかにも、例えば、スパッタ時の成膜温度を変化させたり、スパッタ時に微量の水素（Ｈ2）ガスや酸素（Ｏ2）ガスを導入したりすることによっても制御することが可能である。すなわち、スパッタ時の成膜温度が高い場合には、成膜表面での拡散が促進されるために、Ａｌ粒子の粒径が大きくなり、成膜温度が低い場合には、核成長が促進されるために、Ａｌ粒子の粒径が小さくなる。また、微量のＨ2ガスやＯ2ガスの導入は、Ａｌ粒子を還元したり酸化したりしてその粒径を変化させる。そのため、これらのような方法を用いることによっても、Ａｌ粒子の粒径を制御することが可能であり、エレクトロマイグレーション耐性の向上を図ることが可能になる。
【００９３】
以上説明したように、ＣｕやＡｌ等を用いた金属配線を形成する際、その内部の粒径を制御するようにした。特に、エレクトロマイグレーションで最も金属の輸送が起きやすい領域の金属粒子の粒径を他の領域に比べて相対的に小さくすることにより、その領域の電子の流れを減少させ、エレクトロマイグレーション現象に対する耐性を向上させる。また、そのような構成を有する金属配線は、電解めっき条件やスパッタ条件を最適に設定することにより、安定して形成することができる。したがって、エレクトロマイグレーション耐性を有する信頼性の高い金属配線を備えた半導体装置が安定的に製造可能となる。
【００９４】
なお、以上の説明における、半導体装置の各構成要素の材質や、サイズ、形成方法等は、上記の例に限定されるものではなく、形成する半導体装置の要求特性等に応じ、任意に設定可能である。
【００９５】
（付記１） 金属配線を備える半導体装置において、
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。
【００９６】
（付記２） 前記金属配線は、前記上部の金属粒子の平均粒径が、前記中央部の金属粒子の平均粒径よりも小さく形成されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記金属配線は、前記上部をアモルファスにされていることを特徴とする付記１記載の半導体装置。
【００９７】
（付記４） 前記金属配線は、さらに、前記金属配線の下面を覆う膜との界面近傍である下部が、前記中央部に比べて高抵抗化されていることを特徴とする付記１記載の半導体装置。
【００９８】
（付記５） 前記金属配線は、下面および側面を高融点金属膜で覆われ、上面を絶縁膜で覆われていることを特徴とする付記１〜４のいずれかに記載の半導体装置。
（付記６） 前記金属配線は、上下面を高融点金属膜で覆われ、側面を絶縁膜で覆われていることを特徴とする付記１〜４のいずれかに記載の半導体装置。
【００９９】
（付記７） 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１００】
（付記８） 前記高電流密度の条件で金属膜を形成する前に、低電流密度の条件で金属膜を形成することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記複数回のめっきを行って前記溝を前記金属膜で埋め込む際には、各回のめっき間でそれぞれ熱処理を行うことを特徴とする付記８記載の半導体装置の製造方法。
【０１０１】
（付記１０） 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０２】
（付記１１） 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする付記１０記載の半導体装置の製造方法。
【０１０３】
（付記１２） 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする付記１０記載の半導体装置の製造方法。
【０１０４】
（付記１３） 前記所定元素として前記金属膜と前記化合物を形成する前記元素を導入する場合には、前記元素を導入する工程後に、前記化合物が形成される熱処理を行うことを特徴とする付記１２記載の半導体装置の製造方法。
【０１０５】
（付記１４） 金属配線を備える半導体装置の製造方法において、
第１の絶縁膜上に第１のバリアメタルを形成する工程と、
前記第１のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第２のバリアメタルを形成する工程と、
前記第１，第２のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第２の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０６】
（付記１５） 前記第１のバリアメタル上に、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるような条件で、前記金属膜を形成する工程においては、
前記金属膜を形成する際の形成速度、形成温度または導入ガスを変化させることにより、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるように、前記金属膜を形成することを特徴とする付記１４記載の半導体装置の製造方法。
【符号の説明】
【０１０７】
１，１０，２０ Ｃｕ配線
１ａ，１０ａ，２０ａ，３０ａ Ｃｕ粒子
２，６，１１，１５，２１，３１，４３，４４，５２，５８，６５ 層間絶縁膜
３，１２，２２，３２，５３，５９ ハードマスク
４，１３，２３，３３，４１，４２，５５，６２ バリアメタル
５，１４，５７，６４ キャップ膜
３４，３５，５６，６３ Ｃｕ膜
４０ Ａｌ配線
４０ａ Ａｌ粒子
５０ Ｓｉ基板
５１ 下地絶縁膜
５４，６１ 溝
６０ ビアホール
【技術分野】
【０００１】
本発明は金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）半導体デバイスの高集積化とチップサイズの縮小化に伴い、その内部に形成される配線の微細化および多層配線化も進んできている。例えば、６５ｎｍノードデバイスでは、最小配線幅がおよそ１００ｎｍ前後である。そのような微細な配線に電流を流すと、配線の金属原子が移動する、エレクトロマイグレーションが発生し得る。エレクトロマイグレーションにより、配線にボイドやヒロックが生じ、これらが配線の抵抗上昇、断線、短絡等を引き起こし、回路の信頼性を低下させる。
【０００３】
ところで、先端Ｓｉ半導体デバイスでは、その配線に、いわゆるダマシン法を用いて形成されるＣｕ配線が一般的に用いられている。ダマシン法では、例えば、まず絶縁膜にリソグラフィ技術とエッチング技術を用いて溝を形成した後、全面にスパッタ法を用いてバリアメタルおよびシードＣｕ膜を形成し、その上に電解めっき法を用いてＣｕ膜を形成して溝を埋め込み、絶縁膜上の余分なＣｕ膜やバリアメタルをＣＭＰ（Chemical Mechanical Polishing）で除去することにより、Ｃｕ配線を形成する。さらに、Ｃｕ配線の表面には、上記バリアメタルと同様、Ｃｕ配線のＣｕ原子の拡散を抑制する目的で、窒化シリコン（ＳｉＮ）等のキャップ膜をＣＶＤ（Chemical Vapor Deposition）法等を用いて形成する（例えば、特許文献１参照。）。
【０００４】
このようにして形成されるＣｕ配線では、その周りがバリアメタルとキャップ膜によって覆われているが、バリアメタルとの界面に比べると、キャップ膜との界面の密着力は弱くなる。Ｃｕ配線とバリアメタルとの界面が金属同士の接合からなるのに対し、Ｃｕ配線とキャップ膜との界面は、絶縁膜と金属との接合からなるためである。Ｃｕ配線のＣｕ原子の拡散は、密着力の弱いキャップ膜との界面から起こりやすいと考えられており、実際、ボイドもこの界面で散見される確率が高い。
【０００５】
エレクトロマイグレーション耐性を高める方法としては、例えば、キャップ膜を形成する際、その成膜に先立って所定の前処理を施し、その後、成膜を行うことにより、キャップ膜とＣｕ配線との界面を改質させる方法等が提案されている（例えば、非特許文献１参照。）。また、エレクトロマイグレーション耐性を高める別の方法として、キャップ膜にコバルトタングステンリン（ＣｏＷＰ）等の金属を用いる方法等も提案されている（例えば、非特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３１７８３５号公報
【非特許文献】
【０００７】
【非特許文献１】リライアビリティ・フィジクス・シンポジウム・プロシーディングズ（Reliability Physics Symposium Proceedings），ＩＥＥＥ，２００４年４月，ｐ．２４６
【非特許文献２】ジャーナル・オブ・アプライド・フィジクス（Journal of Applied Physics），２００３年１月，第９３巻，第３号，ｐ．１４１７−１４２１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
今後、世代が進めば配線幅はさらに細くなり、４５ｎｍノードになると最小配線幅はおよそ７０ｎｍになる。このような状況になると、キャップ膜の材質を考慮するほか、上記のようなキャップ膜とＣｕ配線の界面を改質する方法を用いるのみでは、エレクトロマイグレーションを充分に抑制できなくなる可能性がある。例えば、キャップ膜にＳｉＮを用いた場合には、炭化シリコン（ＳｉＣ）や炭化窒化シリコン（ＳｉＣＮ）を用いた場合に比べ、Ｃｕ配線との密着力が強まる。しかしながら、ＳｉＮは、ＳｉＣやＳｉＣＮに比べると誘電率が高く、キャップ膜にＳｉＮを用いることにより、Ｃｕ配線の高速化は妨げられることになってしまう。
【０００９】
また、上記のように金属のキャップ膜を用いると、Ｃｕ配線との間に強い密着力が得られ、Ｃｕ原子の拡散を抑えることができる。このような金属のキャップ膜は、配線上に選択的に形成する必要があるが、次世代半導体デバイスのような狭ピッチの配線上にそのように選択的に金属のキャップ膜を形成することは必ずしも容易でなく、量産性の点で課題が残っているのが現状である。
【００１０】
ところで、エレクトロマイグレーションは、上記のようなＣｕ配線のほか、アルミニウム（Ａｌ）配線でも発生し得る。一般的なＡｌ配線では、電子の輸送がバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、Ａｌ配線を備える半導体装置の製造方法において、第１の絶縁膜上に第１のバリアメタルを形成する工程と、前記第１のバリアメタル上に、Ａｌ粒子が第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、前記第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する工程と、前記第２のＡｌ膜上に第２のバリアメタルを形成する工程と、前記第１，第２のバリアメタルおよび前記第１，第２のＡｌ膜を配線パターンに加工する工程と、前記配線パターンを第２の絶縁膜で覆う工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
開示の半導体装置の製造方法によれば、Ａｌ配線には、その上部よりも中央部に比較的電流が流れやすくなるため、その上部からのエレクトロマイグレーションが抑えられるようになる。したがって、信頼性の高いＡｌ配線を備えた半導体装置が実現可能になる。また、そのような構成のＡｌ配線は、工程を複雑にすることなく安定して形成することができるため、信頼性の高いＡｌ配線を備えた半導体装置を安定的に量産することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】Ｃｕ配線の配線幅と抵抗率との関係を示す図である。
【図２】Ｃｕ配線内の粒径分布の説明図である。
【図３】Ｃｕ配線の構成例を示す要部断面模式図である。
【図４】ＣＭＰ工程後の要部断面模式図である。
【図５】イオン注入工程の要部断面模式図である。
【図６】第１の電解めっき工程の要部断面模式図である。
【図７】熱処理工程の要部断面模式図である。
【図８】第２の電解めっき工程の要部断面模式図である。
【図９】Ａｌ配線の構成例を示す要部断面模式図である。
【図１０】層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
【図１１】溝形成工程の要部断面模式図である。
【図１２】バリアメタル等の形成工程の要部断面模式図である。
【図１３】電解めっき工程の要部断面模式図である。
【図１４】第１のＣＭＰ工程の要部断面模式図である。
【図１５】第１のキャップ膜等の形成工程の要部断面模式図である。
【図１６】ビアホールおよび溝の形成工程の要部断面模式図である。
【図１７】電解めっき工程後の要部断面模式図である。
【図１８】第２のＣＭＰ工程の要部断面模式図である。
【図１９】第２のキャップ膜等の形成工程の要部断面模式図である。
【発明を実施するための形態】
【００１４】
はじめに、Ｃｕ配線の構成とその特性について説明する。
まず、様々な形状のＣｕ配線を形成してその抵抗を精密に測定し、さらに、それらのＣｕ配線の配線幅や配線高さを精密に測定して、抵抗率を算出した。また、Ｃｕ配線形成時のＣｕ膜の形成条件、Ｃｕ配線の配線幅、配線高さを変えることによって、Ｃｕ配線を構成するＣｕ粒子の粒径（グレインサイズ）を変化させた。粒径は、ＴＥＭ（Transmission Electron Microscope）またはＥＢＳＰ（Electron Back Scattering Pattern）法を用いて測定した。
【００１５】
図１はＣｕ配線の配線幅と抵抗率との関係を示す図である。なお、図１において、横軸は配線幅（ｎｍ）を表し、縦軸は抵抗率（μΩ・ｃｍ）を表している。また、図１には、後述するモデルを用いてフィッティングを行って得られるフィッティング曲線Ａ，Ｂ，Ｃを併せて図示している。
【００１６】
図１より、Ｃｕ配線の抵抗率は、それを構成するＣｕ粒子の粒径によらず、配線幅が数百ｎｍから増加し始め、１００ｎｍ以下になると、その増加が顕著になることがわかった。また、ここでは平均粒径を大体３種類（平均粒径約２１３ｎｍ，２３０ｎｍ，２５６ｎｍ（ただし、配線幅１μｍでの平均粒径。））に変化させたが、配線幅が同じであっても、粒径が小さいものほど抵抗率が高くなることがわかった。
【００１７】
この結果を解析するため、抵抗率の粒径依存性を、薄膜の表面散乱モデル（F-S Model；E.H. Sondheimer, "The Mean Free Path of Electron in Metals", Adv. Phys. (1952)）、および結晶粒界での散乱を取り込んだモデル（M-S Model；A.F. Mayadas, "Electrical-Resistivity Model for Polycrystalline Films: the Case of Arbitrary Reflection at External Surfaces", Phys. Rev. B (1970), Vol.1, p.1382）を用いた計算でフィッティングを行った。これらのフィッティングに必要なパラメータのうち、粒径については、形成したＣｕ配線について実際に測定したものを利用した。図１には、これらのフィッティング曲線Ａ，Ｂ，Ｃを併せて図示している。
【００１８】
Ｃｕ配線の配線幅が１００ｎｍ以下になると、その断面積に対して周囲の界面の割合が増加し、電子の散乱寄与が増加するため、抵抗率が上昇する。一方、粒径が小さくなると抵抗率が増加しているが、これも正確に考慮することで、抵抗率の変化がほぼ説明されることがわかった。すなわち、１００ｎｍ以下の微細配線では、界面での電子の反射に加え、粒界での電子散乱効果が大きく働くため、抵抗率が粒径にも依存することがわかった。このような現象は、電子の散乱自由工程である４０ｎｍ前後まで粒径が小さくなると顕著になる。
【００１９】
この結果を基に考えると、例えば、微細配線内に粒径分布が存在する場合、電気は抵抗の低いところを流れやすいので、粒径の比較的大きな領域を選択的に流れることになる。
図２はＣｕ配線内の粒径分布の説明図である。
【００２０】
ダマシン法でＣｕ配線１を形成する場合には、まず、酸化シリコン（ＳｉＯ2）等の層間絶縁膜２上にＳｉＮ等のハードマスク３を形成し、Ｃｕ配線１を形成すべき領域に溝を形成する。その後、スパッタ法を用い、全面にタンタル（Ｔａ）やチタン（Ｔｉ）、あるいは窒化タンタル（ＴａＮ）等の高融点金属を用いたバリアメタル４を形成し、さらに、シードＣｕ膜（図示せず。）を形成して、その上に電解めっきによりＣｕ膜を形成して溝を埋め込む。そして、ハードマスク３上の余分なＣｕ膜やバリアメタル４等をＣＭＰで除去することにより、Ｃｕ配線１を形成する。その上にＣＶＤ法等を用いてＳｉＣやＳｉＮ等のキャップ膜５を形成し、さらに、その上には、ＳｉＯ2等の上層の層間絶縁膜６を形成していく。
【００２１】
このような方法では、通常、電解めっきの初期で電流密度を低くしてＣｕ膜の形成速度を遅くする。これは、Ｃｕ配線１の配線幅によらず、その下部や下部側の側壁部が確実に埋め込まれるようにするため、また、めっき開始時の急激な電流変化によってシードＣｕ膜が溶解しないようにするためである。このように低電流密度でＣｕ膜形成速度が遅い電解めっきの初期には、形成されるＣｕ膜中に取り込まれる不純物が多くなる。その結果、後の熱処理により、その多数の不純物を核にして多数のＣｕ粒子１ａが生成されるため、換言すれば、その多数の不純物によって大きなＣｕ粒子１ａの生成が阻害されるために、Ｃｕ粒子１ａの粒径が小さくなる傾向がある。
【００２２】
一方、Ｃｕ配線１の中央部から上部を埋め込むための電解めっきの中期から後期にかけては、電流密度を高くしてＣｕ膜形成速度を速める。このときは、低電流密度で行ったときとは逆に、形成されるＣｕ膜中に取り込まれる不純物が少なくなり、Ｃｕ粒子１ａの粒径が大きくなる傾向がある。
【００２３】
Ｃｕ配線１は、このような電解めっきによって形成されるため、図２に示したように、その下部や下部側の側壁部ではＣｕ粒子１ａの粒径が比較的小さく、中央部から上部ではＣｕ粒子１ａの粒径が比較的大きくなった構造で形成されるようになる。
【００２４】
このような構造を有するＣｕ配線１では、上記図１の結果からわかるように、Ｃｕ配線１を流れる電流は、粒径が比較的大きく、抵抗率の低い、中央部から上部の領域に集中的に流れるようになる。エレクトロマイグレーションは、電子の流れによってＣｕ原子が移動するものであるので、電子の流れがＣｕ配線１のＣｕ原子に及ぼす影響は、中央部から上部の領域で大きくなることになる。
【００２５】
また、Ｃｕ配線１がキャップ膜５と接するのは、Ｃｕ配線１の上面であり、キャップ膜５が絶縁膜である場合、その部分の密着力が弱いことが知られているところである。すなわち、エレクトロマイグレーションが発生する際、キャップ膜５と接するＣｕ配線１の上部界面でのＣｕ原子の拡散が支配的である理由は、その上部界面におけるキャップ膜５との密着力の弱さに加え、電子がＣｕ配線１の中央部から上部にかけて比較的多く流れることでエレクトロマイグレーションの駆動力が強くなっているためであるということができる。
【００２６】
以上のことから、Ｃｕ配線を、その中央部ではＣｕ粒子が比較的大きく、その周囲ではＣｕ粒子が比較的小さくなるような構成とする。
図３はＣｕ配線の構成例を示す要部断面模式図である。
【００２７】
図３に示すＣｕ配線１０は、上記図２に示したＣｕ配線１と同様、ダマシン法を用いて形成され、ＳｉＯ2等の層間絶縁膜１１とＳｉＮ等のハードマスク１２に設けた溝を、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル１３を介して、Ｃｕ膜で埋め込んだ構成を有している。Ｃｕ配線１０は、溝形成後の全面にまずバリアメタル１３とシードＣｕ膜（図示せず。）を形成し、電解めっき法を用いてＣｕ膜を形成し、ハードマスク１２までＣＭＰを行うことにより、形成される。このＣｕ配線１０上には、ＳｉＣやＳｉＮ等のキャップ膜１４が形成され、さらに、その上には、ＳｉＯ2等の上層の層間絶縁膜１５が形成される。
【００２８】
この図３に示したＣｕ配線１０は、その中央部のＣｕ粒子１０ａが比較的大きく、その周囲の下部、側壁部および上部のＣｕ粒子１０ａが比較的小さい構成を有している。このような構成を有するＣｕ配線１０では、Ｃｕ粒子１０ａが比較的大きく、抵抗率が低い、その中央部を電流が比較的流れやすく、Ｃｕ粒子１０ａが比較的小さく、抵抗率が高い、その周囲には電流が比較的流れにくくなる。その結果、密着力の弱いＣｕ配線１０の上部とキャップ膜１４との界面では、エレクトロマイグレーションの駆動力が弱まるようになる。
【００２９】
一般に、配線に流れる信号の周波数が高くなればなるほど、その表面に電流が集中する。この現象は表皮効果と呼ばれる。最先端のデバイスではＧＨｚオーダの信号が流れていて、一般的な物体では表皮効果を無視できない領域である。電流の流れる深さは表皮深さδと呼ばれ、表皮深さδは、次の式（１）で表される。
【００３０】
【数１】
【００３１】
式（１）において、μは導体の絶対透磁率で４π×１０-7（Ｈ／ｍ）であり、σは導電率、ωは電流の角周波数である。ここで導体をＣｕと仮定すれば、例えば周波数１ＧＨｚでの表皮深さδは、２．０９μｍとなる。すなわち、このような周波数では、通常のμｍオーダのＣｕ配線は全て表面と見なしてよく、表皮効果によってＣｕ配線の表面だけに電流が流れることはない。
【００３２】
したがって、図３に示したＣｕ配線１０のように、その内部に所定の粒径分布を形成することによる電流の流路制御は可能であるということができる。
Ｃｕ配線１０内の粒径分布は、例えば、Ｃｕ膜を形成する際の電解めっき時の電流密度を制御することによって制御することができる。
【００３３】
具体的には、電解めっきの初期すなわちＣｕ配線１０の下部や下部側の側壁部を形成するときには低電流密度とし、中期のＣｕ配線１０の中央部を形成するころに電流密度を上げ、後期のＣｕ配線１０の上部を形成するころに再び低電流密度に戻すようにする。電解めっき時の電流密度をこのように制御することにより、中央部のＣｕ粒子１０ａが比較的大きく、その周囲のＣｕ粒子１０ａが比較的小さいＣｕ配線１０が得られるようになる。
【００３４】
なお、電解めっき時の電流密度は、例えば、その初期から中期の間は、段階的に上げていき、その中期から後期の間は、段階的に下げていくようにする。このほか、初期から中期の間、中期から後期の間で、それぞれ連続的に電流密度を変化させるようにすることも可能である。電流密度は、得られるＣｕ配線１０内にボイド等が発生しないような条件を設定するようにすればよい。
【００３５】
このような方法によれば、電解めっき時の電流密度制御のみで、電流が比較的中央部を流れやすい、エレクトロマイグレーション耐性を有するＣｕ配線１０を形成することができ、また、このようなＣｕ配線１０を形成するためには、新たな製造装置を導入することを要しない。
【００３６】
また、Ｃｕ配線内の粒径分布を制御するためには、上記のように電解めっき時の電流密度を制御する方法のほか、以下に示すような、イオン注入を利用する方法や、電解めっきを異なる条件で複数回行う方法を用いることもできる。
【００３７】
図４および図５はイオン注入を利用したＣｕ配線形成方法の説明図であって、図４はＣＭＰ工程後の要部断面模式図、図５はイオン注入工程の要部断面模式図である。
まず、ＳｉＯ2等の層間絶縁膜２１およびＳｉＮ等のハードマスク２２に溝を形成し、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル２３とシードＣｕ膜（図示せず。）の形成後、電解めっきによりＣｕ膜を形成する。電解めっき時には、初期で電流密度を低くし、中期から後期にかけては電流密度を高くする、従来通りの手法を用いてＣｕ膜を形成する。その後、ハードマスク２２までＣＭＰを行い、Ｃｕ配線２０を形成する。これにより、図４に示したような状態を得る。
【００３８】
このようにしてＣｕ配線２０を形成した後、キャップ膜の形成前に、図５に示すように、そのＣｕ配線２０に対し、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）等のハロゲン属の元素を、エネルギーを適切に調整してイオン注入し、必要に応じて所定の熱処理を行って、そのＣｕ配線２０の上部だけを多結晶化またはアモルファス化する。このような処理を行った上で、キャップ膜等の形成を行うようにする。なお、図５には、多結晶化された場合を模式的に示している。
【００３９】
このような方法によっても、例えばＣｕ配線２０の上部が多結晶化された場合、その上部のＣｕ粒子２０ａが小さくなるため、その上部の抵抗率を増加させることができる。また、Ｃｕ配線２０の上部をアモルファス化した場合にも、その上部の抵抗率を増加させることができる。したがって、上記図３のＣｕ配線１０と同様、電流は、このＣｕ配線２０の中央部を比較的流れやすく、キャップ膜との密着力が弱い上部には比較的流れにくくなるため、エレクトロマイグレーション耐性が高まるようになる。
【００４０】
イオン注入する元素としては、上記のようなハロゲン属元素のほか、例えば、Ｃｕと化合物を形成する炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）等の元素を用いることもできる。このような元素を用いた場合に形成される化合物は、いずれも純Ｃｕに比べて抵抗が高くなるため、Ｃｕ配線２０の上部を多結晶化またはアモルファス化したときと同様の効果を得ることが可能になる。
【００４１】
また、図６から図８は電解めっきを複数回に分けて行うＣｕ配線形成方法の説明図であって、図６は第１の電解めっき工程の要部断面模式図、図７は熱処理工程の要部断面模式図、図８は第２の電解めっき工程の要部断面模式図である。
【００４２】
この方法では、まず、図６に示すように、ＳｉＯ2等の層間絶縁膜３１およびＳｉＮ等のハードマスク３２に溝を形成した後、ＴａやＴｉ、あるいはＴａＮ等を用いたバリアメタル３３とシードＣｕ膜（図示せず。）を形成し、初期には低い電流密度、中期には電流密度を高くして１回目の電解めっきを行い、Ｃｕ膜３４を形成する。溝がＣｕ膜３４で完全に埋め込まれる前に、この１回目の電解めっきを終了する。このようにして得られるＣｕ膜３４は、溝の下部や側壁部ではＣｕ粒子３０ａが比較的小さく、中央部から上ではＣｕ粒子３０ａが比較的大きくなる。
【００４３】
次いで、図７に示すように、例えば、Ｎ2雰囲気や真空雰囲気中、約３５０℃で数分程度の熱処理を行う。これにより、Ｃｕ膜３４を構成しているＣｕ粒子３０ａが全体的により大きくなる。
【００４４】
そして、その所定の熱処理後、図８に示すように、一定の低い電流密度で２回目の電解めっきを行い、Ｃｕ膜３５を形成する。この２回目の電解めっきにより、溝を完全に埋め込む。
【００４５】
以降は、ハードマスク３２までＣＭＰを行い、その上にキャップ膜等を形成していけばよい。
このような方法により、中央部ではＣｕ粒子３０ａが比較的大きく、キャップ膜と接する上部ではＣｕ粒子３０ａが比較的小さいＣｕ配線を形成することができ、エレクトロマイグレーション耐性を高めることが可能になる。
【００４６】
なお、ここでは、電解めっきを２回に分けて行った場合を例示したが、３回以上に分けて行うことも可能である。電解めっきを細かく分割し、さらに、それらの間でそれぞれ所定条件の熱処理を行うことにより、粒径のより制御されたＣｕ配線が形成できることは明白である。各電解めっきの条件（電流密度等）および熱処理の条件（温度、時間等）は、形成すべきＣｕ粒子の粒径に応じて、それぞれ適切に設定すればよい。ただし、このように電解めっきの回数を増やすと、製造工程が増加してコストの増加を招き得る点に留意する。
【００４７】
また、このように複数回に分けて電解めっきを行う方法は、形成するＣｕ配線の配線幅に特に制限はなく、例えば約１５０ｎｍといった比較的細い配線幅のＣｕ配線の形成のほか、約１μｍといった比較的太い配線幅のＣｕ配線の形成にも同様に適用可能であり、いずれの場合も同様の粒径分布を得ることが可能である。
【００４８】
以上の説明では、Ｃｕ配線を例にして述べたが、その他の金属配線、例えばアルミニウム（Ａｌ）多結晶を主成分とするＡｌ配線等についても、同様に適用することが可能である。
【００４９】
図９はＡｌ配線の構成例を示す要部断面模式図である。
図９に示すＡｌ配線４０は、その下層と上層に、ＴａやＴｉ、あるいはＴａＮ等の高融点金属を用いたバリアメタル４１，４２が積層されている。
【００５０】
このようなＡｌ配線４０は、例えば、次のようにして形成される。まず、ＳｉＯ2等の層間絶縁膜４３上に、スパッタ法を用い、高融点金属膜、Ａｌ膜（Ａｌを主成分とする膜を含む。）、高融点金属膜を順に積層する。そして、それらをドライエッチング等で加工することにより、図９に示したようなバリアメタル４１、Ａｌ配線４０、バリアメタル４２の３層構造が得られるようになる。その後、Ａｌ配線４０を含む３層構造を覆うように、ＳｉＯ2等の層間絶縁膜４４が形成される。
【００５１】
スパッタ法によるＡｌ膜の形成時には、その初期と後期すなわちＡｌ配線４０の下部と上部を形成するときにＡｌ粒子４０ａが比較的小さく、中期すなわちＡｌ配線４０の中部を形成するときにＡｌ粒子４０ａが比較的大きくなるようなスパッタ条件を設定する。具体的には、スパッタ時のプラズマ電圧を調整したり、導入ガスを制御したりすることにより、Ａｌ粒子４０ａの粒径を制御すればよい。このようにしてＡｌ膜を形成することにより、その加工後には、下部と上部のＡｌ粒子４０ａが比較的小さく、中部のＡｌ粒子４０ａが比較的大きなＡｌ配線４０が得られる。したがって、上記Ｃｕ配線について述べたのと同様の効果を得ることが可能になる。
【００５２】
一般的なＡｌ配線では、電子の輸送が上下のバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。これに対し、上記のＡｌ配線４０のように、バリアメタルとの界面近傍におけるＡｌ粒子４０ａの粒径を小さくすると、その領域の抵抗率が高くなるため、電流が中央部を比較的流れやすくなり、そのようなエレクトロマイグレーションの発生を抑えることが可能になる。
【００５３】
なお、ここでは、Ａｌ配線４０の上下層にバリアメタル４１，４２を設ける構成を例示したが、下層のバリアメタル４１のみを設ける構成とすることも可能である。
以上説明したように、従来半導体装置製造に用いている装置を用い、その形成条件を適切に制御することにより、エレクトロマイグレーション耐性を有する金属配線を形成することができ、そのような信頼性の高い金属配線を備えた半導体装置を安定して実現することが可能になる。
【００５４】
以下、実施例について説明する。
（実施例１）
ここでは、電解めっき時の電流密度条件を制御する方法を用いた例について述べる。Ｃｕ配線形成の各工程断面図を図１０から図１９に示す。なお、トランジスタ部については、その図示を省略している。各工程について順に説明する。
【００５５】
図１０は層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
まず、Ｓｉ基板５０上に形成されたＳｉＯ2の下地絶縁膜５１の上に、ＣＶＤ法を用いて、膜厚約２５０ｎｍの炭化酸化シリコン（ＳｉＯＣ）の低誘電率（Ｌｏｗ−ｋ）膜を堆積し、層間絶縁膜５２を形成した。この層間絶縁膜５２上に、膜厚約５０ｎｍのハードマスク５３を形成した。
【００５６】
図１１は溝形成工程の要部断面模式図である。
層間絶縁膜５２およびハードマスク５３の形成後、フォトリソグラフィとエッチングにより、層間絶縁膜５２およびハードマスク５３を貫通する幅１００ｎｍ〜１０００ｎｍの下層Ｃｕ配線用の溝５４を形成した。
【００５７】
図１２はバリアメタル等の形成工程の要部断面模式図である。
溝５４の形成後、スパッタ法を用いて、ＴａまたはＴａＮのバリアメタル５５を形成し、さらに、シードＣｕ膜（図示せず。）を形成した。
【００５８】
図１３は電解めっき工程の要部断面模式図である。
バリアメタル５５およびシードＣｕ膜の形成後、シードＣｕ膜上に電解めっきによりＣｕ膜５６を形成し、上記図１１および図１２に示した溝５４をＣｕ膜５６により埋め込んだ。
【００５９】
電解めっきは、ここでは、その初期（溝５４の下部および下部側の側壁部を埋め込むとき）には電流密度を約３ｍＡ／ｃｍ2とし、そこから徐々に電流密度を上げ、中期（溝５４の中央部を埋め込むとき）には約２０ｍＡ／ｃｍ2となるようにした。そして、そこからまた徐々に電流密度を下げて、後期（溝５４の上部を埋め込むとき）には約３ｍＡ／ｃｍ2となるように調整した。
【００６０】
なお、この電解めっき時の電流密度は、その初期の３ｍＡ／ｃｍ2から中期の２０ｍＡ／ｃｍ2へと上げるときには、５，７，９ｍＡ／ｃｍ2というように、段階的に上げていくようにした。また、中期の２０ｍＡ／ｃｍ2から後期の３ｍＡ／ｃｍ2へ下げるときも同様に、段階的に下げていくようにした。
【００６１】
図１４は第１のＣＭＰ工程の要部断面模式図である。
電解めっきによるＣｕ膜５６の形成後、Ｃｕ膜５６とその下のシードＣｕ膜およびバリアメタル５５の不要な部分を除去するため、ＣＭＰによる平坦化を行った。これにより、シードＣｕ膜とＣｕ膜５６からなる下層Ｃｕ配線を形成した。
【００６２】
図１５は第１のキャップ膜等の形成工程の要部断面模式図である。
ＣＭＰ後、ＣＶＤ法を用い、Ｃｕ配線のＣｕ原子の拡散防止膜となる、膜厚約５０ｎｍのＳｉＣのキャップ膜５７を形成した。その後、ＣＶＤ法を用い、膜厚約４５０ｎｍのＳｉＯＣの層間絶縁膜５８を形成し、さらに、ＣＶＤ法を用い、膜厚約５０ｎｍのハードマスク５９を形成した。
【００６３】
図１６はビアホールおよび溝の形成工程の要部断面模式図である。
キャップ膜５７、層間絶縁膜５８およびハードマスク５９の形成後、デュアルダマシン法を用い、フォトリソグラフィとエッチングにより、下層Ｃｕ配線に通じるビアホール６０と上層Ｃｕ配線用の溝６１を形成した。
【００６４】
その後は、下層Ｃｕ配線の形成と同様の手順で電解めっきを行い、溝６１の埋め込みを行った。
図１７は電解めっき工程後の要部断面模式図である。
【００６５】
上記図１６に示した溝６１の形成後、スパッタ法を用いてバリアメタル６２およびシードＣｕ膜（図示せず。）を形成し、その後、シードＣｕ膜上に電解めっきによりＣｕ膜６３を形成した。
【００６６】
電解めっきは、ここでは、その初期（ビアホール６０から溝６１の下部および下部側の側壁部を埋め込むとき）には電流密度を約３ｍＡ／ｃｍ2とし、そこから徐々に電流密度を上げ、中期（溝６１の中央部を埋め込むとき）には約２０ｍＡ／ｃｍ2となるようにし、そこからまた徐々に電流密度を下げて、後期（溝６１の上部を埋め込むとき）には約３ｍＡ／ｃｍ2となるように調整した。なお、電流密度は、上記下層Ｃｕ配線のときと同様、ここでは段階的に変化させるようにした。
【００６７】
図１８は第２のＣＭＰ工程の要部断面模式図である。
電解めっきによるＣｕ膜６３の形成後、ハードマスク５９までＣＭＰを行って、Ｃｕ膜６３とその下のシードＣｕ膜およびバリアメタル６２の不要な部分を除去し、それにより、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。
【００６８】
図１９は第２のキャップ膜等の形成工程の要部断面模式図である。
ビアおよび上層Ｃｕ配線の形成後、ＣＶＤ法を用い、膜厚約５０ｎｍのＳｉＣのキャップ膜６４を形成し、その上に、ＳｉＯＣの層間絶縁膜６５を形成した。
【００６９】
以上のような工程を経て、Ｃｕ配線構造を形成した。以降は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
また、比較対象試料として、従来の製造方法を用いた試料も作製した。すなわち、従来手法による試料では、電解めっきによってＣｕ膜を埋め込む際、その初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、中期には２０ｍＡ／ｃｍ2となるようにし、その後は溝が完全に埋め込まれるまでその電流密度を変えずに成膜を行った。その他のプロセス上の条件は、上記実施例１の場合と同じにした。
【００７０】
上記実施例１の方法により形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その下部、上部および側壁部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部では約０．５μｍであることがわかった。これに対し、上記比較対象試料のＣｕ配線の断面を同じくＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、その下部と側壁部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部から上部にかけてのＣｕ粒子の平均粒径は約０．５μｍであり、上部になるほど大きめになることがわかった。
【００７１】
さらに、上記実施例１で用いた電解めっき手法で形成したＣｕ配線と、上記比較対象試料に適用した従来の電解めっき手法で形成したＣｕ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも２層Ｃｕ配線構造とし、下層Ｃｕ配線は、配線幅約３００ｎｍ、長さ約１００μｍで、その両端にビアを接続し、各ビアにそれぞれ上層Ｃｕ配線を接続した。各上層Ｃｕ配線は、配線幅約１０００ｎｍとし、上層Ｃｕ配線上には直接パッドを形成した。そして、試験温度約３００℃で、一方の上層Ｃｕ配線から、一方のビア、下層Ｃｕ配線、他方のビア、他方の上層Ｃｕ配線へと、２ＭＡ／ｃｍ2相当の電流を流した。このような試験の結果、上記実施例１で用いた電解めっき手法を用いた場合の方が、上記比較対象試料に適用した従来の電解めっき手法を用いた場合に比べ、約２倍寿命が長いことがわかった。
【００７２】
（実施例２）
ここでは、イオン注入を利用する方法について述べる。
Ｃｕ配線の形成工程は、上記実施例１に示した上記図１０〜図１２の工程までは同じであり、続く下層Ｃｕ配線形成のための図１３の電解めっき工程においては、ここでは従来手法を用いてＣｕ膜５６を形成した。すなわち、図１２に示した溝５４の下部および下部側の側壁部を埋め込む電解めっきの初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、溝５４の中央部を埋め込む中期には２０ｍＡ／ｃｍ2となるようにし、その後は溝５４が完全に埋め込まれるまで電流密度を変えずに成膜を行った。
【００７３】
次いで、上記図１４に示したのと同様にＣＭＰによる平坦化を行った後、上記図１５に示したキャップ膜５７の形成前に、イオン注入を行った。注入イオンにはＡｒを用い、その注入時の加速電圧は約５０ｋｅＶ〜１００ｋｅＶとした。これにより、下層Ｃｕ配線を形成した。
【００７４】
このようなイオン注入後は、上記実施例１と同様に、上記図１５〜図１９に示したように、デュアルダマシン法を用い、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。その際、ビアおよび上層Ｃｕ配線を形成するための上記図１７に示した電解めっき工程においては、下層Ｃｕ配線と同様、従来手法を用いてＣｕ膜６３を形成し、上記図１８に示したＣＭＰ工程後、Ａｒを加速電圧約５０ｋｅＶ〜１００ｋｅＶでイオン注入した。
【００７５】
このようなＣｕ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このように下層Ｃｕ配線および上層Ｃｕ配線の形成の際にイオン注入を行ったことで、電解めっきで形成されたＣｕ膜５６，６３の結晶格子間にＡｒが入り込み、その結晶性が乱れ、イオン注入が行われた領域がアモルファス構造になった。イオン注入条件を制御することにより、Ａｒの注入深さを制御することができ、ここでは下層Ｃｕ配線および上層Ｃｕ配線のそれぞれの上部にＡｒが注入されるようにした。
【００７６】
このようにして形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その表層部はアモルファス化しており、より中央部寄りには、平均粒径約０．１μｍ以下の小さな多結晶が観察された。しかし、イオン注入元素を到達させなかった中央部では、上記比較対象試料（上記実施例１参照。）と同じく、Ｃｕ粒子の平均粒径が約０．５μｍであることがわかった。
【００７７】
上記実施例１と同様、この実施例２のようにイオン注入法を用いて形成したＣｕ配線と、上記比較対象試料のようにイオン注入法を用いなかったＣｕ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。試験パターンは、上記実施例１に述べたものと同じ構造（２層Ｃｕ配線構造）とし、また、試験条件（試験温度約３００℃，電流約２ＭＡ／ｃｍ2）も同じにした。このような試験の結果、イオン注入法を用いた場合の方が、イオン注入法を用いなかった場合に比べ、約１．５倍寿命が長いことがわかった。
【００７８】
なお、ここではＡｒをイオン注入することで、Ｃｕ配線の上部をアモルファス化する場合を例示したが、前述のように、そのほかのハロゲン属の元素を用いることもでき、同様の構造のＣｕ配線が形成された。
【００７９】
また、Ｃ，Ｏ，Ｎ等の元素をイオン注入して、Ｃｕ配線の上部に、より高抵抗の化合物を形成させるようにすることもできる。この場合は、イオン注入後、必要に応じて熱処理を施し、所定の化合物を形成させる。なお、熱は、このイオン注入後のプロセス（層間絶縁膜の形成時等）でも充分に与えられるので、イオン注入後の化合物形成を目的とした熱処理は、必ずしも要しない。いずれにしても、イオン注入後に与えられる熱によって化合物が形成されるため、イオン注入時の加速電圧は低く設定することができ、Ｃｕ配線に与える格子欠陥等のダメージを低減することができた。
【００８０】
（実施例３）
ここでは、電解めっきを２回に分けて行う方法について述べる。
Ｃｕ配線の形成工程は、上記実施例１に示した上記図１０〜図１２の工程までは同じであり、続く下層Ｃｕ配線形成のための上記図１３に示した電解めっき工程において、条件の異なる２回の電解めっきを行った。
【００８１】
まず、１回目の電解めっきでは、その初期には電流密度を約３ｍＡ／ｃｍ2とし、徐々に電流密度を上げて、中期には２０ｍＡ／ｃｍ2となるようにし、上記図１２に示した溝５４の中央部まで埋め込み、その時点で電解めっきを終了した。そして、そのような埋め込み状態で、温度約３５０℃の熱処理を行った。これにより、Ｃｕ粒子が成長し、その粒径が大きくなった。熱処理後、２回目の電解めっきを行い、溝５４を完全に埋め込んだ。この２回目の電解めっきは、電流密度約５ｍＡ／ｃｍ2と低電流密度一定で行った。
【００８２】
その後、上記図１４に示したＣＭＰ工程を経て、下層Ｃｕ配線を形成した。
下層Ｃｕ配線の形成後は、上記実施例１と同様に、上記図１５〜図１９に示したように、デュアルダマシン法を用い、下層Ｃｕ配線に通じるビア、および上層Ｃｕ配線を同時に形成した。その際、ビアおよび上層Ｃｕ配線を形成するための上記図１７に示した電解めっき工程においては、まずビアホール６０から溝６１の下部および下部側の側壁部を埋め込む初期に電流密度を約３ｍＡ／ｃｍ2とし、電流密度を２０ｍＡ／ｃｍ2まで徐々に上げて溝６１の中央部まで埋め込み（１回目の電解めっき）、温度約３５０℃の熱処理後、電流密度約５ｍＡ／ｃｍ2一定の電解めっき（２回目の電解めっき）を行い、溝６１を完全に埋め込んだ。その後、上記図１８に示したＣＭＰ工程を経て、ビアおよび上層Ｃｕ配線を形成した。
【００８３】
このようなＣｕ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このようにして形成したＣｕ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ｃｕ配線断面において、その下部、側壁部および上部のＣｕ粒子の平均粒径は約０．１μｍであり、その中央部では約０．６μｍであることがわかった。この方法により、中央部ではＣｕ粒子の粒径が比較的大きく、その周囲ではＣｕ粒子の粒径が比較的小さい下層Ｃｕ配線および上層Ｃｕ配線が形成できることが確認された。
【００８４】
また、上記実施例１と同様、この実施例３のように電解めっきを２回に分けて行う方法を用いて形成したＣｕ配線のエレクトロマイグレーション試験を実施したところ、従来の電解めっき手法を用いた場合に比べ、約２倍寿命が長いことがわかった。
【００８５】
（実施例４）
ここでは、Ａｌ配線の形成方法について述べる。
Ｓｉ基板上にＳｉＯ2膜を形成し、その上にＴｉまたは窒化チタン（ＴｉＮ）からなる膜厚約８０ｎｍのバリアメタルをスパッタ法により形成した。そのバリアメタルの上に、Ｃｕを約０．５ｗｔ％含む膜厚４５０ｎｍのＡｌ膜をスパッタ法により形成した。
【００８６】
Ａｌ膜の形成時には、そのスパッタ条件を途中で切り替えるようにした。すなわち、成膜初期の５０ｎｍほどまではスパッタ電力を適正値よりも上げて成膜速度を１μｍ／ｍｉｎと大きくし、約５０ｎｍ以上では、成膜速度を０．２μｍ／ｍｉｎまで下げ、成膜後期の５０ｎｍほどはやはり適正値よりも上昇させて１μｍ／ｍｉｎとした。Ａｌの成膜の場合、粒子の核形成が粒径を律速するので、成膜速度が大きいほど粒径が小さくなる傾向がある。このことを利用し、初期と後期の段階で成膜速度を大きくしてＡｌ粒子が小さくなるようにし、中期の段階では成膜速度を小さくしてＡｌ粒子が大きくなるようにした。
【００８７】
Ａｌ膜の形成後は、再びＴｉまたはＴｉＮからなる膜厚約５０ｎｍのバリアメタルをスパッタ法により形成した。そして、フォトリソグラフィを用いて幅約０．５μｍのパターンを形成し、ＲＩＥにより余計な金属部分を除去した。これにより、配線幅約０．５μｍで、上下にバリアメタルが形成された下層Ａｌ配線を形成した。
【００８８】
その後、ＳｉＯ2膜を全面に堆積し、Ａｌ配線に通じるタングステン（Ｗ）ビアを形成し、さらに、同様の工程を繰り返して上層Ａｌ配線を形成した。
このようなＡｌ配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
【００８９】
このようにして形成したＡｌ配線の断面をＴＥＭおよびＥＢＳＰ法を用いて多数観察したところ、Ａｌ配線断面において、その下部（下のバリアメタル近傍）と上部（上のバリアメタル近傍）でＡｌ粒子の平均粒径が約０．２μｍであり、その中央部でＡｌ粒子の平均粒径が約０．５μｍであることが確認された。なお、Ａｌ配線は、ドライエッチングで形成されたものであるので、その側壁部すなわちＳｉＯ2膜と接する界面の近傍では、Ａｌ粒子の平均粒径は、中央部と同等であった。
【００９０】
このような手法で形成したＡｌ配線と、従来通りの手法すなわちスパッタ条件を途中で切り替えないで形成したＡｌ配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも２層Ａｌ配線構造とし、下層Ａｌ配線の両端にＷビアを接続し、各ビアにそれぞれ上層Ａｌ配線を接続し、各上層Ａｌ配線上にはパッドを形成した。そして、試験温度約２５０℃で、一方の上層Ａｌ配線から、一方のＷビア、下層Ａｌ配線、他方のビア、他方の上層Ａｌ配線へと、１．５ＭＡ／ｃｍ2相当の電流を流した。このような試験の結果、上記の手法を用いて形成したＡｌ配線の方が、従来の手法を用いて形成したＡｌ配線に比べ、約１．５倍寿命が長いことがわかった。
【００９１】
Ａｌ配線の場合、電子の輸送は、上下のバリアメタルとの界面が優勢である。それらの近傍でのＡｌ粒子の粒径が小さくなったことで、その領域の抵抗率が上昇し、電流が比較的中央部を流れ、それによってエレクトロマイグレーション耐性が向上したものと考えられる。
【００９２】
なお、この例では、Ａｌ配線の粒径を、スパッタ時の成膜速度を変化させることによって制御するようにしたが、このほかにも、例えば、スパッタ時の成膜温度を変化させたり、スパッタ時に微量の水素（Ｈ2）ガスや酸素（Ｏ2）ガスを導入したりすることによっても制御することが可能である。すなわち、スパッタ時の成膜温度が高い場合には、成膜表面での拡散が促進されるために、Ａｌ粒子の粒径が大きくなり、成膜温度が低い場合には、核成長が促進されるために、Ａｌ粒子の粒径が小さくなる。また、微量のＨ2ガスやＯ2ガスの導入は、Ａｌ粒子を還元したり酸化したりしてその粒径を変化させる。そのため、これらのような方法を用いることによっても、Ａｌ粒子の粒径を制御することが可能であり、エレクトロマイグレーション耐性の向上を図ることが可能になる。
【００９３】
以上説明したように、ＣｕやＡｌ等を用いた金属配線を形成する際、その内部の粒径を制御するようにした。特に、エレクトロマイグレーションで最も金属の輸送が起きやすい領域の金属粒子の粒径を他の領域に比べて相対的に小さくすることにより、その領域の電子の流れを減少させ、エレクトロマイグレーション現象に対する耐性を向上させる。また、そのような構成を有する金属配線は、電解めっき条件やスパッタ条件を最適に設定することにより、安定して形成することができる。したがって、エレクトロマイグレーション耐性を有する信頼性の高い金属配線を備えた半導体装置が安定的に製造可能となる。
【００９４】
なお、以上の説明における、半導体装置の各構成要素の材質や、サイズ、形成方法等は、上記の例に限定されるものではなく、形成する半導体装置の要求特性等に応じ、任意に設定可能である。
【００９５】
（付記１） 金属配線を備える半導体装置において、
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。
【００９６】
（付記２） 前記金属配線は、前記上部の金属粒子の平均粒径が、前記中央部の金属粒子の平均粒径よりも小さく形成されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記金属配線は、前記上部をアモルファスにされていることを特徴とする付記１記載の半導体装置。
【００９７】
（付記４） 前記金属配線は、さらに、前記金属配線の下面を覆う膜との界面近傍である下部が、前記中央部に比べて高抵抗化されていることを特徴とする付記１記載の半導体装置。
【００９８】
（付記５） 前記金属配線は、下面および側面を高融点金属膜で覆われ、上面を絶縁膜で覆われていることを特徴とする付記１〜４のいずれかに記載の半導体装置。
（付記６） 前記金属配線は、上下面を高融点金属膜で覆われ、側面を絶縁膜で覆われていることを特徴とする付記１〜４のいずれかに記載の半導体装置。
【００９９】
（付記７） 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１００】
（付記８） 前記高電流密度の条件で金属膜を形成する前に、低電流密度の条件で金属膜を形成することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記複数回のめっきを行って前記溝を前記金属膜で埋め込む際には、各回のめっき間でそれぞれ熱処理を行うことを特徴とする付記８記載の半導体装置の製造方法。
【０１０１】
（付記１０） 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０２】
（付記１１） 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする付記１０記載の半導体装置の製造方法。
【０１０３】
（付記１２） 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする付記１０記載の半導体装置の製造方法。
【０１０４】
（付記１３） 前記所定元素として前記金属膜と前記化合物を形成する前記元素を導入する場合には、前記元素を導入する工程後に、前記化合物が形成される熱処理を行うことを特徴とする付記１２記載の半導体装置の製造方法。
【０１０５】
（付記１４） 金属配線を備える半導体装置の製造方法において、
第１の絶縁膜上に第１のバリアメタルを形成する工程と、
前記第１のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第２のバリアメタルを形成する工程と、
前記第１，第２のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第２の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０６】
（付記１５） 前記第１のバリアメタル上に、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるような条件で、前記金属膜を形成する工程においては、
前記金属膜を形成する際の形成速度、形成温度または導入ガスを変化させることにより、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるように、前記金属膜を形成することを特徴とする付記１４記載の半導体装置の製造方法。
【符号の説明】
【０１０７】
１，１０，２０ Ｃｕ配線
１ａ，１０ａ，２０ａ，３０ａ Ｃｕ粒子
２，６，１１，１５，２１，３１，４３，４４，５２，５８，６５ 層間絶縁膜
３，１２，２２，３２，５３，５９ ハードマスク
４，１３，２３，３３，４１，４２，５５，６２ バリアメタル
５，１４，５７，６４ キャップ膜
３４，３５，５６，６３ Ｃｕ膜
４０ Ａｌ配線
４０ａ Ａｌ粒子
５０ Ｓｉ基板
５１ 下地絶縁膜
５４，６１ 溝
６０ ビアホール
【特許請求の範囲】
【請求項１】
Ａｌ配線を備える半導体装置の製造方法において、
第１の絶縁膜上に第１のバリアメタルを形成する工程と、
前記第１のバリアメタル上に、Ａｌ粒子が第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、前記第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する工程と、
前記第２のＡｌ膜上に第２のバリアメタルを形成する工程と、
前記第１，第２のバリアメタルおよび前記第１，第２のＡｌ膜を配線パターンに加工する工程と、
前記配線パターンを第２の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の条件で形成された前記第１のＡｌ膜の下層に、さらに前記第１の平均粒径より小さい第３の平均粒径となるように第３の条件で第３のＡｌ膜を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１，第２のバリアメタル間に形成されるＡｌ膜は、スパッタ法により形成されることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項１】
Ａｌ配線を備える半導体装置の製造方法において、
第１の絶縁膜上に第１のバリアメタルを形成する工程と、
前記第１のバリアメタル上に、Ａｌ粒子が第１の平均粒径となるように第１の条件で第１のＡｌ膜を形成し、次いで、前記第１の平均粒径より小さい第２の平均粒径となるように第２の条件で第２のＡｌ膜を形成する工程と、
前記第２のＡｌ膜上に第２のバリアメタルを形成する工程と、
前記第１，第２のバリアメタルおよび前記第１，第２のＡｌ膜を配線パターンに加工する工程と、
前記配線パターンを第２の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の条件で形成された前記第１のＡｌ膜の下層に、さらに前記第１の平均粒径より小さい第３の平均粒径となるように第３の条件で第３のＡｌ膜を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１，第２のバリアメタル間に形成されるＡｌ膜は、スパッタ法により形成されることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−２９６０１４（Ｐ２００９−２９６０１４Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００９−２１６７６９（Ｐ２００９−２１６７６９）
【出願日】平成２１年９月１８日（２００９．９．１８）
【分割の表示】特願２００７−３４９９７（Ｐ２００７−３４９９７）の分割
【原出願日】平成１９年２月１５日（２００７．２．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２１年９月１８日（２００９．９．１８）
【分割の表示】特願２００７−３４９９７（Ｐ２００７−３４９９７）の分割
【原出願日】平成１９年２月１５日（２００７．２．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]