【課題】 寄生抵抗を低減可能な半導体装置を提供する。
【解決手段】 半導体装置は、第１半導体層の表面に沿って延びる突起(2)を有する第１半導体層(1)を含む。ゲート電極(12)は、突起の表面をゲート絶縁膜を挟んで覆う。第２半導体層(28, 45)は、突起のゲート電極により覆われる部分と別の部分の側面上に形成され、溝(31, 52)を有する。ソース／ドレイン領域(30, 46)は、第２半導体層内に形成される。シリサイド膜(33)は、溝内の表面を含め第２半導体層の表面を覆う。導電性のプラグ(37)は、シリサイド膜と接する。 （もっと読む）

【課題】オフリーク電流の抑制および駆動電流の増大を図ることが可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置において、ゲート電極は、第１および第２のソース・ドレイン領域の間に設けられた第１リセス内に少なくとも一部がゲート絶縁膜を介して埋め込まれて第１および第２のソース・ドレイン領域よりも深い位置まで形成される。チャネルは、素子領域においてゲート絶縁膜に隣接して第１および第２のソース・ドレイン領域の間に形成される。一対の応力付与部は、素子分離領域において、ゲート電極のゲート幅方向に垂直な面内において第１および第２のソース・ドレイン領域の下部のチャネルと重複する領域に設けられ、素子分離領域の構成材料と異なる絶縁材料からなりチャネルに対してゲート幅方向の両側から応力を付与する。 （もっと読む）

【課題】 耐湿性や耐酸化性を改善し、さらに低抵抗な主導電層であるＣｕと積層した際に、加熱工程を経ても低い電気抵抗値を維持できる、Ｍｏ合金からなら被覆層を用いた電子部品用積層配線膜および被覆層を形成するためのスパッタリングターゲット材を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Ｃｕを主成分とする主導電層と該導電層の一方の面および／または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がＭｏ_{１００−ｘ−ｙ}−Ｎｉ_ｘ−Ｔｉ_ｙ、１０≦ｘ≦５０、３≦ｙ≦３０、ｘ＋ｙ≦５３で表され、残部が不可避的不純物からなる電子部品用積層配線膜。 （もっと読む）

【課題】高いオーミック性と反射率を併せ有する電極構造を備える、低駆動電圧で駆動し、良好な光取り出し効率を有する半導体発光装置及びその製造方法を提供すること。
【解決手段】ｎ型半導体層と、ｐ型半導体層と、前記ｎ型半導体層と前記ｐ型半導体層との間に設けられた活性層と、前記ｎ型半導体層に接して設けられたｎ電極と、前記ｐ型半導体層に接して設けられたｐ電極とを具備する半導体発光素子。前記ｐ電極が前記ｐ型半導体層上に少なくとも一部が網目状に形成されたＮｉＯ層と、このＮｉＯ層に接して形成されたＡｇ層とを含む。 （もっと読む）

【課題】メモリセルアレイと周辺回路との間のアレイ端パターンにおける耐圧を向上させる。
【解決手段】浮遊ゲートは半導体基板上の第１の絶縁膜上に設けられる。ゲート間絶縁膜は浮遊ゲート上に、制御ゲートはゲート間絶縁膜上に設けられる。メモリセルは、第１の絶縁膜、浮遊ゲート、ゲート間絶縁膜および制御ゲートを含む。周辺回路はメモリセルアレイの周辺に設けられる。第１のダミーセルは、第１の絶縁膜、浮遊ゲート、ゲート間絶縁膜および制御ゲートを含み、メモリセルアレイの端に設けられる。第２のダミーセルは、第１の絶縁膜よりも厚い第２の絶縁膜を含み、第１のダミーセルと周辺回路との間に設けられる。第１のダミーセルにおいて、ゲート間絶縁膜および制御ゲートは浮遊ゲートの上面および２つの側面に設けられる。 （もっと読む）

【課題】ＲＣＡＴの電流駆動能力を向上させることが可能な半導体装置を提供する。
【解決手段】半導体基板１１は、ゲート溝１３を有している。拡散層１２は、ゲート溝１３の上部に対応する半導体基板１１の表面領域に形成されている。ゲート絶縁膜１４は、ゲート溝の壁面に形成されている。ゲート電極１５は、ゲート溝１３の内部及びゲート溝１３の外部に形成されている。圧縮応力を有する膜１６は、ゲート溝１３の外部のゲート電極１５の全面に形成されている。 （もっと読む）

【課題】 低抵抗かつ高反射率の特性と共に表面粗さが小さく、高い耐硫化性及び耐塩化性を兼ね備えた導電性膜およびその製造方法を提供すること。
【解決手段】 導電性膜が、Ｃｕ：０．１〜２．５原子％、Ｓｂ：０．１〜１．５原子％、Ｇａ：０．５〜３原子％を含有し、残部がＡｇおよび不可避不純物からなる成分組成を有した銀合金で構成されている。この導電性膜は、表面に有機ＥＬ素子の透明導電膜が積層され、さらにその上に有機ＥＬ層を含む電界発光層が積層される有機ＥＬ素子用の反射電極膜として好適である。 （もっと読む）

【課題】 耐湿性や耐酸化性を改善し、さらに、低抵抗な主導電層であるＡｌと積層した際に、加熱工程を経ても低い電気抵抗値を維持できる、Ｍｏ合金からなる被覆層を用いた電子部品用積層配線膜および被覆層を形成するためのスパッタリングターゲット材を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Ａｌを主成分とする主導電層と該主導電層の一方の面および／または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がＭｏ_{１００−ｘ−ｙ}−Ｎｉ_ｘ−Ｔｉ_ｙ、１０≦ｘ≦３０、３≦ｙ≦２０で表され、残部が不可避的不純物からなる電子部品用積層配線膜。 （もっと読む）

【課題】酸化物半導体を用いたパワー絶縁ゲート型電界効果トランジスタ（パワーＭＩＳＦＥＴ）を提供する。
【解決手段】半導体層１０３を挟んでゲート電極１０５とドレイン電極１０２を形成し、ゲート電極１０５の側面に半導体層１０９を形成し、ゲート電極１０５の頂上部と重なる部分で、半導体層１０９とソース電極１１２が接する構造を有する。このようなパワーＭＩＳＦＥＴのドレイン電極とソース電極の間に５００Ｖ以上の電源と負荷を直列に接続し、ゲート電極１０５に制御用の信号を入力して使用する。 （もっと読む）

【課題】安定したスイッチング動作を低コストで実行する抵抗変化型不揮発性記憶装置を提供する。
【解決手段】抵抗変化型不揮発性記憶装置は、第１配線３と、第１配線３上に形成された層間絶縁層５３と、層間絶縁膜５３上に形成された第２配線６と、第１配線３と第２配線６との間に形成された抵抗変化型素子１１とを具備する。層間絶縁層５３は、第１配線３と第２配線６とに挟まれるように形成され、第１配線３の幅以下の幅を有するホール９を備える。抵抗変化型素子１１は、第１配線３と接して、ホール９の底部に形成された下部電極１３と、下部電極１３上に形成された抵抗変化層１２と、抵抗変化層１２上に形成された上部電極１１とを備える。下部電極１３、抵抗変化層１２及び上部電極１１は、ホール９の内部に形成される。第１配線３は銅を含み、下部電極１３、１３ａはルテニウム、タングステン、コバルト、白金、金、ロジウム、イリジウム及びパラジウムからなる群から選択される少なくとも一種の金属を含んでいる。 （もっと読む）

【課題】多様な構造を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体層２と、が設けられている。化合物半導体層２には、第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域２ａと、第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、第１の領域２ａよりも低濃度で含有する第２の領域２ｂと、が設けられている。 （もっと読む）

【課題】貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタを作製する。
【解決手段】ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。 （もっと読む）

【課題】窒化ガリウム系半導体で形成された半導体層を有する半導体素子において、消費電力を増大させず、かつ、大型化することなく、半導体素子の電極に電圧をかけたときに発生する電流コラプス現象を抑制する。
【解決手段】窒化ガリウム系半導体が積層されて形成された半導体素子と、半導体素子に対して積層方向に形成され、外部からのエネルギーの入力なしで半導体素子に光を照射する自己発光体とを備える半導体装置を提供する。 （もっと読む）

【課題】リーク電流の少ないダイオードを提供する。
【解決手段】実施形態の半導体装置は、Ａｌ_ＸＧａ_１−ＸＮ（０＜ｘ＜１）またはＩｎ_ｙＡｌ_１−ｙＮ（０≦ｙ≦１）からなる第１の半導体層２と、第１の半導体層の同一面上に、ノンドープ、ｎ型又はｐ型のＧａＮからなる第１の電子誘起領域１、絶縁膜５とアノード電極７と、第１の電子誘起領域上にカソード電極を備え、第１の電子誘起領域、絶縁膜とアノード電極は第１の半導体層と接合し、絶縁膜は第１の半導体領域とアノード電極の間で、第１の半導体層と接合し、アノード電極と第１の半導体層との接合はオーミック接合であり、カソード電極と第１の電子誘起領域との接合はオーミック接合であることを特徴とする。 （もっと読む）

【課題】静電チャックの基板吸着面にパーティクルが付着することを抑制できるようにした多元スパッタリング装置を提供する。
【解決手段】本発明の多元スパッタリング装置ＳＭは、真空チャンバ１と、この真空チャンバの底部に配置され、上面に基板Ｗを吸着する静電チャック３を有するステージ２と、この真空チャンバの上部に、静電チャックで吸着された基板に対してスパッタ粒子を斜入射させるように配置された少なくとも２個のスパッタリングカソードＣと、各スパッタリングカソードと基板との間を選択的に遮蔽する遮蔽手段４とを備える。静電チャックの上面が露出している場合に、当該静電チャックの上面を選択的に覆う保護板５を更に備える。 （もっと読む）

【課題】基板に形成された窒化ガリウム系半導体で形成された半導体層におけるドーパント濃度がばらつくと、半導体層を用いた半導体装置の特性がばらつくので、半導体層におけるドーパント濃度のばらつきが抑えられた層を有する半導体基板を得る。
【解決手段】基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、半導体層に、中性子線を照射して、半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】 実施形態は、低損失な炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】 実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板にイオン注入する工程と、前記イオン注入がされた炭化珪素基板に第１の熱処理を行う工程と、前記第１の熱処理がされた炭化珪素基板に前記第１の熱処理より低温の第２の熱処理を行う工程と、を有することを特徴とする。 （もっと読む）

【課題】ＳｉＣ基板上に形成されたデバイスに対して、低温の熱工程にて良好なオーミック特性を備える電極を実現する半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、ｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う （もっと読む）

【課題】接合終端領域における電界を緩和し、高耐圧化可能な半導体装置を提供する。
【解決手段】第１導電型の不純物を有する第１半導体領域と、第１半導体領域上に配置された、第１導電型と異なる第２導電型の第２半導体領域とを有する半導体基体には、コレクタ電極若しくはドレイン電極を有するスイッチング素子が形成された素子領域と、上方から見て半導体基体の最外周部に形成された、第２半導体領域の上面から第１半導体領域に達する終端トレンチと、終端トレンチの側壁および底面に形成された絶縁膜と、絶縁膜を介して溝の内側に埋め込まれた電極とを有し、溝の内側に埋め込まれた電極が第１半導体領域又はコレクタ領域若しくはドレイン電極と接続された等電位リングである。 （もっと読む）

【課題】ゲート電極とソース電極との間に印加される電圧がソース電極パッドの電気抵抗による電圧降下で低下することを防止でき、安定した動作を実現できる電界効果トランジスタを提供する。
【解決手段】このＧａＮ ＨＦＥＴによれば、ボンディング部１６Ｂの第２のパッド部１６Ｂ‐２は、電極接続部１６Ａが含有する複数の接続部分１９のうちの第２の方向(ソース電極１２とドレイン電極１１が対向している方向)の一端に配置された接続部分１９の上記第２の方向の外端を電極延在方向へ延長した仮想延長線Ｌ１に関して第１のパッド部１６Ｂ‐１とは反対側に位置している。第２のパッド部１６Ｂ‐２に接続された第２のソース配線２４のボンディング箇所の第２の方向の位置を電極接続部１６Ａのソース電極１２との接続部分１９の第２の方向の位置と重ならないようにして、ソース電極１２からの電流が第２のソース配線２４に流れにくくできる。 （もっと読む）