半導体装置の製造方法
【課題】ＳｉＣ基板上に形成されたデバイスに対して、低温の熱工程にて良好なオーミック特性を備える電極を実現する半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、ｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う
【解決手段】実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、ｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
次世代以降のパワー半導体デバイス材料として、炭化珪素（以下、ＳｉＣとも表記）が注目されている。ＳｉＣは、シリコン（以下、Ｓｉとも表記）に比較して、約１０倍の破壊電界強度、および約３倍の熱伝導率を併せて備えており、Ｓｉパワーデバイスでは実現不可能な、低損失かつ高温動作可能なパワー半導体デバイスを実現することを可能にする。
【０００３】
例えば、高耐圧パワーＭＯＳＦＥＴは、低オン抵抗および高耐圧であり、しかも高速スイッチングを実現できる。このため、スイッチング電源等のパワー回路のスイッチング素子として広く用いられている。高耐圧パワーＭＯＳＦＥＴの素子構造は、基板表面にソース電極、ゲート電極およびウェル電極を形成し、基板裏面にドレイン電極を形成する縦型ＭＯＳＦＥＴ構造である。そして、チャネル形成領域（ウェル領域）およびソース領域をそれぞれ、イオン注入を用いて基板表面に形成するＤｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（以下ＤＩＭＯＳＦＥＴとも表記）構造が、簡便に精度良くチャネル領域を形成できる優れたデバイス構造であり、並列動作にも適している。
【０００４】
ＳｉＣ基板を用いたＤＩＭＯＳＦＥＴを形成する場合、このデバイスを電気回路等と接続するための電極をオーミック接触とすることが望まれている。しかしながら、一般的に用いられる六方晶単結晶のＳｉＣ基板は、積層周期が４の４Ｈ−ＳｉＣ構造をとり、そのエネルギーバンドギャップが３．２６ｅＶとＳｉの３倍である。このため、電極金属との間でオーミックコンタクトを形成することが困難である。
【０００５】
ｎ型ＭＯＳＦＥＴの場合には、ソースおよびドレインのｎ＋領域に対するオーミックコンタクトと同時に、ウェル領域に接続するｐ＋領域に対するオーミックコンタクトを実現することが望まれる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｔ． Ｔａｎｉｍｏｔｏ ｅｔ ａｌ．， Ｍａｔｅｒｉａｌ ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．６７９−６８０（２０１１）， ｐｐ．４６５−４６８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣ基板上に形成されたデバイスに対して、低温の熱工程にて良好なオーミック特性を備える電極を実現する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、前記ｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態の半導体装置の製造方法を示す工程フロー図である。
【図２】第１の実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。
【図３】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図４】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図５】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図６】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図７】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図８】第１の実施の形態の製造方法を用いて製造したＤＩＭＯＳＦＥＴの不純物プロファイルである。
【図９】Ｐの不純物プロファイルである。
【図１０】Ａｌの不純物プロファイルである。
【図１１】第２の実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。
【図１２】第２の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１３】第２の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１４】第３の実施の形態の製造方法で製造されるＩＧＢＴの模式断面図である。
【図１５】第３の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１６】第３の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１７】第４の実施の形態の製造方法で製造されるＰｉＮダイオードの模式断面図である。
【図１８】第５の実施の形態の製造方法で製造されるＭＰＳダイオードの模式断面図である。
【発明を実施するための形態】
【００１０】
ＳｉＣに対して、比較的抵抗の低いオーミックコンタクト抵抗を実現できる方法として、ニッケルシリサイドを電極部分に形成する方法が知られている。ニッケルシリサイド層はニッケル（Ｎｉ）をコンタクト領域のＳｉＣ基板表面に成膜し、その後に熱処理を行なうことで形成される。しかしながら、ニッケルシリサイド電極を用いたオーミック電極を形成する際に必要な高温熱処理が、デバイス特性を劣化させてしまうことが問題となる。
【００１１】
上記の方法でニッケルシリサイド電極を形成する場合、良好なオーミック特性を得るためには、９００℃以上の熱処理が必要とされる。これはニッケルシリサイド／ＳｉＣ界面の電子に対するショットキー障壁高さを低減するために、９００℃以上の熱工程が必要であるからである。
【００１２】
しかしながら、ＳｉＣ−ＭＯＳＦＥＴにおいて、ソース、ドレインおよびウェルのそれぞれに対してオーミック電極を形成する場合に、このような高温熱処理を行うとゲート絶縁膜の信頼性の劣化、チャネル移動度の低下を招いてしまい、素子が正常に動作しなくなってしまうおそれがある。このような、ゲート絶縁膜やチャネル領域の特性を劣化させずに、オーミック電極を形成する場合に許容される最大の熱処理温度は８００℃以下であり、好ましくは７００℃以下のプロセスが必要とされている。
【００１３】
また、例えば、整流素子であるＳｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅでも、良好なオーミックコンタクトを低温の熱履歴で実現することが必要とされている。具体的には、Ｍｅｒｇｅｄ ＰｉＮ ａｎｄ Ｓｃｈｏｔｔｋｙ構造の場合、サージ電流を流すためにｐ型層にｐ型オーミック電極を形成し、接合終端領域端部のｎ型チャネルストップ層にｎ型オーミック電極を形成する。接合終端領域はＳｉＣ上に酸化膜が形成されている。電極の高温アニールによって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こす。これを防止するため、酸化膜とＳｉＣ界面の荒れを生じさせない熱処理温度範囲でのオーミック電極形成が望まれる。
【００１４】
以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１５】
（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、ｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００１６】
より詳細には、第１のｎ型炭化珪素層と、第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備し、第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成し、第２のｎ型炭化珪素層にｎ型不純物領域を形成し、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、第２のｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ｎ型不純物領域および第２のｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、第２のｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００１７】
図２は、本実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。図２に示すように、ＤＩＭＯＳＦＥＴ１００には、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００１８】
ｎ＋型ＳｉＣ層１０ａは、例えば、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＮ（窒素）をｎ型不純物として含む。ｎ＋型ＳｉＣ層はＤＩＭＯＳＦＥＴ１００のドレイン領域として機能する。
【００１９】
また、ｎ−型ＳｉＣ層１０ｂは、例えば、ｎ＋型ＳｉＣ層１０ａ上にエピタキシャル成長法を用いて形成される。例えば、ｎ型不純物の不純物濃度は５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ−型ＳｉＣ層１０ｂの厚さは、例えば５〜２０μｍ程度である。
【００２０】
ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域（第１のｐ型不純物領域）１２が形成されている。ｐＳｉＣ領域１２は、ＤＩＭＯＳＦＥＴ１００のウェル領域またはチャネル領域として機能する。ｐ型ＳｉＣ領域１２の不純物濃度は、例えば、５×１０１６〜２×１０１８ｃｍ−３程度である。
【００２１】
また、ｎ−型炭化珪素層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれるようにｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４が形成されている。ｎ＋型ＳｉＣ領域１４は、ＤＩＭＯＳＦＥＴ１００のソース領域として機能する。
【００２２】
その接合深さは、０．０５μｍ〜１０μｍの範囲であり、ｐ型ＳｉＣ領域１２の接合深さよりも浅い。ｎ＋型ＳｉＣ領域１４の不純物は、例えば、窒素（Ｎ）もしくはリン（Ｐ）、もしくはそれら両方であり、例えば、不純物濃度は１×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００２３】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれ、ｐ型ＳｉＣ領域１２に接続され、ｎ＋型ＳｉＣ領域１４に接するｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＤＩＭＯＳＦＥＴ１００のウェル接続領域として機能する。
【００２４】
ｐ＋型ＳｉＣ領域１６の深さは、ｐ型ＳｉＣ領域１２よりも浅い。また、ｐ＋型ＳｉＣ領域１６の不純物は、ボロン（Ｂ）もしくはアルミニウム（Ａｌ）、もしくはその両方である。不純物濃度は１×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００２５】
ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６上には、ニッケルシリサイド領域（ニッケルシリサイド膜）１８が形成されている。ニッケルシリサイド領域１８はＤＩＭＯＳＦＥＴ１００のソース電極およびウェル電極として機能する。
【００２６】
ニッケルシリサイド領域１８の膜厚は、例えば、０．００１μｍ〜０．２μｍの範囲であり、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の深さよりも浅い。ニッケルシリサイド領域１８の膜厚は、ソース電極のシート抵抗低減の観点からは、厚い方がよい。これは、ニッケルシリサイドの比抵抗は、ｎ＋型ＳｉＣ領域１４よりも１桁以上低いからである。
【００２７】
一方で、ニッケルシリサイド領域１８の膜厚を厚くし、ｎ＋型ＳｉＣ領域１４が薄くなると、接合リーク電流が増大し、デバイス特性を劣化させてしまうおそれがある。この点を鑑みると、ｎ＋型ＳｉＣ領域１４の厚さ（接合深さ）は、１０ｎｍ以上は確保することが望ましく、２０ｎｍ以上であることがより望ましい。
【００２８】
ニッケルシリサイド膜の耐熱性を鑑みると、ニッケルシリサイド領域１８は３０ｎｍ以上であることが好ましい。これ以下の膜厚の場合には、シリサイド化の熱工程において６００℃以上の熱工程が付加される場合には、ニッケルシリサイド膜の凝集が生じて、デバイス歩留りの劣化およびシート抵抗値上昇に伴うデバイス性能の劣化が生じるおそれがある。
【００２９】
ニッケルシリサイド領域１８とｎ＋型不純物領域１４の界面には、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ニッケルシリサイド領域１８とｎ＋型不純物領域１４の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００３０】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００３１】
第２のｎ型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ層１２、ｎ＋型ＳｉＣ領域１４の表面にまたがって、連続的にゲート絶縁膜２０が形成されている。ゲート絶縁膜２０には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜、およびそれらを窒化したものが適用可能である。
【００３２】
そして、ゲート絶縁膜２０上には、ゲート電極２２が形成されている。ゲート電極２２には、例えば、多結晶シリコン等が適用可能である。ゲート電極２２上には、例えば、シリコン酸化膜で形成される層間絶縁膜２４が形成されている。
【００３３】
また、ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側には、例えば、ニッケルシリサイドのドレイン電極３０が形成されている。
【００３４】
次に、図２に示す本実施の形態のＤＩＭＯＳＦＥＴ１００の製造方法について説明する。図１は本実施の形態の半導体装置の製造方法を示す工程フロー図である。また、図３〜図７は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【００３５】
まず、４Ｈ−ＳｉＣのｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ領域１０ａよりもｎ型不物濃度の低い４Ｈ−ＳｉＣのｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成されるＳｉＣ基板（半導体基板）を準備する。
【００３６】
次に、ｎ−型ＳｉＣ層１０ｂに、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により、ｐ型不純物領域（第１のｐ型不純物領域）１２を形成する。また、ｎ−型ＳｉＣ層１０ｂに、例えば、Ｐのイオン注入と活性化の熱処理（アニール）により、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４を形成する。
【００３７】
次に、ｎ−型ＳｉＣ層１０ｂに、ｐ型ＳｉＣ領域１２に接続され、ｐ型ＳｉＣ領域１２よりも深さが浅く、ｐ型ＳｉＣ領域１２よりもｐ型不純物濃度の高いｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６を形成する。ｐ＋型ＳｉＣ領域１６は、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により形成する。
【００３８】
次に、公知の方法により、ｎ−型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ領域１２、ｎ＋型ＳｉＣ領域１４の表面にまたがるゲート絶縁膜２０を形成する。そして、ゲート絶縁膜２０上にゲート電極２２および層間絶縁膜２４を形成する。
【００３９】
次に、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）上にニッケルシリサイド領域（ニッケルシリサイド膜）１８を形成する（Ｓ１、図３）。ニッケルシリサイド領域１８の形成は、例えば、以下の方法により行う。
【００４０】
まず、希フッ酸により前処理を行った後、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６上に、スパッタ法により金属膜としてニッケル膜を堆積する。そして、例えば、６００℃のアニールを行い、ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６の炭化珪素とニッケル膜を反応させ、ニッケルシリサイド膜を形成する。その後、未反応のニッケル膜を、例えば、硫酸と過酸化水素水の混合溶液により除去し、ニッケルシリサイド領域１８を形成する。
【００４１】
そして、ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側にも、同様の方法で、ニッケルシリサイドのドレイン電極３０を形成する。
【００４２】
次に、ニッケルシリサイド領域１８が、その底面においてｐ＋型ＳｉＣ領域１６と接する領域を覆うように、フォトレジスト３２を用いてマスクパターニングを行う。そして、このレジストパターンを介して、リン（Ｐ）をニッケルシリサイド領域（ニッケルシリサイド膜）１８中にイオン注入する（Ｓ２、図４）。すなわち、ｎ＋型ＳｉＣ領域１４上のニッケルシリサイド膜中に選択的にリン（Ｐ）をイオン注入する。
【００４３】
Ｐのイオン注入条件として、そのエネルギーは不純物がニッケルシリサイド膜内に注入される範囲であることが望ましい。ｎ＋型ＳｉＣ領域１４にＰが注入される程にＰイオンの加速エネルギーを上げることは望ましくない。もし、ｎ＋型ＳｉＣ領域１４にも不純物が添加された場合には、イオン注入ダメージによってｎ＋型ＳｉＣ領域１４中に結晶欠陥が誘起され、接合特性を劣化させる原因となってしまうおそれがあるからである。
【００４４】
接合特性の劣化を回避するためには、イオン注入直後のＰの深さ方向の濃度ピーク位置がニッケルシリサイド領域１８の膜厚の１／２に相当する深さ以下の浅い領域になっていることが望ましい。
【００４５】
Ｐイオン注入の注入量は、ニッケルシリサイド領域／ＳｉＣ界面へのＰの偏析濃度を鑑みて決定すればよい。Ｐの注入量は好ましくは、１ｅ１４ｃｍ−２〜１ｅ１６ｃｍ−２の範囲であることが望まれる。
【００４６】
Ｐのイオン注入工程においては、イオン注入時の金属シリサイド膜へ印加される物理ダメージの低減、注入深さ分布制御、もしくはイオン注入によるＮｉの層間絶縁膜上への飛散を抑制するためにシリコン酸化膜やシリコン窒化膜等の絶縁膜をニッケルシリサイド領域１８の表面に形成して、イオン注入のスルー膜としても用いてもよい。上記スルー膜を用いて、ニッケルシリサイド膜の結晶構造破壊を抑制することによって、ＭＯＳＦＥＴの寄生抵抗の１つであるニッケルシリサイド膜のシート抵抗が低減される。
【００４７】
次に、フォトレジスト３２を、アッシャー装置または専用の剥離溶液、もしくは、硫酸含有酸溶液を用いて剥離したのち、拡散熱処理として第１の熱処理（温度：Ｔ１）を行なう。この熱処理により、ニッケルシリサイド領域１８中に添加されたＰが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（Ｓ３、図５）。
【００４８】
Ｐの拡散熱処理である第１の熱処理は、５００℃以上８００℃以下であることが望ましい。５００℃よりも低温の場合にはＰの拡散係数が小さく基板方向へのＰの拡散が生じにくい。８００℃よりも高温の場合には、Ｐの表面方向への外方拡散が主となり、添加したＰを効果的にニッケルシリサイド／ＳｉＣ界面に導入できない。また、電極形成よりも先に同一基板上に形成されているゲート絶縁膜特性劣化の問題も誘発してしまうおそれがある。Ｐを短時間で効率よくニッケルシリサイド／ＳｉＣ界面に導入するには、５５０℃以上７００℃以下の熱処理温度範囲が望ましく、６００℃以上７００℃以下であることがより望ましい。
【００４９】
ニッケルシリサイド領域中に添加されたＰは主にニッケルシリサイドの結晶粒界を介して、ニッケルシリサイド／ＳｉＣ界面に拡散する。これは、ニッケルシリサイド結晶粒中に比較して、結晶粒界面の方が、Ｐの拡散係数が一桁以上大きいことが原因である。
【００５０】
したがって、Ｐの偏析を促進するためには、ニッケルシリサイドの結晶粒サイズを柱状もしくは小さくして、結晶粒界面を増やすことが有効である。例えば、ニッケル膜の形成前に、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入を行い、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の炭化珪素をアモルファス化することで、後に形成されるニッケルシリサイド領域１８の結晶粒界面を増やすことが可能である。
【００５１】
もっとも、この結晶粒界面の増大は、ニッケルシリサイド領域１８のシート抵抗を増大させるおそれがある。このため、結晶粒サイズとその構造は、製造するデバイス特性に影響しない範囲において制御される必要がある。
【００５２】
なお、Ｐに加えて、ニッケルシリサイド／ＳｉＣ界面に偏析し、その界面の電子状態や分布を変化させることで、ニッケルシリサイド／ｎ＋ＳｉＣ界面のコンタクト抵抗を低減させる元素を添加してもかまわない。具体的には、Ｐに加えて、窒素（Ｎ）、ヒ素（Ａｓ）、硫黄（Ｓ）、フッ素（Ｆ）、アンチモン（Ｓｂ）から選ばれる元素が適用可能である。
【００５３】
次に、ニッケルシリサイド領域１８が、その底面においてｎ＋型ＳｉＣ領域１４と接する領域を覆うように、フォトレジスト３２を用いてマスクパターニングを行う。そして、このレジストパターンを介して、アルミニウム（Ａｌ）をニッケルシリサイド領域（ニッケルシリサイド膜）１８中にイオン注入する（Ｓ４、図６）。すなわち、ｐ＋型ＳｉＣ領域１６上のニッケルシリサイド膜中に選択的にアルミニウム（Ａｌ）をイオン注入する。
【００５４】
Ａｌのイオン注入条件として、そのエネルギーは不純物がニッケルシリサイド膜内に注入される範囲であることが望ましい。ｐ＋型ＳｉＣ領域１６にＡｌが注入される程にＡｌイオンの加速エネルギーを上げることは望ましくない。もし、ｐ＋型ＳｉＣ領域１６にも不純物が添加された場合には、イオン注入ダメージによってｐ＋型ＳｉＣ領域１６中に結晶欠陥が誘起され、接合特性を劣化させる原因となってしまうおそれがあるからである。
【００５５】
接合特性の劣化を回避するためには、イオン注入直後のＡｌの深さ方向の濃度ピーク位置がニッケルシリサイド領域１８の膜厚の１／２に相当する深さ以下の浅い領域になっていることが望ましい。
【００５６】
Ａｌイオン注入の注入量は、ニッケルシリサイド領域／ＳｉＣ界面へのＡｌの偏析濃度を鑑みて決定すればよい。Ａｌの注入量は好ましくは、１ｅ１４ｃｍ−２〜１ｅ１６ｃｍ−２の範囲であることが望まれる。
【００５７】
Ａｌのイオン注入工程においては、イオン注入時の金属シリサイド膜へ印加される物理ダメージの低減、注入深さ分布制御、もしくはイオン注入によるＮｉの層間絶縁膜上への飛散を抑制するためにシリコン酸化膜やシリコン窒化膜等の絶縁膜をニッケルシリサイド領域１８の表面に形成して、イオン注入のスルー膜としても用いてもよい。上記スルー膜を用いて、ニッケルシリサイド膜の結晶構造破壊を抑制することによって、ＭＯＳＦＥＴの寄生抵抗の１つであるニッケルシリサイド膜のシート抵抗が低減される。
【００５８】
次に、フォトレジスト３２を、アッシャー装置または専用の剥離溶液、もしくは、硫酸含有酸溶液を用いて剥離したのち、拡散熱処理として第１の熱処理（温度：Ｔ１）よりも低温の第２の熱処理（温度：Ｔ２）を行なう。この熱処理により、ニッケルシリサイド領域１８中に添加されたＡｌ元素が基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（Ｓ５、図７）。
【００５９】
Ａｌの拡散熱処理である第２の熱処理は、３００℃以上７００℃以下であることが望ましい。３００℃よりも低温の場合にはＡｌの拡散係数が小さく基板方向へのＡｌの拡散が生じにくい。７００℃よりも高温の場合には、Ａｌの表面方向への外方拡散が主となり、添加したＡｌを効果的にニッケルシリサイド／ＳｉＣ界面に導入できない。また、電極形成よりも先に同一基板上に形成されているゲート絶縁膜特性劣化の問題も誘発してしまうおそれがある。Ａｌを短時間で効率よくニッケルシリサイド／ＳｉＣ界面に導入するには、３５０℃以上６５０℃以下の熱処理温度範囲が望ましく、５００℃以上６００℃以下であることがより望ましい。
【００６０】
ニッケルシリサイド領域中に添加されたＡｌは主にニッケルシリサイドの結晶粒界を介して、ニッケルシリサイド／ＳｉＣ界面に拡散する。これは、ニッケルシリサイド結晶粒中に比較して、結晶粒界面の方が、その拡散係数が一桁以上大きいことが原因である。
【００６１】
したがって、上記Ｐの場合と同様、Ａｌの偏析を促進するためには、ニッケルシリサイドの結晶粒サイズを柱状もしくは小さくして、結晶粒界面を増やすことが有効である。例えば、ニッケル膜の形成前に、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入を行うことに、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の炭化珪素をアモルファス化することで、後に形成されるニッケルシリサイド領域１８の結晶粒界面を増やすことが可能である。
【００６２】
もっとも、この結晶粒界面の増大は、ニッケルシリサイド領域１８のシート抵抗を増大させるおそれがあるため、結晶粒サイズとその構造は、製造するデバイス特性に影響しない範囲において制御される必要がある。
【００６３】
なお、Ａｌに加えて、ニッケルシリサイド／ＳｉＣ界面に偏析し、その界面の電子状態や分布を変化させることで、ニッケルシリサイド／ｐ＋ＳｉＣ界面のコンタクト抵抗を低減させる元素を添加してもかまわない。具体的には、Ａｌに加えて、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）から選ばれる元素が適用可能である。
【００６４】
図８は、本実施の形態の製造方法を用いて製造したＤＩＭＯＳＦＥＴの不純物プロファイルである。図８（ａ）がニッケルサイド／ｎ＋ＳｉＣ界面、すなわちｎ＋コンタクト領域のＰのプロファイル、図８（ｂ）がニッケルサイド／ｐ＋ＳｉＣ界面、すなわちｐ＋コンタクト領域のＡｌのプロファイルである。ＰおよびＡｌの深さ方向分布をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析したものである。
【００６５】
なお、第１の熱処理温度（Ｔ１）は６５０℃、第２の熱処理温度（Ｔ２）は５５０℃に設定している。
【００６６】
本実施の形態の製造方法により、ニッケルシリサイド／ＳｉＣ界面ではＰとＡｌの偏析現象が生じており、１ｅ１０１９ｃｍ−３以上のＰおよびＡｌが検出された。このＳＩＭＳ分析はニッケルシリサイド表面側から基板方向へ行なったものであり、ニッケルシリサイド／ＳｉＣの界面の深さ分解能はおおよそ１０ｎｍである。
【００６７】
実際には、ニッケルシリサイド／ＳｉＣ界面はある原子面で区切られており、実際の界面不純物偏析密度は、一桁以上大きい値となっていると考えられる。Ａｔｏｍ ｐｒｏｂｅ法や高分解能ＴＥＭ分析技術を用いれば、原子レベルでの不純物の界面位置への偏析の様子や、その偏析濃度が高精度に分析される。
【００６８】
図９は、比較のため５５０℃の熱処理を行なった場合のＰの深さ方向分布である。図１の工程フローにおいて、第１の熱処理（温度：Ｔ１）を省略し、第２の熱処理（温度：Ｔ２）のみを５５０℃で行なった場合である。ニッケルシリサイド／ＳｉＣ界面のＰの濃度は１ｅ１９ｃｍ−３以下であり、十分なＰが界面に偏析していないことが分かる。
【００６９】
図１０は、比較のため６５０℃の熱処理を行なった場合のＡｌの深さ方向分布である。図１の工程フローにおいて、第２の熱処理（温度：Ｔ２）のみを６５０℃で行なった場合である。Ａｌのニッケルシリサイド／ＳｉＣ界面における偏析による高濃度化は観察されない。これは、Ａｌがニッケルシリサイドの表面方向へ外方拡散したためであると考えられる。
【００７０】
すなわち、図８に示したように両導電型のニッケルシリサイド／ＳｉＣ界面にそれぞれに適切な不純物を偏析させるには、ＰとＡｌに対して、それぞれ適した熱処理をすることが必要であり、その順序は高温熱処理が必要なＰの拡散熱処理（第１の熱処理）を先に行い、その後、もう一方のＡｌに対する低温の拡散熱処理（第２の熱処理）を行なうことが必要である。加えて、先に実施するＰの高温の拡散熱処理は、もう一方のＡｌの添加前に行なう必要がある。
【００７１】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるソース電極と、ｐ＋型コンタクト電極であるウェル電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＤＩＭＯＳＦＥＴを製造することが可能となる。
【００７２】
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、第１のｎ型炭化珪素層上にも金属シリサイド膜を形成し、第１のｎ型炭化珪素層上の金属シリサイド膜中にもリン（Ｐ）をイオン注入すること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００７３】
図１１は、本実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。本実施の形態のＤＩＭＯＳＦＥＴ２００では、半導体基板１０の裏面側、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａ上のドレイン電極３０のニッケルシリサイド膜とｎ＋型ＳｉＣ層１０ａの界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ドレイン電極３０とｎ＋型ＳｉＣ層１０ａの間のコンタクト抵抗が低減されている。
【００７４】
図１２、図１３は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。第１の実施の形態で示す図４の工程の後に、裏面のドレイン電極３０のニッケルシリサイド膜中にＰをイオン注入する（図１２）。
【００７５】
次に、拡散熱処理として第１の熱処理（温度：Ｔ１）を行なう。この熱処理により、ニッケルシリサイド膜１８中、および、ドレイン電極３０のニッケルシリサイド膜に添加されたＰが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（図１３）。
【００７６】
Ｐのイオン注入や第１の熱処理等についての望ましい条件は、第１の実施の形態と同様である。
【００７７】
その後、第１の実施の形態の製造方法と同様の工程を経て図１１のＤＩＭＯＳＦＥＴ２００が形成される。
【００７８】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるソース電極およびドレイン電極と、ｐ＋型コンタクト電極であるウェル電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、さらに特性に優れたＤＩＭＯＳＦＥＴを製造することが可能となる。
【００７９】
（第３の実施の形態）
本実施の形態の半導体装置の製造方法は、ＤＩＭＯＳＦＥＴではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の製造方法である点で第１または第２の実施の形態の製造方法と異なっている。第１または第２の実施の形態と重複する内容については記載を省略する。
【００８０】
本実施の形態の半導体装置の製造方法は、ｐ型炭化珪素層と、ｎ型炭化珪素層を有する半導体基板を準備し、ｎ型炭化珪素層に第１のｐ型不純物領域を形成し、ｎ型炭化珪素層にｎ型不純物領域を形成し、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、ｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ｎ型不純物領域上および第２のｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、第２のｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００８１】
さらに、ｐ型炭化珪素層上にも金属シリサイド膜を形成し、第２の熱処理前にｐ型炭化珪素層上の金属シリサイド膜にもアルミニウム（Ａｌ）をイオン注入する。
【００８２】
図１４は、本実施の形態の製造方法で製造されるＩＧＢＴの模式断面図である。図１４に示すように、ＩＧＢＴ３００は、ｐ＋型ＳｉＣ層（ｐ型炭化珪素層）１０ｃと、ｎ−型ＳｉＣ層（ｎ型炭化珪素層）１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００８３】
ｐ＋型ＳｉＣ層１０ｃは、例えば、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む。ｐ＋型ＳｉＣ層１０ｃはＩＧＢＴ３００のコレクタ領域として機能する。
【００８４】
ｐ＋型ＳｉＣ層１０ｃ上、すなわちＳｉＣ基板１０の裏面側には、例えばニッケルシリサイドのコレクタ電極４０が形成されている。
【００８５】
また、ニッケルシリサイド領域１８は、ＩＧＢＴ３００のエミッタ電極およびウェル電極として機能する。
【００８６】
本実施の形態のＩＧＢＴ３００では、ニッケルシリサイド領域１８とｎ＋型ＳｉＣ領域１４との界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ニッケルシリサイド領域１８とｎ＋型不純物領域１４の間のコンタクト抵抗が低減され、オーミック性が向上している。
【００８７】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面、および、コレクタ電極４０のニッケルシリサイド膜とｐ＋型ＳｉＣ層１０ｃとの界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗、コレクタ電極４０のニッケルシリサイド膜とｐ＋型ＳｉＣ層間のコンタクト抵抗が低減され、オーミック性が向上している。
【００８８】
図１５、図１６は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。ｎ＋型ＳｉＣ領域１４上のニッケルシリサイド領域１８中へのＰのイオン注入と第１の熱処理（温度：Ｔ１）により、Ｐをニッケルシリサイド領域１８とｎ＋ＳｉＣ領域１４との界面に偏析させる。次に、ｐ＋型不純物領域１６上のニッケルシリサイド領域１８中にＡｌをイオン注入した後、裏面のコレクタ電極４０のニッケルシリサイド膜中にもＡｌをイオン注入する（図１５）。
【００８９】
次に、拡散熱処理として第２の熱処理（温度：Ｔ２）を行なう。この熱処理により、ニッケルシリサイド領域１８中、および、コレクタ電極４０のニッケルシリサイド膜中に添加されたＡｌが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（図１６）。
【００９０】
Ｐ、Ａｌのイオン注入や第１、第２の熱処理等についての望ましい条件は第１または第２の実施の形態と同様である。
【００９１】
上記工程により、図１４のＩＧＢＴ３００が形成される。
【００９２】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるエミッタ電極と、ｐ＋型コンタクト電極であるウェル電極およびコレクタ電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＩＧＢＴを製造することが可能となる。
【００９３】
（第４の実施の形態）
本実施の形態の半導体装置の製造方法は、ＰｉＮダイオードの製造方法である点で、第１ないし第３の実施の形態と異なっている。ｎ＋型コンタクト電極およびｐ＋型コンタクト電極のコンタクト形成プロセスの要部については、第１ないし第３の実施の形態と同様である。したがって、第１ないし第３の実施の形態と重複する内容については記載を省略する。
【００９４】
図１７は、本実施の形態の製造方法で製造されるＰｉＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードの模式断面図である。図１７に示すように、ＰｉＮダイオード４００には、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００９５】
ｎ＋型ＳｉＣ層１０ａはＰｉＮダイオード４００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上にはニッケルシリサイド膜のカソード電極５０が設けられる。
【００９６】
また、ｎ−型ＳｉＣ層１０ｂにはｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＰｉＮダイオード４００のアノード領域として機能する。ｐ＋型ＳｉＣ領域１６上には、例えば、アルミニウム（Ａｌ）のアノード電極６０が形成される。
【００９７】
本実施の形態のＰｉＮダイオード４００では、ニッケルシリサイド膜のカソード電極５０とｎ＋型ＳｉＣ層１０ａとの界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、カソード電極５０とｎ＋型ＳｉＣ層１０ａの間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００９８】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００９９】
ＰおよびＡｌをニッケルシリサイド／ＳｉＣ界面に偏析させる方法については、第１ないし第３の実施の形態と同様である。
【０１００】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるカソード電極と、ｐ＋型コンタクト電極であるアノード電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＰｉＮダイオードを製造することが可能となる。
【０１０１】
（第５の実施の形態）
本実施の形態の半導体装置の製造方法は、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ ａｎｄ Ｓｃｈｏｔｔｋｙ）ダイオードの製造方法である点で、第１ないし第３の実施の形態と異なっている。ｎ＋型コンタクト電極およびｐ＋型コンタクト電極のコンタクト形成プロセスの要部については、第１ないし第３の実施の形態と同様である。したがって、第１ないし第３の実施の形態と重複する内容については記載を省略する。
【０１０２】
図１８は、本実施の形態の製造方法で製造されるＭＰＳダイオードの模式断面図である。図１８に示すように、ＭＰＳダイオード５００には、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【０１０３】
ｎ＋型ＳｉＣ層１０ａはＭＰＳダイオード５００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上には、例えばニッケルシリサイド膜のカソード電極５０が設けられる。
【０１０４】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、サージ電流を流すためのＰｉＮ領域として機能する。ｐ＋型ＳｉＣ領域１６上には、ニッケルシリサイド領域１８を介して、チタン（Ｔｉ）層６０ａとアルミニウム（Ａｌ）層６０ｂの積層構造のアノード電極６０が形成される。アノード電極６０は、ｎ−型ＳｉＣ層１０ｂ上にも形成される。
【０１０５】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が設けられるダイオード領域と絶縁膜２４を挟んで、ｎ＋型ＳｉＣ領域１４が形成されている。ｎ＋型ＳｉＣ領域１４上にはニッケルシリサイド領域が形成されている。ｎ＋型ＳｉＣ領域１４は、ＭＰＳダイオード５００の終端構造であるチャネルストップ層として機能する。ｎ＋型ＳｉＣ領域１４上には、ニッケルシリサイド領域１８を介して、例えばアルミニウム（Ａｌ）の電極７０が形成される。
【０１０６】
本実施の形態のＭＰＳダイオード５００では、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【０１０７】
また、ニッケルシリサイド領域１８とチャネルストップ層のｎ＋型ＳｉＣ領域１４の界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、電極７０とｎ＋型ＳｉＣ領域１４の間のコンタクト抵抗が低減されている。
【０１０８】
ＰおよびＡｌをニッケルシリサイド／ＳｉＣ界面に偏析させる方法については、第１ないし第３の実施の形態と同様である。
【０１０９】
なお、ｎ−型ＳｉＣ層１０ｂとチタン（Ｔｉ）層６０ａとの接合は、ショットキー接合となっている。
【０１１０】
ＭＰＳダイオードでは、接合終端領域はＳｉＣ上に酸化膜等の絶縁膜２４が形成されている。コンタクト電極形成ための高温アニールによって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こすおそれがある。本実施の形態によれば、低温の熱工程で、オーミック性の向上した電極の形成が可能となり効果的である。
【０１１１】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極である終端構造の電極と、ｐ＋型コンタクト電極を備えるアノード電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＭＰＳダイオードを製造することが可能となる。
【０１１２】
なお、図１８中の絶縁膜２４が形成された領域に接するＳｉＣ領域素子端部のＳｉＣ表面には、リサーフ構造等の電界緩和のための終端構造を適宜、デバイスの用途に応じて適用すればよい。
【０１１３】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【０１１４】
例えば、実施の形態においては、ニッケルシリサイドを電極の金属シリサイドとして用いる場合を例に説明しているが、金属シリサイド膜を形成のためにＳｉＣと反応させる金属はニッケル（Ｎｉ）に限定されるものではない。熱処理に伴いＳｉＣとの固相反応によりシリサイドを形成する金属をデバイスの形態により適宜もちいればよい。たとえば、Ｎｉ／ＴｉやＮｉ−Ｔｉ合金等、ＳｉＣとの反応との際にＣと優先的に反応する金属との積層構造若しくは合金を用いてもよい。
【０１１５】
また、ＳｉＣと金属との反応はシリコン（Ｓｉ）と金属との反応温度よりも高く、製造されたデバイス特性を劣化させる場合がある。この場合、ＳｉやＧｅなどを上記の金属に含有させて反応温度を低温化させてもいい。また金属とＳｉとの組成は、デバイスに必要とされる電極の仕事関数に併せて熱処理の温度や時間等を制御することで調整すればよい。用いる金属としては、Ｎｉの他に、例えば、Ｐｄ、Ｐｔ、Ｃｏ、Ｔａ、Ｈｆ、Ｚｒ、Ｔｉが挙げられる。
【０１１６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【０１１７】
１０ ＳｉＣ基板（炭化珪素基板）
１０ａ ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）
１０ｂ ｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）
１２ ｐ型ＳｉＣ領域（第１のｐ型不純物領域）
１４ ｎ＋型ＳｉＣ領域（ｎ型不純物領域）
１６ ｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）
１８ ニッケルシリサイド領域
２０ ゲート絶縁膜
２２ ゲート電極
３０ ドレイン電極
３２ フォトレジスト
４０ コレクタ電極
５０ カソード電極
６０ アノード電極
６０ａ チタン（Ｔｉ）層
６０ｂ アルミニウム（Ａｌ）層
７０ 電極
１００ ＤＩＭＯＳＦＥＴ
２００ ＤＩＭＯＳＦＥＴ
３００ ＩＧＢＴ
４００ ＰｉＮダイオード
５００ ＭＰＳダイオード
【技術分野】
【０００１】
本発明の実施の形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
次世代以降のパワー半導体デバイス材料として、炭化珪素（以下、ＳｉＣとも表記）が注目されている。ＳｉＣは、シリコン（以下、Ｓｉとも表記）に比較して、約１０倍の破壊電界強度、および約３倍の熱伝導率を併せて備えており、Ｓｉパワーデバイスでは実現不可能な、低損失かつ高温動作可能なパワー半導体デバイスを実現することを可能にする。
【０００３】
例えば、高耐圧パワーＭＯＳＦＥＴは、低オン抵抗および高耐圧であり、しかも高速スイッチングを実現できる。このため、スイッチング電源等のパワー回路のスイッチング素子として広く用いられている。高耐圧パワーＭＯＳＦＥＴの素子構造は、基板表面にソース電極、ゲート電極およびウェル電極を形成し、基板裏面にドレイン電極を形成する縦型ＭＯＳＦＥＴ構造である。そして、チャネル形成領域（ウェル領域）およびソース領域をそれぞれ、イオン注入を用いて基板表面に形成するＤｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（以下ＤＩＭＯＳＦＥＴとも表記）構造が、簡便に精度良くチャネル領域を形成できる優れたデバイス構造であり、並列動作にも適している。
【０００４】
ＳｉＣ基板を用いたＤＩＭＯＳＦＥＴを形成する場合、このデバイスを電気回路等と接続するための電極をオーミック接触とすることが望まれている。しかしながら、一般的に用いられる六方晶単結晶のＳｉＣ基板は、積層周期が４の４Ｈ−ＳｉＣ構造をとり、そのエネルギーバンドギャップが３．２６ｅＶとＳｉの３倍である。このため、電極金属との間でオーミックコンタクトを形成することが困難である。
【０００５】
ｎ型ＭＯＳＦＥＴの場合には、ソースおよびドレインのｎ＋領域に対するオーミックコンタクトと同時に、ウェル領域に接続するｐ＋領域に対するオーミックコンタクトを実現することが望まれる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｔ． Ｔａｎｉｍｏｔｏ ｅｔ ａｌ．， Ｍａｔｅｒｉａｌ ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．６７９−６８０（２０１１）， ｐｐ．４６５−４６８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣ基板上に形成されたデバイスに対して、低温の熱工程にて良好なオーミック特性を備える電極を実現する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、前記ｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態の半導体装置の製造方法を示す工程フロー図である。
【図２】第１の実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。
【図３】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図４】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図５】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図６】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図７】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図８】第１の実施の形態の製造方法を用いて製造したＤＩＭＯＳＦＥＴの不純物プロファイルである。
【図９】Ｐの不純物プロファイルである。
【図１０】Ａｌの不純物プロファイルである。
【図１１】第２の実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。
【図１２】第２の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１３】第２の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１４】第３の実施の形態の製造方法で製造されるＩＧＢＴの模式断面図である。
【図１５】第３の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１６】第３の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図１７】第４の実施の形態の製造方法で製造されるＰｉＮダイオードの模式断面図である。
【図１８】第５の実施の形態の製造方法で製造されるＭＰＳダイオードの模式断面図である。
【発明を実施するための形態】
【００１０】
ＳｉＣに対して、比較的抵抗の低いオーミックコンタクト抵抗を実現できる方法として、ニッケルシリサイドを電極部分に形成する方法が知られている。ニッケルシリサイド層はニッケル（Ｎｉ）をコンタクト領域のＳｉＣ基板表面に成膜し、その後に熱処理を行なうことで形成される。しかしながら、ニッケルシリサイド電極を用いたオーミック電極を形成する際に必要な高温熱処理が、デバイス特性を劣化させてしまうことが問題となる。
【００１１】
上記の方法でニッケルシリサイド電極を形成する場合、良好なオーミック特性を得るためには、９００℃以上の熱処理が必要とされる。これはニッケルシリサイド／ＳｉＣ界面の電子に対するショットキー障壁高さを低減するために、９００℃以上の熱工程が必要であるからである。
【００１２】
しかしながら、ＳｉＣ−ＭＯＳＦＥＴにおいて、ソース、ドレインおよびウェルのそれぞれに対してオーミック電極を形成する場合に、このような高温熱処理を行うとゲート絶縁膜の信頼性の劣化、チャネル移動度の低下を招いてしまい、素子が正常に動作しなくなってしまうおそれがある。このような、ゲート絶縁膜やチャネル領域の特性を劣化させずに、オーミック電極を形成する場合に許容される最大の熱処理温度は８００℃以下であり、好ましくは７００℃以下のプロセスが必要とされている。
【００１３】
また、例えば、整流素子であるＳｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅでも、良好なオーミックコンタクトを低温の熱履歴で実現することが必要とされている。具体的には、Ｍｅｒｇｅｄ ＰｉＮ ａｎｄ Ｓｃｈｏｔｔｋｙ構造の場合、サージ電流を流すためにｐ型層にｐ型オーミック電極を形成し、接合終端領域端部のｎ型チャネルストップ層にｎ型オーミック電極を形成する。接合終端領域はＳｉＣ上に酸化膜が形成されている。電極の高温アニールによって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こす。これを防止するため、酸化膜とＳｉＣ界面の荒れを生じさせない熱処理温度範囲でのオーミック電極形成が望まれる。
【００１４】
以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１５】
（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、ｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００１６】
より詳細には、第１のｎ型炭化珪素層と、第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備し、第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成し、第２のｎ型炭化珪素層にｎ型不純物領域を形成し、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、第２のｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ｎ型不純物領域および第２のｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、第２のｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００１７】
図２は、本実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。図２に示すように、ＤＩＭＯＳＦＥＴ１００には、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００１８】
ｎ＋型ＳｉＣ層１０ａは、例えば、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＮ（窒素）をｎ型不純物として含む。ｎ＋型ＳｉＣ層はＤＩＭＯＳＦＥＴ１００のドレイン領域として機能する。
【００１９】
また、ｎ−型ＳｉＣ層１０ｂは、例えば、ｎ＋型ＳｉＣ層１０ａ上にエピタキシャル成長法を用いて形成される。例えば、ｎ型不純物の不純物濃度は５×１０１５〜２×１０１６ｃｍ−３程度である。ｎ−型ＳｉＣ層１０ｂの厚さは、例えば５〜２０μｍ程度である。
【００２０】
ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域（第１のｐ型不純物領域）１２が形成されている。ｐＳｉＣ領域１２は、ＤＩＭＯＳＦＥＴ１００のウェル領域またはチャネル領域として機能する。ｐ型ＳｉＣ領域１２の不純物濃度は、例えば、５×１０１６〜２×１０１８ｃｍ−３程度である。
【００２１】
また、ｎ−型炭化珪素層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれるようにｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４が形成されている。ｎ＋型ＳｉＣ領域１４は、ＤＩＭＯＳＦＥＴ１００のソース領域として機能する。
【００２２】
その接合深さは、０．０５μｍ〜１０μｍの範囲であり、ｐ型ＳｉＣ領域１２の接合深さよりも浅い。ｎ＋型ＳｉＣ領域１４の不純物は、例えば、窒素（Ｎ）もしくはリン（Ｐ）、もしくはそれら両方であり、例えば、不純物濃度は１×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００２３】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれ、ｐ型ＳｉＣ領域１２に接続され、ｎ＋型ＳｉＣ領域１４に接するｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＤＩＭＯＳＦＥＴ１００のウェル接続領域として機能する。
【００２４】
ｐ＋型ＳｉＣ領域１６の深さは、ｐ型ＳｉＣ領域１２よりも浅い。また、ｐ＋型ＳｉＣ領域１６の不純物は、ボロン（Ｂ）もしくはアルミニウム（Ａｌ）、もしくはその両方である。不純物濃度は１×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００２５】
ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６上には、ニッケルシリサイド領域（ニッケルシリサイド膜）１８が形成されている。ニッケルシリサイド領域１８はＤＩＭＯＳＦＥＴ１００のソース電極およびウェル電極として機能する。
【００２６】
ニッケルシリサイド領域１８の膜厚は、例えば、０．００１μｍ〜０．２μｍの範囲であり、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の深さよりも浅い。ニッケルシリサイド領域１８の膜厚は、ソース電極のシート抵抗低減の観点からは、厚い方がよい。これは、ニッケルシリサイドの比抵抗は、ｎ＋型ＳｉＣ領域１４よりも１桁以上低いからである。
【００２７】
一方で、ニッケルシリサイド領域１８の膜厚を厚くし、ｎ＋型ＳｉＣ領域１４が薄くなると、接合リーク電流が増大し、デバイス特性を劣化させてしまうおそれがある。この点を鑑みると、ｎ＋型ＳｉＣ領域１４の厚さ（接合深さ）は、１０ｎｍ以上は確保することが望ましく、２０ｎｍ以上であることがより望ましい。
【００２８】
ニッケルシリサイド膜の耐熱性を鑑みると、ニッケルシリサイド領域１８は３０ｎｍ以上であることが好ましい。これ以下の膜厚の場合には、シリサイド化の熱工程において６００℃以上の熱工程が付加される場合には、ニッケルシリサイド膜の凝集が生じて、デバイス歩留りの劣化およびシート抵抗値上昇に伴うデバイス性能の劣化が生じるおそれがある。
【００２９】
ニッケルシリサイド領域１８とｎ＋型不純物領域１４の界面には、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ニッケルシリサイド領域１８とｎ＋型不純物領域１４の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００３０】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００３１】
第２のｎ型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ層１２、ｎ＋型ＳｉＣ領域１４の表面にまたがって、連続的にゲート絶縁膜２０が形成されている。ゲート絶縁膜２０には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜、およびそれらを窒化したものが適用可能である。
【００３２】
そして、ゲート絶縁膜２０上には、ゲート電極２２が形成されている。ゲート電極２２には、例えば、多結晶シリコン等が適用可能である。ゲート電極２２上には、例えば、シリコン酸化膜で形成される層間絶縁膜２４が形成されている。
【００３３】
また、ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側には、例えば、ニッケルシリサイドのドレイン電極３０が形成されている。
【００３４】
次に、図２に示す本実施の形態のＤＩＭＯＳＦＥＴ１００の製造方法について説明する。図１は本実施の形態の半導体装置の製造方法を示す工程フロー図である。また、図３〜図７は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【００３５】
まず、４Ｈ−ＳｉＣのｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ領域１０ａよりもｎ型不物濃度の低い４Ｈ−ＳｉＣのｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成されるＳｉＣ基板（半導体基板）を準備する。
【００３６】
次に、ｎ−型ＳｉＣ層１０ｂに、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により、ｐ型不純物領域（第１のｐ型不純物領域）１２を形成する。また、ｎ−型ＳｉＣ層１０ｂに、例えば、Ｐのイオン注入と活性化の熱処理（アニール）により、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４を形成する。
【００３７】
次に、ｎ−型ＳｉＣ層１０ｂに、ｐ型ＳｉＣ領域１２に接続され、ｐ型ＳｉＣ領域１２よりも深さが浅く、ｐ型ＳｉＣ領域１２よりもｐ型不純物濃度の高いｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６を形成する。ｐ＋型ＳｉＣ領域１６は、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により形成する。
【００３８】
次に、公知の方法により、ｎ−型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ領域１２、ｎ＋型ＳｉＣ領域１４の表面にまたがるゲート絶縁膜２０を形成する。そして、ゲート絶縁膜２０上にゲート電極２２および層間絶縁膜２４を形成する。
【００３９】
次に、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）上にニッケルシリサイド領域（ニッケルシリサイド膜）１８を形成する（Ｓ１、図３）。ニッケルシリサイド領域１８の形成は、例えば、以下の方法により行う。
【００４０】
まず、希フッ酸により前処理を行った後、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６上に、スパッタ法により金属膜としてニッケル膜を堆積する。そして、例えば、６００℃のアニールを行い、ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６の炭化珪素とニッケル膜を反応させ、ニッケルシリサイド膜を形成する。その後、未反応のニッケル膜を、例えば、硫酸と過酸化水素水の混合溶液により除去し、ニッケルシリサイド領域１８を形成する。
【００４１】
そして、ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側にも、同様の方法で、ニッケルシリサイドのドレイン電極３０を形成する。
【００４２】
次に、ニッケルシリサイド領域１８が、その底面においてｐ＋型ＳｉＣ領域１６と接する領域を覆うように、フォトレジスト３２を用いてマスクパターニングを行う。そして、このレジストパターンを介して、リン（Ｐ）をニッケルシリサイド領域（ニッケルシリサイド膜）１８中にイオン注入する（Ｓ２、図４）。すなわち、ｎ＋型ＳｉＣ領域１４上のニッケルシリサイド膜中に選択的にリン（Ｐ）をイオン注入する。
【００４３】
Ｐのイオン注入条件として、そのエネルギーは不純物がニッケルシリサイド膜内に注入される範囲であることが望ましい。ｎ＋型ＳｉＣ領域１４にＰが注入される程にＰイオンの加速エネルギーを上げることは望ましくない。もし、ｎ＋型ＳｉＣ領域１４にも不純物が添加された場合には、イオン注入ダメージによってｎ＋型ＳｉＣ領域１４中に結晶欠陥が誘起され、接合特性を劣化させる原因となってしまうおそれがあるからである。
【００４４】
接合特性の劣化を回避するためには、イオン注入直後のＰの深さ方向の濃度ピーク位置がニッケルシリサイド領域１８の膜厚の１／２に相当する深さ以下の浅い領域になっていることが望ましい。
【００４５】
Ｐイオン注入の注入量は、ニッケルシリサイド領域／ＳｉＣ界面へのＰの偏析濃度を鑑みて決定すればよい。Ｐの注入量は好ましくは、１ｅ１４ｃｍ−２〜１ｅ１６ｃｍ−２の範囲であることが望まれる。
【００４６】
Ｐのイオン注入工程においては、イオン注入時の金属シリサイド膜へ印加される物理ダメージの低減、注入深さ分布制御、もしくはイオン注入によるＮｉの層間絶縁膜上への飛散を抑制するためにシリコン酸化膜やシリコン窒化膜等の絶縁膜をニッケルシリサイド領域１８の表面に形成して、イオン注入のスルー膜としても用いてもよい。上記スルー膜を用いて、ニッケルシリサイド膜の結晶構造破壊を抑制することによって、ＭＯＳＦＥＴの寄生抵抗の１つであるニッケルシリサイド膜のシート抵抗が低減される。
【００４７】
次に、フォトレジスト３２を、アッシャー装置または専用の剥離溶液、もしくは、硫酸含有酸溶液を用いて剥離したのち、拡散熱処理として第１の熱処理（温度：Ｔ１）を行なう。この熱処理により、ニッケルシリサイド領域１８中に添加されたＰが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（Ｓ３、図５）。
【００４８】
Ｐの拡散熱処理である第１の熱処理は、５００℃以上８００℃以下であることが望ましい。５００℃よりも低温の場合にはＰの拡散係数が小さく基板方向へのＰの拡散が生じにくい。８００℃よりも高温の場合には、Ｐの表面方向への外方拡散が主となり、添加したＰを効果的にニッケルシリサイド／ＳｉＣ界面に導入できない。また、電極形成よりも先に同一基板上に形成されているゲート絶縁膜特性劣化の問題も誘発してしまうおそれがある。Ｐを短時間で効率よくニッケルシリサイド／ＳｉＣ界面に導入するには、５５０℃以上７００℃以下の熱処理温度範囲が望ましく、６００℃以上７００℃以下であることがより望ましい。
【００４９】
ニッケルシリサイド領域中に添加されたＰは主にニッケルシリサイドの結晶粒界を介して、ニッケルシリサイド／ＳｉＣ界面に拡散する。これは、ニッケルシリサイド結晶粒中に比較して、結晶粒界面の方が、Ｐの拡散係数が一桁以上大きいことが原因である。
【００５０】
したがって、Ｐの偏析を促進するためには、ニッケルシリサイドの結晶粒サイズを柱状もしくは小さくして、結晶粒界面を増やすことが有効である。例えば、ニッケル膜の形成前に、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入を行い、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の炭化珪素をアモルファス化することで、後に形成されるニッケルシリサイド領域１８の結晶粒界面を増やすことが可能である。
【００５１】
もっとも、この結晶粒界面の増大は、ニッケルシリサイド領域１８のシート抵抗を増大させるおそれがある。このため、結晶粒サイズとその構造は、製造するデバイス特性に影響しない範囲において制御される必要がある。
【００５２】
なお、Ｐに加えて、ニッケルシリサイド／ＳｉＣ界面に偏析し、その界面の電子状態や分布を変化させることで、ニッケルシリサイド／ｎ＋ＳｉＣ界面のコンタクト抵抗を低減させる元素を添加してもかまわない。具体的には、Ｐに加えて、窒素（Ｎ）、ヒ素（Ａｓ）、硫黄（Ｓ）、フッ素（Ｆ）、アンチモン（Ｓｂ）から選ばれる元素が適用可能である。
【００５３】
次に、ニッケルシリサイド領域１８が、その底面においてｎ＋型ＳｉＣ領域１４と接する領域を覆うように、フォトレジスト３２を用いてマスクパターニングを行う。そして、このレジストパターンを介して、アルミニウム（Ａｌ）をニッケルシリサイド領域（ニッケルシリサイド膜）１８中にイオン注入する（Ｓ４、図６）。すなわち、ｐ＋型ＳｉＣ領域１６上のニッケルシリサイド膜中に選択的にアルミニウム（Ａｌ）をイオン注入する。
【００５４】
Ａｌのイオン注入条件として、そのエネルギーは不純物がニッケルシリサイド膜内に注入される範囲であることが望ましい。ｐ＋型ＳｉＣ領域１６にＡｌが注入される程にＡｌイオンの加速エネルギーを上げることは望ましくない。もし、ｐ＋型ＳｉＣ領域１６にも不純物が添加された場合には、イオン注入ダメージによってｐ＋型ＳｉＣ領域１６中に結晶欠陥が誘起され、接合特性を劣化させる原因となってしまうおそれがあるからである。
【００５５】
接合特性の劣化を回避するためには、イオン注入直後のＡｌの深さ方向の濃度ピーク位置がニッケルシリサイド領域１８の膜厚の１／２に相当する深さ以下の浅い領域になっていることが望ましい。
【００５６】
Ａｌイオン注入の注入量は、ニッケルシリサイド領域／ＳｉＣ界面へのＡｌの偏析濃度を鑑みて決定すればよい。Ａｌの注入量は好ましくは、１ｅ１４ｃｍ−２〜１ｅ１６ｃｍ−２の範囲であることが望まれる。
【００５７】
Ａｌのイオン注入工程においては、イオン注入時の金属シリサイド膜へ印加される物理ダメージの低減、注入深さ分布制御、もしくはイオン注入によるＮｉの層間絶縁膜上への飛散を抑制するためにシリコン酸化膜やシリコン窒化膜等の絶縁膜をニッケルシリサイド領域１８の表面に形成して、イオン注入のスルー膜としても用いてもよい。上記スルー膜を用いて、ニッケルシリサイド膜の結晶構造破壊を抑制することによって、ＭＯＳＦＥＴの寄生抵抗の１つであるニッケルシリサイド膜のシート抵抗が低減される。
【００５８】
次に、フォトレジスト３２を、アッシャー装置または専用の剥離溶液、もしくは、硫酸含有酸溶液を用いて剥離したのち、拡散熱処理として第１の熱処理（温度：Ｔ１）よりも低温の第２の熱処理（温度：Ｔ２）を行なう。この熱処理により、ニッケルシリサイド領域１８中に添加されたＡｌ元素が基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（Ｓ５、図７）。
【００５９】
Ａｌの拡散熱処理である第２の熱処理は、３００℃以上７００℃以下であることが望ましい。３００℃よりも低温の場合にはＡｌの拡散係数が小さく基板方向へのＡｌの拡散が生じにくい。７００℃よりも高温の場合には、Ａｌの表面方向への外方拡散が主となり、添加したＡｌを効果的にニッケルシリサイド／ＳｉＣ界面に導入できない。また、電極形成よりも先に同一基板上に形成されているゲート絶縁膜特性劣化の問題も誘発してしまうおそれがある。Ａｌを短時間で効率よくニッケルシリサイド／ＳｉＣ界面に導入するには、３５０℃以上６５０℃以下の熱処理温度範囲が望ましく、５００℃以上６００℃以下であることがより望ましい。
【００６０】
ニッケルシリサイド領域中に添加されたＡｌは主にニッケルシリサイドの結晶粒界を介して、ニッケルシリサイド／ＳｉＣ界面に拡散する。これは、ニッケルシリサイド結晶粒中に比較して、結晶粒界面の方が、その拡散係数が一桁以上大きいことが原因である。
【００６１】
したがって、上記Ｐの場合と同様、Ａｌの偏析を促進するためには、ニッケルシリサイドの結晶粒サイズを柱状もしくは小さくして、結晶粒界面を増やすことが有効である。例えば、ニッケル膜の形成前に、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入を行うことに、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の炭化珪素をアモルファス化することで、後に形成されるニッケルシリサイド領域１８の結晶粒界面を増やすことが可能である。
【００６２】
もっとも、この結晶粒界面の増大は、ニッケルシリサイド領域１８のシート抵抗を増大させるおそれがあるため、結晶粒サイズとその構造は、製造するデバイス特性に影響しない範囲において制御される必要がある。
【００６３】
なお、Ａｌに加えて、ニッケルシリサイド／ＳｉＣ界面に偏析し、その界面の電子状態や分布を変化させることで、ニッケルシリサイド／ｐ＋ＳｉＣ界面のコンタクト抵抗を低減させる元素を添加してもかまわない。具体的には、Ａｌに加えて、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）から選ばれる元素が適用可能である。
【００６４】
図８は、本実施の形態の製造方法を用いて製造したＤＩＭＯＳＦＥＴの不純物プロファイルである。図８（ａ）がニッケルサイド／ｎ＋ＳｉＣ界面、すなわちｎ＋コンタクト領域のＰのプロファイル、図８（ｂ）がニッケルサイド／ｐ＋ＳｉＣ界面、すなわちｐ＋コンタクト領域のＡｌのプロファイルである。ＰおよびＡｌの深さ方向分布をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析したものである。
【００６５】
なお、第１の熱処理温度（Ｔ１）は６５０℃、第２の熱処理温度（Ｔ２）は５５０℃に設定している。
【００６６】
本実施の形態の製造方法により、ニッケルシリサイド／ＳｉＣ界面ではＰとＡｌの偏析現象が生じており、１ｅ１０１９ｃｍ−３以上のＰおよびＡｌが検出された。このＳＩＭＳ分析はニッケルシリサイド表面側から基板方向へ行なったものであり、ニッケルシリサイド／ＳｉＣの界面の深さ分解能はおおよそ１０ｎｍである。
【００６７】
実際には、ニッケルシリサイド／ＳｉＣ界面はある原子面で区切られており、実際の界面不純物偏析密度は、一桁以上大きい値となっていると考えられる。Ａｔｏｍ ｐｒｏｂｅ法や高分解能ＴＥＭ分析技術を用いれば、原子レベルでの不純物の界面位置への偏析の様子や、その偏析濃度が高精度に分析される。
【００６８】
図９は、比較のため５５０℃の熱処理を行なった場合のＰの深さ方向分布である。図１の工程フローにおいて、第１の熱処理（温度：Ｔ１）を省略し、第２の熱処理（温度：Ｔ２）のみを５５０℃で行なった場合である。ニッケルシリサイド／ＳｉＣ界面のＰの濃度は１ｅ１９ｃｍ−３以下であり、十分なＰが界面に偏析していないことが分かる。
【００６９】
図１０は、比較のため６５０℃の熱処理を行なった場合のＡｌの深さ方向分布である。図１の工程フローにおいて、第２の熱処理（温度：Ｔ２）のみを６５０℃で行なった場合である。Ａｌのニッケルシリサイド／ＳｉＣ界面における偏析による高濃度化は観察されない。これは、Ａｌがニッケルシリサイドの表面方向へ外方拡散したためであると考えられる。
【００７０】
すなわち、図８に示したように両導電型のニッケルシリサイド／ＳｉＣ界面にそれぞれに適切な不純物を偏析させるには、ＰとＡｌに対して、それぞれ適した熱処理をすることが必要であり、その順序は高温熱処理が必要なＰの拡散熱処理（第１の熱処理）を先に行い、その後、もう一方のＡｌに対する低温の拡散熱処理（第２の熱処理）を行なうことが必要である。加えて、先に実施するＰの高温の拡散熱処理は、もう一方のＡｌの添加前に行なう必要がある。
【００７１】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるソース電極と、ｐ＋型コンタクト電極であるウェル電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＤＩＭＯＳＦＥＴを製造することが可能となる。
【００７２】
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、第１のｎ型炭化珪素層上にも金属シリサイド膜を形成し、第１のｎ型炭化珪素層上の金属シリサイド膜中にもリン（Ｐ）をイオン注入すること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００７３】
図１１は、本実施の形態の製造方法で製造されるＤＩＭＯＳＦＥＴの模式断面図である。本実施の形態のＤＩＭＯＳＦＥＴ２００では、半導体基板１０の裏面側、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａ上のドレイン電極３０のニッケルシリサイド膜とｎ＋型ＳｉＣ層１０ａの界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ドレイン電極３０とｎ＋型ＳｉＣ層１０ａの間のコンタクト抵抗が低減されている。
【００７４】
図１２、図１３は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。第１の実施の形態で示す図４の工程の後に、裏面のドレイン電極３０のニッケルシリサイド膜中にＰをイオン注入する（図１２）。
【００７５】
次に、拡散熱処理として第１の熱処理（温度：Ｔ１）を行なう。この熱処理により、ニッケルシリサイド膜１８中、および、ドレイン電極３０のニッケルシリサイド膜に添加されたＰが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（図１３）。
【００７６】
Ｐのイオン注入や第１の熱処理等についての望ましい条件は、第１の実施の形態と同様である。
【００７７】
その後、第１の実施の形態の製造方法と同様の工程を経て図１１のＤＩＭＯＳＦＥＴ２００が形成される。
【００７８】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるソース電極およびドレイン電極と、ｐ＋型コンタクト電極であるウェル電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、さらに特性に優れたＤＩＭＯＳＦＥＴを製造することが可能となる。
【００７９】
（第３の実施の形態）
本実施の形態の半導体装置の製造方法は、ＤＩＭＯＳＦＥＴではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の製造方法である点で第１または第２の実施の形態の製造方法と異なっている。第１または第２の実施の形態と重複する内容については記載を省略する。
【００８０】
本実施の形態の半導体装置の製造方法は、ｐ型炭化珪素層と、ｎ型炭化珪素層を有する半導体基板を準備し、ｎ型炭化珪素層に第１のｐ型不純物領域を形成し、ｎ型炭化珪素層にｎ型不純物領域を形成し、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、ｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ｎ型不純物領域上および第２のｐ型不純物領域上に金属シリサイド膜を形成し、ｎ型不純物領域上の金属シリサイド膜中にリン（Ｐ）をイオン注入し、第１の熱処理を行い、第２のｐ型不純物領域上の金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、第１の熱処理よりも低温の第２の熱処理を行う。
【００８１】
さらに、ｐ型炭化珪素層上にも金属シリサイド膜を形成し、第２の熱処理前にｐ型炭化珪素層上の金属シリサイド膜にもアルミニウム（Ａｌ）をイオン注入する。
【００８２】
図１４は、本実施の形態の製造方法で製造されるＩＧＢＴの模式断面図である。図１４に示すように、ＩＧＢＴ３００は、ｐ＋型ＳｉＣ層（ｐ型炭化珪素層）１０ｃと、ｎ−型ＳｉＣ層（ｎ型炭化珪素層）１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００８３】
ｐ＋型ＳｉＣ層１０ｃは、例えば、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む。ｐ＋型ＳｉＣ層１０ｃはＩＧＢＴ３００のコレクタ領域として機能する。
【００８４】
ｐ＋型ＳｉＣ層１０ｃ上、すなわちＳｉＣ基板１０の裏面側には、例えばニッケルシリサイドのコレクタ電極４０が形成されている。
【００８５】
また、ニッケルシリサイド領域１８は、ＩＧＢＴ３００のエミッタ電極およびウェル電極として機能する。
【００８６】
本実施の形態のＩＧＢＴ３００では、ニッケルシリサイド領域１８とｎ＋型ＳｉＣ領域１４との界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、ニッケルシリサイド領域１８とｎ＋型不純物領域１４の間のコンタクト抵抗が低減され、オーミック性が向上している。
【００８７】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面、および、コレクタ電極４０のニッケルシリサイド膜とｐ＋型ＳｉＣ層１０ｃとの界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗、コレクタ電極４０のニッケルシリサイド膜とｐ＋型ＳｉＣ層間のコンタクト抵抗が低減され、オーミック性が向上している。
【００８８】
図１５、図１６は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。ｎ＋型ＳｉＣ領域１４上のニッケルシリサイド領域１８中へのＰのイオン注入と第１の熱処理（温度：Ｔ１）により、Ｐをニッケルシリサイド領域１８とｎ＋ＳｉＣ領域１４との界面に偏析させる。次に、ｐ＋型不純物領域１６上のニッケルシリサイド領域１８中にＡｌをイオン注入した後、裏面のコレクタ電極４０のニッケルシリサイド膜中にもＡｌをイオン注入する（図１５）。
【００８９】
次に、拡散熱処理として第２の熱処理（温度：Ｔ２）を行なう。この熱処理により、ニッケルシリサイド領域１８中、および、コレクタ電極４０のニッケルシリサイド膜中に添加されたＡｌが基板奥方向に熱拡散し、ニッケルシリサイド／ＳｉＣ界面に偏析した構造となる（図１６）。
【００９０】
Ｐ、Ａｌのイオン注入や第１、第２の熱処理等についての望ましい条件は第１または第２の実施の形態と同様である。
【００９１】
上記工程により、図１４のＩＧＢＴ３００が形成される。
【００９２】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるエミッタ電極と、ｐ＋型コンタクト電極であるウェル電極およびコレクタ電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＩＧＢＴを製造することが可能となる。
【００９３】
（第４の実施の形態）
本実施の形態の半導体装置の製造方法は、ＰｉＮダイオードの製造方法である点で、第１ないし第３の実施の形態と異なっている。ｎ＋型コンタクト電極およびｐ＋型コンタクト電極のコンタクト形成プロセスの要部については、第１ないし第３の実施の形態と同様である。したがって、第１ないし第３の実施の形態と重複する内容については記載を省略する。
【００９４】
図１７は、本実施の形態の製造方法で製造されるＰｉＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードの模式断面図である。図１７に示すように、ＰｉＮダイオード４００には、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００９５】
ｎ＋型ＳｉＣ層１０ａはＰｉＮダイオード４００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上にはニッケルシリサイド膜のカソード電極５０が設けられる。
【００９６】
また、ｎ−型ＳｉＣ層１０ｂにはｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＰｉＮダイオード４００のアノード領域として機能する。ｐ＋型ＳｉＣ領域１６上には、例えば、アルミニウム（Ａｌ）のアノード電極６０が形成される。
【００９７】
本実施の形態のＰｉＮダイオード４００では、ニッケルシリサイド膜のカソード電極５０とｎ＋型ＳｉＣ層１０ａとの界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、カソード電極５０とｎ＋型ＳｉＣ層１０ａの間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００９８】
また、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【００９９】
ＰおよびＡｌをニッケルシリサイド／ＳｉＣ界面に偏析させる方法については、第１ないし第３の実施の形態と同様である。
【０１００】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極であるカソード電極と、ｐ＋型コンタクト電極であるアノード電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＰｉＮダイオードを製造することが可能となる。
【０１０１】
（第５の実施の形態）
本実施の形態の半導体装置の製造方法は、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ ａｎｄ Ｓｃｈｏｔｔｋｙ）ダイオードの製造方法である点で、第１ないし第３の実施の形態と異なっている。ｎ＋型コンタクト電極およびｐ＋型コンタクト電極のコンタクト形成プロセスの要部については、第１ないし第３の実施の形態と同様である。したがって、第１ないし第３の実施の形態と重複する内容については記載を省略する。
【０１０２】
図１８は、本実施の形態の製造方法で製造されるＭＰＳダイオードの模式断面図である。図１８に示すように、ＭＰＳダイオード５００には、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【０１０３】
ｎ＋型ＳｉＣ層１０ａはＭＰＳダイオード５００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上には、例えばニッケルシリサイド膜のカソード電極５０が設けられる。
【０１０４】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、サージ電流を流すためのＰｉＮ領域として機能する。ｐ＋型ＳｉＣ領域１６上には、ニッケルシリサイド領域１８を介して、チタン（Ｔｉ）層６０ａとアルミニウム（Ａｌ）層６０ｂの積層構造のアノード電極６０が形成される。アノード電極６０は、ｎ−型ＳｉＣ層１０ｂ上にも形成される。
【０１０５】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が設けられるダイオード領域と絶縁膜２４を挟んで、ｎ＋型ＳｉＣ領域１４が形成されている。ｎ＋型ＳｉＣ領域１４上にはニッケルシリサイド領域が形成されている。ｎ＋型ＳｉＣ領域１４は、ＭＰＳダイオード５００の終端構造であるチャネルストップ層として機能する。ｎ＋型ＳｉＣ領域１４上には、ニッケルシリサイド領域１８を介して、例えばアルミニウム（Ａｌ）の電極７０が形成される。
【０１０６】
本実施の形態のＭＰＳダイオード５００では、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の界面には、ｐ型不純物のアルミニウム（Ａｌ）が偏析している。これにより、ニッケルシリサイド領域１８とｐ＋型不純物領域１６の間のコンタクト抵抗が低減され、オーミック特性が向上している。
【０１０７】
また、ニッケルシリサイド領域１８とチャネルストップ層のｎ＋型ＳｉＣ領域１４の界面に、ｎ型不純物のリン（Ｐ）が偏析している。これにより、電極７０とｎ＋型ＳｉＣ領域１４の間のコンタクト抵抗が低減されている。
【０１０８】
ＰおよびＡｌをニッケルシリサイド／ＳｉＣ界面に偏析させる方法については、第１ないし第３の実施の形態と同様である。
【０１０９】
なお、ｎ−型ＳｉＣ層１０ｂとチタン（Ｔｉ）層６０ａとの接合は、ショットキー接合となっている。
【０１１０】
ＭＰＳダイオードでは、接合終端領域はＳｉＣ上に酸化膜等の絶縁膜２４が形成されている。コンタクト電極形成ための高温アニールによって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こすおそれがある。本実施の形態によれば、低温の熱工程で、オーミック性の向上した電極の形成が可能となり効果的である。
【０１１１】
以上、本実施の形態の半導体装置の製造方法によれば、ｎ＋型コンタクト電極である終端構造の電極と、ｐ＋型コンタクト電極を備えるアノード電極のコンタクト抵抗が、低温の熱工程で低減されるとともにオーミック性が向上する。よって、特性に優れたＭＰＳダイオードを製造することが可能となる。
【０１１２】
なお、図１８中の絶縁膜２４が形成された領域に接するＳｉＣ領域素子端部のＳｉＣ表面には、リサーフ構造等の電界緩和のための終端構造を適宜、デバイスの用途に応じて適用すればよい。
【０１１３】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【０１１４】
例えば、実施の形態においては、ニッケルシリサイドを電極の金属シリサイドとして用いる場合を例に説明しているが、金属シリサイド膜を形成のためにＳｉＣと反応させる金属はニッケル（Ｎｉ）に限定されるものではない。熱処理に伴いＳｉＣとの固相反応によりシリサイドを形成する金属をデバイスの形態により適宜もちいればよい。たとえば、Ｎｉ／ＴｉやＮｉ−Ｔｉ合金等、ＳｉＣとの反応との際にＣと優先的に反応する金属との積層構造若しくは合金を用いてもよい。
【０１１５】
また、ＳｉＣと金属との反応はシリコン（Ｓｉ）と金属との反応温度よりも高く、製造されたデバイス特性を劣化させる場合がある。この場合、ＳｉやＧｅなどを上記の金属に含有させて反応温度を低温化させてもいい。また金属とＳｉとの組成は、デバイスに必要とされる電極の仕事関数に併せて熱処理の温度や時間等を制御することで調整すればよい。用いる金属としては、Ｎｉの他に、例えば、Ｐｄ、Ｐｔ、Ｃｏ、Ｔａ、Ｈｆ、Ｚｒ、Ｔｉが挙げられる。
【０１１６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【０１１７】
１０ ＳｉＣ基板（炭化珪素基板）
１０ａ ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）
１０ｂ ｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）
１２ ｐ型ＳｉＣ領域（第１のｐ型不純物領域）
１４ ｎ＋型ＳｉＣ領域（ｎ型不純物領域）
１６ ｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）
１８ ニッケルシリサイド領域
２０ ゲート絶縁膜
２２ ゲート電極
３０ ドレイン電極
３２ フォトレジスト
４０ コレクタ電極
５０ カソード電極
６０ アノード電極
６０ａ チタン（Ｔｉ）層
６０ｂ アルミニウム（Ａｌ）層
７０ 電極
１００ ＤＩＭＯＳＦＥＴ
２００ ＤＩＭＯＳＦＥＴ
３００ ＩＧＢＴ
４００ ＰｉＮダイオード
５００ ＭＰＳダイオード
【特許請求の範囲】
【請求項１】
炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、
前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、
第１の熱処理を行い、
前記ｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、
前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の熱処理の温度が５５０℃以上７００℃以下であり、
前記第２の熱処理の温度が５００℃以上６００℃以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記金属シリサイド膜は、前記ｎ型不純物領域上および前記ｐ型不純物領域上に形成される金属膜と、前記ｎ型不純物領域および前記ｐ型不純物領域の炭化珪素との反応によって形成され、
前記金属膜の形成前にゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入により、前記ｎ型不純物領域および前記ｐ型不純物領域の炭化珪素をアモルファス化することを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記金属シリサイド膜がニッケルシリサイド膜であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
【請求項５】
第１のｎ型炭化珪素層と、前記第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備し、
前記第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成し、
前記第２のｎ型炭化珪素層にｎ型不純物領域を形成し、
前記第１のｐ型不純物領域に接続され前記第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、
前記第２のｎ型炭化珪素層、前記第１のｐ型不純物領域、前記ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ｎ型不純物領域上および前記第２のｐ型不純物領域上に金属シリサイド膜を形成し、
前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、
第１の熱処理を行い、
前記第２のｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、
前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項１】
炭化珪素（ＳｉＣ）で形成されるｎ型不純物領域上およびｐ型不純物領域上に金属シリサイド膜を形成し、
前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、
第１の熱処理を行い、
前記ｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、
前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の熱処理の温度が５５０℃以上７００℃以下であり、
前記第２の熱処理の温度が５００℃以上６００℃以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記金属シリサイド膜は、前記ｎ型不純物領域上および前記ｐ型不純物領域上に形成される金属膜と、前記ｎ型不純物領域および前記ｐ型不純物領域の炭化珪素との反応によって形成され、
前記金属膜の形成前にゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）または希ガス元素のイオン注入により、前記ｎ型不純物領域および前記ｐ型不純物領域の炭化珪素をアモルファス化することを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記金属シリサイド膜がニッケルシリサイド膜であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
【請求項５】
第１のｎ型炭化珪素層と、前記第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備し、
前記第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成し、
前記第２のｎ型炭化珪素層にｎ型不純物領域を形成し、
前記第１のｐ型不純物領域に接続され前記第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成し、
前記第２のｎ型炭化珪素層、前記第１のｐ型不純物領域、前記ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ｎ型不純物領域上および前記第２のｐ型不純物領域上に金属シリサイド膜を形成し、
前記ｎ型不純物領域上の前記金属シリサイド膜中にリン（Ｐ）をイオン注入し、
第１の熱処理を行い、
前記第２のｐ型不純物領域上の前記金属シリサイド膜中にアルミニウム（Ａｌ）をイオン注入し、
前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−５８６０２（Ｐ２０１３−５８６０２Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９５９７９（Ｐ２０１１−１９５９７９）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]