【課題】半導体装置の外部から入力されるコマンド（命令）及びアドレスのセットアップ／ホールドマージンを増加させることができる内部クロック周波数制御回路及びこれを利用する半導体装置を提供する。
【解決手段】本発明は、モードレジスタセット制御信号を受信してモードレジスタセット信号を出力するモードレジスタセットと、モードレジスタセット信号がイネーブルされて外部クロックと同一の周波数のデータ処理用クロックの予め設定された周期が経過するとイネーブル信号を生成する遅延部と、イネーブル信号がイネーブルされると外部から入力される同期命令をデコーディングして分周開始信号を生成する分周命令デコーダと、分周開始信号に応答して外部クロックと同一の周波数の選択クロックを出力するか、または、外部クロックより周波数が低いクロックを選択クロックとして出力する分周選択部とを含む。 （もっと読む）

【課題】省電力モードに移行する前に他の通信装置と通信するための通信速度を低速にする通信装置を提供する。
【解決手段】印刷装置１００は、いずれの通信速度で通信すべきかをＬＡＮ制御部１０３に指示する制御部１０２を有し、制御部１０２へ電力を供給する電力モードから制御部１０２へ電力を供給しない電力モードへ移行させると判定した場合、制御部１０２は通信速度を低下させるための指示をＬＡＮ制御部１０３に行い、電源部１０５は速度を低下させるための指示が行われた後に制御部１０２への電力供給を遮断する。 （もっと読む）

【課題】電子情報機器が、ＣＰＵに供給されるクロック信号の周波数を、より適切に設定できるようにする。
【解決手段】動作率算出部２４０が、例えばタスクの起動や停止から一定時間経過するまでなど、予め定められた一定時間におけるＣＰＵの動作率を算出する。ここで、動作率は、ＣＰＵが動作状態にある時間的割合であり、動作状態は、ＣＰＵが何らかの処理を行っている状態である。そして、クロック設定部２５０は、動作率算出部２４０が算出した動作率に基づいて、ＣＰＵに供給されるクロック信号の周波数を設定する。 （もっと読む）

【課題】ＰＣの利用状況に適した電力制御を行える情報処理装置を提供する。
【解決手段】情報処理装置本体の稼働中のアプリを監視するアプリ監視手段と、情報処理装置本体の電力状況を監視する状況監視手段と、電力状況を記憶する記憶手段と、情報処理装置本体の動作状況及び電力状況に基づいて情報処理装置本体のハードウエアリソースの消費電力量の制限量を制御する制御手段と、を備えた。 （もっと読む）

【課題】マルチコアプロセッサにおける電力管理動作を調整するのに好適な技術を提供する。
【解決手段】各コアが対応する独立リソース設定を有し、第１コアと第２コアとを含む複数のコアにより共有される共有リソースに対して互いに異なる動作要求をする複数のコアと、複数の整合しない動作要求と、電力セービングポリシーと高パフォーマンスポリシーとの何れが重要である方に基づき共有リソースの設定を調整する調整ロジックとを有するプロセッサであって、調整ロジックは、電力状態遷移テーブルに基づき第１動作要求を第１目標値に、第２動作要求を第２目標値に変換し、第１目標値と第２目標値とを比較することによって第１動作要求と第２動作要求とを比較し、第２目標値が第１目標値より大きい場合、第２目標値を共有リソース設定として選択することによって、複数の整合しない動作要求に基づき前記共有リソース設定を調整する。 （もっと読む）

【課題】低消費電力と低コストの両立を図りながら、マルチプロセッサの消費電力を低減できるマイクロプロセッサ、電子制御ユニット及び電源制御方法を提供すること。
【解決手段】 Ｎ個のプロセッサ１９と、複数のグループに分けられたＮ個のプロセッサに、グループ毎に共通の電源電圧を供給する電源回路１７と、グループ毎に共通のクロック周波数のクロックを供給する、電源回路と対のクロック生成回路１８と、プロセッサの負荷に基づき、グループ毎に電源電圧とクロック周波数を制御する制御回路１４と、を有し、電源回路１７の数の合計がＮ個より小さいＭ個であり、電源回路１７の数の合計又はクロック生成回路１８の数の合計が、Ｎ個より小さいＭ個である、ことを特徴とするマイクロプロセッサ１００又はチップセット１００を提供する。 （もっと読む）

【課題】低消費電流で動作する構成が求められている。
【解決手段】入力データが入力されると、前記入力データに応じて起動要求信号を出力するデータ入力部と、前記起動要求信号に応じて起動し、クロック信号を生成する発振器と、前記データ入力部からの前記起動要求信号を前記発振器に出力し、起動後に生成される前記発振器からのクロック信号を、前記データ入力部の動作クロック信号である第１のクロック信号と、第２のクロック信号として供給するクロック信号供給制御部と、前記第２のクロック信号を動作クロックとして動作し、その動作時に前記入力データに応じた処理を行うＣＰＵと、を有するマイクロコントローラ。 （もっと読む）

【課題】ロックアップタイムを短くすることのできるクロック発生回路を提供する。
【解決手段】クロック発生回路１は、基準クロックＲＣＬＫに基づいて、周波数を変調させた変調クロックＳＣＬＫを発生するスペクトラム拡散クロック発生回路１０と、基準クロックＲＣＬＫと変調クロックＳＣＬＫとの位相の一致を検出したときにＨレベルのロック信号ＬＯＣＫを出力する位相比較器２０とを含む。また、クロック発生回路１は、Ｈレベルのロック信号ＬＯＣＫが出力されるまでは基準クロックＲＣＬＫを出力クロックＣＬＫとして選択し、Ｈレベルのロック信号の出力に応答して変調クロックＳＣＬＫを選択するセレクタ５０を含む。 （もっと読む）

【課題】変調度が安定しない。
【解決手段】周波数変調した出力発振信号を出力するＰＬＬ回路を有するスペクトラム拡散信号生成回路であって、前記ＰＬＬ回路は、入力した発振制御信号の値に応じた周波数で前記出力発振信号を出力する発振回路を備え、前記ＰＬＬ回路によりフィードバックされたＰＬＬ信号の周波数を変調させる前記発振制御信号を生成し、この前記発振制御信号の最大値と最小値をモニタし、そのモニタ結果により前記発振制御信号の最大値と最小値を調整し、前記出力発振信号の変調度を所定の値に制御する周波数変調部を、有するスペクトラム拡散クロック生成回路。 （もっと読む）

【課題】ＬＣＤダイレクトドライブのための制御にハードウェアを用いることで、ユーザプログラム作成の負担軽減を図る。
【解決手段】クロック信号を形成可能なタイマパルスユニット（１０３）と、表示用データを液晶ディスプレイへＤＭＡ転送可能なＤＭＡコントローラ（１１０）と、上記ＤＭＡ転送に用いられる第１クロック信号と、上記液晶ディスプレイへの表示に用いられる第２クロック信号とを選択的に上記液晶ディスプレイのクロック入力端子へ伝達可能なセレクタ（１０５）とを設ける。また上記セレクタの選択状態を設定可能なレジスタ（１０６）と、上記レジスタの設定情報に基づいて、上記セレクタの選択状態を上記ＤＭＡ転送に同期して制御するための制御論理（１０７）とを設ける。ユーザプログラムにおいては、ＬＣＤダイレクトドライブのための制御に関して上記レジスタへの設定を行うだけで良いので、ユーザプログラム作成の負担を軽減できる。 （もっと読む）

【課題】入力されたクロック信号に同期してデータ処理を実行するデータ処理回路に対して、高周波クロック信号の入力を制御することにより出力時以外の消費電力及びノイズ発生の増大を抑制する制御装置を提供する。
【解決手段】制御装置は、データ処理用のクロック信号を出力する第１のクロック出力手段１２１０と、データ処理用のクロック信号よりも周波数の低い待機用のクロック信号を出力する第２のクロック出力手段１２２０と、データ処理用のクロック信号と待機用のクロック信号とを切替て、データ処理回路へ出力する切替部１２３０とを備える。制御装置の制御部１１１０、１２５０または１２９０は、データ処理回路でデータ処理を実行する期間中にデータ処理用のクロック信号を出力するように切替部１２３０を制御すると共に、データ処理回路がデータ処理をしていない期間中に待機用のクロック信号を出力するように切替部１２３０を制御する。 （もっと読む）

【課題】ホスト装置からの要求性能に応じて消費電力を変化させることができるメモリシステムを提供すること。
【解決手段】ホスト装置２００からの書き込みデータを夫々記憶する、夫々個別にリード／ライトされる並列動作要素１ａ〜１ｄを備えるメモリ１と、複数の並列動作要素１ａ〜１ｄに対してリード／ライトを同時実行する制御部４と、ホスト装置２００からの要求性能を計測する要求性能計測部６と、を備え、制御部４は、要求性能計測部６が計測した要求性能に基づいて並列動作要素１ａ〜１ｄのリード／ライトの同時実行数を変化させる。 （もっと読む）

【課題】実際の処理状況に応じて消費電力の低減をより効率的に図ることができる電子制御装置を提供する。
【解決手段】電源部４を、演算回路８及び描画回路９，表示回路１０，ビデオキャプチャ回路１１に対して個別に電源を供給可能とし、且つ夫々に供給する電源電圧を個別に設定可能に構成する。またクロック供給部４を個別にクロック信号を供給可能とし、且つ夫々に供給するクロック信号の周波数を個別に設定可能に構成する。外部より与えられる制御条件により決定される各回路８〜１１の処理状態に応じて、電源ＯＮ／ＯＦＦ制御部１５，電源電圧制御部１６は、各回路８〜１１に対する電源の供給を停止させるか、又は電源電圧を変化させるように電源部４を制御し、周波数制御部１７は各回路８〜１１に対するクロック信号の周波数を変化させるようにクロック供給部５を制御する。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

【課題】 高価格化及び実効転送速度の低下を招くことなく、機器間の情報通信において、要輻射（ＥＭＩ）を低減することができるアダプタを提供する。
【解決手段】 カードアダプタは、ボード、該ボードの一端近傍に設けられたカードエッジコネクタ３１５、該ボード上に実装された２つのトランシーバソケット（３１２Ａ、３１２Ｂ）、変換素子３１７、及び４つのコネクタなどを有している。そして、変換素子３１７は、カードエッジコネクタ３１５と２つのトランシーバソケット（３１２Ａ、３１２Ｂ）との間を電気的に接続する複数の配線パターンの途中に設けられ、該複数の配線パターンのクロックドメインを、クロックがスペクトラム拡散クロックであるクロックドメインと、クロックが非スペクトラム拡散クロックであるクロックドメインとに分割している。 （もっと読む）

【課題】マルチコアプロセッシングの処理性能の低下を抑制しつつ消費電力を低減させる必要がある。
【解決手段】データ処理装置は、入力される動作クロックに応じてデータを処理する複数の処理手段と、前記複数の処理手段に一律の周波数の動作クロックを供給している場合に当該複数の処理手段について夫々の応答時間を計測し、計測した複数の応答時間が近づくように前記複数の処理手段の少なくとも１つに供給する動作クロックの周波数を制御する制御手段とを備える。 （もっと読む）

【課題】本発明は、ネットワークに接続されたコンピュータシステムにおいて、消費電力を削減する電力制御装置に関する。
【解決手段】第１の通信速度でネットワークに接続可能な第１のネットワーク機器と、上記第１の通信速度より早い第２の通信速度でネットワークに接続可能な第２のネットワーク機器とが接続されたネットワークシステムにおける電力制御装置であって、上記第２の通信速度のみに接続可能なハブを介して前記ネットワークに接続された上記第１、又は第２のネットワーク機器に配設され、受信パケットエラーを発生せずに正常通信を行うことができる範囲で、上記第１、又は第２のネットワーク機器のシステムクロックを最も低い周波数に自動設定することを特徴とする。 （もっと読む）

【課題】ＬＡＮボードが動作中に省電力動作モードに移行することで生じる通信の遅延を抑止する。
【解決手段】ネットワークカード１０は、スキャナー装置３０が電力を通常に消費する通常状態、および電力を低減して消費する節電状態の何れの状態かを検出する状態検出部１８と、自身が通常状態であり、スキャナー装置３０が節電状態であることを状態検出部１８が検出した場合、ＬＡＮ５０を介して指示される指示情報の有無に応じて、自身を節電状態に切り替えるか、否かを判断するモード移行判断部２０と、モード移行判断部２０の判断に基づき、自身を通常状態および節電状態の何れかに切り替えるモード切り替え部２６とを備える。 （もっと読む）

【課題】プロセッサの演算量が小さい時、電源制御コントローラのクロック周波数を下げることで、電源制御コントローラの損失を低減し、電子機器のバッテリの寿命を伸ばすことができる電源システムを提供する。
【解決手段】プロセッサ１と、プロセッサ１に電力を供給するスイッチングレギュレータとしての電源制御コントローラ３１およびＶＲ３５と、プロセッサ１のプロセッサコアの動作電圧とクロック周波数を可変する電圧指令発生器１１およびクロック指令発生器１６と、スイッチングレギュレータの入力直流電圧源としてのバッテリ３４とを有する電源システムにおいて、プロセッサ１の演算量が小さい時、電源制御コントローラ３１のクロック周波数を下げる。これにより、電源制御コントローラ３１の損失を低減し、電子機器のバッテリ３４の寿命を伸ばすことができる。 （もっと読む）

【課題】半導体装置の回路面積の増大を抑制し、かつクロックジッタを低減できるようにする。
【解決手段】基準クロック信号を動作クロックとして動作する回路ブロックと、基準クロック信号をｎ分周したクロック信号を動作クロックとして動作する回路ブロックとを有する半導体装置にて、遅延回路により基準クロック信号に所定の遅延を与えて、セレクタが制御信号に応じて基準クロック信号及び遅延が与えられたクロック信号の内から１つのクロック信号を選択して基準クロック信号を動作クロックとして動作する回路ブロックに出力するようにして、電源ノイズにより生じる位相変化を合わせた基準クロック信号の位相変化量を各周期で等しくしてクロックジッタを低減できるようにする。 （もっと読む）