【課題】ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置の製造方法を提供する。
【解決手段】エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法が提供される。これによれば、配線溝形成時のフルオロカーボン膜へのエッチングダメージが修復され、Ｃｕ配線構造におけるリーク電流の増加や誘電率の低下を抑制することができる。 （もっと読む）

【課題】酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造を提供する。
【解決手段】ＴＦＴ素子１は、ａ−Ｓｉ膜５上に形成されたＰドープｎ^＋ａ−Ｓｉ膜６と、Ｐドープｎ^＋ａ−Ｓｉ膜６上に形成された１ｎｍ以下のＳｉ酸化膜７を有している。電極配線膜となるＣｕ合金膜８が、Ｓｉ酸化膜７上にスパッタリングにより形成されている。Ｃｕ合金膜８は、０．３〜２．０原子％のＳｎ、Ｉｎ、Ｇａの金属のうち１種以上を含有する。 （もっと読む）

【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上の第２の層間絶縁膜１７上にヒューズ層１８Ｔが形成され、ヒューズ層１８Ｔは第３の層間絶縁膜２０で覆われる。第３の層間絶縁膜２０上には、キャップメタル２４に覆われたパッド電極２３が形成され、それらは第１及び第２のパッシベーション膜２５，２６に覆われる。次に、ヒューズ層１８Ｔ上で開口する第１のレジスト層２７をマスクとして、ヒューズ層１８Ｔ上で第２のパッシベーション膜２６から第３の絶縁膜の厚さ方向の途中までをエッチングする。その後、パッド電極２３上で開口する第２のレジスト層３０をマスクとして、パッド電極２３上で第１及び第２のパッシベーション膜２５，２６及びキャップメタル層２４をエッチングしてパッド電極２３の表面を露出する。その後、保護膜３２を形成する。 （もっと読む）

【課題】半導体チップの高信頼実装技術を提供。
【解決手段】半導体チップ４は、基板１００と、前記基板の一方の面に形成されたデバイス層８０と、電磁波の輻射により発熱するヒータ配線３０２と、前記デバイス層と電気的に接続される電極１０３とを備えることを特徴とする。半導体チップ４を実装基板に実装する際には、ヒータとしての金属配線膜３０２を発熱させることにより、固着材料を溶かして半導体チップを実装基板と接続させる。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】 酸化物電極との良好な接続を行うことや、絶縁膜等との界面で生じる相互拡散を抑制することができ、かつ製造工程の低コスト化を図ることができる配線構造体、それを用いた半導体素子、配線基板、表示用パネル及び表示装置を提供する。
【解決手段】 アルミニウム層、銅層及び銅合金層からなる群より選択される少なくとも１つの層と、アルミニウム合金層とを含む２層以上の積層体であり、該アルミニウム合金層が表層に配置されている配線構造体である。これにより、液晶表示装置等において、酸化物電極と配線との接続部で酸化膜が形成されず、良好な接続を行うことができる。 （もっと読む）

【課題】応力による半導体回路の特性劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体は、半導体基板の厚み方向に設けられた微細孔を満たし、第１結晶組織３０１と第２結晶組織３０２とを含むナノコンポジット結晶構造を有する。ナノコンポジット結晶構造において、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方は、ナノサイズである。 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】複数のゲート電極３ｂを覆うように窒化シリコン膜（第１絶縁膜）５を形成した後、オゾンＴＥＯＳ膜（第１酸化シリコン膜）６、プラズマＴＥＯＳ膜（第２酸化シリコン膜）を順次積層する。ここで、オゾンＴＥＯＳ膜６を積層後、プラズマＴＥＯＳ膜を積層する前に、窒化シリコン膜５をＣＭＰストッパ膜として、ＣＭＰ法により研磨する。これにより、プラズマＴＥＯＳ膜の膜厚を均一化させることができるので、半導体装置の信頼性を向上させることができる。 （もっと読む）

【課題】ボンディングパッドの直下の酸化膜を壊すことなくウエハテストを行う。
【解決手段】半導体基板９と、半導体基板９上に形成された５層の配線層と、前記５層の配線層のうち、最上層の第５配線層５に形成され、それぞれ一部が露出した複数のボンディングパッド５ｅと、半導体基板９上に形成され、かつボンディングパッド５ｅの下において平面視でボンディングパッド５ｅと重なる位置に配置され、さらにボンディングパッド５ｅと電気的に接続されたトランジスタ素子等の能動素子と、を有しており、ボンディングパッド５ｅの直下には、５層の配線層のうちのいずれの配線層も設けられていない緩衝膜７が形成されている。 （もっと読む）

【課題】ダマシン構造を有するＣｕ配線において、バリア膜の拡散防止機能を低下させずにＣｕ配線内のＣｕの埋め込み性を改善し、半導体装置の歩留まりおよび信頼性を向上する。
【解決手段】ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。これにより、Ｃｕシード膜９ａを電極として電界メッキ法によりＣｕ膜９を形成した際に、配線溝Ｇ２およびビアホールＶ２内に空隙が形成されることを防ぐ。 （もっと読む）

【課題】配線の洗浄液への溶解を低減する配線構造の形成方法を提供する。
【解決手段】絶縁層１３に犠牲配線溝２１及び主配線溝３１を形成し、犠牲配線溝２１及び主配線溝３１内にバリア層１６を形成し、バリア層１６が形成された犠牲配線溝２１及び主配線溝３１内に導電層１７を埋め込んだ後に、絶縁層１３上の導電層１７の部分を研磨する工程と、犠牲配線溝２１及び主配線溝３１内の露出したバリア層１６及び導電層１７の表面を洗浄する工程と、を備え、研磨する工程の後における絶縁層１３の平面視において、犠牲配線溝２１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ１が、主配線溝３１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ２よりも大きくなる。 （もっと読む）

【課題】シリコンデバイスの飽和移動度特性を向上する。
【解決手段】シリコン半導体膜上に、Ｐドープｎ^＋型アモルファスシリコン膜と、該Ｐドープｎ^＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ^＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜である。 （もっと読む）

【課題】配線間の実効的な容量の増加を抑制する。
【解決手段】半導体装置１００は、６員環構造の環状シロキサンを原料とする絶縁膜１１と、絶縁膜１１に形成された配線溝１２と、配線溝１２に金属膜（配線メタル）１５が埋め込まれて構成される配線１０と、を有する。半導体装置１００では、配線溝１２の底面において、絶縁膜１１の内部よりも単位体積あたりの炭素原子数、又は／及び、窒素原子数が多い改質層１３が形成されている。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方法を提供することを目的の一とする。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、酸化物半導体膜上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲート電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配線を形成する、半導体装置の作製方法である。 （もっと読む）

【課題】研磨工程を含む新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜に、第１の深さを有するダミー溝と、第１の深さよりも深い第２の深さを有する配線溝と、配線溝の底面に配置されるビアホールとを形成する凹部形成工程と、ダミー溝内、配線溝内、ビアホール内、及び絶縁膜上方に、導電材を堆積させる工程と、絶縁膜上方の導電材を研磨除去する工程とを有する。 （もっと読む）

【課題】半導体装置の歩留まりと信頼性を向上させる。
【解決手段】配線凹部に埋め込まれた部分以外のバリアメタル膜３ｂ上のＣｕ膜５ｂを化学機械研磨によって除去する。そして配線凹部内のＣｕ膜５ｂ上に、添加元素からなる層６ｂを形成する。添加元素を層６ｂからＣｕ膜５ｂ中に拡散させて、Ｃｕ表面、及びＣｕ結晶粒の粒界及び該粒界近傍の位置においてＣｕ結晶粒内部よりも添加元素の濃度が高い界面及びその近傍を形成するとともに、Ｃｕ膜５ｂ中の酸素を層６ｂにゲッタリングさせる。その後、余剰な層６ｂを除去し、さらに絶縁膜上のバリアメタル膜３ｂを除去する。 （もっと読む）

【課題】歩留まりに優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板と、基板上に形成されており、配線および絶縁層により構成された配線層が複数積層された多層配線層と、平面視において、基板内の記憶回路領域に形成されており、多層配線層内に埋め込まれた少なくとも１以上の容量素子および周辺回路を有する記憶回路と、平面視において、基板内の憶回路領域とは異なる領域である論理回路領域に形成された論理回路と、を備え、容量素子は、下部電極、容量絶縁膜、上部電極、埋設電極および、上部接続配線で構成されており、上部接続配線と埋設電極とは、同一の材料かつ一体に構成されており、上部接続配線と下部電極との間には、論理回路を構成する前記配線が少なくとも１以上設けられており、上部接続配線の上面と、上部接続配線と同じ配線層に形成された論理回路を構成する配線の上面とが、同一面を構成する。 （もっと読む）

【課題】ウェットエッチング性が良好な表示装置用配線膜を提供する。
【解決手段】希土類金属元素、Ｚｎ、Ｍｇ、およびＣａよりなる群から選択される少なくとも一種の元素を５原子％以上５０原子％以下の範囲で含むＭｏ合金と、純ＣｕまたはＣｕ合金との積層構造を有する表示装置用配線膜である。 （もっと読む）

【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。 （もっと読む）

【課題】短時間で、配線母体の内部に、種々のトポロジーの貫通配線や連結配線を埋め込むことが可能な配線構造物を提供する。
【解決手段】配線母体１１と、配線母体１１の内部に設けられた複数の穴部の内部にそれぞれ配置された、配線子連続体（Ｑ_i1，Ｑ_i2，Ｑ_i3，……，Ｑ_in-1，Ｑ_in；Ｑ_i+11，Ｑ_i+12，Ｑ_i+13，……，Ｑ_i+1n-1，Ｑ_i+1n）からなる複数の貫通配線部とを備える。複数の配線子連続体のそれぞれをなす複数の配線子Ｑ_i1，Ｑ_i2，Ｑ_i3，……，Ｑ_in-1，Ｑ_in；Ｑ_i+11，Ｑ_i+12，Ｑ_i+13，……，Ｑ_i+1n-1，Ｑ_i+1nのそれぞれは、コア部と、コア部を被覆し、コア部より融点の低い導電体からなるシェル部Ｑ_i,shell，Ｑ_i+1,shellを有する。複数の配線子は、それぞれのシェル部を互いに溶融することにより金属学的に接合される。 （もっと読む）