【課題】 ビア開口部の底部にガウジング構造部を含む相互接続構造体、及びその形成方法を提供する。
【解決手段】 本発明の方法は、ビア開口部の上に配置されるライン開口部内の堆積されたトレンチ拡散バリアの被覆率に影響を与えず、及び／又は、ビア開口部及びライン開口部を含む相互接続誘電体材料内にスパッタリングを行なうことによりビア開口部の底部にガウジング構造部を生成することに起因する損傷を生じさせない。こうした相互接続構造体は、最初に相互接続誘電体内にライン開口部を形成し、その後、ビア開口部、次いでガウジング構造部を形成することによって、ビア開口部の底部内にガウジング構造部を提供することにより達成される。 （もっと読む）

【課題】貫通電極の電気特性を効率よく検査する。
【解決手段】本発明の半導体装置２の製造方法は、シリコン基板２０に半導体素子を含んだ電気回路を形成する工程と、シリコン基板２０を貫通して設けられ、電気回路と電気的に接続される第１貫通電極２２を形成する工程と、シリコン基板２０を貫通して設けられ、シリコン基板２０の表面２０ａで第１貫通電極２２と短絡する第２貫通電極２３を形成する工程と、シリコン基板２０の裏面２０ｂにおいて、第１貫通電極２２と第２貫通電極２３との間の電気特性を検査する工程と、を有する。 （もっと読む）

【課題】下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置の製造方法を提供する。
【解決手段】導電性領域１１を有する下地と１０、下地の表面を覆う絶縁性エッチストッパ膜１２と、絶縁性エッチストッパ膜上に形成された層間絶縁膜と、層間絶縁膜表面から第１の深さで形成された配線用溝と、配線用溝底面から導電性領域に達する接続用孔と、配線用溝および接続用孔を埋め込んで形成されたデュアルダマシン配線である。層間絶縁膜が配線用溝の側面および底面を包む第１種の絶縁層１５と、第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層５６とを含む。接続用孔は、断面で見た時に第１種の絶縁層内で傾斜し、上方に向かって次第に開口が増大する部分を有する。 （もっと読む）

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６の一端は、導通部１０６の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含む。また、導通部１０６は、結晶粒径が１３μｍ以上の金属材料を含む。 （もっと読む）

【課題】パターン欠陥の発生を抑制、防止して、パターンを歩留まりよく形成できるインプリント方法、それを用いた配線パターンの形成方法、該方法により形成された配線パターンを備えた積層電子部品を提供する。
【解決手段】被転写材領域Ｒ１の重心を通る直線上において、(ａ)被転写材領域内に位置する部分を線分被転写材部Ｌ１とし、(ｂ)モールドパターン領域Ｒ２内に位置する部分を線分モールドパターン部Ｌ２とし、(ｃ)プレス領域Ｒ３内に位置する部分を線分プレス部Ｌ３とした場合において、(イ)線分被転写材部の長さが線分プレス部の長さ以上で、(ロ)線分被転写材部と線分プレス部の重なる部分が線分被転写材部の９２％以上を占め、かつ、(ハ)線分被転写材部の長さが線分モールドパターン部の長さ以上で、(ニ)線分被転写材部と線分モールドパターン部の重なる部分が線分被転写材部の９７％以上を占めるという条件を満たしてインプリントを行う。 （もっと読む）

【課題】絶縁層へのコンタクトホール形成時における、導電層の浸食や破損の抑制された電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器を提供する。
【解決手段】導電層形成工程によって形成されたソース電極２０Ａ、ドレイン電極２０Ｂ、及び画素電極２０Ｃを含む導電層２０上に、該導電層２０及び酸化物半導体層１８を覆うように、無機材料を主成分とする無機絶縁層２３を形成する。そして、この無機絶縁層２３上にフォトレジスト膜３０を形成してパターン状に露光した後に、現像工程において、現像液を用いて現像することでレジストパターン３０Ｂ’を形成する。現像工程では、この現像液をエッチング液として用いて、無機絶縁層２３の内のレジストパターン３０Ｂ’から露出した領域を除去することによって導電層２０の一部を露出させて、無機絶縁層２２にコンタクトホール２７を形成する。 （もっと読む）

【課題】従来よりも高い効率で製造することが可能な、コンタクトホールの段差部における画素電極の断線を防止したアクティブマトリクス基板およびその製造方法を提供する。
【解決手段】ゲート電極１０と、ゲート電極を覆うように形成されたゲート絶縁層５０と、ゲート絶縁層の上に形成された半導体層４０と、半導体層と接触するように形成されたソース電極１１およびドレイン電極１２と、ソース電極およびドレイン電極の上に形成された第１層間絶縁層５４と、第１層間絶縁層の上に形成された画素電極２０と、第１層間絶縁層に形成された第１コンタクトホール５１と、第１コンタクトホール内に形成された第１金属層５５であって、厚さが第１コンタクトホールの深さより小さく、且つ、第１コンタクトホール内においてドレイン電極と電気的に接続された第１金属層５５とを備え、画素電極は第１コンタクトホール５１内で第１金属層に接触している。 （もっと読む）

【課題】凹面化、空隙、ボイドなどを生じることなく、対象物の微細空間を金属充填材によって満たし、低コスト化と処理効率の向上とを実現しうる金属充填装置を提供すること。
【解決手段】金属充填装置は、微細空間の開口面の一つが開放された状態で、その開口面の反対側から対象物２を支持する第１の支持体１０と、前記開口面側から第１の支持体１０と接合して、対象物２を処理室Ａ内に封入する第２の支持体１１と、処理室Ａに溶融金属Ｍを供給する溶融金属供給部１２と、処理室Ａ内の圧力を制御する圧力制御部１３とを備えており、微細空間内に溶融金属Ｍが充填された後、その溶融金属が冷却により硬化するまで、処理室Ａに圧力を与える加圧手段を有する。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】インプリントモールドの凹部への感光性配線ペースト層の充填不良や、ウェットエッチング（現像）工程での配線パターンの倒壊や剥がれの発生を抑制，防止して、効率よく精度の高い配線パターンを形成する。
【解決手段】感光性配線ペースト層２を形成する工程と、凹凸パターン１７を有するインプリントモールド３を感光性配線ペースト層２に押し付けて光照射する工程と、感光性配線ペースト層２の未感光部をウェットエッチングにより除去して、インプリントモールドの凹凸パターンに対応する配線パターンを形成する工程とを備えた配線パターンの形成方法において、感光性配線ペースト層２の厚みｔｐを下記の式（１）の範囲で規定する。
６μｍ＋（Ｖ／Ｓ）＜ｔｐ＜２０μｍ＋（Ｖ／Ｓ）……（１）
ただし、
ｔｐ：感光性配線ペースト層の厚み、
Ｓ：ペースト転写領域の面積、
Ｖ：前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積 （もっと読む）

【課題】
使用現場で使用者や顧客の要望に応じて、回路システムを形成することのできる薄膜トランジスタ装置およびその製造方法を提供する。
【解決手段】
薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。相互の集積回路ブロック間の接続は、使用現場で使用者や顧客の要望に応じて導電性材料を印刷等により、マトリックス配線の各々の配線交差部に選択的に設けることにより行い、所望の回路システムを構成する。 （もっと読む）

【課題】 Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法を提供すること。
【解決手段】 酸化物１０２上にマンガンを含むガスを供給し、酸化物１０２上に酸化マンガン膜１０３を形成する酸化マンガン膜１０３の形成方法であって、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とする。 （もっと読む）

【課題】歩留まりの低下を防止して、製造工程の簡素化を図ることが可能になるとともに、製造コストの低減を図ることができる表示装置及びその製造方法を提供することを目的とする。
【解決手段】半導体ナノワイヤ３とリフトオフレジスト１２と金属膜１３とが形成された基板１を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジスト１２とともにリフトオフレジスト１２上の金属膜１３を剥離して、基板２上に金属膜１３からなる所定のパターンを形成する。 （もっと読む）

【課題】高信頼性の貫通電極を有する半導体基板と半導体基板の製造方法を提供することを目的とする。
【解決手段】第１絶縁層（２）を介して第１配線層（３）が形成され、貫通孔（４）の内周に第２配線層（５）を形成し、貫通孔（４）は、第１の開口部（４ａ）と、第１の開口部（４ａ）よりも開口面積が小さい第２の開口部（４ｂ）で形成され、第２の開口部（４ｂ）に第３配線層（１０３ａ）を形成するとともに、第３配線層（１０３ａ）を第１の開口部（４ａ）よりも先に形成することを特徴とする。 （もっと読む）

【課題】ビア構造とそれを形成するビアエッチングプロセスを提供する。
【解決手段】ビアエッチングプロセスは、丸角とテーパ型側壁プロファイルを有するスルーサブストレートビアを形成する。その方法は、半導体基板を提供するステップと、半導体基板上に、ハードマスク層とパターン化フォトレジスト層を形成するステップと、ハードマスク中に開口を形成して、半導体基板の一部を露出するステップと、パターン化されたフォトレジスト層とハードマスク層をマスキング要素として、半導体基板の少なくとも一部を通過するビアを形成するステップと、トリミングプロセスを実行して、ビアの頂角を丸くするステップと、フォトレジスト層を除去するステップと、からなる。 （もっと読む）

【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

本発明は、厚膜金属層１４を有する集積回路１０を製造する装置に関する。金属ペースト１４の層は、熱伝導基板１２上に適用手段２４によって適用される。金属ペースト１４は、予め決められたサイズの金属粒子を含む。ＲＦ生成器１６は、金属ペースト１４にＲＦエネルギー１８を選択的に誘導結合させる。金属粒子を加熱するために、金属ペースト１４の金属粒子の予め決められたサイズは、ＲＦエネルギー１８の結合周波数に対応する。このようにして、金属ペースト１４の金属粒子は、従来のプロセスのパワーの何分の一かのパワーで、金属ペースト１４を予備焼結する必要なく、加熱される。
（もっと読む）

【課題】半導体装置内の埋め込みコンタクトホールを簡略な工程で形成するための半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上に１又は複数の半導体素子が作り込まれてなる半導体装置に埋め込みコンタクトを形成するにあたり、半導体素子層の全面に層間絶縁膜１０９を形成する（第１工程）。次いで、半導体装置内のシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂからなる２つの領域が露出するように層間絶縁膜にコンタクトホール１０９ａを形成する（第２工程）。そして、コンタクトホールから露出しているシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂの表面に無電解めっき法により選択的に金属膜１１１を形成する（第３工程）。 （もっと読む）

【課題】配線を高精細化しても断線が生じ難い、信頼性の高い配線回路を実現する。
【解決手段】配線構造１は、ゲート電極１７・１７ｂ・１７ｃが配された基板９上に配される半導体層１０と、ゲート電極１７・１７ｂ・１７ｃ及び半導体層１０が配された基板９上に配された第２層間絶縁膜１３と、第２層間絶縁膜１３上に配される配線１８とを備え、第２層間絶縁膜１３に形成されたコンタクトホール１５内で、半導体層１０と、配線１８とが電気的に接続され、第２層間絶縁膜１３は感光性樹脂材料からなり、さらに、コンタクトホール１５内には導電性微粒子１６が充填されており、導電性微粒子１６によって、半導体層１０と、配線１８とが電気的に接続されている。 （もっと読む）

【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）