説明

Fターム[5F033JJ14]の内容

Fターム[5F033JJ14]に分類される特許

121 - 140 / 479


【課題】配線を高精細化しても断線が生じ難い、信頼性の高い配線回路を実現する。
【解決手段】配線構造1は、ゲート電極17・17b・17cが配された基板9上に配される半導体層10と、ゲート電極17・17b・17c及び半導体層10が配された基板9上に配された第2層間絶縁膜13と、第2層間絶縁膜13上に配される配線18とを備え、第2層間絶縁膜13に形成されたコンタクトホール15内で、半導体層10と、配線18とが電気的に接続され、第2層間絶縁膜13は感光性樹脂材料からなり、さらに、コンタクトホール15内には導電性微粒子16が充填されており、導電性微粒子16によって、半導体層10と、配線18とが電気的に接続されている。 (もっと読む)


半導体構成部品(90)を製造する方法が、回路面(54)と、裏面(56)と、導電性ビア(58)とを有する半導体基板(52)を提供するステップと、導電性ビア(58)の端子部分(76)を露出するために、基板(52)の一部分を裏面(56)から除去するステップと、端子部分(76)を封入するポリマー層(78)を裏面(56)に堆積するステップと、次いで、ポリマー層(78)および端子部分(76)の端部を平坦化して、ポリマー層(78)に埋め込まれた自己整合導体を形成するステップとを含む。導電性ビア(58)に電気的に接触させて、端子接点(86)や裏面再分配導体(88)等の追加の裏面要素を形成することもできる。半導体構成部品(90)は、半導体基板(52)と、導電性ビア(58)と、およびポリマー層(78)に埋め込まれた裏面導体とを有する。積重ね半導体構成部品(96)が、電気的に互いに通じる位置の整合した導電性ビア(58)を有する複数の構成部品(90-1、90-2、90-3)を有する。
(もっと読む)


【課題】導電プラグの酸化を抑止し、コンタクト抵抗の安定化された信頼性の高い半導体装置を実現する。
【解決手段】下部電極101と上部電極103とで強誘電体膜102を挟持してなる強誘電体キャパシタ構造100と、導電プラグ110との間に、酸化しても導電性を有する導電材料(例えば金属)からなる導電層112を形成し、ここでは、導電プラグ110の下地膜を導電層112(Ag,Ni,Cu,Zn,In,Sn,Ir,Ru,Rh,Pd,Osから選ばれた少なくとも1種を材料として形成される。)とする。 (もっと読む)


【課題】半導体イメージセンサー装置を提供する。
【解決手段】半導体イメージセンサー装置は、第一および第二半導体基板を含む。画素アレイと制御回路とが、第一基板の第一表面中に形成される。相互接続層が、第一基板の第一表面の上に形成され、制御回路を画素アレイに電気的に接続する。頂部導電層が、相互接続層を介して制御回路または画素アレイの少なくとも一つと電気的接続を有するように、相互接続層の上に形成される。第二基板の表面は、頂部導電層に接合される。導電性スルーシリコンビア(TSV)は第二基板を貫通し、頂部導電層と電気的接続を有する。第二基板の反対の表面上に端子が形成され、TSVに電気的に接続される。 (もっと読む)


【課題】高信頼性の貫通電極を有する半導体基板を提供することを目的とする。
【解決手段】第1の開口部(4a)の内周と第2の開口部(4b)の間に位置する前記第1絶縁層(2)の面に凹部(6)が形成され、第2配線層(5)が、第1の開口部(4a)の内周面と凹部(6)および第2の開口部(4b)を経て第1の配線層(3)に電気接続されていることを特徴とする。 (もっと読む)


【解決手段】
複雑なメタライゼーションシステムの形成の間、全体的な伝導性に否定的な影響を与えることなしにエレクトロマイグレーション性能を高めるために、伝導性キャップ層(122C)が銅含有金属領域(122A)上に形成されてよい。その一方で熱化学的処理が実行されてよく、その結果、敏感な誘電体材質(121)の優れた表面状態をもたらすことができる他、敏感なULK材質の材質特性の大きなばらつきを従来的にはもたらすことがある炭素減損を抑制することができる。 (もっと読む)


シリコン基板内のビア内に高純度の銅を電着し、スルーシリコンビア(TSV)を形成するプロセスである。本プロセスは、電解銅めっきシステム内の電解槽内にシリコン基板を浸漬するステップと、高純度の銅を電着してTSVを形成するのに十分な時間の間、電圧を印加するステップとを含み、電解槽が酸、銅イオンの発生源、第一鉄イオン及び/又は第二鉄イオンの発生源、及び析出した銅の物理−機械的特性を制御するための少なくとも1つの添加剤とを含み、銅金属の発生源からの銅イオンを溶解することによって電着されることになる付加的な銅イオンを提供するために、前記槽内でFe2+/Fe3+レドックス系が、確立される。 (もっと読む)


【課題】 シリコン貫通ビアを有する半導体デバイスを提供する。
【解決手段】 回路面と前記回路面とは逆の背面を有する半導体基板、前記半導体基板を穿通して延伸するシリコン貫通ビア、及び前記シリコン貫通ビアと前記半導体基板の間に設置され、前記半導体基板の前記背面の表面の少なくとも一部の上に延伸する誘電体層を含む半導体デバイス。 (もっと読む)


【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する1つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 (もっと読む)


【課題】配線材料の拡散を抑えながら、金属配線の微細化を図ることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程(a)と、層間絶縁膜に配線を形成する工程(b)と、配線の上面及び層間絶縁膜の上面に有機溶液を塗布する工程(c)と、工程(c)の後に、配線の上面及び層間絶縁膜の上面にシリル化溶液を塗布する工程(d)と、工程(d)の後に、基板を加熱する工程(e)と、少なくとも配線の上面上に第1のライナー絶縁膜を形成する工程(f)とを備えている。 (もっと読む)


【課題】プロセスの自由度が大きい配線の形成方法を提供する。
【解決手段】配線層25上に絶縁層31を形成する工程と、絶縁層31上に第1マスク層32と第2マスク層33とを形成する工程と、第2マスク層33上にレジスト層42を形成する工程と、レジスト層42をパターニングする工程と、レジスト層42をマスクとして第2マスク層33をパターニングする工程と、レジスト層42及び第2マスク層33をマスクとして第1マスク層32を途中までエッチングする工程と、レジスト層42を取り除く工程と、第2マスク層32をマスクとして第1マスク層32の残りをエッチングして第1マスク層32をパターニングする工程と、パターニングされた第1マスク層33をマスクとして絶縁層31をエッチングして配線溝36を形成する工程と、配線溝36に導電体37を埋め込んで、配線層25に接続する埋め込み配線層38を形成する工程と、を有する。 (もっと読む)


【課題】コスト的な利点の多いスクリーン印刷法を用いて、平面性及びサイズの均質性に優れた上部電極を有する回路基板を提供する。
【解決手段】基板1と、基板1上に形成される複数の下部電極4と、基板1上に形成され、複数の下部電極4のそれぞれの上に開口部9を有する層間絶縁膜6と、複数の開口部9のそれぞれを埋めるように形成され、複数の下部電極4のそれぞれと電気的に接続される上部電極7とを有する回路基板20において、層間絶縁膜6は、一の開口部9と、該一の開口部9に最も近接する開口部9又は次に近接する開口部9との略中間点で、基板表面からの高さが極大高さdとなる極大点Cを備える曲面形状を有し、開口部9での上部電極7の基板表面からの高さtが、極大点Cの極大高さdよりも小さいことを特徴とする (もっと読む)


【課題】 エレクトロマイグレーション耐性を有するビア・ライン間相互接続構造体及びその製造方法を提供する。
【解決手段】 導電性ビアの上層金属ライナと、下方の金属ラインの下層金属ライナとの間に、ライナ・ライナ間接触を形成する。ライナ・ライナ間接触は、急激なエレクトロマイグレーションによる故障を抑制し、金属相互接続構造体のエレクトロマイグレーション耐性を強化する。少なくとも1つの誘電体材料部分は、上層金属ライナと下層金属ライナの間の直接接触を保証するように配置された複数の誘電体材料部分を含むことができる。代替的に、少なくとも1つの誘電体材料部分は、リソグラフィ・オーバーレイ変動の許容範囲内でライナ・ライナ間直接接触が形成されるのを保証するのに十分な、導電性ビア領域との横方向の重なりを有する領域の単一の誘電体部分を含むことができる。 (もっと読む)


【課題】 スカロップ状側壁を有するシリコン貫通ビアを提供する。
【解決手段】 基板、前記基板を覆う、1つ以上の誘電体層、及び前記基板を穿通して延伸し、スカロップ状の表面の側壁を有し、前記側壁に沿ったスカロップは約0.01μmより大きい深さを有するシリコン貫通ビア(TSV)を含む半導体デバイス。 (もっと読む)


【課題】 冷却機構を有する接合型半導体基板を形成するための構造体、設計構造体、及びその形成方法を提供すること。
【解決手段】 2つの半導体基板を備える接合型基板が提供される。各々の半導体基板は、半導体デバイスを含む。少なくとも1つの基板貫通ビアが2つの半導体基板の間に設けられ、それらの間に単一の経路を提供する。2つの半導体基板の底側は、冷却機構を含む少なくとも1つの接合材料層によって接合される。1つの実施形態において、冷却機構は冷却チャネルであり、その中を通って冷却流体が流動し、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。別の実施形態において、冷却機構は、2つの端部とそれらの間の連続した経路を備えた導電性冷却フィンである。冷却フィンはヒートシンクに接続され、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。 (もっと読む)


第1の薄膜メタライゼーション層と第2の薄膜メタライゼーション層とを電気的に接続する回路ビアの形成のための手法が述べられる。ビアの形成では、第1のメタライゼーション層の陽極酸化に先立って、ビア接続領域に配置される陽極酸化バリア及び/又は補助パッドを使用する。バリアを形成するために使用される材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、導電層とバリアとの間に酸化物が形成されることを阻止するものである。補助パッドは非陽極酸化性であり、陽極酸化の際に、パッドを通じて電流が流れることを実質的に防止するためにバリアによって覆われる。陽極酸化の後に、バリアは除去される。補助パッドが充分な導電性を有する場合には、バリアの除去後に第1のメタライゼーション層上に残存されてもよい。第2のメタライゼーション層が陽極酸化層上に配置され、ビア接続領域において第1の導電層と電気的に接触する。
(もっと読む)


【課題】複数の半導体集積回路を接続する配線の位置を容易に決定することを課題にする。
【解決手段】第1の基板上に第1の分離層と第1の半導体素子層を形成し、第1の半導体素子層に第1のレーザビームを照射することにより第1の開口部を形成し、第1の開口部に第1の半導体素子層と接続する第1の配線を形成し、第1の半導体素子層上に第1の保護材を形成し、第1の保護材に第1の配線に接続する第1の電極を形成し、第1の分離層に沿って第1の基板と第1の半導体素子層を分離し、上述の作製工程により第2の基板上に、第2の分離層、第2の半導体素子層、第2の配線、第2の保護材、第2の電極を作製し、第2の電極と第1の配線を接続するように第2の保護材上に第1の半導体素子層を貼り合わせ、第2の分離層に沿って第2の基板と第2の半導体素子層を含む積層構造を分離する半導体装置の作製方法に関する。 (もっと読む)


【課題】電極パッドのダメージを低減し、高信頼性の貫通電極を提供することを目的とする。
【解決手段】工程(a)〜(c)では、基板(1)の他方の面から電極パッド(5)に達する孔(1ab)を形成し、工程(d)では、孔(1ab)の内側に一端が電極パッド(5)に接触し他端が基板(1)の他方の面に達する導電経路(2)を形成し、工程(e)では、基板(1)をエッチングして導電経路(2)の周囲に凹部(1c)を形成し、更に凹部(1c)の内側で導電経路(2)の周面に絶縁膜を形成する。 (もっと読む)


【課題】空隙やボイドなどを生じることなく、微細空間を硬化金属によって満たし得る方法を提供すること、微細隙間で冷却された硬化金属の凹面化を回避し得る方法を提供すること、及び、工程の簡素化、歩留りの向上などに寄与し得る方法を提供すること。
【解決手段】処理対象である対象物2に存在する微細空間21に溶融金属4を充填し硬化させるに当たって、微細空間21の開口する開口面からその内部に溶融金属4を充填した後、微細空間21内の充填溶融金属41を、大気圧を超える強制外力F1を印加した状態で冷却し硬化させる工程を含む。 (もっと読む)


【課題】絶縁信頼性の劣化を低減し、銅配線の信頼性を改善する。
【解決手段】本発明の半導体装置は、半導体基板10と、シリコン(Si)と炭素(C)と酸素(O)とを含み、半導体基板10に形成された第一の多孔質絶縁膜11a及び第二の多孔質絶縁膜11bと、第一の多孔質絶縁膜11a中に埋め込まれた第一の銅配線12aと、第二の多孔質絶縁膜11b中に、それぞれ、埋め込まれた第二の銅配線12b及び銅ビア22と、第二の銅配線12a上に形成された第一のメタルキャップ膜13aと、第二の銅配線12b上に形成された第二のメタルキャップ膜13bと、を有する。第一、第二の多孔質絶縁膜11a、11bは、少なくとも上層のC/Si比が1.5以上であり、かつ、第一、第二の多孔質絶縁膜11a、11bの少なくとも上層に含有される空孔の最大径が1.3nm以下である。 (もっと読む)


121 - 140 / 479