【課題】貫通ビアを用いた実装における端子間のショートや実装精度の低下を防止する。
【解決手段】半導体チップ８８の貫通ビア８６の上に、他の半導体チップ１０１を実装する。半導体チップ１０１のバンプ１０３は、４つの貫通ビア８６で囲まれた領域に導かれて接合される。各貫通ビア８６は、バンプ１０３に面する側面及び上面の保護膜３１がエッチングによって除去されており、バンプ１０３のハンダ材料への濡れ性が保護膜３１で覆われた領域よりも良好になっている。このために、ハンダ材料のはみ出しによる他の電極との間のショートが防止される。さらに、１つのバンプ１０３に複数の貫通ビア８６からなる接続端子を配置するので、バンプ１０３に確実に接合できる。 （もっと読む）

【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供する。
【解決手段】第１の基板は、第１の面と第２の面とを有する第１の基材と、第１の基材の第１の面側に設けられた犠牲層と、第１の基材の第１の面と第２の面との間を貫通する貫通電極と、貫通電極と第１の基材との間に設けられた絶縁膜と、を有する。第２の基板は、第３の面を有する第２の基材と、第２の基材の第３の面側に設けられたバンプと、第２の基材の第３の面側に設けられ、バンプを囲む環状導電部と、を有する。第２の面と第３の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第１の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第１の基材の第１の面側に空洞部を形成するエッチング工程と、を含む。 （もっと読む）

【課題】アライメントマーク終端部への応力集中により基板にクラックが発生することを軽減する。
【解決手段】基板の第１の主面に、第１の主面に対向して見た場合に、環状の第１の溝及び終端部を有さない形状の第２の溝を形成する。第１及び第２の溝を埋め込むように絶縁膜を形成した後、基板の第１の主面にフォトレジスト膜を形成する。絶縁膜で埋め込まれた第２の溝の基板上での位置を基準として位置合わせした第１のパターンを、フォトレジスト膜に転写する。絶縁膜で埋め込まれた環状の第１の溝の内側に位置する基板に、基板を厚さ方向に貫通する貫通電極を形成する。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線技術を提供する。
【解決手段】第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも１層以上の絶縁膜であり、第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、第一の絶縁膜と金属との界面及び第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】エピ抵抗や抵抗チップを用いることなく、奇モードのループ発振を抑えること。
【解決手段】本発明は、金属層６０を形成する工程と、複数のＦＥＴそれぞれのゲートフィンガー１４を共通に接続するゲートバスライン２６のパターンのうち一部分を除いたパターンを有するめっき層６４と、一部分の領域を被覆する第２マスク層６６と、をマスクにして金属層６０をパターニングすることで、ゲートバスライン２６を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】隣接するＳＯＩ領域とバルクシリコン領域とが短絡することを防止する。
【解決手段】一つの活性領域内にＳＯＩ領域およびバルクシリコン領域が隣接する半導体装置において、それぞれの領域の境界にダミーゲート電極８を形成することにより、ＢＯＸ膜４上のＳＯＩ膜５の端部のひさし状の部分の下部の窪みにポリシリコン膜などの残渣が残ることを防ぐ。また、前記ダミーゲート電極８を形成することにより、それぞれの領域に形成されたシリサイド層１４同士が接触することを防ぐ。 （もっと読む）

【課題】配線間の絶縁性に優れ信頼性の高い配線構造及びその製造方法を提供する。
【解決手段】スピンコート法により、ベースポリマーがポリイミド樹脂である非感光性樹脂のワニスを塗布後、ベーク、キュアしてポリイミド樹脂を硬化、膜を形成する。これを第１絶縁膜１２とする。次いで、めっきシード層１８形成、フォトレジスト溝パターン２２形成、めっき、フォトレジスト溝パターン２２除去、配線下以外のめっきシード層１８除去に依り、第１の絶縁膜上に配線２６を形成する。そして、第１絶縁膜の表面上にシリカ粒子３０を分散し、散したシリカ粒子３０をマスクとして、ＣＦ４及びＯ２を混合したガスで、第１絶縁膜１２をドライエッチングすることに依り、段差が１００ｎｍ以上の凹凸３２を形成する。最後に前述と同様にして、スピンコート法により、第２絶縁膜としてのポリイミド樹脂膜３４を形成する。 （もっと読む）

【課題】Ｃｕ配線内における空孔の集中を抑制することでＣｕ配線内でのボイドの形成を抑え、例えば２層間配線系におけるビア接続部等における、いわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される半導体装置の製造方法を提供する。
【解決手段】ダマシン配線構造を有する半導体装置の製造方法において、配線形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法が提供される。 （もっと読む）

【課題】信頼性の高いコンタクト構造を提供する。
【解決手段】電子装置は第１の絶縁膜と、前記第１の絶縁膜の表面に形成された配線溝と、Ｃｕよりなり前記配線溝を充填する配線パタ―ンと、前記配線パタ―ンの表面に形成され、Ｃｕよりも大きな弾性率を有する金属膜と、前記第１の絶縁膜上に形成された第２の絶縁膜と、Ｃｕよりなり、前記第２の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、を備える。 （もっと読む）

【課題】容量素子を有する半導体装置の性能を向上させる。
【解決手段】ＭＩＳＦＥＴ形成領域Ａ１の配線Ｍ１Ａと配線Ｍ２Ａとの間に位置する層間絶縁膜ＩＬ２Ａと、キャパシタ形成領域Ｂ１の導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとの間に位置する層間絶縁膜ＩＬ２Ｂについて、層間絶縁膜ＩＬ２Ｂを、層間絶縁膜ＩＬ２Ａより誘電率の大きい膜[ε（ＩＬ２Ａ）＜ε（ＩＬ２Ｂ）]とする。また、導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとは、層間絶縁膜ＩＬ２Ｂを介して対向し、導電膜Ｍ１Ｂには第１電位が印加され、導電膜Ｍ２Ｂには第１電位とは異なる第２電位が印加される。このように、縦方向に容量（Ｃｖ）を形成することで、耐圧劣化の問題を回避し、容量を構成する導電膜Ｍ１ＢとＭ２Ｂ間に高誘電率の絶縁膜を用いることで、容量を大きくする。 （もっと読む）

【課題】シリコン基板、半導体回路素子または絶縁層にクラックが発生することのない高信頼度のＴＳＶを有する半導体基板、電子デバイス及びその製造方法を提供する。
【解決手段】貫通電極を囲む環状の溝に形成された絶縁層３は、シリカ微粒子３１１と、シリカ微粒子３１１−３１１間に生じる隙間に浸透してこれを埋めるナノ結晶またはナノアモルファスのシリカ３２０とからなるナノコンポジット構造である。 （もっと読む）

【課題】穴部の側壁を基板の表面に対して垂直に形成するとともに、高速にシリコン層をエッチングするプラズマエッチング方法を提供する。
【解決手段】レジスト層をマスクとしてシリコン層をプラズマエッチングする方法であって、前記プラズマエッチング工程が、所定の比率で混合した堆積性ガスおよびエッチング性ガスの混合ガスを処理容器内に導入し、該混合ガス雰囲気で前記被処理基板をプラズマエッチングする第１のエッチングステップと、前記処理容器内に前記堆積性ガスを導入し、前記第１のエッチングステップによりプラズマエッチングされた被処理基板を該堆積性ガスが主体の雰囲気で堆積処理する堆積ステップ、および、前記処理容器内に前記エッチング性ガスを導入し、前記堆積ステップにより堆積処理された被処理基板を該エッチング性ガスが主体の雰囲気でプラズマエッチングする第２のエッチングステップを、複数回繰り返す。 （もっと読む）

【課題】複雑な配線構造であっても、電極パターン同士を簡単な構造で接続できると共に、配線パターンの強度をも確保できるような配線構造、およびこうした配線構造を製造するための有用な方法を提供する。
【解決手段】本発明の配線構造は、基板上に形成された少なくとも第１の配線パターンと第２の配線パターンを有する配線構造であって、前記第１の配線パターンと第２の配線パターンとの間は、金属ワイヤーによる空中配線部によって接続されると共に、少なくとも金属ワイヤー表面には、金属ワイヤーと同じ若しくは異なる素材からなる金属めっきが施されたものである。 （もっと読む）

【課題】 より一層、製品の歩留まりを向上させることのできる半導体装置の製造方法を提供する。
【解決手段】 本開示の半導体装置の製造方法では、まず、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に形成された絶縁膜３０上に、所定の薬液で処理された際に該所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜３１を形成する。次いで、半導体部材のストッパー膜３１側に、第１半導体部及び第２半導体部を電気的に接続するためのＣｕ配線接合部３４を形成する。次いで、Ｃｕ配線接合部３４上にＣｕ拡散防止膜３４を形成する。次いで、Ｃｕ配線接合部３４の形成領域以外の領域のＣｕ拡散防止膜３３を除去して該領域に存在する不要なＣｕ部２１０，２１１を露出させる。そして、所定の薬液を用いて、不要なＣｕ部２１０，２１１を除去する。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜１３１と、ゲート絶縁膜と、ゲート電極１０３とを有する薄膜トランジスタと、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホールを含む第１のコンタクトホール１４２と、ソース領域またはドレイン領域の他方に達する第２のコンタクトホール１４１とを有し、第２のコンタクトホール１４１の径は、第１のコンタクトホール１４２に含まれる複数のコンタクトホール１４２のそれぞれの径より大きく、第１のコンタクトホールの底面積の合計と、第２のコンタクトホール１４１の底面積は等しい半導体装置に関する。 （もっと読む）

【課題】配線層間に絶縁物が堆積しない配線の形成方法を提供する。
【解決手段】半導体装置１０は、第１絶縁体層１４と、第１絶縁体層１４上に間隔を空けて配置された複数の配線層１８ａ、１８ｂと、配線層１８ａ、１８ｂの側面上に形成された水素を吸蔵及び放出する水素吸蔵層１９ｂ、１９ｃ、１９ｄ、１９ｅと、複数の配線層１８ａ、１８ｂ上に、配線層間の溝２０ｂ上を跨ぐように形成された第２絶縁体層２３と、を備えた配線を備える。 （もっと読む）

【課題】 ウェハ裏面のキャパシタを有する半導体デバイスの形成方法を提供する。
【解決手段】 本発明の方法は、その前面の活性シリコン層とその裏面のバルク・シリコン層との間に挿入された埋込み絶縁層を有する、ＳＯＩ基板を準備するステップと、ＳＯＩ基板の前面から埋込み絶縁層を貫通して延びる埋込みコンタクト・プラグを含む集積回路を、ＳＯＩ基板の前記前面に形成するステップと、裏面エッチング・プロセスを実施してバルク・シリコン層内にトレンチを形成し、埋込みコンタクト・プラグの端部を埋込み絶縁層の裏表面に露出させるステップと、第１キャパシタ・プレートと、第２キャパシタ・プレートと、該第１及び第２キャパシタ・プレートの間に挿入されたキャパシタ誘電体層とを含むキャパシタをトレンチ内に形成するステップとを含み、第１キャパシタ・プレートは、埋込みコンタクト・プラグの露出した端部に接触するように形成される。 （もっと読む）

【課題】微細な溝部の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】中間層の形成時に、第２コイル４６および第３コイル６１によってターゲット５３と基体１１との間に磁力線Ｍ１が通るように磁場を発生させることによって、溝部１２の内壁面に均一な厚みで中間層を成膜することが可能になる。 （もっと読む）

【課題】電気めっき装置のハードウェアトラブルを低減しながら、銅めっき膜の均一性を保つ。
【解決手段】自動分析器１４は、電極１６，１７間に印加されている電圧を検出し、その電圧値が設定電圧範囲内であるか否かを判断する。検出した電圧値が、設定電圧範囲の下限値よりも低い場合、自動分析器１４は、検出した電圧値に基づいて、基本液の不足量を算出し、バルブ１１を制御して不足分の基本液を補充した後、めっき液タンク６内のめっき液が規定量を保つようにバルブ１３の動作制御を行い、めっき液を廃液する。また、検出した電圧値が設定電圧範囲の上限値よりも高い場合、検出した電圧値に基づいて基本液の超過量を算出し、バルブ１２を制御して基本液の濃度が規定範囲内となるように純水をめっき液タンク６に補充してめっき液を薄めた後、バルブ１３を制御して規定量を保つようめっき液を廃液する。 （もっと読む）

【課題】微細な溝部の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】溝部１２を除いた基体１１の一面１１ａ、即ち溝部１２の頂面にエッチングカバー層１４を形成する。エッチングカバー層１４は、例えば、Ｔａ，Ｔｉまたはこれらを含む合金から構成される。エッチングカバー層１４の形成は、例えば、スパッタリング法を用いることが好ましい。 （もっと読む）