半導体装置の製造方法、及び、半導体装置
【課題】 より一層、製品の歩留まりを向上させることのできる半導体装置の製造方法を提供する。
【解決手段】 本開示の半導体装置の製造方法では、まず、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に形成された絶縁膜３０上に、所定の薬液で処理された際に該所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜３１を形成する。次いで、半導体部材のストッパー膜３１側に、第１半導体部及び第２半導体部を電気的に接続するためのＣｕ配線接合部３４を形成する。次いで、Ｃｕ配線接合部３４上にＣｕ拡散防止膜３４を形成する。次いで、Ｃｕ配線接合部３４の形成領域以外の領域のＣｕ拡散防止膜３３を除去して該領域に存在する不要なＣｕ部２１０，２１１を露出させる。そして、所定の薬液を用いて、不要なＣｕ部２１０，２１１を除去する。
【解決手段】 本開示の半導体装置の製造方法では、まず、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に形成された絶縁膜３０上に、所定の薬液で処理された際に該所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜３１を形成する。次いで、半導体部材のストッパー膜３１側に、第１半導体部及び第２半導体部を電気的に接続するためのＣｕ配線接合部３４を形成する。次いで、Ｃｕ配線接合部３４上にＣｕ拡散防止膜３４を形成する。次いで、Ｃｕ配線接合部３４の形成領域以外の領域のＣｕ拡散防止膜３３を除去して該領域に存在する不要なＣｕ部２１０，２１１を露出させる。そして、所定の薬液を用いて、不要なＣｕ部２１０，２１１を除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置の製造方法及び半導体装置に関し、より詳細には、２つの半導体部材を貼り合わせ、その後、両者をＣｕ配線で電気的に接合する半導体装置の製造方法及びその製造方法により作製された半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化技術の分野では、最近、マスク工程の更なる微細化により高集積化を目指す「ｍｏｒｅ Ｍｏｏｒｅ」と呼ばれる微細化技術の流れが減速し、その代わりに、「ｂｅｙｏｎｄ Ｍｏｏｒｅ」と呼ばれる微細化技術が注目を集めている。「ｂｅｙｏｎｄ Ｍｏｏｒｅ」と呼ばれる微細化技術では、半導体装置を構成する複数の素子を、垂直方向に積み上げ、３次元的に配線を施すことにより、素子間の抵抗値及び容量値を低減することができる。
【０００３】
上述した素子を垂直方向に積層しかつ３次元的に配線を施す技術（以下、３次元化技術という）の開発に、ウエハレベルでのパッケージ技術の開発が加わった場合、半導体装置の製造コストを低減することが可能になる。それゆえ、従来、半導体装置の製造方法において、様々な３次元化技術が提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、次のような半導体装置の作製手法が提案されている。まず、第１ウエハの作製プロセスにおいて、例えばタングステン（Ｗ）やポリシリコンなどからなる埋め込み配線を、Ｓｉ基板の表面に形成する。次いで、第１ウエハの作製プロセスの終了後、Ｓｉ基板の裏面を研削して埋め込み配線を露出させ、バンプを形成する。そして、第１ウエハと同様にして作製された第２ウエハと、第１ウエハとを貼り合わせ、両者を電気的に接続する。
【０００５】
また、近年、半導体装置の一つである固体撮像装置においても、フットプリントの縮小化や高集積化に対応するため、集積回路の様々な３次元化技術が提案されている（例えば、非特許文献１及び特許文献１参照）。
【０００６】
非特許文献１に記載された技術では、まず、２つのウエハ間において回路同士を貼り合わせた後、各々のウエハに予め埋め込んで形成した導電性のパッド部に接触するような縦孔、又は、パッド部を貫通するような縦孔を形成する。次いで、形成された縦孔に導電性材料で埋め込むことにより、２つのウエハ間において回路同士を電気的に接続する。
【０００７】
また、特許文献２には、裏面照射型の固体撮像装置に３次元化技術を適用した製造手法が提案されている。特許文献２に開示された技術では、まず、画素アレイを備えた第１半導体ウエハと、ロジック回路を備えた第２半導体ウエハとを貼り合わせ、画素アレイ及びロジック回路間をＴＳＶ（through-silicon via）を使って電気的に接続する。その後、完成品状態の固体撮像装置が複数形成されたウエハ部材から各固体撮像装置のチップを分割する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−２６１０００号公報
【特許文献２】特開２０１０−２４５５０６号公報
【非特許文献】
【０００９】
【非特許文献１】A 4-Side TileableIlluminated 3D-Integrated Mpixcel CMOS Image Sensor，2009，IEEE Internatinal Solid-State Circuit Conference
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、従来、半導体装置の製造方法において、様々な３次元化技術が提案されている。しかしながら、この技術分野では、３次元化技術を用いた半導体装置の製造方法において、より一層、歩留まりの良い半導体装置の製造方法の開発が望まれている。本開示は、上記要望に応えるためになされたものであり、本開示の目的は、３次元化技術を用いた半導体装置の製造方法において、より一層、製品の歩留まりを向上させることである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本開示の半導体装置の製造方法は、次の手順で行う。まず、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成する。次いで、所定の薬液で処理された際に所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜を、絶縁膜上に形成する。次いで、半導体部材のストッパー膜側の表面において、第１半導体部及び第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成する。次いで、縦孔にＣｕを埋め込み、Ｃｕ配線接合部を形成する。次いで、半導体部材のＣｕ配線接合部側の表面にＣｕ拡散防止膜を形成する。次いで、半導体部材のＣｕ拡散防止膜側の表面において、Ｃｕ配線接合部の形成領域を含む所定領域以外の領域のＣｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させる。そして、所定の薬液を用いて、不要なＣｕ部を除去する。
【００１２】
また、本開示の半導体装置は、半導体部材と、絶縁膜と、Ｃｕ配線接合部と、Ｃｕ拡散防止膜と、ストッパー膜とを備える構成とし、各部の構成を次のようにする。半導体部材は、第１半導体部と、第１半導体部に貼り合わせて設けられた第２半導体部とを有する。絶縁膜は、半導体部材の一方の面上に設けられる。Ｃｕ配線接合部は、絶縁膜を貫通するようにして設けられた、第１半導体部及び第２半導体部を電気的に接続する。Ｃｕ拡散防止膜は、Ｃｕ配線接合部上に形成される。ストッパー膜は、絶縁膜の少なくともＣｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、絶縁膜のＣｕ配線接合部が形成されていない領域上に形成される。さらに、ストッパー膜は、Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に所定の薬液が絶縁膜に浸透しないような耐性を有する。
【発明の効果】
【００１３】
上述のように、本開示の半導体装置の製造方法では、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成する。そして、絶縁膜上に、不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜を形成する。これにより、その後に行う、Ｃｕ配線接合部の形成領域以外の領域に残存する不要なＣｕ部を所定の薬液で除去する工程において、その薬液処理による半導体部材へのダメージを防止することができる。それゆえ、本開示によれば、より一層、製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本開示の第１の実施形態に係る固体撮像装置の概略構成断面図である。
【図２】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図３】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図４】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図５】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図６】比較例の固体撮像装置の製造手法において、ウェットエッチングで不要なＣｕを除去した際の不具合を説明するための図である。
【図７】比較例の固体撮像装置の製造手法において、ウェットエッチングで不要なＣｕを除去した際の不具合を説明するための図である。
【図８】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図９】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１０】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１１】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１２】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１３】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１４】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１５】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１６】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１７】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１８】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１９】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２０】本開示の第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２１】第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２２】第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２３】本開示の半導体装置（固体撮像装置）を適用した電子機器の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下に、本開示の実施形態に係る半導体装置及びその製造方法の具体例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態
２．第２の実施形態
３．応用例
【００１６】
＜１．第１の実施形態＞
まず、第１の実施形態に係る半導体装置の概略構成を説明する。本実施形態では、半導体装置の一例として、裏面照射型の固体撮像装置を例に挙げ説明する。なお、以下に説明する本開示の技術の適用例は、固体撮像装置に限定されない。複数の半導体素子（半導体部材）を、垂直方向に積み上げ、さらに３次元的にＣｕ配線を施す半導体装置において、下記に説明するようなＣｕ配線に伴い発生する不具合（Ｃｕ汚染）が生じ得る任意の半導体装置に適用可能である。
【００１７】
［固体撮像装置の全体構成］
図１に、第１の実施形態に係る固体撮像装置の要部の概略断面図を示す。
【００１８】
（１）全体構成
固体撮像装置１００は、貼り合わせ部材１（半導体部材）と、第１層間膜３０（絶縁膜）と、ストッパー膜３１と、第２層間膜３２と、Ｃｕ拡散防止膜３３と、Ｃｕ配線接合部３４とを備える。
【００１９】
貼り合わせ部材１は、第１半導体部１０（ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）イメージセンサ部）と、第２半導体部２０（ロジック回路部）とを有し、両者が接合界面Ｓｊで接合される。また、第１層間膜３０は、第１半導体部１０の第２半導体部２０側とは反対側の面上（後述のＳｉ基板１３上）に形成される。さらに、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３は、第１層間膜３０の凸部（Ｃｕ配線接合部３４の形成領域を含む所定領域）上に、この順で積層される。また、本実施形態では、Ｃｕ配線接合部３４は、図１に示すように、第１半導体部１０と第２半導体部２０とを電気的に接続する縦孔配線で構成され、第１層間膜３０の凸部の領域に形成される。
【００２０】
なお、本実施形態では、後述するように、固体撮像装置１００の製造過程において、まず、第１層間膜３０、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３を、第１半導体部１０の表面全体を覆うように形成する。そして、画素部領域（後述のフォトダイオード１１ａの上部領域）のＣｕ拡散防止膜３３、第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部をドライエッチングにより除去する（彫り込む）。それゆえ、固体撮像装置１００の完成品では、図１に示すように、Ｃｕ配線接合部３４の形成領域を含む所定領域に凸部が形成され、該凸部にのみ、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３が残存した状態となる。
【００２１】
また、図１には示さないが、固体撮像装置１００は、フォトダイオード１１ａを含む画素部領域の第１層間膜３０上に形成されたカラーフィルタ及びオンチップマイクロレンズを備える。さらに、図１には示さないが、固体撮像装置１００は、第１層間膜３０上に形成された遮光膜（ＯＰＢ：Optical Black）を備える。なお、遮光膜は、フォトダイオード１１ａへの入射光の経路を妨げないように、第１層間膜３０上に形成される。
【００２２】
（２）各部の構成
第１半導体部１０は、フォトダイオード１１ａを有する光電変換層１１と、光電変換層１１の第１層間膜３０側とは反対側に設けられた第１多層配線層１２とを備える。なお、光電変換層１１は、その内部に設けられた縦孔配線１１ｂにより第１多層配線層１２と電気的に接続される。
【００２３】
第１多層配線層１２は、複数のＣｕ配線層１４を積層して構成される。各Ｃｕ配線層１４は、層間絶縁膜１５と、その内部に埋め込まれたＣｕ配線部１６と、自身より第１層間膜３０側に位置する層との電気接続を得るために設けられたビア１７とを有する。また、互いに隣り合う２つのＣｕ配線層１４間には、Ｃｕ拡散防止膜１８が設けられる。
【００２４】
第２半導体部２０は、演算回路を構成する各種ＭＯＳトランジスタ２１ａが形成されたトランジスタ部２１と、トランジスタ部２１の第１半導体部１０側に設けられた第２多層配線層２２とを備える。なお、トランジスタ部２１は、その内部に設けられた縦孔配線２１ｂにより第２多層配線層２２と電気的に接続される。
【００２５】
第２多層配線層２２は、複数のＣｕ配線層２４を積層して構成される。各Ｃｕ配線層２４は、層間絶縁膜２５と、その内部に埋め込まれたＣｕ配線部２６と、自身よりトランジスタ部２１側に位置する層との電気接続を得るために設けられたビア２７とを有する。また、互いに隣り合う２つのＣｕ配線層２４間には、Ｃｕ拡散防止膜２８が設けられる。
【００２６】
第１層間膜３０は、例えばＳｉＯ２膜等の絶縁膜で構成される。なお、第１層間膜３０におけるＣｕ配線接合部３４の形成領域には、上述のように、凸部が形成される。
【００２７】
ストッパー膜３１は、Ｃｕ配線接合部３４の形成領域以外の領域に残存する不要なＣｕ部（以下、Ｃｕ残という）を薬液で除去する際に、その薬液が第１層間膜３０（第１半導体部１０のＳｉ基板１３）に浸透することを抑制するために設けられた膜である。それゆえ、ストッパー膜３１の形成材料は、Ｃｕ残の除去処理に用いる薬液に対して、耐性の高い材料で形成される。
【００２８】
なお、本実施形態のようにウェットエッチング法でＣｕ残の除去する場合には、用いるウェット薬液に対して、Ｃｕよりエッチング耐性の高い（エッチングレートの低い）材料でストッパー膜３１を形成する。また、後述の第２の実施形態のように、リフトオフ法でＣｕ残を除去する場合には、用いる薬液に対して、第１層間膜３０及び第２層間膜３２より耐性の高い材料でストッパー膜３１を形成する。
【００２９】
上述のような耐性を有するストッパー膜３１としては、例えば、ＳｉＮ膜や、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等のＣ（炭素）を含む膜などで構成することができる。本実施形態では、このようなストッパー膜３１を固体撮像装置１００の製造過程で設けることにより、Ｃｕ残の除去処理により発生するＳｉ基板１３へのダメージを防止することができ、固体撮像装置１００の歩留まりを向上させることができる。
【００３０】
第２層間膜３２は、第１層間膜３０と同様に、例えばＳｉＯ２膜等の絶縁膜で構成される。なお、本実施形態では、ストッパー膜３１上に、第２層間膜３２を形成する例を説明するが、本開示はこれに限定されず、第２層間膜３２を設けない構成にしてもよい。また、Ｃｕ拡散防止膜３３は、例えばＳｉＮ膜等の絶縁膜で構成される。
【００３１】
Ｃｕ配線接合部３４は、第１半導体部１０（ＣＭＯＳイメージセンサ部）と第２半導体部２０（ロジック回路部）とを電気的に接続するＣｕ配線であり、第１ビア３４ａと、第２ビア３４ｂと、ビア接合部３４ｃとで構成される。なお、本実施形態では、第１半導体部１０と第２半導体部２０とを電気的に接続するＣｕ配線として、Ｃｕ配線接合部３４を一つ設ける例を説明したが、本開示はこれに限定されず、Ｃｕ配線接合部３４を複数設けてもよい。
【００３２】
第１ビア３４ａは、第２層間膜３２、ストッパー膜３１、第１層間膜３０及び光電変換層１１を貫通する縦孔配線であり、Ｃｕで形成される。第１ビア３４ａの一方の端部（第１多層配線層１２側の端部）は、第１多層配線層１２の最も光電変換層１１側に位置するＣｕ配線層１４のＣｕ配線部１６に接続される。また、第１ビア３４ａの他方の端部（第１多層配線層１２側とは反対側の端部）は、ビア接合部３４ｃに接続される。
【００３３】
第２ビア３４ｂは、第２層間膜３２、ストッパー膜３１、第１層間膜３０、光電変換層１１及び第１多層配線層１２（すなわち、第１半導体部１０）を貫通する縦孔配線であり、Ｃｕで形成される。第２ビア３４ｂの一方の端部（第２多層配線層２２側の端部）は、第２多層配線層２２の最も第１半導体部１０側に位置するＣｕ配線層２４のＣｕ配線部２６に接続される。また、第２ビア３４ｂの他方の端部（第２多層配線層２２側とは反対側の端部）は、ビア接合部３４ｃに接続される。
【００３４】
ビア接合部３４ｃは、第１ビア３４ａ及び第２ビア３４ｂを接合する配線部であり、Ｃｕで形成される。本実施形態の固体撮像装置１００では、このビア接合部３４ｃにより、第１半導体部１０と第２半導体部２０とが電気的に接続される。なお、ビア接合部３４ｃは、第２層間膜３２の表面に埋め込むようにして形成される。
【００３５】
［比較例］
ここで、本実施形態の固体撮像装置１００の製造方法について説明する前に、ストッパー膜３１を設けずに固体撮像装置を作製した場合（比較例）に発生し得る不具合について説明する。
【００３６】
本実施形態のように、第１半導体部１０と第２半導体部２０とを貼り合わせて固体撮像装置１００を作製する場合、両者を貼り合わせた後に両者を電気的に接続する配線部（Ｃｕ配線接合部３４）を形成する。この際、第１半導体部１０及び第２半導体部２０間の導通を得るための配線部は、上述のように、低抵抗特性を有するＣｕ配線で構成される。なお、Ｃｕ配線は、一般に、ドライエッチングで加工することが難しいので、メッキプロセスとＣＭＰ（Chemical Mechanical Polishing）プロセスとを組み合わせたダマシンプロセスにより形成される。
【００３７】
しかしながら、上記製造手法では、第１半導体部と第２半導体部との貼り合わせに起因して第１半導体部の表面に欠陥（凹箇所）やピンホールが発生しているので、Ｃｕ配線接合部の形成時には、そのような欠陥やピンホールにもＣｕ膜が形成される。このような欠陥やピンホールに残存したＣｕ部（Ｃｕ残）は、その後の工程でメタル汚染を引き起こす可能性がある。この場合、製品チップの歩留まりが低下し、最悪の場合には、生産ラインにＣｕ汚染が発生する可能性もある。
【００３８】
以下に、この不具合の例を、図２〜７を参照しながら説明する。なお、図２〜７は、第１半導体部及び第２半導体部の貼り合わせ部材に対して各種処理工程を実施した後の貼り合わせ部材の概略断面図である。なお、図２〜７に示す各種貼り合わせ部材おいて、図１に示す第１の実施形態の固体撮像装置１００の構成と同様の構成には、同じ符号を付して示す。また、図２〜７では、説明を簡略化するため、層間膜と第１半導体部との界面付近の構成のみを示す。
【００３９】
（１）不具合例１
不具合例１では、層間膜上に遮光膜を形成する際に発生し得る不具合を、図２〜５を参照しながら説明する。
【００４０】
比較例では、まず、第１半導体部と第２半導体部とを貼り合わせた後、第１半導体部のＳｉ基板１３の表面全面に渡って層間膜２００を形成する。次いで、層間膜２００、並びに、第１半導体部及び第２半導体部材の貼り合わせ部材の所定領域に、Ｃｕ配線接合部３４をダマシンプロセスにより形成する。その後、層間膜２００及びＣｕ配線接合部３４上に、Ｃｕ拡散防止膜３３を形成する（図２の状態）。
【００４１】
なお、上記製造過程において、Ｃｕ配線接合部３４の形成時には、貼り合わせ部材の第１半導体部側の表面に発生した欠陥（凹箇所）やピンホールにもＣｕ残２１０が形成される。すなわち、Ｃｕ配線接合部３４の形成領域以外の領域に、Ｃｕ残２１０が散在した状態となる。また、層間膜２００の表面からＳｉ基板１３の所定深さまで達するような欠陥等が存在する場合には、Ｃｕ残２１０は、図２に示すように、層間膜２００を貫通し、かつ、Ｓｉ基板１３の所定深さまで延在して形成される。
【００４２】
次いで、画素部（不図示）の領域に形成されたＣｕ拡散防止膜３３、及び、層間膜２００の一部をドライエッチングで除去する（図３の状態）。この工程を実施する理由は次の通りである。Ｃｕ拡散防止膜３３を例えばＳｉＮ膜やＳｉＣＮ膜などで構成した場合、これらの絶縁膜が画素部の光入射側に存在すると、感度劣化等の画素特性の劣化が発生し易い。また、フォトダイオード及びレンズ間の距離は、できる限り短い方が好ましい。これらのことから、上述のように、画素部の領域（Ｃｕ配線接合部３４の形成領域を含む所定領域（凸部）以外の領域）に対して彫り込みプロセス（キャビティエッチングプロセス）を行う。
【００４３】
なお、このキャビティエッチングプロセスでは、図３に示すように、Ｓｉ基板１３上に、所定の厚さの層間膜２００が残るように画素部の領域を彫り込む。この結果、層間膜２００の画素部以外の領域、例えば、Ｃｕ配線接合部３４の形成領域には凸部が形成され、Ｃｕ配線接合部３４の領域と画素部の領域との境界には段差が画成される。また、このキャビティエッチングプロセスにより、図３に示すように、貼り合わせ部材の層間膜２００側の表面には、Ｃｕ残２１０が露出した状態となる。
【００４４】
次いで、表面にＣｕ残２１０が露出した状態の層間膜２００において、遮光膜の形成領域の一部に、遮光膜の接地するための孔（遮光膜用接地孔２２０）をドライエッチングで形成する（図４の状態）。なお、この際、層間膜２００からＳｉ基板１３の所定深さまでドライエッチングで彫り込み、遮光膜用接地孔２２０を形成する。
【００４５】
しかしながら、この遮光膜用接地孔２２０の形成処理（ドライエッチング）により、Ｃｕ残の一部がＳｉ基板１３に飛散し（図３中の破線矢印）、Ｓｉ基板１３にＣｕ汚染（Ｃｕコンタミ）が発生する。この場合、画素特性が劣化する可能性がある。また、このようなＣｕ飛散が発生する場合、プロセス装置自体がＣｕで汚染される可能性もある。
【００４６】
また、遮光膜用接地孔２２０の形成領域に遮光膜２２１を形成した場合（図５の状態）、次のような不具合も生じる。図５に示すように、遮光膜２２１の一部がＣｕ残２１０上に形成された場合、該Ｃｕ残２１０の一部（Ｃｕ）が遮光膜２２１に拡散して、遮光膜２２１の形成材料と反応する。この場合、その後に行う遮光膜２２１のエッチング工程で、遮光膜２２１を所望のパターンに加工することが困難になる。
【００４７】
（２）不具合例２
上述したＣｕ残２１０の飛散によるＣｕ汚染、及び、遮光膜２２１の加工不良の不具合を解消するためには、Ｃｕ残２１０の発生を抑制することが求められる。しかしながら、実際には、ランダムにかつ突発的に発生するＣｕ残２１０を制御（抑制）することは困難である。そこで、上記不具合を解消する別の手法として、図３の工程（キャビティエッチングプロセス）後に、Ｃｕ残２１０を所定の薬液で除去するプロセスを設ける手法が考えられる。しかしながら、この手法においても次のような不具合（不具合例２）が発生する。
【００４８】
図６に、画素部（不図示）に対してキャビティエッチングプロセスを行った後の貼り合わせ部材の概略断面図を示す。なお、図６には、層間膜２００の表面からＳｉ基板１３の所定深さまで延在して形成されたＣｕ残２１０だけでなく、層間膜２００の欠陥（凹部）に残存したＣｕ残２１１も示す。
【００４９】
図６に示すように、Ｃｕ残２１０，２１１を表面に露出した後、その露出面に対して、例えば、フッ酸／過酸化水素（ＦＰＭ）溶液や硫酸／過酸化水素溶液などの薬液を用いたウェットエッチング処理を行い、Ｃｕ残２１０，２１１を除去する（図７の状態）。
【００５０】
しかしながら、このウェットエッチング処理の際、層間膜２００中の微小欠陥（ピンホールなど）にも薬液が浸透し、該薬液がＳｉ基板１３に到達した場合には、Ｓｉ基板１３もエッチングされる。この場合、図７に示すように、層間膜２００の一部に、Ｓｉ基板１３の所定深さまで貫通した微小孔２１２が形成される。この場合、薬液を介して、ＣｕがＳｉ基板１３に拡散し、Ｓｉ基板１３がＣｕ汚染される。さらに、この際、薬液の浸透により、層間膜２００が変質する可能性もある。
【００５１】
すなわち、ウェットエッチング処理により、Ｃｕ残２１０，２１１を除去した場合には、正常チップの領域（Ｃｕ残２１０，２１１が形成されていない画素部の領域）にもダメージが発生し、該正常チップの特性を劣化させる可能性がある。
【００５２】
［固体撮像装置の製造手法］
上述のように、ストッパー膜３１を設けずに固体撮像装置を作製した場合（比較例の場合）には、Ｃｕ残の影響により様々な不具合が発生する。そこで、本実施形態の固体撮像装置１００の製造方法では、その製造過程の途中で、Ｃｕ残のＳｉ基板１３への拡散を防止するためのストッパー膜３１を設け、これにより、上述したＣｕ残の影響（Ｃｕ汚染）を抑制する。
【００５３】
ここで、本実施形態の固体撮像装置１００の製造方法を、図８〜１９を参照しながら説明する。なお、図８〜１９は、貼り合わせ部材１に対するＳｉ基板１３の研磨工程から遮光膜の形成工程までの各種工程の手順を示す図であり、各図は、各種工程後の貼り合わせ部材１の概略断面図である。また、図８〜１９では、説明を簡略化するため、Ｓｉ基板１３（第１半導体部１０）の各種膜が形成される表面付近の構成のみを示す。
【００５４】
さらに、図８〜１９のうち、図１３〜１７には、本実施形態の固体撮像装置１００の製造方法の特徴及び効果の理解を容易するために、欠陥（凹箇所）やピンホールにＣｕ残２１０が形成されている領域の貼り合わせ部材１の概略断面図を示す。その他の図面では、欠陥（凹箇所）やピンホールが発生していない領域の貼り合わせ部材１の概略断面図を示す。
【００５５】
まず、図示しないが、従来の裏面照射型の固体撮像装置の製造方法と同様にして、第１半導体部１０及び第２半導体部２０をそれぞれ作製し、さらに、両者を貼り合わせて、貼り合せ部材１を作製する。
【００５６】
次いで、貼り合わせ部材１のＳｉ基板１３（第１半導体部１０）側の表面を研削及び研磨して、Ｓｉ基板１３の厚さを所定の厚さまで薄くする（図８の状態）。
【００５７】
次いで、Ｓｉ基板１３の研磨した面全体に渡って、例えばＣＶＤ（Chemical Vapor Deposition）法等の手法を用いて、第１層間膜３０（例えばＳｉＯ２膜等）を形成する（図９の状態）。
【００５８】
次いで、第１層間膜３０上に、例えばＲＦ（Radio Frequency）スパッタリング法等の手法を用いて、ストッパー膜３１を形成する（図１０の状態）。
【００５９】
なお、この際、後述のＣｕ残の除去時に用いるウェットエッチングの薬液（酸性薬液）に対して、Ｃｕよりエッチング耐性の高い（エッチングレートの低い）膜、例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等でストッパー膜３１を構成する。
【００６０】
また、この際、ストッパー膜３１の膜厚は、例えば３０ｎｍ以上に設定することができる。ただし、ストッパー膜３１の膜厚は、これに限定されず、例えば使用する薬液の選択比（Ｃｕ膜とストッパー膜３１とのエッチングレート比）に応じて適宜設定される。例えば、ウェットエッチングの薬液としてフッ酸／過酸化水素溶液を含む酸性薬液を用い、ストッパー膜３１として、ＳｉＣＮ膜を用いた場合には、Ｃｕ膜とストッパー膜３１とのエッチングレート比は１０倍以上となる。それゆえ、この場合には、このエッチングレート比を考慮して、Ｃｕ残２１０，２１１が完全に除去されても、十分な厚さのストッパー膜３１が残るように、ストッパー膜３１の膜厚を設定する。
【００６１】
次いで、ストッパー膜３１上に、例えばＣＶＤ法等の手法を用いて、第２層間膜３２（例えばＳｉＯ２膜等）を形成する（図１１の状態）。
【００６２】
次いで、例えばドライエッチング等の手法を用いて、貼り合わせ部材１の第２層間膜３２側の表面におけるＣｕ配線接合部３４（後述の図１３参照）の形成領域に縦孔４０を形成する（図１２の状態）。
【００６３】
具体的には、第１ビア３４ａの形成領域には、第２層間膜３２から第１多層配線層１２の最も光電変換層１１側に位置するＣｕ配線層１４のＣｕ配線部１６まで延在する縦孔を形成し、該縦孔の開口部にＣｕ配線部１６を露出させる。また、第２ビア３４ｂの形成領域には、第２層間膜３２から第２多層配線層２２の最も第１半導体部１０側に位置するＣｕ配線層２４のＣｕ配線部２６まで延在する縦孔を形成し、該縦孔の開口部にＣｕ配線部２６を露出させる。さらに、ビア接合部３４ｃの形成領域に対応する第２層間膜３２の領域も、例えばドライエッチング法等の手法を用いて彫り込む。
【００６４】
次いで、図示しないが、Ｃｕ配線接合部３４とＳｉ基板１３との間の絶縁性を確保するため、縦孔４０を画成する側壁面に、例えばＳｉＯ２膜からなる絶縁膜を形成する。次いで、第２層間膜３２上に、例えば電解メッキ法等の手法を用いて、Ｃｕ膜を形成する。この処理により、縦孔４０にＣｕ膜が埋め込まれる。その後、Ｃｕ膜の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。具体的には、第２層間膜３２が表面に露出するまで、Ｃｕ膜の表面をＣＭＰ法で研磨する。
【００６５】
なお、この際、貼り合わせ部材１の第１半導体部１０側の表面に発生したピンホールや欠陥（凹箇所）にも、Ｃｕ残２１０，２１１が形成される（図１３の状態）。
【００６６】
次いで、第２層間膜３２及びＣｕ配線接合部３４上に、例えばＲＦスパッタリング法等の手法を用いて、Ｃｕ拡散防止膜３３（例えばＳｉＮ膜等）を形成する（図１４の状態）。なお、本実施形態では、Ｃｕ拡散防止膜３３上に、さらに、保護膜として例えばＳｉＯ２膜等の絶縁膜を形成してもよい。
【００６７】
次いで、Ｃｕ拡散防止膜３３の画素部に対応する領域に対してドライエッチング処理を行い、その領域のＣｕ拡散防止膜３３、及び、第２層間膜３２の一部を除去する（第１のキャビティエッチングプロセス）。ただし、この第１のキャビティエッチングプロセスは、エッチング面にＣｕ残２１０，２１１が露出するまで行う（図１５の状態）。
【００６８】
次いで、Ｃｕ残２１０，２１１が表面に露出した貼り合わせ部材１に対して、例えば、フッ酸／過酸化水素溶液や硫酸／過酸化水素溶液などの酸化剤を含む酸性薬液を用いて、ウェットエッチング処理を行い、Ｃｕ残２１０，２１１を除去する（図１６の状態）。
【００６９】
なお、この際、第２層間膜３２中の微小欠陥（ピンホールなど）にも薬液が浸透するので、図１６に示すように、第２層間膜３２の正常チップの領域（Ｃｕ残２１０，２１１が存在しない画素領域）にも微小孔４１が発生し、ダメージが生じる。しかしながら、本実施形態では、第１層間膜３０及び第２層間膜３２間に、薬液に対してエッチング耐性の高いストッパー膜３１を設けているので、この微小孔４１はＳｉ基板１３（第１層間膜３０）に到達しない。それゆえ、本実施形態では、Ｃｕ残２１０，２１１の上記除去処理において、正常チップの領域のＳｉ基板１３にＣｕ残２１０，２１１の一部が拡散せず、Ｃｕ汚染が発生しない。
【００７０】
そして、Ｃｕ残２１０，２１１を除去した後、貼り合わせ部材１の第１半導体部１０側の画素部に対応する領域に対して（Ｃｕ配線接合部３４の形成領域以外の領域）、再度、ドライエッチングを行う（第２のキャビティエッチングプロセス）。本実施形態では、この第２のキャビティエッチングプロセスにより、画素部の領域における第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部を除去する（図１７の状態）。
【００７１】
この第２のキャビティエッチングプロセスにより、画素部の領域において、画素特性劣化の原因となり得るストッパー膜３１を除去する。なお、第２のキャビティエッチングプロセスでは、図１７に示すように、Ｓｉ基板１３の画素部に対応する領域上には、所定の厚さの第１層間膜３０が残るように該領域を彫り込む。
【００７２】
本実施形態では、上述のように、貼り合わせ部材１の第１半導体部１０側の画素部に対応する領域をドライエッチングにより２段階で彫り込むので、Ｃｕ配線接合部３４の形成領域を含む凸部と画素部の領域との境界には２つの段差が画成される。
【００７３】
その後、従来の製法と同様にして、第１層間膜３０上に遮光膜を形成する。具体的には、まず、図１８に示すように、第１層間膜３０の遮光膜の形成領域の一部に、遮光膜用接地孔４２をドライエッチングで形成する。なお、この際、第１層間膜３０の表面からＳｉ基板１３の所定深さまでドライエッチングで彫り込み、遮光膜用接地孔４２を形成する。また、本実施形態では、この遮光膜用接地孔４２の形成処理の前にＣｕ残２１０，２１１を除去しているので、上記比較例の作製手法と異なり、このエッチング処理において、Ｃｕ汚染は発生しない。
【００７４】
次いで、図１９に示すように、第１層間膜３０の遮光膜用接地孔４２が形成された領域上に、例えばＲＦスパッタリング法等の手法を用いて、Ｔａ系の金属膜を積層して、遮光膜４３を形成する。その後、図示しないが、従来の裏面照射型の固体撮像装置の製造方法と同様にして、画素部に、カラーフィルタ、オンチップマイクロレンズ等を形成する。本実施形態では、上述のようにして固体撮像装置１００を作製する。
【００７５】
上述のように、本実施形態の固体撮像装置１００の製造手法では、第１層間膜３０及び第２層間膜３２間に、薬液に対してエッチング耐性の高いストッパー膜３１を設けるので、Ｃｕ残の除去処理により発生するダメージがＳｉ基板１３まで到達しない。また、本実施形態では、遮光膜用接地孔４２の形成時にも、Ｃｕ汚染が発生しない。それゆえ、本実施形態の固体撮像装置１００の製造手法では、上記比較例で説明したＣｕ残による、チップ、ウエハ、プロセス装置のＣｕ汚染を防止することができ、正常チップをロス無く作製することができる。また、その正常チップを製品チップとし、該製品チップに対して、その後に続く各種プロセスを実施することができる。その結果、本実施形態の固体撮像装置１００の製造手法では、製品の歩留まりを向上させることができる。
【００７６】
＜２．第２の実施形態＞
上記第１の実施形態では、Ｃｕ残の除去処理の手法として、ウェットエッチング法を用いる例を説明したが、本開示はこれに限定されない。例えば、層間膜を溶解するような薬液を用いて、Ｃｕ残をリフトオフして除去してもよい。第２の実施形態では、その一例を説明する。
【００７７】
なお、本実施形態の固体撮像装置の製造方法において、Ｃｕ残の除去手法にリフトオフ法を用いたこと以外は、第１の実施形態と同様にして、固体撮像装置を作製することができる。また、本実施形態の固体撮像装置の構成も、上記第１の実施形態の固体撮像装置１００（図１）と同様に構成することができる。それゆえ、ここでは、Ｃｕ残の除去手法についてのみ詳細に説明する。
【００７８】
図２０〜２２に、本実施形態におけるＣｕ残の除去工程の手順を示す。なお、図２０〜２２は、各種工程後の貼り合わせ部材の概略断面図であり、ここでは、説明を簡略化するため、第１層間膜３０と第１半導体部１０（Ｓｉ基板１３）との界面付近の構成のみを示す。また、図２０〜２２に示す各種工程後の貼り合わせ部材において、上記第１の実施形態の図１５〜１７に示す各種工程後の貼り合わせ部材の構成と同様の構成には、同じ符号を付して示す。
【００７９】
本実施形態では、まず、上記第１の実施形態で説明した図８〜１４の各種処理工程を順次実施する。なお、この処理過程では、Ｃｕ残をリフトオフ法で除去する際に用いる薬液に対して、第２層間膜３２より耐性の高い膜（例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等）により、ストッパー膜３１を形成する。また、この際、ストッパー膜３１の膜厚は、上記第１の実施形態と同様に、例えば使用する薬液の選択比に応じて適宜設定される。
【００８０】
次いで、Ｃｕ拡散防止膜３３の画素部に対応する領域に対してドライエッチング処理を行い、その領域のＣｕ拡散防止膜３３及び第２層間膜３２の一部を除去する（第１のキャビティエッチングプロセス）。ただし、この第１のキャビティエッチングプロセスは、エッチング面にＣｕ残２１０，２１１が露出するまで行う（図２０の状態）。
【００８１】
次いで、例えば、フッ酸、バッファードフッ酸等の薬液を用いて、Ｃｕ残２１０，２１１を画成する第２層間膜３２、ストッパー膜３１、第１層間膜３０及びＳｉ基板１３の側壁部を溶かし、Ｃｕ残２１０，２１１をリフトオフして除去する（図２１の状態）。
【００８２】
なお、この際、第２層間膜３２の表面も一部溶解するとともに（説明を簡略化するため不図示）、第２層間膜３２中の微小欠陥（ピンホールなど）にも薬液が浸透する。それゆえ、このリフトオフ処理工程では、図２１に示すように、第２層間膜３２の正常チップの領域に微小孔５０が形成され、ダメージが生じる。しかしながら、本実施形態においても、第１層間膜３０及び第２層間膜３２間に、Ｃｕ残除去に用いる薬液に対して耐性の高いストッパー膜３１を設けているので、この微小孔５０はＳｉ基板１３（第１層間膜３０）に到達しない。すなわち、本実施形態では、Ｃｕ残２１０，２１１の上記除去処理において、Ｓｉ基板１３にＣｕ残２１０，２１１の一部が拡散せず、Ｃｕ汚染が発生しない。
【００８３】
次いで、Ｃｕ残２１０，２１１を除去した後、貼り合わせ部材の第１半導体部１０側の画素部に対応する領域に対して（Ｃｕ配線接合部３４の形成領域以外の領域）、再度、ドライエッチングを行う（第２のキャビティエッチングプロセス）。本実施形態では、この第２のキャビティエッチングプロセスにより、画素部の領域における第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部を除去する（図２２の状態）。なお、この第２のキャビティエッチングプロセスでは、図２２に示すように、Ｓｉ基板１３の画素部に対応する領域上に所定厚さの第１層間膜３０が残るように該領域を彫り込む。
【００８４】
その後、上記第１の実施形態と同様にして、第１層間膜３０の所定領域上に遮光膜を形成し、さらに、画素部に、カラーフィルタ、オンチップマイクロレンズ等を形成する。本実施形態では、上述のようにして固体撮像装置を作製する。
【００８５】
本実施形態においても、上記第１の実施形態と同様に、第１層間膜３０及び第２層間膜３２間に、Ｃｕ残の除去処理に用いる薬液に対して耐性の高いストッパー膜３１を設ける。それゆえ、本実施形態においても、Ｃｕ残の除去処理により発生するダメージがＳｉ基板１３まで到達しないので、上記第１の実施形態と同様の効果が得られる。
【００８６】
＜３．応用例＞
本開示に係る半導体装置（固体撮像装置）は、各種電子機器に適用可能である。例えば、上記第１及び第２の実施形態で説明した固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、カメラを例に挙げ説明する。
【００８７】
図２３に、応用例に係るカメラの概略構成を示す。なお、図２３には、静止画像又は動画を撮影することのできるデジタルビデオカメラの構成例を示す。
【００８８】
この例のカメラ３００は、固体撮像装置３０１と、固体撮像装置３０１の受光センサ（不図示）に入射光を導く光学系３０２と、固体撮像装置３０１及び光学系３０２間に設けられたシャッタ装置３０３と、固体撮像装置３０１を駆動する駆動回路３０４とを備える。さらに、カメラ３００は、固体撮像装置３０１の出力信号を処理する信号処理回路３０５を備える。
【００８９】
固体撮像装置３０１は、例えば、上記第１及び第２の実施形態で説明した固体撮像装置で構成することができる。その他の各部の構成及び機能は次の通りである。
【００９０】
光学系（光学レンズ）３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置３０１内に、一定期間、信号電荷が蓄積される。なお、光学系３０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置３０３は、入射光の固体撮像装置３０１への光照射期間及び遮光期間を制御する。
【００９１】
駆動回路３０４は、固体撮像装置３０１及びシャッタ装置３０３に駆動信号を供給する。そして、駆動回路３０４は、供給した駆動信号により、固体撮像装置３０１の信号処理回路３０５への信号出力動作、及び、シャッタ装置３０３のシャッタ動作を制御する。すなわち、この例では、駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１から信号処理回路３０５への信号転送動作を行う。
【００９２】
信号処理回路３０５は、固体撮像装置３０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００９３】
なお、本開示は、以下のような構成を取ることもできる。
（１）
第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成するステップと、
所定の薬液で処理された際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜を、前記絶縁膜上に形成するステップと、
前記半導体部材の前記ストッパー膜側の表面において、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成するステップと、
前記縦孔にＣｕを埋め込み、前記Ｃｕ配線接合部を形成するステップと、
前記半導体部材の前記Ｃｕ配線接合部側の表面にＣｕ拡散防止膜を形成するステップと、
前記半導体部材の前記Ｃｕ拡散防止膜側の表面において、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記Ｃｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させるステップと、
前記所定の薬液を用いて、前記不要なＣｕ部を除去するステップと
を含む半導体装置の製造方法。
（２）
前記不要なＣｕ部を、ウェットエッチング法により除去する
（１）に記載の半導体装置の製造方法。
（３）
前記不要なＣｕ部を、リフトオフ法により除去する
（１）に記載の半導体装置の製造方法。
（４）
前記ストッパー膜が、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜及びＳｉＣＯ膜のいずれかである
（１）〜（３）のいずれか一項に記載の半導体装置の製造方法。
（５）
さらに、前記不要なＣｕ部を除去するステップの後、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記ストッパー膜を除去するステップを含む
（１）〜（４）のいずれか一項に記載の半導体装置の製造方法。
（６）
前記Ｃｕ配線接合部を、ダマシンプロセスにより形成する
（１）〜（５）のいずれか一項に記載の半導体装置の製造方法。
（７）
第１半導体部と、該第１半導体部に貼り合わせて設けられた第２半導体部とを有する半導体部材と、
前記半導体部材の一方の面上に設けられた絶縁膜と、
前記絶縁膜を貫通するようにして設けられた、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部と、
前記Ｃｕ配線接合部上に形成されたＣｕ拡散防止膜と、
前記絶縁膜の少なくとも前記Ｃｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、前記絶縁膜の前記Ｃｕ配線接合部が形成されていない領域上に形成され、前記Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜と
を備える半導体装置。
【符号の説明】
【００９４】
１…貼り合わせ部材、１０…第１半導体部、１１…光電変換部、１１ａ…フォトダイオード、１２…第１多層配線層、１３…Ｓｉ基板、１４，２４…Ｃｕ配線層、１５，２５…層間絶縁膜、１６，２６…Ｃｕ配線部、１７，２７…ビア、１８，２８，３３…Ｃｕ拡散防止膜、２０…第２半導体部、２１…トランジスタ部、２１ａ…ＭＯＳトランジスタ、２２…第２多層配線層、３０…第１層間膜、３１…ストッパー膜、３２…第２層間膜、３３…Ｃｕ配線接合部、３４ａ…第１ビア、３４ｂ…第２ビア、３４ｃ…ビア接合部、１００…固体撮像装置、２１０，２１１…Ｃｕ残
【技術分野】
【０００１】
本開示は、半導体装置の製造方法及び半導体装置に関し、より詳細には、２つの半導体部材を貼り合わせ、その後、両者をＣｕ配線で電気的に接合する半導体装置の製造方法及びその製造方法により作製された半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化技術の分野では、最近、マスク工程の更なる微細化により高集積化を目指す「ｍｏｒｅ Ｍｏｏｒｅ」と呼ばれる微細化技術の流れが減速し、その代わりに、「ｂｅｙｏｎｄ Ｍｏｏｒｅ」と呼ばれる微細化技術が注目を集めている。「ｂｅｙｏｎｄ Ｍｏｏｒｅ」と呼ばれる微細化技術では、半導体装置を構成する複数の素子を、垂直方向に積み上げ、３次元的に配線を施すことにより、素子間の抵抗値及び容量値を低減することができる。
【０００３】
上述した素子を垂直方向に積層しかつ３次元的に配線を施す技術（以下、３次元化技術という）の開発に、ウエハレベルでのパッケージ技術の開発が加わった場合、半導体装置の製造コストを低減することが可能になる。それゆえ、従来、半導体装置の製造方法において、様々な３次元化技術が提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、次のような半導体装置の作製手法が提案されている。まず、第１ウエハの作製プロセスにおいて、例えばタングステン（Ｗ）やポリシリコンなどからなる埋め込み配線を、Ｓｉ基板の表面に形成する。次いで、第１ウエハの作製プロセスの終了後、Ｓｉ基板の裏面を研削して埋め込み配線を露出させ、バンプを形成する。そして、第１ウエハと同様にして作製された第２ウエハと、第１ウエハとを貼り合わせ、両者を電気的に接続する。
【０００５】
また、近年、半導体装置の一つである固体撮像装置においても、フットプリントの縮小化や高集積化に対応するため、集積回路の様々な３次元化技術が提案されている（例えば、非特許文献１及び特許文献１参照）。
【０００６】
非特許文献１に記載された技術では、まず、２つのウエハ間において回路同士を貼り合わせた後、各々のウエハに予め埋め込んで形成した導電性のパッド部に接触するような縦孔、又は、パッド部を貫通するような縦孔を形成する。次いで、形成された縦孔に導電性材料で埋め込むことにより、２つのウエハ間において回路同士を電気的に接続する。
【０００７】
また、特許文献２には、裏面照射型の固体撮像装置に３次元化技術を適用した製造手法が提案されている。特許文献２に開示された技術では、まず、画素アレイを備えた第１半導体ウエハと、ロジック回路を備えた第２半導体ウエハとを貼り合わせ、画素アレイ及びロジック回路間をＴＳＶ（through-silicon via）を使って電気的に接続する。その後、完成品状態の固体撮像装置が複数形成されたウエハ部材から各固体撮像装置のチップを分割する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−２６１０００号公報
【特許文献２】特開２０１０−２４５５０６号公報
【非特許文献】
【０００９】
【非特許文献１】A 4-Side TileableIlluminated 3D-Integrated Mpixcel CMOS Image Sensor，2009，IEEE Internatinal Solid-State Circuit Conference
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、従来、半導体装置の製造方法において、様々な３次元化技術が提案されている。しかしながら、この技術分野では、３次元化技術を用いた半導体装置の製造方法において、より一層、歩留まりの良い半導体装置の製造方法の開発が望まれている。本開示は、上記要望に応えるためになされたものであり、本開示の目的は、３次元化技術を用いた半導体装置の製造方法において、より一層、製品の歩留まりを向上させることである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本開示の半導体装置の製造方法は、次の手順で行う。まず、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成する。次いで、所定の薬液で処理された際に所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜を、絶縁膜上に形成する。次いで、半導体部材のストッパー膜側の表面において、第１半導体部及び第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成する。次いで、縦孔にＣｕを埋め込み、Ｃｕ配線接合部を形成する。次いで、半導体部材のＣｕ配線接合部側の表面にＣｕ拡散防止膜を形成する。次いで、半導体部材のＣｕ拡散防止膜側の表面において、Ｃｕ配線接合部の形成領域を含む所定領域以外の領域のＣｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させる。そして、所定の薬液を用いて、不要なＣｕ部を除去する。
【００１２】
また、本開示の半導体装置は、半導体部材と、絶縁膜と、Ｃｕ配線接合部と、Ｃｕ拡散防止膜と、ストッパー膜とを備える構成とし、各部の構成を次のようにする。半導体部材は、第１半導体部と、第１半導体部に貼り合わせて設けられた第２半導体部とを有する。絶縁膜は、半導体部材の一方の面上に設けられる。Ｃｕ配線接合部は、絶縁膜を貫通するようにして設けられた、第１半導体部及び第２半導体部を電気的に接続する。Ｃｕ拡散防止膜は、Ｃｕ配線接合部上に形成される。ストッパー膜は、絶縁膜の少なくともＣｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、絶縁膜のＣｕ配線接合部が形成されていない領域上に形成される。さらに、ストッパー膜は、Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に所定の薬液が絶縁膜に浸透しないような耐性を有する。
【発明の効果】
【００１３】
上述のように、本開示の半導体装置の製造方法では、第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成する。そして、絶縁膜上に、不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が絶縁膜に浸透しないような耐性を有するストッパー膜を形成する。これにより、その後に行う、Ｃｕ配線接合部の形成領域以外の領域に残存する不要なＣｕ部を所定の薬液で除去する工程において、その薬液処理による半導体部材へのダメージを防止することができる。それゆえ、本開示によれば、より一層、製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本開示の第１の実施形態に係る固体撮像装置の概略構成断面図である。
【図２】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図３】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図４】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図５】比較例の固体撮像装置の製造手法におけるＣｕ汚染の不具合を説明するための図である。
【図６】比較例の固体撮像装置の製造手法において、ウェットエッチングで不要なＣｕを除去した際の不具合を説明するための図である。
【図７】比較例の固体撮像装置の製造手法において、ウェットエッチングで不要なＣｕを除去した際の不具合を説明するための図である。
【図８】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図９】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１０】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１１】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１２】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１３】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１４】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１５】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１６】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１７】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１８】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図１９】第１の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２０】本開示の第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２１】第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２２】第２の実施形態に係る固体撮像装置の製造手法を説明するための図である。
【図２３】本開示の半導体装置（固体撮像装置）を適用した電子機器の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下に、本開示の実施形態に係る半導体装置及びその製造方法の具体例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態
２．第２の実施形態
３．応用例
【００１６】
＜１．第１の実施形態＞
まず、第１の実施形態に係る半導体装置の概略構成を説明する。本実施形態では、半導体装置の一例として、裏面照射型の固体撮像装置を例に挙げ説明する。なお、以下に説明する本開示の技術の適用例は、固体撮像装置に限定されない。複数の半導体素子（半導体部材）を、垂直方向に積み上げ、さらに３次元的にＣｕ配線を施す半導体装置において、下記に説明するようなＣｕ配線に伴い発生する不具合（Ｃｕ汚染）が生じ得る任意の半導体装置に適用可能である。
【００１７】
［固体撮像装置の全体構成］
図１に、第１の実施形態に係る固体撮像装置の要部の概略断面図を示す。
【００１８】
（１）全体構成
固体撮像装置１００は、貼り合わせ部材１（半導体部材）と、第１層間膜３０（絶縁膜）と、ストッパー膜３１と、第２層間膜３２と、Ｃｕ拡散防止膜３３と、Ｃｕ配線接合部３４とを備える。
【００１９】
貼り合わせ部材１は、第１半導体部１０（ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）イメージセンサ部）と、第２半導体部２０（ロジック回路部）とを有し、両者が接合界面Ｓｊで接合される。また、第１層間膜３０は、第１半導体部１０の第２半導体部２０側とは反対側の面上（後述のＳｉ基板１３上）に形成される。さらに、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３は、第１層間膜３０の凸部（Ｃｕ配線接合部３４の形成領域を含む所定領域）上に、この順で積層される。また、本実施形態では、Ｃｕ配線接合部３４は、図１に示すように、第１半導体部１０と第２半導体部２０とを電気的に接続する縦孔配線で構成され、第１層間膜３０の凸部の領域に形成される。
【００２０】
なお、本実施形態では、後述するように、固体撮像装置１００の製造過程において、まず、第１層間膜３０、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３を、第１半導体部１０の表面全体を覆うように形成する。そして、画素部領域（後述のフォトダイオード１１ａの上部領域）のＣｕ拡散防止膜３３、第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部をドライエッチングにより除去する（彫り込む）。それゆえ、固体撮像装置１００の完成品では、図１に示すように、Ｃｕ配線接合部３４の形成領域を含む所定領域に凸部が形成され、該凸部にのみ、ストッパー膜３１、第２層間膜３２及びＣｕ拡散防止膜３３が残存した状態となる。
【００２１】
また、図１には示さないが、固体撮像装置１００は、フォトダイオード１１ａを含む画素部領域の第１層間膜３０上に形成されたカラーフィルタ及びオンチップマイクロレンズを備える。さらに、図１には示さないが、固体撮像装置１００は、第１層間膜３０上に形成された遮光膜（ＯＰＢ：Optical Black）を備える。なお、遮光膜は、フォトダイオード１１ａへの入射光の経路を妨げないように、第１層間膜３０上に形成される。
【００２２】
（２）各部の構成
第１半導体部１０は、フォトダイオード１１ａを有する光電変換層１１と、光電変換層１１の第１層間膜３０側とは反対側に設けられた第１多層配線層１２とを備える。なお、光電変換層１１は、その内部に設けられた縦孔配線１１ｂにより第１多層配線層１２と電気的に接続される。
【００２３】
第１多層配線層１２は、複数のＣｕ配線層１４を積層して構成される。各Ｃｕ配線層１４は、層間絶縁膜１５と、その内部に埋め込まれたＣｕ配線部１６と、自身より第１層間膜３０側に位置する層との電気接続を得るために設けられたビア１７とを有する。また、互いに隣り合う２つのＣｕ配線層１４間には、Ｃｕ拡散防止膜１８が設けられる。
【００２４】
第２半導体部２０は、演算回路を構成する各種ＭＯＳトランジスタ２１ａが形成されたトランジスタ部２１と、トランジスタ部２１の第１半導体部１０側に設けられた第２多層配線層２２とを備える。なお、トランジスタ部２１は、その内部に設けられた縦孔配線２１ｂにより第２多層配線層２２と電気的に接続される。
【００２５】
第２多層配線層２２は、複数のＣｕ配線層２４を積層して構成される。各Ｃｕ配線層２４は、層間絶縁膜２５と、その内部に埋め込まれたＣｕ配線部２６と、自身よりトランジスタ部２１側に位置する層との電気接続を得るために設けられたビア２７とを有する。また、互いに隣り合う２つのＣｕ配線層２４間には、Ｃｕ拡散防止膜２８が設けられる。
【００２６】
第１層間膜３０は、例えばＳｉＯ２膜等の絶縁膜で構成される。なお、第１層間膜３０におけるＣｕ配線接合部３４の形成領域には、上述のように、凸部が形成される。
【００２７】
ストッパー膜３１は、Ｃｕ配線接合部３４の形成領域以外の領域に残存する不要なＣｕ部（以下、Ｃｕ残という）を薬液で除去する際に、その薬液が第１層間膜３０（第１半導体部１０のＳｉ基板１３）に浸透することを抑制するために設けられた膜である。それゆえ、ストッパー膜３１の形成材料は、Ｃｕ残の除去処理に用いる薬液に対して、耐性の高い材料で形成される。
【００２８】
なお、本実施形態のようにウェットエッチング法でＣｕ残の除去する場合には、用いるウェット薬液に対して、Ｃｕよりエッチング耐性の高い（エッチングレートの低い）材料でストッパー膜３１を形成する。また、後述の第２の実施形態のように、リフトオフ法でＣｕ残を除去する場合には、用いる薬液に対して、第１層間膜３０及び第２層間膜３２より耐性の高い材料でストッパー膜３１を形成する。
【００２９】
上述のような耐性を有するストッパー膜３１としては、例えば、ＳｉＮ膜や、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等のＣ（炭素）を含む膜などで構成することができる。本実施形態では、このようなストッパー膜３１を固体撮像装置１００の製造過程で設けることにより、Ｃｕ残の除去処理により発生するＳｉ基板１３へのダメージを防止することができ、固体撮像装置１００の歩留まりを向上させることができる。
【００３０】
第２層間膜３２は、第１層間膜３０と同様に、例えばＳｉＯ２膜等の絶縁膜で構成される。なお、本実施形態では、ストッパー膜３１上に、第２層間膜３２を形成する例を説明するが、本開示はこれに限定されず、第２層間膜３２を設けない構成にしてもよい。また、Ｃｕ拡散防止膜３３は、例えばＳｉＮ膜等の絶縁膜で構成される。
【００３１】
Ｃｕ配線接合部３４は、第１半導体部１０（ＣＭＯＳイメージセンサ部）と第２半導体部２０（ロジック回路部）とを電気的に接続するＣｕ配線であり、第１ビア３４ａと、第２ビア３４ｂと、ビア接合部３４ｃとで構成される。なお、本実施形態では、第１半導体部１０と第２半導体部２０とを電気的に接続するＣｕ配線として、Ｃｕ配線接合部３４を一つ設ける例を説明したが、本開示はこれに限定されず、Ｃｕ配線接合部３４を複数設けてもよい。
【００３２】
第１ビア３４ａは、第２層間膜３２、ストッパー膜３１、第１層間膜３０及び光電変換層１１を貫通する縦孔配線であり、Ｃｕで形成される。第１ビア３４ａの一方の端部（第１多層配線層１２側の端部）は、第１多層配線層１２の最も光電変換層１１側に位置するＣｕ配線層１４のＣｕ配線部１６に接続される。また、第１ビア３４ａの他方の端部（第１多層配線層１２側とは反対側の端部）は、ビア接合部３４ｃに接続される。
【００３３】
第２ビア３４ｂは、第２層間膜３２、ストッパー膜３１、第１層間膜３０、光電変換層１１及び第１多層配線層１２（すなわち、第１半導体部１０）を貫通する縦孔配線であり、Ｃｕで形成される。第２ビア３４ｂの一方の端部（第２多層配線層２２側の端部）は、第２多層配線層２２の最も第１半導体部１０側に位置するＣｕ配線層２４のＣｕ配線部２６に接続される。また、第２ビア３４ｂの他方の端部（第２多層配線層２２側とは反対側の端部）は、ビア接合部３４ｃに接続される。
【００３４】
ビア接合部３４ｃは、第１ビア３４ａ及び第２ビア３４ｂを接合する配線部であり、Ｃｕで形成される。本実施形態の固体撮像装置１００では、このビア接合部３４ｃにより、第１半導体部１０と第２半導体部２０とが電気的に接続される。なお、ビア接合部３４ｃは、第２層間膜３２の表面に埋め込むようにして形成される。
【００３５】
［比較例］
ここで、本実施形態の固体撮像装置１００の製造方法について説明する前に、ストッパー膜３１を設けずに固体撮像装置を作製した場合（比較例）に発生し得る不具合について説明する。
【００３６】
本実施形態のように、第１半導体部１０と第２半導体部２０とを貼り合わせて固体撮像装置１００を作製する場合、両者を貼り合わせた後に両者を電気的に接続する配線部（Ｃｕ配線接合部３４）を形成する。この際、第１半導体部１０及び第２半導体部２０間の導通を得るための配線部は、上述のように、低抵抗特性を有するＣｕ配線で構成される。なお、Ｃｕ配線は、一般に、ドライエッチングで加工することが難しいので、メッキプロセスとＣＭＰ（Chemical Mechanical Polishing）プロセスとを組み合わせたダマシンプロセスにより形成される。
【００３７】
しかしながら、上記製造手法では、第１半導体部と第２半導体部との貼り合わせに起因して第１半導体部の表面に欠陥（凹箇所）やピンホールが発生しているので、Ｃｕ配線接合部の形成時には、そのような欠陥やピンホールにもＣｕ膜が形成される。このような欠陥やピンホールに残存したＣｕ部（Ｃｕ残）は、その後の工程でメタル汚染を引き起こす可能性がある。この場合、製品チップの歩留まりが低下し、最悪の場合には、生産ラインにＣｕ汚染が発生する可能性もある。
【００３８】
以下に、この不具合の例を、図２〜７を参照しながら説明する。なお、図２〜７は、第１半導体部及び第２半導体部の貼り合わせ部材に対して各種処理工程を実施した後の貼り合わせ部材の概略断面図である。なお、図２〜７に示す各種貼り合わせ部材おいて、図１に示す第１の実施形態の固体撮像装置１００の構成と同様の構成には、同じ符号を付して示す。また、図２〜７では、説明を簡略化するため、層間膜と第１半導体部との界面付近の構成のみを示す。
【００３９】
（１）不具合例１
不具合例１では、層間膜上に遮光膜を形成する際に発生し得る不具合を、図２〜５を参照しながら説明する。
【００４０】
比較例では、まず、第１半導体部と第２半導体部とを貼り合わせた後、第１半導体部のＳｉ基板１３の表面全面に渡って層間膜２００を形成する。次いで、層間膜２００、並びに、第１半導体部及び第２半導体部材の貼り合わせ部材の所定領域に、Ｃｕ配線接合部３４をダマシンプロセスにより形成する。その後、層間膜２００及びＣｕ配線接合部３４上に、Ｃｕ拡散防止膜３３を形成する（図２の状態）。
【００４１】
なお、上記製造過程において、Ｃｕ配線接合部３４の形成時には、貼り合わせ部材の第１半導体部側の表面に発生した欠陥（凹箇所）やピンホールにもＣｕ残２１０が形成される。すなわち、Ｃｕ配線接合部３４の形成領域以外の領域に、Ｃｕ残２１０が散在した状態となる。また、層間膜２００の表面からＳｉ基板１３の所定深さまで達するような欠陥等が存在する場合には、Ｃｕ残２１０は、図２に示すように、層間膜２００を貫通し、かつ、Ｓｉ基板１３の所定深さまで延在して形成される。
【００４２】
次いで、画素部（不図示）の領域に形成されたＣｕ拡散防止膜３３、及び、層間膜２００の一部をドライエッチングで除去する（図３の状態）。この工程を実施する理由は次の通りである。Ｃｕ拡散防止膜３３を例えばＳｉＮ膜やＳｉＣＮ膜などで構成した場合、これらの絶縁膜が画素部の光入射側に存在すると、感度劣化等の画素特性の劣化が発生し易い。また、フォトダイオード及びレンズ間の距離は、できる限り短い方が好ましい。これらのことから、上述のように、画素部の領域（Ｃｕ配線接合部３４の形成領域を含む所定領域（凸部）以外の領域）に対して彫り込みプロセス（キャビティエッチングプロセス）を行う。
【００４３】
なお、このキャビティエッチングプロセスでは、図３に示すように、Ｓｉ基板１３上に、所定の厚さの層間膜２００が残るように画素部の領域を彫り込む。この結果、層間膜２００の画素部以外の領域、例えば、Ｃｕ配線接合部３４の形成領域には凸部が形成され、Ｃｕ配線接合部３４の領域と画素部の領域との境界には段差が画成される。また、このキャビティエッチングプロセスにより、図３に示すように、貼り合わせ部材の層間膜２００側の表面には、Ｃｕ残２１０が露出した状態となる。
【００４４】
次いで、表面にＣｕ残２１０が露出した状態の層間膜２００において、遮光膜の形成領域の一部に、遮光膜の接地するための孔（遮光膜用接地孔２２０）をドライエッチングで形成する（図４の状態）。なお、この際、層間膜２００からＳｉ基板１３の所定深さまでドライエッチングで彫り込み、遮光膜用接地孔２２０を形成する。
【００４５】
しかしながら、この遮光膜用接地孔２２０の形成処理（ドライエッチング）により、Ｃｕ残の一部がＳｉ基板１３に飛散し（図３中の破線矢印）、Ｓｉ基板１３にＣｕ汚染（Ｃｕコンタミ）が発生する。この場合、画素特性が劣化する可能性がある。また、このようなＣｕ飛散が発生する場合、プロセス装置自体がＣｕで汚染される可能性もある。
【００４６】
また、遮光膜用接地孔２２０の形成領域に遮光膜２２１を形成した場合（図５の状態）、次のような不具合も生じる。図５に示すように、遮光膜２２１の一部がＣｕ残２１０上に形成された場合、該Ｃｕ残２１０の一部（Ｃｕ）が遮光膜２２１に拡散して、遮光膜２２１の形成材料と反応する。この場合、その後に行う遮光膜２２１のエッチング工程で、遮光膜２２１を所望のパターンに加工することが困難になる。
【００４７】
（２）不具合例２
上述したＣｕ残２１０の飛散によるＣｕ汚染、及び、遮光膜２２１の加工不良の不具合を解消するためには、Ｃｕ残２１０の発生を抑制することが求められる。しかしながら、実際には、ランダムにかつ突発的に発生するＣｕ残２１０を制御（抑制）することは困難である。そこで、上記不具合を解消する別の手法として、図３の工程（キャビティエッチングプロセス）後に、Ｃｕ残２１０を所定の薬液で除去するプロセスを設ける手法が考えられる。しかしながら、この手法においても次のような不具合（不具合例２）が発生する。
【００４８】
図６に、画素部（不図示）に対してキャビティエッチングプロセスを行った後の貼り合わせ部材の概略断面図を示す。なお、図６には、層間膜２００の表面からＳｉ基板１３の所定深さまで延在して形成されたＣｕ残２１０だけでなく、層間膜２００の欠陥（凹部）に残存したＣｕ残２１１も示す。
【００４９】
図６に示すように、Ｃｕ残２１０，２１１を表面に露出した後、その露出面に対して、例えば、フッ酸／過酸化水素（ＦＰＭ）溶液や硫酸／過酸化水素溶液などの薬液を用いたウェットエッチング処理を行い、Ｃｕ残２１０，２１１を除去する（図７の状態）。
【００５０】
しかしながら、このウェットエッチング処理の際、層間膜２００中の微小欠陥（ピンホールなど）にも薬液が浸透し、該薬液がＳｉ基板１３に到達した場合には、Ｓｉ基板１３もエッチングされる。この場合、図７に示すように、層間膜２００の一部に、Ｓｉ基板１３の所定深さまで貫通した微小孔２１２が形成される。この場合、薬液を介して、ＣｕがＳｉ基板１３に拡散し、Ｓｉ基板１３がＣｕ汚染される。さらに、この際、薬液の浸透により、層間膜２００が変質する可能性もある。
【００５１】
すなわち、ウェットエッチング処理により、Ｃｕ残２１０，２１１を除去した場合には、正常チップの領域（Ｃｕ残２１０，２１１が形成されていない画素部の領域）にもダメージが発生し、該正常チップの特性を劣化させる可能性がある。
【００５２】
［固体撮像装置の製造手法］
上述のように、ストッパー膜３１を設けずに固体撮像装置を作製した場合（比較例の場合）には、Ｃｕ残の影響により様々な不具合が発生する。そこで、本実施形態の固体撮像装置１００の製造方法では、その製造過程の途中で、Ｃｕ残のＳｉ基板１３への拡散を防止するためのストッパー膜３１を設け、これにより、上述したＣｕ残の影響（Ｃｕ汚染）を抑制する。
【００５３】
ここで、本実施形態の固体撮像装置１００の製造方法を、図８〜１９を参照しながら説明する。なお、図８〜１９は、貼り合わせ部材１に対するＳｉ基板１３の研磨工程から遮光膜の形成工程までの各種工程の手順を示す図であり、各図は、各種工程後の貼り合わせ部材１の概略断面図である。また、図８〜１９では、説明を簡略化するため、Ｓｉ基板１３（第１半導体部１０）の各種膜が形成される表面付近の構成のみを示す。
【００５４】
さらに、図８〜１９のうち、図１３〜１７には、本実施形態の固体撮像装置１００の製造方法の特徴及び効果の理解を容易するために、欠陥（凹箇所）やピンホールにＣｕ残２１０が形成されている領域の貼り合わせ部材１の概略断面図を示す。その他の図面では、欠陥（凹箇所）やピンホールが発生していない領域の貼り合わせ部材１の概略断面図を示す。
【００５５】
まず、図示しないが、従来の裏面照射型の固体撮像装置の製造方法と同様にして、第１半導体部１０及び第２半導体部２０をそれぞれ作製し、さらに、両者を貼り合わせて、貼り合せ部材１を作製する。
【００５６】
次いで、貼り合わせ部材１のＳｉ基板１３（第１半導体部１０）側の表面を研削及び研磨して、Ｓｉ基板１３の厚さを所定の厚さまで薄くする（図８の状態）。
【００５７】
次いで、Ｓｉ基板１３の研磨した面全体に渡って、例えばＣＶＤ（Chemical Vapor Deposition）法等の手法を用いて、第１層間膜３０（例えばＳｉＯ２膜等）を形成する（図９の状態）。
【００５８】
次いで、第１層間膜３０上に、例えばＲＦ（Radio Frequency）スパッタリング法等の手法を用いて、ストッパー膜３１を形成する（図１０の状態）。
【００５９】
なお、この際、後述のＣｕ残の除去時に用いるウェットエッチングの薬液（酸性薬液）に対して、Ｃｕよりエッチング耐性の高い（エッチングレートの低い）膜、例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等でストッパー膜３１を構成する。
【００６０】
また、この際、ストッパー膜３１の膜厚は、例えば３０ｎｍ以上に設定することができる。ただし、ストッパー膜３１の膜厚は、これに限定されず、例えば使用する薬液の選択比（Ｃｕ膜とストッパー膜３１とのエッチングレート比）に応じて適宜設定される。例えば、ウェットエッチングの薬液としてフッ酸／過酸化水素溶液を含む酸性薬液を用い、ストッパー膜３１として、ＳｉＣＮ膜を用いた場合には、Ｃｕ膜とストッパー膜３１とのエッチングレート比は１０倍以上となる。それゆえ、この場合には、このエッチングレート比を考慮して、Ｃｕ残２１０，２１１が完全に除去されても、十分な厚さのストッパー膜３１が残るように、ストッパー膜３１の膜厚を設定する。
【００６１】
次いで、ストッパー膜３１上に、例えばＣＶＤ法等の手法を用いて、第２層間膜３２（例えばＳｉＯ２膜等）を形成する（図１１の状態）。
【００６２】
次いで、例えばドライエッチング等の手法を用いて、貼り合わせ部材１の第２層間膜３２側の表面におけるＣｕ配線接合部３４（後述の図１３参照）の形成領域に縦孔４０を形成する（図１２の状態）。
【００６３】
具体的には、第１ビア３４ａの形成領域には、第２層間膜３２から第１多層配線層１２の最も光電変換層１１側に位置するＣｕ配線層１４のＣｕ配線部１６まで延在する縦孔を形成し、該縦孔の開口部にＣｕ配線部１６を露出させる。また、第２ビア３４ｂの形成領域には、第２層間膜３２から第２多層配線層２２の最も第１半導体部１０側に位置するＣｕ配線層２４のＣｕ配線部２６まで延在する縦孔を形成し、該縦孔の開口部にＣｕ配線部２６を露出させる。さらに、ビア接合部３４ｃの形成領域に対応する第２層間膜３２の領域も、例えばドライエッチング法等の手法を用いて彫り込む。
【００６４】
次いで、図示しないが、Ｃｕ配線接合部３４とＳｉ基板１３との間の絶縁性を確保するため、縦孔４０を画成する側壁面に、例えばＳｉＯ２膜からなる絶縁膜を形成する。次いで、第２層間膜３２上に、例えば電解メッキ法等の手法を用いて、Ｃｕ膜を形成する。この処理により、縦孔４０にＣｕ膜が埋め込まれる。その後、Ｃｕ膜の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。具体的には、第２層間膜３２が表面に露出するまで、Ｃｕ膜の表面をＣＭＰ法で研磨する。
【００６５】
なお、この際、貼り合わせ部材１の第１半導体部１０側の表面に発生したピンホールや欠陥（凹箇所）にも、Ｃｕ残２１０，２１１が形成される（図１３の状態）。
【００６６】
次いで、第２層間膜３２及びＣｕ配線接合部３４上に、例えばＲＦスパッタリング法等の手法を用いて、Ｃｕ拡散防止膜３３（例えばＳｉＮ膜等）を形成する（図１４の状態）。なお、本実施形態では、Ｃｕ拡散防止膜３３上に、さらに、保護膜として例えばＳｉＯ２膜等の絶縁膜を形成してもよい。
【００６７】
次いで、Ｃｕ拡散防止膜３３の画素部に対応する領域に対してドライエッチング処理を行い、その領域のＣｕ拡散防止膜３３、及び、第２層間膜３２の一部を除去する（第１のキャビティエッチングプロセス）。ただし、この第１のキャビティエッチングプロセスは、エッチング面にＣｕ残２１０，２１１が露出するまで行う（図１５の状態）。
【００６８】
次いで、Ｃｕ残２１０，２１１が表面に露出した貼り合わせ部材１に対して、例えば、フッ酸／過酸化水素溶液や硫酸／過酸化水素溶液などの酸化剤を含む酸性薬液を用いて、ウェットエッチング処理を行い、Ｃｕ残２１０，２１１を除去する（図１６の状態）。
【００６９】
なお、この際、第２層間膜３２中の微小欠陥（ピンホールなど）にも薬液が浸透するので、図１６に示すように、第２層間膜３２の正常チップの領域（Ｃｕ残２１０，２１１が存在しない画素領域）にも微小孔４１が発生し、ダメージが生じる。しかしながら、本実施形態では、第１層間膜３０及び第２層間膜３２間に、薬液に対してエッチング耐性の高いストッパー膜３１を設けているので、この微小孔４１はＳｉ基板１３（第１層間膜３０）に到達しない。それゆえ、本実施形態では、Ｃｕ残２１０，２１１の上記除去処理において、正常チップの領域のＳｉ基板１３にＣｕ残２１０，２１１の一部が拡散せず、Ｃｕ汚染が発生しない。
【００７０】
そして、Ｃｕ残２１０，２１１を除去した後、貼り合わせ部材１の第１半導体部１０側の画素部に対応する領域に対して（Ｃｕ配線接合部３４の形成領域以外の領域）、再度、ドライエッチングを行う（第２のキャビティエッチングプロセス）。本実施形態では、この第２のキャビティエッチングプロセスにより、画素部の領域における第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部を除去する（図１７の状態）。
【００７１】
この第２のキャビティエッチングプロセスにより、画素部の領域において、画素特性劣化の原因となり得るストッパー膜３１を除去する。なお、第２のキャビティエッチングプロセスでは、図１７に示すように、Ｓｉ基板１３の画素部に対応する領域上には、所定の厚さの第１層間膜３０が残るように該領域を彫り込む。
【００７２】
本実施形態では、上述のように、貼り合わせ部材１の第１半導体部１０側の画素部に対応する領域をドライエッチングにより２段階で彫り込むので、Ｃｕ配線接合部３４の形成領域を含む凸部と画素部の領域との境界には２つの段差が画成される。
【００７３】
その後、従来の製法と同様にして、第１層間膜３０上に遮光膜を形成する。具体的には、まず、図１８に示すように、第１層間膜３０の遮光膜の形成領域の一部に、遮光膜用接地孔４２をドライエッチングで形成する。なお、この際、第１層間膜３０の表面からＳｉ基板１３の所定深さまでドライエッチングで彫り込み、遮光膜用接地孔４２を形成する。また、本実施形態では、この遮光膜用接地孔４２の形成処理の前にＣｕ残２１０，２１１を除去しているので、上記比較例の作製手法と異なり、このエッチング処理において、Ｃｕ汚染は発生しない。
【００７４】
次いで、図１９に示すように、第１層間膜３０の遮光膜用接地孔４２が形成された領域上に、例えばＲＦスパッタリング法等の手法を用いて、Ｔａ系の金属膜を積層して、遮光膜４３を形成する。その後、図示しないが、従来の裏面照射型の固体撮像装置の製造方法と同様にして、画素部に、カラーフィルタ、オンチップマイクロレンズ等を形成する。本実施形態では、上述のようにして固体撮像装置１００を作製する。
【００７５】
上述のように、本実施形態の固体撮像装置１００の製造手法では、第１層間膜３０及び第２層間膜３２間に、薬液に対してエッチング耐性の高いストッパー膜３１を設けるので、Ｃｕ残の除去処理により発生するダメージがＳｉ基板１３まで到達しない。また、本実施形態では、遮光膜用接地孔４２の形成時にも、Ｃｕ汚染が発生しない。それゆえ、本実施形態の固体撮像装置１００の製造手法では、上記比較例で説明したＣｕ残による、チップ、ウエハ、プロセス装置のＣｕ汚染を防止することができ、正常チップをロス無く作製することができる。また、その正常チップを製品チップとし、該製品チップに対して、その後に続く各種プロセスを実施することができる。その結果、本実施形態の固体撮像装置１００の製造手法では、製品の歩留まりを向上させることができる。
【００７６】
＜２．第２の実施形態＞
上記第１の実施形態では、Ｃｕ残の除去処理の手法として、ウェットエッチング法を用いる例を説明したが、本開示はこれに限定されない。例えば、層間膜を溶解するような薬液を用いて、Ｃｕ残をリフトオフして除去してもよい。第２の実施形態では、その一例を説明する。
【００７７】
なお、本実施形態の固体撮像装置の製造方法において、Ｃｕ残の除去手法にリフトオフ法を用いたこと以外は、第１の実施形態と同様にして、固体撮像装置を作製することができる。また、本実施形態の固体撮像装置の構成も、上記第１の実施形態の固体撮像装置１００（図１）と同様に構成することができる。それゆえ、ここでは、Ｃｕ残の除去手法についてのみ詳細に説明する。
【００７８】
図２０〜２２に、本実施形態におけるＣｕ残の除去工程の手順を示す。なお、図２０〜２２は、各種工程後の貼り合わせ部材の概略断面図であり、ここでは、説明を簡略化するため、第１層間膜３０と第１半導体部１０（Ｓｉ基板１３）との界面付近の構成のみを示す。また、図２０〜２２に示す各種工程後の貼り合わせ部材において、上記第１の実施形態の図１５〜１７に示す各種工程後の貼り合わせ部材の構成と同様の構成には、同じ符号を付して示す。
【００７９】
本実施形態では、まず、上記第１の実施形態で説明した図８〜１４の各種処理工程を順次実施する。なお、この処理過程では、Ｃｕ残をリフトオフ法で除去する際に用いる薬液に対して、第２層間膜３２より耐性の高い膜（例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜等）により、ストッパー膜３１を形成する。また、この際、ストッパー膜３１の膜厚は、上記第１の実施形態と同様に、例えば使用する薬液の選択比に応じて適宜設定される。
【００８０】
次いで、Ｃｕ拡散防止膜３３の画素部に対応する領域に対してドライエッチング処理を行い、その領域のＣｕ拡散防止膜３３及び第２層間膜３２の一部を除去する（第１のキャビティエッチングプロセス）。ただし、この第１のキャビティエッチングプロセスは、エッチング面にＣｕ残２１０，２１１が露出するまで行う（図２０の状態）。
【００８１】
次いで、例えば、フッ酸、バッファードフッ酸等の薬液を用いて、Ｃｕ残２１０，２１１を画成する第２層間膜３２、ストッパー膜３１、第１層間膜３０及びＳｉ基板１３の側壁部を溶かし、Ｃｕ残２１０，２１１をリフトオフして除去する（図２１の状態）。
【００８２】
なお、この際、第２層間膜３２の表面も一部溶解するとともに（説明を簡略化するため不図示）、第２層間膜３２中の微小欠陥（ピンホールなど）にも薬液が浸透する。それゆえ、このリフトオフ処理工程では、図２１に示すように、第２層間膜３２の正常チップの領域に微小孔５０が形成され、ダメージが生じる。しかしながら、本実施形態においても、第１層間膜３０及び第２層間膜３２間に、Ｃｕ残除去に用いる薬液に対して耐性の高いストッパー膜３１を設けているので、この微小孔５０はＳｉ基板１３（第１層間膜３０）に到達しない。すなわち、本実施形態では、Ｃｕ残２１０，２１１の上記除去処理において、Ｓｉ基板１３にＣｕ残２１０，２１１の一部が拡散せず、Ｃｕ汚染が発生しない。
【００８３】
次いで、Ｃｕ残２１０，２１１を除去した後、貼り合わせ部材の第１半導体部１０側の画素部に対応する領域に対して（Ｃｕ配線接合部３４の形成領域以外の領域）、再度、ドライエッチングを行う（第２のキャビティエッチングプロセス）。本実施形態では、この第２のキャビティエッチングプロセスにより、画素部の領域における第２層間膜３２、ストッパー膜３１、及び、第１層間膜３０の一部を除去する（図２２の状態）。なお、この第２のキャビティエッチングプロセスでは、図２２に示すように、Ｓｉ基板１３の画素部に対応する領域上に所定厚さの第１層間膜３０が残るように該領域を彫り込む。
【００８４】
その後、上記第１の実施形態と同様にして、第１層間膜３０の所定領域上に遮光膜を形成し、さらに、画素部に、カラーフィルタ、オンチップマイクロレンズ等を形成する。本実施形態では、上述のようにして固体撮像装置を作製する。
【００８５】
本実施形態においても、上記第１の実施形態と同様に、第１層間膜３０及び第２層間膜３２間に、Ｃｕ残の除去処理に用いる薬液に対して耐性の高いストッパー膜３１を設ける。それゆえ、本実施形態においても、Ｃｕ残の除去処理により発生するダメージがＳｉ基板１３まで到達しないので、上記第１の実施形態と同様の効果が得られる。
【００８６】
＜３．応用例＞
本開示に係る半導体装置（固体撮像装置）は、各種電子機器に適用可能である。例えば、上記第１及び第２の実施形態で説明した固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、カメラを例に挙げ説明する。
【００８７】
図２３に、応用例に係るカメラの概略構成を示す。なお、図２３には、静止画像又は動画を撮影することのできるデジタルビデオカメラの構成例を示す。
【００８８】
この例のカメラ３００は、固体撮像装置３０１と、固体撮像装置３０１の受光センサ（不図示）に入射光を導く光学系３０２と、固体撮像装置３０１及び光学系３０２間に設けられたシャッタ装置３０３と、固体撮像装置３０１を駆動する駆動回路３０４とを備える。さらに、カメラ３００は、固体撮像装置３０１の出力信号を処理する信号処理回路３０５を備える。
【００８９】
固体撮像装置３０１は、例えば、上記第１及び第２の実施形態で説明した固体撮像装置で構成することができる。その他の各部の構成及び機能は次の通りである。
【００９０】
光学系（光学レンズ）３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置３０１内に、一定期間、信号電荷が蓄積される。なお、光学系３０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置３０３は、入射光の固体撮像装置３０１への光照射期間及び遮光期間を制御する。
【００９１】
駆動回路３０４は、固体撮像装置３０１及びシャッタ装置３０３に駆動信号を供給する。そして、駆動回路３０４は、供給した駆動信号により、固体撮像装置３０１の信号処理回路３０５への信号出力動作、及び、シャッタ装置３０３のシャッタ動作を制御する。すなわち、この例では、駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１から信号処理回路３０５への信号転送動作を行う。
【００９２】
信号処理回路３０５は、固体撮像装置３０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００９３】
なお、本開示は、以下のような構成を取ることもできる。
（１）
第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成するステップと、
所定の薬液で処理された際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜を、前記絶縁膜上に形成するステップと、
前記半導体部材の前記ストッパー膜側の表面において、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成するステップと、
前記縦孔にＣｕを埋め込み、前記Ｃｕ配線接合部を形成するステップと、
前記半導体部材の前記Ｃｕ配線接合部側の表面にＣｕ拡散防止膜を形成するステップと、
前記半導体部材の前記Ｃｕ拡散防止膜側の表面において、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記Ｃｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させるステップと、
前記所定の薬液を用いて、前記不要なＣｕ部を除去するステップと
を含む半導体装置の製造方法。
（２）
前記不要なＣｕ部を、ウェットエッチング法により除去する
（１）に記載の半導体装置の製造方法。
（３）
前記不要なＣｕ部を、リフトオフ法により除去する
（１）に記載の半導体装置の製造方法。
（４）
前記ストッパー膜が、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜及びＳｉＣＯ膜のいずれかである
（１）〜（３）のいずれか一項に記載の半導体装置の製造方法。
（５）
さらに、前記不要なＣｕ部を除去するステップの後、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記ストッパー膜を除去するステップを含む
（１）〜（４）のいずれか一項に記載の半導体装置の製造方法。
（６）
前記Ｃｕ配線接合部を、ダマシンプロセスにより形成する
（１）〜（５）のいずれか一項に記載の半導体装置の製造方法。
（７）
第１半導体部と、該第１半導体部に貼り合わせて設けられた第２半導体部とを有する半導体部材と、
前記半導体部材の一方の面上に設けられた絶縁膜と、
前記絶縁膜を貫通するようにして設けられた、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部と、
前記Ｃｕ配線接合部上に形成されたＣｕ拡散防止膜と、
前記絶縁膜の少なくとも前記Ｃｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、前記絶縁膜の前記Ｃｕ配線接合部が形成されていない領域上に形成され、前記Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜と
を備える半導体装置。
【符号の説明】
【００９４】
１…貼り合わせ部材、１０…第１半導体部、１１…光電変換部、１１ａ…フォトダイオード、１２…第１多層配線層、１３…Ｓｉ基板、１４，２４…Ｃｕ配線層、１５，２５…層間絶縁膜、１６，２６…Ｃｕ配線部、１７，２７…ビア、１８，２８，３３…Ｃｕ拡散防止膜、２０…第２半導体部、２１…トランジスタ部、２１ａ…ＭＯＳトランジスタ、２２…第２多層配線層、３０…第１層間膜、３１…ストッパー膜、３２…第２層間膜、３３…Ｃｕ配線接合部、３４ａ…第１ビア、３４ｂ…第２ビア、３４ｃ…ビア接合部、１００…固体撮像装置、２１０，２１１…Ｃｕ残
【特許請求の範囲】
【請求項１】
第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成するステップと、
所定の薬液で処理された際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜を、前記絶縁膜上に形成するステップと、
前記半導体部材の前記ストッパー膜側の表面において、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成するステップと、
前記縦孔にＣｕを埋め込み、前記Ｃｕ配線接合部を形成するステップと、
前記半導体部材の前記Ｃｕ配線接合部側の表面にＣｕ拡散防止膜を形成するステップと、
前記半導体部材の前記Ｃｕ拡散防止膜側の表面において、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記Ｃｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させるステップと、
前記所定の薬液を用いて、前記不要なＣｕ部を除去するステップと
を含む半導体装置の製造方法。
【請求項２】
前記不要なＣｕ部を、ウェットエッチング法により除去する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不要なＣｕ部を、リフトオフ法により除去する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ストッパー膜が、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜及びＳｉＣＯ膜のいずれかである
請求項１に記載の半導体装置の製造方法。
【請求項５】
さらに、前記不要なＣｕ部を除去するステップの後、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記ストッパー膜を除去するステップを含む
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記Ｃｕ配線接合部を、ダマシンプロセスにより形成する
請求項１に記載の半導体装置の製造方法。
【請求項７】
第１半導体部と、該第１半導体部に貼り合わせて設けられた第２半導体部とを有する半導体部材と、
前記半導体部材の一方の面上に設けられた絶縁膜と、
前記絶縁膜を貫通するようにして設けられた、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部と、
前記Ｃｕ配線接合部上に形成されたＣｕ拡散防止膜と、
前記絶縁膜の少なくとも前記Ｃｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、前記絶縁膜の前記Ｃｕ配線接合部が形成されていない領域上に形成され、前記Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜と
を備える半導体装置。
【請求項１】
第１半導体部及び第２半導体部を貼り合わせた半導体部材の一方の面上に絶縁膜を形成するステップと、
所定の薬液で処理された際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜を、前記絶縁膜上に形成するステップと、
前記半導体部材の前記ストッパー膜側の表面において、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部の形成領域に対応する領域に縦孔を形成するステップと、
前記縦孔にＣｕを埋め込み、前記Ｃｕ配線接合部を形成するステップと、
前記半導体部材の前記Ｃｕ配線接合部側の表面にＣｕ拡散防止膜を形成するステップと、
前記半導体部材の前記Ｃｕ拡散防止膜側の表面において、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記Ｃｕ拡散防止膜を除去して該領域に存在する不要なＣｕ部を露出させるステップと、
前記所定の薬液を用いて、前記不要なＣｕ部を除去するステップと
を含む半導体装置の製造方法。
【請求項２】
前記不要なＣｕ部を、ウェットエッチング法により除去する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不要なＣｕ部を、リフトオフ法により除去する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ストッパー膜が、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜及びＳｉＣＯ膜のいずれかである
請求項１に記載の半導体装置の製造方法。
【請求項５】
さらに、前記不要なＣｕ部を除去するステップの後、前記Ｃｕ配線接合部の形成領域を含む所定領域以外の領域の前記ストッパー膜を除去するステップを含む
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記Ｃｕ配線接合部を、ダマシンプロセスにより形成する
請求項１に記載の半導体装置の製造方法。
【請求項７】
第１半導体部と、該第１半導体部に貼り合わせて設けられた第２半導体部とを有する半導体部材と、
前記半導体部材の一方の面上に設けられた絶縁膜と、
前記絶縁膜を貫通するようにして設けられた、前記第１半導体部及び前記第２半導体部を電気的に接続するためのＣｕ配線接合部と、
前記Ｃｕ配線接合部上に形成されたＣｕ拡散防止膜と、
前記絶縁膜の少なくとも前記Ｃｕ拡散防止膜の形成領域に対応する領域上に形成され、かつ、前記絶縁膜の前記Ｃｕ配線接合部が形成されていない領域上に形成され、前記Ｃｕ配線接合部の形成領域以外の領域に存在する不要なＣｕ部を所定の薬液で除去した際に該所定の薬液が前記絶縁膜に浸透しないような耐性を有するストッパー膜と
を備える半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−８４８４１（Ｐ２０１３−８４８４１Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４８８５（Ｐ２０１１−２２４８８５）
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]