【課題】 高信頼性を有するデュアルダマシン構造を用いた半導体装置及びその製造方法を提供することができる。
【解決手段】 半導体基板上に形成された第一の絶縁膜と、前記第一の絶縁膜に形成されたコンタクトと、前記第一の絶縁膜上に形成され、前記第一の絶縁膜よりも誘電率の低い第二の絶縁膜と、前記第二の絶縁膜に形成され、前記コンタクトと電気的に接続される配線とを備え、前記コンタクト底面及び、前記配線の側面に第一のバリアメタルが形成され、前記コンタクト側面及び前記第一のバリアメタル上に第二のバリアメタルが形成されている。 （もっと読む）

【課題】ダマシン法により絶縁膜に埋め込まれた配線を形成する半導体装置の製造方法に関し、絶縁膜にビアホールや配線トレンチ等の開口部を形成する際のエッチング処理を安定化しうる半導体装置の製造方法を提供する。
【解決手段】Ｃｕを含む配線層と、絶縁膜と、有機膜と、第１の開口部を有するレジスト膜とを有する複数の半導体基板について、レジスト膜をマスクとして、第１の開口部内の有機膜をエッチングする工程と、第１の開口部内の絶縁膜をエッチングし、絶縁膜に、配線層を露出する第２の開口部を形成する工程と、第２の開口部内に露出した配線層の表面を水素プラズマ処理する工程とを、同じエッチング装置の処理室で連続して処理する際に、一の半導体基板について水素プラズマ処理を行う工程を行った後、一の半導体基板の次に処理する他の半導体基板について有機膜をエッチングする工程を行う前に、処理室内に付着したＣｕ堆積物を除去する。 （もっと読む）

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。
（もっと読む）

【課題】アスペクト比の高い開口部内に空隙を形成することなく銅層を埋め込むことの可能な電気めっき方法を提供すること。
【解決手段】ウェハ上に銅層を形成する方法は、制御システムを有する電気めっきチャンバ内にウェハを配置する段階と、第１期間３０２の間にウェハに対する第１電力を正にパルス化する段階と、第１期間３０２に続く第２期間３０４の間にウェハに対する第２電力を負にパルス化する段階と、第２期間３０４に続く第３期間３０６の間にウェハに対する第３電力を正にパルス化する段階とを備える。 （もっと読む）

【課題】めっき動作を動的に制御することの可能な電気めっき方法を提供すること。
【解決手段】ウェハ２０上に銅層を形成する方法は、ウェハ２０を電気めっきチャンバ１０内に配置する段階であって、電気めっきチャンバ１０が少なくとも一つの電気コンタクト１８を通じてウェハ２０に電気的に接続される制御システム３４を有し、制御システム３４がウェハ２０に電力を提供する、段階と、ウェハ２０に給電して、ウェハ２０上に銅を電気めっきする段階と、電気めっき中にウェハ２０の電気特性を監視して、電気めっきチャンバ１０内の条件を変更すべきときを判断する段階とを備える。 （もっと読む）

導電性コイルの製作方法。この方法は、コイル、通常、平面らせん状の導電性コイルを製作するために半導体製造プロセス（例えばＴＳＶ）を使用することを含む。 （もっと読む）

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Ｓｉ酸化物を含む絶縁膜１にＣｕの配線が設けられている半導体装置であって、絶縁膜１に設けられた溝状の開口部１ａの内面に形成されたバリア膜４と、開口部１ａ内であってバリア膜４上に形成されたＣｕからなる配線本体２と、を備え、バリア膜４が、バリア膜４が、少なくとも絶縁膜１上に形成されたＢａ酸化物及びＳｒ酸化物の少なくとも一方を含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と絶縁膜１との界面にＢａＳｉ酸化物及びＳｒＳｉ酸化物の少なくとも一方が偏析している。 （もっと読む）

【課題】高アスペクト比のフィーチャーをタングステン含有材料で充填する。
【解決手段】部分的に製造された半導体基板上の高アスペクト比のフィーチャーをタングステン含有材料で充填する方法が提供される。ある実施形態においては、当該方法は高アスペクト比のフィーチャーにタングステン含有材料を部分的に充填する工程とフィーチャー空洞から部分的に充填された材料を選択的に除去する工程とを有する。これらの方法を用いて処理された基板においては、高アスペクト比のフィーチャーに充填されたタングステン含有材料のステップカバレッジが改善され、シームの大きさが低減する。 （もっと読む）

【課題】半導体装置において、配線間距離が近接してもイオンマイグレーションを防止し、大幅に遅延化させる。
【解決手段】一端１２ａが半導体基板１１の電極１１ｃと導通され、他端にランド部１３が設けられた再配線層１２と、ランド部１３の下面１３ｂにおいて半導体基板１１の一方の主面１１ａとの間に形成された絶縁樹脂ポスト部１４と、一方の主面１１ａを覆い、かつランド部１３の少なくとも一部が露呈されるように設けられた封止絶縁膜１５とを有する半導体装置１０において、再配線層１２は、一方の主面１１ａから所定の距離をおいて一方の主面１１ａに平行に延在される配線部１２ｂを有し、ランド部１３の径が配線部１２ｂの幅ｗよりも大きく、配線部１２ｂは、その長手方向に垂直な断面において周囲が全周にわたって、連続体からなる同一の前記封止絶縁膜によって覆われている。 （もっと読む）

【課題】配線に断線が発生することを抑制し、かつエレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性を配線に持たせる。
【解決手段】第２導電パターン１０４は端が第１導電パターン１００につながっており、第１導電パターン１００より幅が細い。第１導電パターン１００及び第２導電パターン１０４は、シード層１１０及びメッキ層１２０を有する。シード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。 （もっと読む）

【課題】エロージョンの発生及び研磨残渣の発生がない金属からなる配線又はプラグを形成できるようにする。
【解決手段】半導体基板１上の層間絶縁膜３にコンタクトホール３ａを形成する。続いて、層間絶縁膜３上に金属を含む化合物及び第１の還元性ガスを供給することにより、コンタクトホール３ａを含む層間絶縁膜３の上に第１のシード層５を形成する。続いて、第１のシード層５上に金属を含む化合物及び第２の還元性ガスを供給することにより、第１のシード層５の上に第２のシード層６を形成する。続いて、第２のシード層６の上に、金属をコンタクトホール３ａを埋め込むように形成する。続いて、ＣＭＰ法により、層間絶縁膜３のコンタクトホール３ａを除く上面に残存する金属、第２のシード層６及び第１のシード層５を除去することにより、コンタクトホール３ａにプラグ７Ａを形成する。 （もっと読む）

【課題】 ビア開口部の底部にガウジング構造部を含む相互接続構造体、及びその形成方法を提供する。
【解決手段】 本発明の方法は、ビア開口部の上に配置されるライン開口部内の堆積されたトレンチ拡散バリアの被覆率に影響を与えず、及び／又は、ビア開口部及びライン開口部を含む相互接続誘電体材料内にスパッタリングを行なうことによりビア開口部の底部にガウジング構造部を生成することに起因する損傷を生じさせない。こうした相互接続構造体は、最初に相互接続誘電体内にライン開口部を形成し、その後、ビア開口部、次いでガウジング構造部を形成することによって、ビア開口部の底部内にガウジング構造部を提供することにより達成される。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴを有する半導体装置では、ソース電極が裏面にあることから、表面のソース・コンタクト領域と裏面のソース電極間の電気抵抗を低減するため、上面からＰ型エピタキシャル層を貫通してＰ＋型基板内に伸びるボロンを高濃度にドープしたポリ・シリコン埋め込みプラグが設けられている。このポリ・シリコン埋め込みプラグの周辺のシリコン単結晶領域に転位が発生しており、これにより、リーク不良が誘発されていることが明らかとなった。
【解決手段】本願発明は、相互に不純物濃度の異なる第１及び第２の半導体層の境界面を貫通するシリコン系プラグを有する半導体装置であって、このプラグの少なくとも内部は多結晶領域であり、この多結晶領域表面の内、先の境界面の両側近傍は、固相エピタキシャル領域で覆われている。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、バリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立する。
【解決手段】 絶縁膜に設けた凹部の側壁にシール絶縁膜を形成し、シール絶縁膜の内側に順にシール絶縁膜との密着性が優れている第１の導電性バリア層、Ｃｕ拡散阻止能力が高い第２の導電性バリア層、及び、Ｃｕ系埋込電極との密着性が優れている第３の導電性バリア層の３層構造のバリア層を介してＣｕ系埋込電極を設ける。 （もっと読む）

【課題】半導体基板の表面側で、Ａｌ電極膜表面にボイドが形成され難くすることのできる半導体装置の製造方法を提供すること。
【解決手段】半導体基板１の一方の主面側に半導体機能領域と所要のコンタクトホール８を含む層間絶縁膜７パターンを形成した後、該半導体基板１の前記一方の主面側の全面に、厚膜のアルミニウム膜またはアルミニウム合金膜を成膜して前記コンタクトホール８の底面を含む半導体基板１表面に導電接触させて所要の電極膜９を形成する際に、前記アルミニウムの成膜工程を膜厚に関して複数回に分け、複数回の前記アルミニウム成膜工程の間に、直前のアルミニウム膜表面の凹凸を等方性エッチングにより平坦化する工程を設ける半導体装置の製造方法とする。 （もっと読む）

【課題】良質な配線構造、及びその形成方法を提供する。
【解決手段】第１の導電材及び第１の絶縁層を有する第１の配線層と、前記第１の絶縁層上の第２の配線層とを備え、前記第２の配線層は第２の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第２の導電材と、前記第２の導電材と、前記第２の絶縁層との間の２層以上のバリア層とを有し、前記第２の導電材は、前記第１の導電材と電気的に接続され、前記２層以上のバリア層は、前記開口内の前記第２の絶縁層と第１のバリア層とが接触し、且つ前記第１のバリア層とＭｎＯ_ｘ含有バリア層とが接触する領域と、前記第２の絶縁層と前記ＭｎＯ_ｘ含有バリア層が接触する領域とを有する。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】配線材との密着性が良く、バリア性の高い金属膜をもつ半導体装置、およびその製造方法を提供する。
【解決手段】基板上に絶縁膜、金属からなるバリアメタル膜、及びＣｕ配線金属膜がこの順で積層された積層構造を具備してなり、バリアメタル膜の酸化物のＸ線回折測定による回折強度が、バリアメタル膜とＣｕ配線金属膜との化合物の回折強度の１０倍以下である。 （もっと読む）

【課題】 相互接続構造の信頼性及び拡張性を改善する相互接続構造のための冗長金属拡散バリア層を提供する。
【解決手段】 冗長金属拡散バリア層は、誘電体材料内に設けられた開口内に配置され、且つ開口内に存在する拡散バリア層及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕ並びに純粋なＣｏ若しくはＮ，Ｂ及びＰのうちの少なくとも１つを含むＣｏ合金からなる単層若しくは多層構造である。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）