【課題】炭素元素からなる線状構造体を有する接続部の更なる低抵抗化を実現して、更なる接続部の微細化を可能とする。
【解決手段】ビア孔２８ａ内を充填し、配線溝３２ａの内壁面を覆うように、例えば超臨界ＣＶＤ法により、ビア孔２８ａ内におけるＣＮＴ２８ｄ間の空隙及びＣＮＴ２８ｄの中空内を導電材料３４で埋め込み、ビアプラグ３３と、ビアプラグ３３上で配線溝３２ａの内壁面を覆う下地膜３２ｂとを同時形成する。 （もっと読む）

【課題】デュアルダマシン法による解像限界以下の溝（トレンチ）及び凹部（孔又はビア）のパターンをＣＤ値を高精度に形成することができる半導体装置の製造方法を提供する。
【解決手段】被エッチング層上に、第１のハードマスク膜と、第２のハードマスク膜とを成膜する成膜工程Ｓ１１と、第１のピッチを有し、第２のハードマスク膜よりなるパターンであって、溝のパターンを形成する際のエッチングマスクとなる溝形成用マスクパターンを形成するための第１の溝形成用マスクパターン形成工程Ｓ１２〜Ｓ１４と、第４のピッチで設けられた開口部を有する第２のレジスト膜と、第２のレジスト膜の開口部と連通し、第２のレジスト膜の開口部の寸法より小さい寸法の開口部を有する第１の有機膜とよりなる第２レジストパターンを用いて、第１のハードマスク膜をエッチングする第１の凹部形成用マスクパターン形成工程Ｓ１５〜Ｓ１８とを有することを特徴とする。 （もっと読む）

【課題】 剥離の発生の少ない薄膜多層配線基板とその製造方法を提案する。
【解決手段】 少なくとも一つの前記配線層が、下層の配線層上に形成された第一のＳｉＯ_２薄膜と、前記第一のＳｉＯ_２薄膜上に形成されたＳｉＯＮ薄膜と、前記ＳｉＯＮ薄膜上に形成された第二のＳｉＯ_２薄膜と、前記第二のＳｉＯ_２薄膜に埋め込まれて形成された配線導体と、前記配線導体と接続しかつ前記第一のＳｉＯ_２薄膜、前記ＳｉＯＮ薄膜および前記第二のＳｉＯ_２薄膜を貫通して前記下層の配線層の配線導体と電気的に接続するビア導体と、前記第二のＳｉＯ_２薄膜上に形成されたＳｉＮ薄膜と、で構成されている。 （もっと読む）

【課題】パッケージサイズの拡大や製造プロセスを変更せずにＳＯＩ基板のシリコン基板層の電位固定を行うことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体基板層１１の表面からＳＯＩ基板１０をエッチングし、電極パッド１６に達する第１のトレンチおよび半導体基板層１１内部で終端している第２のトレンチを形成する工程と、半導体基板層の表面および各トレンチを覆うように絶縁膜１９を形成する工程と、各トレンチ底面の絶縁膜１９を除去して電極パッド１６および半導体基板層１１を露出させる工程と、半導体基板層１１の表面上と各トレンチの側壁および底面に導電膜３１〜３３を形成して貫通電極３０を形成するとともに、コンタクト部５０を形成する工程と、半導体基板層１１上の導電膜にパターニングを施して外部電極４３およびコンタクト部５０に電気的に接続された電位固定用の外部電極４３ａを形成する工程と、を含む。 （もっと読む）

【課題】追従性が高く良好なステップ・カバレージ及び低い抵抗率を有する窒化チタン障壁層を形成する方法を提供する。
【解決手段】部分的に製作された電子デバイスに窒化チタン障壁層を形成する方法であって、前記部分的に製作された電子デバイスの上に第１の温度で、第１の抵抗率を有する第１の窒化チタンサブレーヤ４０を堆積させる工程と、前記第１の窒化チタンサブレーヤの上に第２の温度で、第２の抵抗率を有する第２の窒化チタンサブレーヤ４２を堆積させる工程とを備えており、前記第２の温度は前記第１の温度よりも高く、第２の抵抗率は第１の抵抗率よりも低いことを特徴とする窒化チタン障壁層の形成方法。 （もっと読む）

【課題】基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６の金属材料は、結晶粒径が２９μｍ以上の結晶粒を含む。また、導通部１０６の金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上である。 （もっと読む）

【課題】ホールやトレンチなどの凹部を被覆する膜のカバレッジ性を向上し、かつ、平坦な表面をもつ膜を成膜することが可能なスパッタ成膜方法を提供する。
【解決手段】チャンバ２０１内で、金属ターゲットに高周波電力及び直流電圧を印加して、プラズマを発生させるとともにターゲット粒子をイオン化させて金属イオンを発生させる。チャンバ２０１内のステージホルダ３０２上に載置された、表面に凹部を有する基板３０６へ、金属イオンを照射して薄膜を形成する。この際、まず初めに、５乃至１５Ｐａの圧力下でスパッタ成膜を行うことにより第１の層を形成し、次いで、０．５乃至５Ｐａの圧力下でスパッタ成膜を行うことにより第１の層上に第２の層を形成する。 （もっと読む）

【課題】配線層を薄くした場合にも電極パッド形成領域で配線層がなくなることを確実に防止できるようにし、配線層と電極パッドとを安定して電気的に接続させる。
【解決手段】半導体基板１上の第４層間絶縁膜１０中に複数のコンタクト用配線１１Ｂが形成されている。各コンタクト用配線１１Ｂの上及び第４層間絶縁膜１０の上に第１保護絶縁膜１２が形成されており、第１保護絶縁膜１２には、各コンタクト用配線１１Ｂを露出させる第１開口部１２ａが形成されている。第１開口部１２ａの内部にはバリアメタル膜１３を介して、コンタクト用配線１１Ｂと電気的に接続する電極パッド１４が形成されている。第１開口部１２ａの下側には、コンタクト用配線１１Ｂが配置されていない領域が存在している。 （もっと読む）

【課題】幅が細く、かつ厚さが均一な断面形状を有するパターン形成方法、デバイスおよび電子機器を提供する。
【解決手段】本発明のパターン形成方法は、基板を所定の温度に加熱する第１の工程と、基板を所定の温度に保持しつつ、パターン形成材料を分散または溶解させた液体材料を基板上に滴下し、乾燥させる第２の工程と、液体材料を所定の温度の基板に滴下させたときの蒸発速度よりも蒸発速度を遅くさせる第３の工程と、液体材料が乾燥してなる乾燥体上に、液体材料を滴下する第４の工程とを有する。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】Ｃｕ層２０の形成後、Ｃｕ層２０上に、高純度Ｃｕからなる犠牲層３１が積層される。そして、犠牲層３１の形成後、熱処理により、Ｃｕ層２０と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。このとき、第２バリア膜１３の形成に寄与しない余剰のＭｎは、Ｃｕ層２０中に拡散する。Ｃｕ層２０上に高純度Ｃｕからなる犠牲層３１が積層されているので、Ｃｕ層２０に拡散したＭｎの一部は、Ｃｕ層２０中を犠牲層３１に引き寄せられるように移動し、犠牲層３１に拡散する。この犠牲層３１へのＭｎの拡散により、Ｃｕ層２０に含まれるＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

【課題】周辺表面を汚染もしくは乱さずに、スパッタリングした銅シード層を堆積させて、所望の形状に刻設する方法を提供する。
【解決手段】底部５１６と、側壁５１４と、上側開口５２６とを有する複数の凹状のデバイス特徴を含む基板上に銅シード層を堆積させる方法であって、ａ）基板表面からのスパッタリングを引き起こす態様において前記凹状のデバイス特徴の基板表面に衝突することなく前記銅シード層の第１の部分を前記基板上にスパッタ堆積するステップと、ｂ）前記銅シード層の第２の部分を前記基板上にスパッタ堆積すると同時に、銅シード層の前記第１の部分の少なくとも一部を、前記複数の凹状のデバイス特徴のそれぞれの底部から対応する側壁へと再配分するステップと、を備える。 （もっと読む）

【課題】凹部の側壁部側からのめっきの成長を抑制して、ボイドの発生を低減することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有するウェハＷの少なくとも凹部１ａの底部１ｂおよび側壁部１ｃに、シード膜３を形成する工程と、シード膜３上に、少なくとも凹部１ａの底部１ｂに位置するシード膜３の部分３ａが露出しかつ凹部１ａの側壁部１ｃに位置するシード膜３の部分３ｂを覆うようにめっき抑制膜４を形成する工程と、シード膜３に電流を供給して、めっき抑制膜４の形成された凹部１ａに埋め込まれるように電解めっき法によりめっき膜５を形成する工程と、めっき膜５に熱処理を施す工程とを備え、めっき抑制膜４が、シード膜３の構成材料より抵抗率が高くかつめっき膜５の構成材料と異なる材料から構成されることを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】信頼性の高い微細化された配線構造を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体基板上に形成された被接続部と、前記被接続部の上層に形成された所定の開口パターンを有する絶縁膜と、前記絶縁膜上に形成された所定の配線パターンを有する配線と、前記所定の開口パターンと前記所定の配線パターンとの論理積からなるパターンに含まれるパターンを有し、前記被接続部と前記配線とを接続するビアと、を含む。 （もっと読む）

【課題】能動素子用の基板と受動素子用の基板とを接続した集積回路装置において、重ね合わせ精度の要求緩和、素子形成領域の有効活用等を可能とする。
【解決手段】集積回路装置１００は、第１基板５１と第２基板３１とを備える。第１基板５１は半導体基板からなり、第１基板５１における一方の面に能動素子部５２が形成されると共に、能動素子部５２に電気的に接続され且つ第１基板５１を貫通する第１貫通電極５７が形成されている。第２基板３１における一方の面にスパイラルインダクタ３３等の受動素子が形成されると共に、スパイラルインダクタ３３等の受動素子に電気的に接続され且つ第２基板３１を貫通する第２貫通電極３７が形成されている。第１基板５１における他方の面と、第２基板３１における他方の面とが対向するように配置され、第１貫通電極５７と、第２貫通電極３７とが電気的に接続されている。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、配線相互間で銅イオンマイグレーションによるショートが発生しにくいようにし、且つ、配線用の下地金属層を良好に形成する。
【解決手段】 配線７の銅からなる上部金属層９の表面にはポリイミド系樹脂等からなる第２の保護膜１０が設けられている。これにより、配線７相互間で銅イオンマイグレーションによるショートが発生しにくいようにすることができる。また、第１の保護膜５の平坦な上面に下地金属層８を形成しているので、配線７用の下地金属層８を良好に形成することができる。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。 （もっと読む）

【課題】溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる、半導体装置の製造方法を提供する。
【解決手段】合金膜１８は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜１８の形成時には、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子のエネルギーにより、第２溝１１およびビアホール１２の底面に付着しているスパッタ粒子が弾き飛ばされ、その弾き飛ばされたスパッタ粒子が第２溝１１およびビアホール１２の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが設定される。 （もっと読む）

【課題】Ｗ−ＣＳＰの製造工程の前段階として行われる半導体基板の電気検査において電極パッド表面に比較的大きなプローブ痕が形成された場合でも高い信頼性を確保することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、表面に少なくとも１つの電極パッドが形成された半導体基板と、電極パッドに接続された再配線層と、半導体基板を封止する封止部とを含む。電極パッドは再配線層との接続部を有する第１領域と、半導体基板の検査工程で検査プローブが当接される第２領域とからなる。半導体装置は、半導体基板上に電極パッドを覆う絶縁膜を形成する工程と、絶縁膜に開口部を形成し、開口部において電極パッドの第１領域を露出させる工程と、絶縁膜の開口部において露出した電極パッドに接続され、且つ電極パッドの第２領域の上方を覆う再配線層を絶縁膜上に形成する工程と、樹脂を用いて絶縁膜および再配線層を覆うように樹脂封止部を形成する工程と、を経て製造される。 （もっと読む）

【課題】溝を埋め尽くすように形成されるＣｕ層中のＭｎの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成される。次に、スパッタ法により、第２溝１１の内面に、ＣｕＭｎ合金からなる合金膜１８が被着される。この合金膜１８は、第２溝１１の内面に接する部分のＭｎ濃度が相対的に高く、その表層部分のＭｎ濃度が相対的に低くなるように形成される。次いで、合金膜１８上に、Ｃｕからなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）