【課題】有機ＥＬディスプレイや液晶ディスプレイなどの表示装置において、半導体層と例えばソース電極やドレイン電極を構成するＡｌ系膜とを安定して直接接続させることが可能であるとともに、ウェットプロセスで用いる電解質液中で、半導体層とＡｌ系膜との間でガルバニック腐食が生じにくく、Ａｌ系膜の剥離を抑制することのできる配線構造を提供する。
【解決手段】基板１の上に、基板１側から順に、薄膜トランジスタの半導体層４と、半導体層４と直接接続するＡｌ合金膜６と、を備えた配線構造であって、半導体層４は酸化物半導体からなり、Ａｌ合金膜６は、Ｎｉおよび／またはＣｏを含む。 （もっと読む）

【課題】基板側から順に、Ａｌ合金膜と、当該Ａｌ合金膜と直接接続する薄膜トランジスタの酸化物半導体層と、を有し、ＴｉやＭｏなどの高融点金属を省略してＡｌ合金膜を酸化物半導体層と直接接続しても低コンタクト抵抗を実現できる新規な表示装置用Ａｌ合金膜を有する配線構造を提供する。
【解決手段】上記配線構造において、半導体層は酸化物半導体からなり、Ａｌ合金膜は、Ｎｉおよび／またはＣｏを含むものである。 （もっと読む）

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Ｓｉ酸化物を含む絶縁膜１にＣｕの配線が設けられている半導体装置であって、絶縁膜１に設けられた溝状の開口部１ａの内面に形成されたバリア膜４と、開口部１ａ内であってバリア膜４上に形成されたＣｕからなる配線本体２と、を備え、バリア膜４が、バリア膜４が、少なくとも絶縁膜１上に形成されたＣａ酸化物を含有するＣｕ合金下地層４ａを有し、該Ｃｕ合金下地層４ａと絶縁膜１との界面にＣａＳｉ酸化物が偏析している。 （もっと読む）

【課題】多孔質層間絶縁膜作製の際の多層化工程数を削減することができる前駆体組成物、この前駆体組成物を用いて得られた多孔質膜及びその作製方法、並びにこの多孔質膜を利用した半導体装置の提供。
【解決手段】式：Ｓｉ(ＯＲ^１)_４の化合物（Ａ）及び式：Ｒ_ａ(Ｓｉ)(ＯＲ^２)_４−ａの化合物（Ｂ）（上記式中、Ｒ^１は１価の有機基を表し、Ｒは水素原子、又は１価の有機基を表し、Ｒ^２は１価の有機基を表し、ａは１〜３の整数であり、Ｒ、Ｒ^１及びＲ^２は同一であっても異なっていてもよい。）から選ばれた少なくとも１種の化合物と、２５０℃以上で熱分解する熱分解性有機化合物（Ｄ）と、９０〜２００℃の温度範囲内で熱分解し、そしてこの熱分解によりアミン類を発生する化合物であって、この熱分解温度以下では、この化合物の水溶液又はこの水溶液とアルコールとの混合溶液のｐＨが６．５〜８の範囲内に入る化合物（Ｅ）を含む。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１上に複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１と、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１と、複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２と、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２とが混載されている。複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 （もっと読む）

【課題】ヒロックに対して４００℃程度の耐熱性を有するＮｄ添加量２ａｔ％のＡｌＮｄ層を塩素系ガスでプラズマエッチングする場合、フェンスと呼ばれる反応生成物が堆積した領域が生じる。フェンスの存在により、ＡｌＮｄ層をゲート電極としてＴＦＴを形成した場合、ゲート電極脇に電気的に不安定な領域ができることから、ＴＦＴの電気的特性が不安定になる場合があるという課題がある。
【解決手段】ＡｌＮｄ層２０３を層厚０．４５μｍ以上０．８μｍ以下、Ｎｄの含有量を０．５ａｔ％以上１．０ａｔ％以下に形成した。この条件範囲であれば、塩素ガスを主としたプラズマエッチングを行ってもフェンスの発生が抑えられる。また、基板温度を５００℃まで上げられることから、層間絶縁層２１１として信頼性が高い酸化シリコン層をＡｌＮｄ層２０３にヒロックを発生させることなく形成することができ、信頼性が高いＴＦＴ２２０を提供することが可能となる。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】高い反射率および低い接触抵抗を有しており、しかも、ヒロックなどの欠陥を生じることのない耐熱性にも優れた反射電極を提供する。
【解決手段】基板１上に形成される表示デバイス用の反射電極２であって、前記反射電極は、０．０５〜２原子％のＮｉ及び／又はＣｏ、並びに０．１〜２原子％のＮｄを含有する第１のＡｌ−（Ｎｉ／Ｃｏ）−Ｎｄ合金層２ａとＡｌとＯ（酸素）を含有する第２のＡｌ酸化物層２ｂと、を有している。上記Ａｌ酸化物層は透明画素電極３と直接接続しており、前記Ａｌ酸化物層中のＯ原子数とＡｌ原子数との比である［Ｏ］／［Ａｌ］が、０．３０以下であり、前記Ａｌ酸化物層の最も薄い部分の厚みが、１０ｎｍ以下である。上記反射電極は、前記Ａｌ酸化物層と前記透明画素電極とが直接接続する領域において、前記透明画素電極と前記基板との間に形成されている。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３〜１．２原子％、Ｎｉ：０．１〜１．０原子％未満、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、埋込導体構造の密着性とＣｕ拡散防止能を両立する。
【解決手段】 半導体基板上に設けた絶縁膜に設けた埋込導体用の凹部内に埋め込まれたＣｕまたはＣｕを最大成分とする合金からなるＣｕ系埋込導体層と、前記凹部に露出する前記絶縁膜との間にＣｏを最大成分とするとともに、少なくともＭｎ、Ｏ及びＣを含むＣｏＭｎ系合金層を設ける。 （もっと読む）

【課題】バリアメタル層を省略して透明画素電極と直接接続させた場合にも低コンタクト抵抗を示し、且つ、表示装置の製造過程における現像液耐食性や剥離液耐食性も高められた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、Ａｌ合金膜は、グループＡに属するＮｉおよび／またはＣｏの元素を０．５原子％以下（０原子％を含まない。）と、Ｇｅを０．２〜２．０原子％と、グループＢに属するＹおよび／またはＺｒの元素を３原子％以下（０原子％を含まない。）とを含有する。 （もっと読む）

【課題】低い誘電率及び改良された機械的性質、熱的安定性及び化学的耐性を有する多孔質有機シリカガラス膜を提供する。
【解決手段】式Ｓｉ_ｖＯ_ｗＣ_ｘＨ_ｙＦ_ｚ（ここで、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１００％、ｖは１０〜３５原子％、ｗは１０〜６５原子％、ｘは５〜３０原子％、ｙは１０〜５０原子％、及びｚは０〜１５原子％）で表わされる多孔質有機シリカガラス膜を製造する。オルガノシラン及びオルガノシロキサンからなる群より選ばれる前駆体並びにポロゲンを含むガス状試薬を真空チャンバに導入し、ガス状試薬にエネルギーを加え、ガス状試薬の反応を生じさせて基体上に予備的な膜を堆積させる。その予備的な膜は細孔を持ち、誘電率が２．６未満である多孔質膜を得るために、実質的にすべてのポロゲンを除去される。 （もっと読む）

【課題】最終的に得られる製造コストが高く且つ基板の大きさが制限される、従来のプラズマ処理による窒化銅膜の形成方法の課題を解消する。
【解決手段】窒素ガスとアンモニアガスとから成り、アンモニアガス濃度が０．８vol％以上の混合雰囲気内に設けられたヒータブロック１８上に載置した基板１０を、ヒータブロック１８によって蟻酸銅の熱分解温度以上に加熱し、基板１０の加熱温度で蒸発する溶媒中に蟻酸銅を溶解した原料供給槽２２に貯留した蟻酸銅溶液を、基板１０の所定面に向けて噴霧して、噴霧した蟻酸銅溶液中の溶媒を蒸発し且つ蟻酸銅を熱分解して、基板１０の所定面に窒化銅膜を形成する。 （もっと読む）

【課題】作業効率がよく、エッチングされる基板の材料の選択範囲も大きい、ウェットエッチング方法を提供する。
【解決手段】パターニングされたクロム層２及びレジスト層３を表面に有するガラス基板１をエッチング液４に浸しウェットエッチングする。その際、アルミニウム又は鉄からなる金属棒６がタンク５内のエッチング液４に浸され、所望のタイミングで、クロム層２の露出面２ａと金属棒６の端部とが接触される。金属棒６と接触されたクロム層２は電気化学反応等により徐々にエッチングされ小さくなり、ガラス基板１のエッチング液４にさらされる部分が徐々に増え、その部分がウェットエッチングされる。これによりガラス基板１のアンダーカット形状が調節され、ガラス基板１にテーパ面７が形成される。ガラス基板１としては、例えば、石英、白板ガラス、青板ガラス、ホウケイ酸ガラス、無アルカリガラス、又は鉛ガラス等が適用可能である。 （もっと読む）

【課題】 ゾル−ゲル法を用いて、硬化時の収縮率が小さく低誘電率である塗布型シリカ系被膜を得ることが可能な、塗布型シリカ系被膜形成用組成物を提供することを目的とする。
【解決手段】 下記一般式（１）、（２）及び（３）にて表される化合物を含む（Ａ）成分を必須成分とし、２００〜３００℃での一段目硬化から、６００℃の二段目硬化迄の膜収縮率が５％以下であり、二段目硬化温度が４００℃の場合の、シリカ系被膜の比誘電率が２．５以下である、前記（Ａ）成分の加水分解・重縮合反応を経て得られる塗布型シリカ系被膜形成用組成物。


［Ｒ_１、Ｒ_２、Ｒ_３は炭素数１〜３の有機基を示し、同一でも異なっていてもよい。Ｒ_４は炭素数６〜２０の直鎖状アルキル基を示す。］ （もっと読む）

【課題】ＬＤＭＯＳＦＥＴを有する半導体装置では、ソース電極が裏面にあることから、表面のソース・コンタクト領域と裏面のソース電極間の電気抵抗を低減するため、上面からＰ型エピタキシャル層を貫通してＰ＋型基板内に伸びるボロンを高濃度にドープしたポリ・シリコン埋め込みプラグが設けられている。このポリ・シリコン埋め込みプラグの周辺のシリコン単結晶領域に転位が発生しており、これにより、リーク不良が誘発されていることが明らかとなった。
【解決手段】本願発明は、相互に不純物濃度の異なる第１及び第２の半導体層の境界面を貫通するシリコン系プラグを有する半導体装置であって、このプラグの少なくとも内部は多結晶領域であり、この多結晶領域表面の内、先の境界面の両側近傍は、固相エピタキシャル領域で覆われている。 （もっと読む）

【課題】配線抵抗の増加を抑えつつ、配線のエレクトロマイグレーション寿命、およびストレスマイグレーション寿命を向上させる。
【解決手段】半導体装置１００は、基板１０２上に形成された層間絶縁膜１０４に形成された凹部に、高融点金属を含むバリアメタル膜１０６と、配線金属膜１１４を構成する銅および銅とは異なる不純物金属を含むシード合金膜ならびに銅を主成分として含むめっき金属膜とを形成し、シード合金膜およびめっき金属膜を、２００℃以上、１０分以下で熱処理する第１の熱処理工程と、第１の熱処理工程の後、凹部外部に露出しためっき金属膜、シード合金膜、およびバリアメタル膜１０６を除去する工程と、シード合金膜およびめっき金属膜を熱処理する第２の熱処理工程と、を含む。 （もっと読む）

【課題】集積回路の配線間に空隙を形成することにより、容量成分が低減された半導体装置の製造方法を提供する。
【解決手段】基板２０２上に第１の絶縁材が堆積され、この上に、犠牲部分を有する第２の絶縁材２３２が堆積される。上記第１および第２の絶縁層内に、導電線２１０がダマシン法により形成される。犠牲部分となる第１の絶縁材を除去するために第２の絶縁材が処理され開口部２３８が形成される。そして第１の絶縁材が除去されて、導電線間に空隙２４２が形成される。第２の絶縁材は、堆積時には不透過性であるが、処理後により透過性とし、これを介して犠牲部分を除去する。第２の絶縁材の処理はエッチングによる開口、あるいは熱感受性成分のアニールによる除去である。 （もっと読む）

【課題】配線絶縁膜としてＳｉＯＣＨ膜を用いる場合に、ビアホールの開口径に依らず、その加工制御性を十分に得て、下層Ｃｕ配線の表面の組成のバラツキを十分に抑制する。
【解決手段】下層Ｃｕ配線３上に形成されている積層構造２０は、シリコンと炭素を含有するキャップ絶縁膜４と、キャップ絶縁膜４上に形成されている配線絶縁膜５としてのＳｉＯＣＨ膜を有する。積層構造２０にビアホール８、９を形成する工程は、第１及び第２ドライエッチングを組み合わせて行う。第１ドライエッチングでは開口径が小さいビアホール９のエッチングレートが、開口径が大きいビアホール８のエッチングレートよりも大きくなるようにＯ_２濃度が設定された第１混合ガスを用いる。第２ドライエッチングではビアホール８のエッチングレートがビアホール９のエッチングレートよりも大きくなるようにＯ_２濃度が設定された第２混合ガスを用いる。 （もっと読む）

【課題】実効誘電率を低減させて、高速かつ消費電力の低い半導体装置を実現する。
【解決手段】本発明の半導体装置は、基板と、基板上に形成された層間絶縁膜５１、５２と、層間絶縁膜５１、５２に埋め込まれたＣｕ配線１と、Ｃｕ配線１上に形成された第二のバリア絶縁膜４と、を有する。第二のバリア絶縁膜４は、炭素二重結合、アモルファスカーボン構造及び窒素を含む有機シリカ膜である。 （もっと読む）