【課題】従来の、真空装置を用いた形成方法に比べて簡便かつ安価に形成され、しかもインクジェット印刷方法によって形成されるもの比べて、断線等を生じることなしに、より細線化された金属配線を提供する。
【解決手段】Ａｇ粒子、またはＡｇを５０原子％以上含む合金粒子を含む分散液を塗布して塗膜を形成し、乾燥後にパターン形成したのち焼成して形成され、その縁部２における、基材の表面方向の、想定される外形線４からの凹入量の最大値と突出量の最大値との和が５０ｎｍ以下、前記縁部２における、基材３の表面方向の、想定される外形線４と直交し、かつ金属配線１の厚み方向の断面のうち、前記厚み方向の外形線の、前記基材３の表面と接する部分の、前記基材３の表面との交差角度が７０°以下で、かつ抵抗率が１４μΩ・ｃｍ以下である。 （もっと読む）

【課題】ダブルパターニング法を用いる場合にパターンの疎密に拘わらず、所望のパターンを形成できるようにする。
【解決手段】第１のレジスト膜に第１の露光光を照射し第１の現像を行なうことにより、配線溝パターンを含む第１の領域Ａに第１パターン５ａを形成すると共に、第１の領域Ａと接続され且つ配線溝パターンと比べてパターン密度が疎である第２の領域Ｂにダミーパターン５ｂを形成する。その後、第１のレジスト膜を硬化し、硬化した第１のレジスト膜の上に、第２のレジスト膜９を形成する。その後、第２のレジスト膜９に第２の露光光を照射し第２の現像を行なうことにより、第１の領域Ａに第２パターン９ａを形成する。該第２パターン９ａを形成する際に、第１の領域Ａには、第１パターン５ａ及び第２パターン９ａにより配線溝パターン２ａが形成される一方、第２の領域Ｂは、ダミーパターン５ｂの開口部が第２のレジスト膜９によって埋められる。 （もっと読む）

【課題】サイドウォールスペーサを利用してリソグラフィー解像限界未満のパターンと任意の寸法のパターンとが混在するパターンを形成する。
【解決手段】アモルファスカーボン膜３及びシリコン酸窒化膜４からなる被エッチング部材上に塗布膜５をスピン塗布法により成膜し、塗布膜５をパターニングすることによってサイドウォールコアを形成し、サイドウォールコアの少なくとも側面を覆うシリコン酸化膜７を成膜し、シリコン酸化膜７上に有機反射防止膜８をスピン塗布法により成膜する。次いで、有機反射防止膜８をエッチングすることによって、シリコン酸化膜７の凹部７ａを覆う埋込マスクを形成し、シリコン酸化膜７をエッチングすることにより、サイドウォールコアまたは埋込マスクと重ならない被エッチング部材を露出させ、被エッチング部材をエッチングすることでフォトリソグラフィー解像限界未満のパターンを得る。 （もっと読む）

【課題】吸湿性の高い絶縁膜を使用してもコンタクト又は配線の劣化を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板１０上に第１の絶縁膜１５を形成する工程（ａ）と、第１の絶縁膜１５にホール２４を形成する工程（ｂ）と、ホール２４の側壁上に、第１の絶縁膜１５よりも水分を通しにくい第２の絶縁膜１７を形成する工程（ｃ）と、工程（ｃ）の後、ホール２４に導電体３０を埋め込むことにより、プラグ１９を形成する工程（ｄ）とを備えている。 （もっと読む）

【課題】インクジェット法を用いた場合でも高いスループットで微細な導電層を有する積層構造体を製造可能な積層構造体の製造方法、並びに積層構造体、多層配線基板、アクティブマトリクス基板及び画像表示装置を提供する。
【解決手段】基板上に、同一パターンの高表面エネルギー部４０を一定の間隔で周期的に配列しておき、インクジェット装置の主走査方向（Ｘ軸方向）における吐出ノズル１，２の間隔を、高表面エネルギー部４０のパターン間隔と一致させて選択的に機能液の液滴ｄを滴下してソース電極２３０、ソース電極線２９０、ドレイン電極２４０となる導電層を形成する。 （もっと読む）

【課題】充填時の溶融温度が低く、凝固後は高い融点を確保することができ、しかも、作業操作性に優れた充填用基材及びそれを用いた充填方法を提供すること。
【解決手段】充填用基材５は、第１金属層２１と第２金属層２２とを含む金属層２を支持基体１の一面上に設けた構造になっている。第１金属層２１は、その融点よりも低い温度で溶融可能なナノ金属粒子の集合したものでなり、第２金属層２２は、その融点が第１金属層２１の融点よりも低い金属粒子の集合したものでなる。充填用基材５の一面側を、微細空間３０の開口する基板３の一面上に重ねる。そして、充填用基材５を加熱し、かつ、加圧Ｆ１して、金属層２の溶融物を微細空間３０内に充填する。 （もっと読む）

【課題】半導体装置の性能を向上させる。また、半導体装置の信頼性を確保する。また、半導体装置のチップサイズの縮小を図る。特に、ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を損なわずにゲート電極の下部のウエルの電位を制御し、寄生容量の発生を防ぐ。また、ＭＯＳＦＥＴにおける欠陥の発生を防ぐ。
【解決手段】ゲート電極配線３に形成された孔部２７内を通るウエルコンタクトプラグ８により、ゲート電極２の下部のウエルの電位を制御することで寄生容量の発生を防ぐ。また、ゲート電極２に沿って素子分離領域４を延在させることで、ゲッタリング効果によりゲート絶縁膜における欠陥の発生を防ぐ。 （もっと読む）

【課題】コンタクトホールをより微細に形成することができる薄膜のパターニング方法及び表示パネルの製造方法を提供する。
【解決手段】所定の段差部を有した絶縁層２５を形成する工程と、スパッタ法により前記段差部を覆うようにして前記絶縁層２５上に犠牲層２８を成膜する工程と、前記段差部に対応する領域における前記犠牲層２８のうちの少なくとも一部の除去と、前記除去により前記犠牲層２８から露出された領域における前記絶縁層２５の除去とを、ドライエッチングにより連続して行う工程と、前記ドライエッチングで残存した前記犠牲層２８の少なくとも一部をウェットエッチングにより除去する工程と、を有する。 （もっと読む）

【課題】プラズマエッチングチャンバ内でデュアルドープゲート構造をエッチングするための方法を提供する。
【解決手段】エッチングされるポリシリコンフィルムを保護するパターンを設ける工程、次いで、プラズマが点火され、保護されていないポリシリコンフィルムのほぼすべてがエッチングされる。次いで、シリコン含有ガスを導入しつつポリシリコンフィルムの残りをエッチングする。また、エッチング処理中にシリコン含有ガスを導入するよう構成されたエッチングチャンバ。 （もっと読む）

【課題】本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体層６０にトレンチ型のゲート９０が形成され、該ゲート９０の両側に拡散層５０が形成されたトランジスタセルを複数含むセル部６１と、該セル部６１を囲むガードリング部６２とを有する半導体装置の製造方法であって、
前記ゲート９０及び前記拡散層５０が形成された前記半導体層６０の表面に、層間絶縁膜１２０を形成する工程と、
前記セル部６１に形成された前記層間絶縁膜１２０を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜１２０の前記拡散層５０上の位置に、孔状又は溝状のコンタクト部１３０を形成する工程と、
前記層間絶縁膜１２０上に、金属膜１４０を形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】生産のリードタイムが短く、小フットプリント化を実現できるエッチング装置を提供する。
【解決手段】基板Ｋを搬送する搬送装置２と、基板Ｋ上にエッチング液を供給して金属膜をエッチングする第１エッチング部１０と、金属膜エッチング後の基板Ｋを洗浄する第１洗浄部１５と、洗浄後の基板Ｋを乾燥させる第１乾燥部２０と、フッ素系反応成分及び酸化性反応成分を含む処理ガスを用い、略大気圧下で、基板Ｋ上のシリコン含有膜をエッチングする第２エッチング部３０と、シリコン含有膜エッチング後の基板Ｋを洗浄する第２洗浄部３５と、洗浄後の基板Ｋを乾燥させる第２乾燥部４０とを順次搬送方向に配設する。 （もっと読む）

【課題】ゲート電極と第１のコンタクトプラグとが接触する接触幅を充分に確保する。
【解決手段】半導体基板１０の上に、エッチングストッパー膜１７、第１の層間絶縁膜１８及び第２の層間絶縁膜１９を順次形成する。次に、第１，第２の層間絶縁膜１８，１９を貫通し、且つ、エッチングストッパー膜１７を露出する第１のホール２３を形成する。次に、酸素ガスを含むプラズマを用いたプラズマ処理により、第２の層間絶縁膜１９における第１のホール２３の側壁に露出する部分を変質して、第１の変質層２５を形成する。次に、第１の変質層２５を除去して、第２のホール２７を形成する。次に、エッチングストッパー膜１７における第２のホール２７に露出する部分を除去して、第１のコンタクトホール２９を形成する。次に、第１のコンタクトホール２９に、第１のコンタクトプラグ３２Ａを形成する。 （もっと読む）

【課題】側壁転写技術により倒れにくいマスクパターンを形成するＮＡＮＤフラッシュメモリ等の製造方法を提供する。
【解決手段】非晶質シリコン膜２１上に第１膜のシリコン酸化膜２２を形成し（ａ）、所定のラインアンドスペースのパターンに加工して中間パターン２３を形成する（ｂ）。中間パターン２３は、パターン部２３ａを有するとともに、パターン部２３ａの間に残存部２３ｂを残してた状態で形成される。中間パターン２３をスリミング処理し、非晶質シリコン膜２１上に芯材パターン２４を形成する（ｃ）。残存部２３ｂは除去される。芯材パターン２４上に第２膜のシリコン窒化膜を形成し、エッチバック処理で側壁パターンを形成し、芯材パターン２４を除去してマスクパターンを得る。マスクパターンは、段差のない非晶質シリコン膜２１上に形成されるので応力差に起因した倒れの発生を抑制できる。 （もっと読む）

【課題】製造工程時間の増加を抑制して、微細なラインアンドスペースパターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】被加工材であるシリコン酸化膜２３上に、パターニングされた芯材３１ａとなるアンドープ多結晶シリコン膜３１を形成する工程と、アンドープ多結晶シリコン膜３１をスリミングして芯材３１ａとする工程と、芯材３１ａの側面及び上面、並びにシリコン酸化膜２３の上面を被うように、シリコン酸化膜２３と同じシリコン酸化膜にボロンが導入されたＢドープ多結晶シリコン膜３４を形成する工程と、芯材３１ａ及びシリコン酸化膜２３の上面のＢドープ多結晶シリコン膜３４を除去し、芯材３１ａの側面にＢドープ多結晶シリコン膜３４からなる側壁マスク膜３４ａを形成する工程と、芯材３１ａを除去する工程と、側壁マスク膜３４ａをマスクとしてシリコン酸化膜２３をエッチング加工する工程とを備える。 （もっと読む）

【課題】シェアードコンタクトを備えた半導体装置において、コンタクトホールの開口不良やコンタクト抵抗の増大を防止しつつ、接合リーク電流の発生に起因する歩留まりの低下を防止する。
【解決手段】半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。シェアードコンタクトは、ソース／ドレイン領域１０６とは接続し且つゲート電極１０３とは接続しない下層コンタクト１１３と、下層コンタクト１１３及びゲート電極１０３の双方に接続する上層コンタクト１１８とを有する。 （もっと読む）

【課題】カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供する。
【解決手段】基板１１が載置されたチャンバ４内に炭素を含有する原料ガスを供給する。基板１１の周囲からチャンバ４内のアノード１に向けて電子を放出させてチャンバ４内にプラズマ１４を発生させ、基板１１上にグラファイト、グラフェン等のカーボン膜を形成する。 （もっと読む）

【課題】形状制御性良く、タングステンを含む導電層のエッチングを行える半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層上にタングステンを含む導電層を形成する工程と、導電層を選択的にエッチングし、導電層の表面から下地層に達する深さよりも浅い溝を形成する工程と、溝を形成した後、臭素を含むガスを用いて、溝内の導電層の側面及び底面にタングステンと臭素との化合物を含む保護膜を形成する工程と、導電層の底面の保護膜を除去する工程と、導電層の底面の保護膜を除去した後、導電層の側面に保護膜が形成された状態で、導電層における溝より下の部分をエッチングする工程と、を備えた。 （もっと読む）

【課題】インクジェット法により形成した微細な導電層の積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置、及びその製造方法を提供する。
【解決手段】濡れ性変化材料を含む濡れ性変化層を形成し、その一部にエネルギーを付与して、低表面エネルギー部を隔て互いに近接した第１の領域４３と第２の領域４４を含む高表面エネルギー部を形成し、導電性材料を含有する機能液６１を第１の領域４３にインクジェット法を用いて選択的に滴下し、機能液６１を乾燥させて高表面エネルギー部上に導電層を形成する。その際、第１の領域４３の中心位置と機能液６１の滴下中心位置の距離Ｘは、機能液の飛翔時の直径Ｄ、機能液の着弾位置ばらつきα、第１の領域の幅Ｌ、第１の領域と第２の領域との間隔Ｓとして、Ｘ＜±（Ｌ＋２Ｓ−Ｄ−２α）／２（但し、Ｌ＋２Ｓ＞D＋２α）、及び、Ｘ＜±（Ｌ＋Ｄ−２α）／２（但し、Ｌ＋２Ｄ＞D＋２α）で表される。 （もっと読む）

【課題】小型化が可能な半導体装置を提供する。
【解決手段】半導体装置において、第１の導電性材料からなる第１のコンタクトと、第２の導電性材料からなり、下端部が第１のコンタクトの上端部に接続された第２のコンタクトと、第３の導電性材料からなり、下面が第１のコンタクトの下面よりも上方に位置し、上面が第２のコンタクトの上面よりも下方に位置し、第１及び第２のコンタクトから離隔した中間配線と、を設ける。そして、第２の導電性材料に対する第１の導電性材料の拡散係数は、第２の導電性材料に対する第３の導電性材料の拡散係数よりも小さい。 （もっと読む）