半導体装置およびその製造方法
【課題】吸湿性の高い絶縁膜を使用してもコンタクト又は配線の劣化を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板１０上に第１の絶縁膜１５を形成する工程（ａ）と、第１の絶縁膜１５にホール２４を形成する工程（ｂ）と、ホール２４の側壁上に、第１の絶縁膜１５よりも水分を通しにくい第２の絶縁膜１７を形成する工程（ｃ）と、工程（ｃ）の後、ホール２４に導電体３０を埋め込むことにより、プラグ１９を形成する工程（ｄ）とを備えている。
【解決手段】半導体装置の製造方法は、基板１０上に第１の絶縁膜１５を形成する工程（ａ）と、第１の絶縁膜１５にホール２４を形成する工程（ｂ）と、ホール２４の側壁上に、第１の絶縁膜１５よりも水分を通しにくい第２の絶縁膜１７を形成する工程（ｃ）と、工程（ｃ）の後、ホール２４に導電体３０を埋め込むことにより、プラグ１９を形成する工程（ｄ）とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、層間絶縁膜を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置（以下、半導体装置という）において、集積度の向上および電気特性向上のため、デザインルールの縮小が行われている。そのため、半導体基板上の一部の領域では、ゲート電極間の間隔が数十ｎｍ程度まで狭くなっている。また、近年の半導体装置では、多層配線構造が採用され、各配線層間に層間絶縁膜が配置されている。
【０００３】
上記のような半導体装置は、例えば、特許文献１、特許文献２に記載されている。特許文献１においては、半導体基板上に形成されたBoron Phosphorus Silicon Glass(ＢＰＳＧ)膜表面に耐透水性の良い絶縁膜を形成し、その上に配線を形成する技術が開示されている。
【０００４】
また、特許文献２においては、埋め込み特性の良い絶縁膜の例としてHigh Aspect Ratio Process(ＨＡＲＰ)誘電層が開示されている。ＨＡＲＰ誘電層は、オゾンとＴＥＯＳ（Tetra Ethyl Ortho Silicate）の流量比を変化させることで形成された、吸湿性の高い絶縁膜である。このことは、非特許文献１にも記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−５１１０８号公報
【特許文献２】特開２００８−１８２１９９号公報
【非特許文献】
【０００６】
【非特許文献１】Ｈ．Ｌｉｕ，et al., Ｐｒｏｃ．ｏｆ ＡＭＣ２００６ ，ｐ．９４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、半導体装置の微細化に伴い、ゲート部（ゲート絶縁膜と、ゲート電極と、ゲート電極の側面上に形成された絶縁性サイドウォールとを合わせた部分）間の間隔が狭くなるために、ゲート部間の埋め込み特性が良い絶縁膜を選択する必要が生じる。しかし、このような絶縁膜は吸湿性が高いために、絶縁膜中に水分を多く含むことがある。そのため、後の工程で、当該絶縁膜中にコンタクトプラグを形成し、コンタクトプラグ上に配線を形成すると、当該絶縁膜中の水がコンタクトプラグ又は配線に拡散し、コンタクトプラグ又は配線が腐食する場合がある。
【０００８】
そこで、本発明は、吸湿性の高い絶縁膜を使用してもコンタクトプラグ又は配線の劣化を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態の一例に係る半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（ａ）と、前記第１の絶縁膜にホールを形成する工程（ｂ）と、前記ホールの側壁上に、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜を形成する工程（ｃ）と、前記工程（ｃ）の後、前記ホールに導電体を埋め込むことにより、プラグを形成する工程（ｄ）とを備えている。
【００１０】
この方法によれば、ホールの側壁上に水分を通しにくい第２の絶縁膜を形成しているので、第１の絶縁膜に含まれる水分がプラグや後に形成する上層配線に移動するのを抑えることができるので、プラグや配線が腐食するのを抑えることができる。このため、信頼性の向上した半導体装置を製造することが可能となる。
【００１１】
また、本発明の実施形態の一例に係る半導体装置は、基板と、前記基板上に形成された第１の絶縁膜と、前記第１の絶縁膜に形成されたホールと、前記ホールの側壁上に形成され、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ホールを埋める導電体からなるプラグとを備えている。
【００１２】
この構成によれば、プラグと第１の絶縁膜との間に第２の絶縁膜が設けられているので、第１の絶縁膜中の水分がプラグや配線に移動するのを抑えることができ、腐食の発生が抑えられている。
【発明の効果】
【００１３】
本発明の実施形態に係る半導体装置及びその製造方法によれば、プラグと第１の絶縁膜との間に第２の絶縁膜が設けられていることにより、第１の絶縁膜中の水分がプラグや配線に移動するのが抑えられ、腐食の発生を抑えることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】（ａ）、（ｂ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図５】吸湿性絶縁膜であるＯ3−ＴＥＯＳ膜と、非吸湿性絶縁膜であるプラズマＴＥＯＳ膜の埋め込み特性を示す図である。
【図６】従来のコンタクトプラグを有する半導体装置と本発明の実施形態に係る半導体装置とにおけるコンタクトプラグに接続された配線の電気的信頼性を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る各実施形態について図面を参照しながら詳細に説明する。なお、各実施形態で使用している材料および数値などは例示であって、それらに本発明が限定されることはない。また、本発明の技術思想の範囲を逸脱しない範囲で、実施形態の構成を適宜変更することは可能である。
【００１６】
図１は、本発明の一実施形態に係る半導体装置を示す断面図である。図１に示すように、本実施形態の半導体装置は、例えばシリコン単結晶からなる半導体基板１０上に薄いゲート絶縁膜１１を介して設けられたゲート電極１２を備える。各ゲート電極１２の側面上には、シリコン窒化物やシリコン酸化物等の絶縁体からなるサイドウォールスペーサ１３が設けられている。このように、半導体基板１０上には、ゲート絶縁膜１１、ゲート電極１２、及びサイドウォールスペーサ１３で構成されたゲート部が形成されている。ここでは、ゲート部間距離１４が約１０ｎｍ〜約３０ｎｍ程度になっている。
【００１７】
また、ゲート部のうちゲート電極１２及びサイドウォールスペーサ１３は、層間絶縁膜２３によって被覆されている。本実施形態では、層間絶縁膜２３は、吸湿性絶縁膜１５と吸湿性絶縁膜よりも吸湿性の低い絶縁膜１６との積層膜で構成されていることが好ましい。吸湿性絶縁膜１５は絶縁膜１６よりも水分を吸収しやすく、且つ水分を通しやすい。
【００１８】
吸湿性絶縁膜１５は、例えばＯ3−ＴＥＯＳ膜などの材料からなることが好ましく、絶縁膜１６は、プラズマＴＥＯＳ膜などの材料からなることが好ましい。この場合、吸湿性絶縁膜１５には、Ｏ3（オゾン）とTetra Ethyl Ortho Silicate（ＴＥＯＳ）とを原料として、減圧化学気相堆積プロセス（ＳＡＣＶＤ法）により形成される、Ｏ3−ＴＥＯＳ膜が使用されることが好ましい。
【００１９】
特に堆積の初期の過程でＯ3とＴＥＯＳを供給する際に、Ｏ3の流量比を高めることにより、低いレートでコンフォーマルな薄膜を半導体基板１０の上面上に堆積し、その後ＴＥＯＳの流量比を増加させるプロセスを行えば、ゲート電極間に埋め込まれる絶縁膜の埋め込み特性が向上するので好ましい。
【００２０】
また、絶縁膜１６は、ＴＥＯＳを原料としたプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜で構成されることが好ましい。吸湿性絶縁膜１５は、ゲート電極１２の直上に設けられている。本実施形態の半導体装置では、吸湿性絶縁膜１５のうち、半導体基板１０の上面上に設けられた部分の膜厚よりも、ゲート電極１２上に設けられた部分の膜厚の方が薄くなる状態で吸湿性絶縁膜１５が設けられることがある。
【００２１】
そして、当該吸湿性絶縁膜１５上に、絶縁膜１６が設けられている。絶縁膜１６の上面は全面にわたって平坦化されており、当該上面上に、上層の配線２２や上層の層間絶縁膜等が形成される。
【００２２】
また、層間絶縁膜２３には、層間絶縁膜２３を貫通し、上層の配線２２から半導体基板１０のうちゲート電極１２間の領域まで達するコンタクトホール２４が形成されており、コンタクトホール２４の側壁上には絶縁膜１７が設けられている。この絶縁膜１７は絶縁膜１６と同様に、吸湿性絶縁膜１５に比べて吸湿性が低く、且つ水分を通しにくい。
【００２３】
また、コンタクトホール２４内には、上層の配線２２と半導体基板１０とを電気的に接続するためのコンタクトプラグ１９が埋め込まれている。コンタクトプラグ１９は、コンタクトホール２４の底面上と、絶縁膜１７を間に挟んでコンタクトホール２４の側壁上とに設けられたバリアメタル１８と、バリアメタル１８上に設けられ、コンタクトホール２４を埋め込む導電体３０とで構成されている。当該導電体３０は例えばＷや銅（Ｃｕ）等の金属からなる。配線２２はＣｕなどの金属で構成されている。
【００２４】
図１では、３本のゲート電極１２のうち、中央のゲート電極１２と右側のゲート電極１２との間の半導体基板１０に電気的に接続するコンタクトプラグ１９のみを示している。また、４本の配線２２のうち、１本の配線２２のみがコンタクトプラグ１９に接触している例を示している。また、図１の例では、１本の配線２２はコンタクトプラグ１９ａに接触している。コンタクトホール２４ａの側壁上には吸湿性絶縁膜１５よりも水分を通しにくい絶縁膜１７ａが形成され、コンタクトプラグ１９ａは絶縁膜１７ａ上に形成されたバリアメタル１８ａとコンタクトホール２４ａを埋める導電体３０ａとで構成されている。なお、配線２２間には、層間絶縁膜２１が形成されている。
【００２５】
ここで、図５は、吸湿性絶縁膜であるＯ3−ＴＥＯＳ膜と、非吸湿性絶縁膜であるプラズマＴＥＯＳ膜の埋め込み特性を示す図である。Ｏ3−ＴＥＯＳ膜は、堆積の初期の過程でＯ3の流量を多くし、徐々にＴＥＯＳ流量を高める方法で形成したものを用いた。また、「埋め込み特性」とは、絶縁膜を堆積したときに、ゲート電極のような配線パターン間にボイドを発生することなく埋め込むことができる最小のパターン間隔を指す。なお、図５は、図１のゲート電極１２の高さが約１００ｎｍである場合のデータを示している。
【００２６】
図５から、Ｏ3−ＴＥＯＳ膜は、プラズマＴＥＯＳ膜より埋め込み特性が優れ、ゲート部間距離１４が約２０ｎｍ以下の場合にも、良好な埋め込みができることが理解できる。このように、吸湿性絶縁膜１５は、絶縁膜１６、１７よりも埋め込み特性がよいことが多いので、ゲート電極間にボイドを生じることなく確実に埋め込まれ、ゲート電極間を確実に絶縁することができる。
【００２７】
また、本実施形態の半導体装置では、層間絶縁膜２３を、上述の吸湿性絶縁膜１５と絶縁膜１６とを順に堆積した積層膜構成とすることで、吸湿性絶縁膜１５の吸湿を防止している。さらに、半導体装置を形成する過程で吸湿性絶縁膜１５が吸湿した場合でも、上層の配線２２と吸湿性絶縁膜１５とが直接接触しないために吸湿性絶縁膜１５に吸湿した水により配線２２の電気特性、信頼性が劣化するのが抑えられている。
【００２８】
図６は、従来のコンタクトプラグを有する半導体装置と本実施形態に係る半導体装置とにおけるコンタクトプラグに接続された配線の電気的信頼性を示す図である。横軸は測定開始からの経過時間を示し、縦軸は欠陥が生じたサンプルの累積不良率（％）を示す。
【００２９】
図６に点線で示すように、従来構造では、比較的短時間で不良に至っている。これに対し、本実施形態に係る構成では、図６に実線で示すように、従来構造に比較して長寿命化している。
【００３０】
従来構造では、コンタクトホールの側壁を経由して層間絶縁膜中の水分がコンタクトプラグと接触する配線に到達する事で配線が腐蝕したと考えられる。これに対し、本実施形態のプラグ構造によれば、層間絶縁膜中の水分は絶縁膜１６、１７によって直接コンタクトプラグ１９及び配線２２に到達しないので配線２２の腐蝕は発生せず、半導体装置を長寿命とすることが出来る。
【００３１】
なお、本実施形態の半導体装置においては、吸湿性の低い絶縁膜１６を設けず、絶縁膜１７のみ設けた場合でも、プラグの腐食を従来の半導体装置に比べて大きく抑えることができる。
【００３２】
以上説明したように、本実施形態の構成によれば、ゲート部間の間隔が短くなった場合でも良好にゲート部間を埋め込むことができるとともに、配線の信頼性を劣化させる水分がコンタクトプラグを介して上層の配線２２に到達する事を抑えることが出来る。そのため、吸湿性絶縁膜を含む層間絶縁膜にコンタクトプラグ１９を形成する場合に、コンタクトプラグ１９に電気的に接続された配線２２の腐蝕を抑制し、信頼性の高い半導体装置を実現することができる。
【００３３】
続いて、上述の構造を実現することができる半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）、及び図４（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造工程を示す断面図である。
【００３４】
まず、図２（ａ）に示すように、本実施形態の半導体装置の製造方法では、最初に、複数（ここでは３本）のゲート電極１２及びゲート絶縁膜１１をシリコン単結晶基板からなる半導体基板１０上に形成した後、ゲート電極１２の側面上にサイドウォールスペーサ１３を形成する。
【００３５】
当該工程では、まず、半導体基板１０上にゲート絶縁膜１１を形成する。ゲート絶縁膜１１は例えばシリコン酸化膜であり、熱酸化法等により形成される。なお、半導体基板１０にはゲート絶縁膜１１の形成前に、必要に応じてShallow Trench Isolation（ＳＴＩ）等の素子分離を形成しておく。次いで、半導体基板１０上に、ゲート絶縁膜１１を間に挟んで、ＣＶＤ法によりＮ型あるいはＰ型の多結晶シリコン膜を形成する。
【００３６】
続いて、当該多結晶シリコン膜及びゲート絶縁膜１１に、公知のリソグラフィ技術およびエッチング技術を適用することにより、所定の形状のゲート絶縁膜１１及びゲート電極１２を形成する。ここでは、ゲート電極１２の高さは例えば約１００ｎｍである。また、ゲート電極の幅（ゲート長）は約５０ｎｍ以下であることが好ましく、約３０ｎｍ以下の超微細半導体装置において、本発明の効果はより発揮される。なぜなら、微細化に対応して、コンタクトホールに形成される導電体部分の径が小さくなるため、コンタクトプラグの腐食の影響が大きくなるからである。
【００３７】
次いで、ゲート電極１２が形成された半導体基板１０上に、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜等からなる絶縁膜をＣＶＤ法等により形成する。その後、当該絶縁膜に対して異方性エッチングを施すことにより、ゲート電極１２の側面上に絶縁膜からなるサイドウォールスペーサ１３を形成する。上述のように、ゲート部間距離１４は、１０ｎｍ〜９０ｎｍ程度になっており、１０ｎｍ〜３０ｎｍ程度であればより好ましい。また、図示を省略しているが、半導体基板１０の表面部には、ゲート電極１２とサイドウォールスペーサ１３とをマスクとして半導体基板１０に不純物を導入することにより、不純物濃度が５×１０19／ｃｍ3〜５×１０20／ｃｍ3程度の不純物領域を形成する。当該不純物領域は、ゲート電極１２を構成要素とするトランジスタのソース領域やドレイン領域として機能する。なお、半導体基板１０に導入する不純物は、半導体基板１０の導電型に応じてＮ型またはＰ型の不純物を適宜選択することができる。このような不純物領域は、半導体基板１０のうちゲート電極間に位置する領域にも形成されている。なお、ゲート部間距離１４は約９０ｎｍ以下であることが好ましい。
【００３８】
本実施形態では、さらに、公知のサリサイドプロセスにより、ゲート電極１２の上面上とソース領域上およびドレイン領域上に、ニッケルシリサイド層（図示せず）を形成する。なお、当該ニッケルシリサイド層は、必ずしも形成される必要はなく、ゲート電極１２を構成する多結晶シリコンの上面、およびソース領域、ドレイン領域を構成する不純物領域（単結晶シリコン）が露出した状態であってもよい。
【００３９】
次いで、図２（ｂ）に示すように、半導体基板１０上に、ゲート電極１２およびサイドウォールスペーサ１３を被覆する吸湿性絶縁膜１５を形成する。本実施形態では、吸湿性絶縁膜１５として、Ｏ3及びＴＥＯＳを用いたＣＶＤ法等によりＯ3−ＴＥＯＳ膜を形成する。この際に、堆積過程の初期にはＯ3の流量比を大きくし、その後ＴＥＯＳの流量比を大きくする。これにより、上述のように、ゲート部間距離１４が約１０ｎｍ〜９０ｎｍ程度と狭い場合でも、ボイド等の欠陥の発生を抑えつつ、ゲート電極間の隙間を完全に埋め込むことができる。ここでは、半導体基板１０の平坦面でのＯ3−ＴＥＯＳ膜の膜厚がゲート電極１２と同等の高さとなるように吸湿性絶縁膜１５を約１２０ｎｍ程度堆積する。
【００４０】
本実施形態の方法においては、吸湿性絶縁膜１５の形成後、基板１０を熱処理して吸湿性絶縁膜１５に含まれる水分を脱離させてもよい。なお、後の工程で説明する図２（ｃ）に示す絶縁膜１６形成前に基板１０を熱処理することが好ましい。より具体的には、水分脱離後に長時間放置すると再度吸湿性絶縁膜１５が吸湿するので、絶縁膜１６を成膜するＣＶＤ装置に付属するチャンバー内で脱水した後、大気に開放することなく、絶縁膜１６を成膜することが好ましい。
【００４１】
続いて、図２（ｃ）に示すように、吸湿性絶縁膜１５上に絶縁膜１６を形成する。ここでは、絶縁膜１６として、プラズマＴＥＯＳ膜を堆積する。プラズマＴＥＯＳ膜は、例えば、Ｏ2ガスとＴＥＯＳを原料としたプラズマＣＶＤ法により堆積することができる。成膜時の基板温度は例えば３００℃〜４５０℃である。本実施形態では、半導体基板１０の平坦面（凹凸の影響を受けずに平坦な膜を堆積できる面）でのプラズマＴＥＯＳ膜の膜厚を約３５０ｎｍにしている。
【００４２】
その後、図２（ｄ）に示すように、絶縁膜１６の表面を平坦化する。本実施形態では、化学的機械的研磨（Chemical Mechanical Polishing（ＣＭＰ））法により平坦化を行い、絶縁膜１６を厚さにして約１５０ｎｍ程度研磨する。なお、当該平坦化は、ＣＭＰ法に代えて、ドライエッチングによるエッチバックにより実施することもできる。
【００４３】
その後、図２（ｅ）に示すように、吸湿性絶縁膜１５及び絶縁膜１６を貫通するコンタクトホール２４、２４ａを形成する。ここでは、３本のゲート電極のうち、図中において右側のゲート電極１２と中央のゲート電極１２との間の半導体基板１０に達するコンタクトホール２４と、左端のゲート電極１２に達するコンタクトホール２４ａとを図示している。
【００４４】
コンタクトホール２４、２４ａは、例えば、絶縁膜１６上に、コンタクトホール２４の形成位置に開口部を有するマスクパターン（例えば、レジストパターン）を形成し、当該マスクパターンを通じて絶縁膜１６および吸湿性絶縁膜１５をドライエッチングすることにより形成することができる。なお、本実施形態では、コンタクトホール２４の直径は約９０ｎｍ以下になっている。コンタクトホール２４、２４ａの径はゲート電極１２の幅よりも広くてもよいし、ゲート電極１２幅と同じでもよい。コンタクトホール２４、２４ａの径は、互いに隣接するゲート電極１２間の距離（あるいはゲート部間の距離）と同程度であってもよいし、ゲート電極１２間の距離（あるいはゲート部間の距離）よりも大きくてもよい。サイドウォールスペーサ１３の一部がコンタクトホール２４形成時にエッチングされても問題はない。なお、ゲート部間の距離は一定である必要はなく、一部のゲート部間の距離がコンタクトホール２４の径と同程度であり、他の一部のゲート部間の距離がコンタクトホール２４、２４ａの径より大きくてもよい。
【００４５】
次に、上記マスクパターンをアッシング等により除去した後、図３（ａ）に示すように、コンタクトホール２４、２４ａ内及び絶縁膜１６の上面上に高密度プラズマ（High Density Plasma(ＨＤＰ)）を使用してシリコン酸化膜（ＳｉＯ2）からなる絶縁膜１７を堆積する。ここでは、コンタクトホール２４の側壁及び底部に沿うように絶縁膜１７をコンフォーマルに堆積する。ＨＤＰ法により膜厚約１０ｎｍのＳｉＯ2が、例えば２００〜２５０℃の処理温度で堆積される。
【００４６】
なお、絶縁膜１７の膜厚は構成材料、プロセスの微細化の程度によって異なり、例えば２ｎｍ以上２０ｎｍ以下の範囲内であることが好ましい。２ｎｍ未満では防湿の効果が少なく、吸湿性絶縁膜１５中の水分がコンタクトプラグに拡散するおそれがある。また、２０ｎｍを越えると防湿の効果は高まるが、絶縁膜１７のうち微細なコンタクトホール２４の底に形成された部分をエッチングで除去して、絶縁膜１７をホール側壁にのみ残すことが困難である。なお、本工程では、絶縁膜１７としては、ＨＤＰ−ＳｉＯ2膜以外にプラズマＣＶＤ−ＴＥＯＳ膜、プラズマＣＶＤ−ＳｉＮ膜、プラズマＣＶＤ−ＳｉＣＮ膜なども使用することが出来る。なお、絶縁膜１７の一部はサイドウォールスペーサ１３に接触していてもよい。
【００４７】
次に、図３（ｂ）に示すように、絶縁膜１７のうち絶縁膜１６の上面上に形成された部分と、コンタクトホール２４、２４ａの底部上に形成された部分とを、異方性ドライエッチングによって除去する。これにより、コンタクトホール２４の側壁上に絶縁膜１７を、コンタクトホール２４ａの側壁上に絶縁膜１７ａをそれぞれ残す。エッチング後の膜厚は例えば約９ｎｍになっている。また側壁に絶縁膜１７が存在するためホールの開口径は、元々のコンタクトホール２４の開口径を約９０ｎｍであると仮定すると、約７０ｎｍとなる。
【００４８】
その後、図３（ｃ）に示すように、絶縁膜１６の上側及びコンタクトホール２４、２４ａ内にバリアメタル１８を形成した後、コンタクトホール２４、２４ａを導電体３０で埋め込む。ここでは、バリアメタル１８としてチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を用い、導電体としてタングステン（Ｗ）を順に堆積する。例えば、Physical Vapor Deposition(ＰＶＤ)法により、膜厚約１０ｎｍのＴｉを、例えば２００〜２５０℃の処理温度で堆積する。また、ＣＶＤ法により、膜厚約５ｎｍのＴｉＮを、例えば２００〜３００℃の処理温度で堆積する。また、ＣＶＤ法により、膜厚約２００ｎｍのＷを、例えば２００〜４００℃の処理温度で堆積する。
【００４９】
その後、図４（ａ）に示すように、バリアメタル１８及び導電体３０のうちコンタクトホール２４の外部に形成された部分をＣＭＰ等で除去する。また、絶縁膜１６の上面が露出後も研磨を続けて絶縁膜１６を約５０ｎｍ程度除去する。これにより、バリアメタル１８と導電体３０とで構成されたコンタクトプラグ１９と、バリアメタル１８ａと導電体３０ａとで構成されたコンタクトプラグ１９ａとを形成できる。
【００５０】
次に、図４（ｂ）に示すように、絶縁膜１６の上面上に、層間絶縁膜２１を形成後、層間絶縁膜２１内に上層の配線２２を公知の方法により形成する。これにより、本実施形態の半導体装置が完成する。ここでは、４本の配線２２のうち、図中において右から２番目の配線が、ゲート電極１２と中央のゲート電極１２との間の半導体基板１０に電気的に接続するコンタクトに電気的に接続する場合を示している。本実施形態の製造方法によればコンタクトホール２４の側壁上にのみ絶縁膜１７が存在し、コンタクトホール２４の底面上及び絶縁膜１６の上面上に絶縁膜１７は存在しない。
【００５１】
以上の工程により形成された半導体装置では、配線２２の信頼性を劣化させる水がコンタクトプラグ１９、１９ａを介して上層の配線２２に到達するのを防ぐことが出来る。そのため、吸湿性絶縁膜１５を含む層間絶縁膜２３にコンタクトプラグ１９、１９ａを形成する場合に、コンタクトプラグ１９、１９ａと電気的に接続する配線２２の腐蝕を抑制し、配線の信頼性を確保することができる。
【００５２】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、以上では、半導体基板の上面上に形成されたゲート電極同士の狭い隙間にコンタクトを形成する事例について説明したが、本発明は、半導体基板上に複数の突部が形成され、当該突部間にコンタクトプラグを形成する場合でも同様の効果を得ることができる。また、当該突部は、半導体基板の直上に形成された突部に限らず、層間絶縁膜上に形成された突部であってもよい。
【００５３】
また、以上ではコンタクトホール２４の側壁に絶縁膜１７を形成する例を説明したが、配線と配線を接続する（ビア）プラグを形成するための（ビア）ホールの側壁に絶縁膜１７を形成してもよい。
【００５４】
また、ゲート電極、サイドウォール、吸湿性絶縁膜、および非吸湿性絶縁膜の材質は、上述の材質に限定されるものではなく適宜変更可能である。また、半導体基板表面やゲート電極表面に必要に応じて設けられる高融点金属シリサイドも、ニッケルシリサイドに限定されるものではなく、他の高融点金属シリサイドであってもよい。さらに、上記実施形態において説明したプロセスは、公知の等価なプロセスに置換可能である。
【産業上の利用可能性】
【００５５】
本発明の一実施形態に係る半導体装置は、狭ピッチのゲート電極を有する場合であっても配線の腐蝕を抑え、信頼性の劣化を抑制できるので、種々の電子機器に有用である。
【符号の説明】
【００５６】
１０ 半導体基板
１１ ゲート絶縁膜
１２ ゲート電極
１３ サイドウォールスペーサ
１４ ゲート部間距離
１５ 吸湿性絶縁膜
１６、１７ 絶縁膜
１８ バリアメタル
１９ コンタクトプラグ
２１、２３ 層間絶縁膜
２２ 配線
２４ コンタクトホール
３０ 導電体
【技術分野】
【０００１】
本明細書に記載の技術は、層間絶縁膜を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置（以下、半導体装置という）において、集積度の向上および電気特性向上のため、デザインルールの縮小が行われている。そのため、半導体基板上の一部の領域では、ゲート電極間の間隔が数十ｎｍ程度まで狭くなっている。また、近年の半導体装置では、多層配線構造が採用され、各配線層間に層間絶縁膜が配置されている。
【０００３】
上記のような半導体装置は、例えば、特許文献１、特許文献２に記載されている。特許文献１においては、半導体基板上に形成されたBoron Phosphorus Silicon Glass(ＢＰＳＧ)膜表面に耐透水性の良い絶縁膜を形成し、その上に配線を形成する技術が開示されている。
【０００４】
また、特許文献２においては、埋め込み特性の良い絶縁膜の例としてHigh Aspect Ratio Process(ＨＡＲＰ)誘電層が開示されている。ＨＡＲＰ誘電層は、オゾンとＴＥＯＳ（Tetra Ethyl Ortho Silicate）の流量比を変化させることで形成された、吸湿性の高い絶縁膜である。このことは、非特許文献１にも記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−５１１０８号公報
【特許文献２】特開２００８−１８２１９９号公報
【非特許文献】
【０００６】
【非特許文献１】Ｈ．Ｌｉｕ，et al., Ｐｒｏｃ．ｏｆ ＡＭＣ２００６ ，ｐ．９４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、半導体装置の微細化に伴い、ゲート部（ゲート絶縁膜と、ゲート電極と、ゲート電極の側面上に形成された絶縁性サイドウォールとを合わせた部分）間の間隔が狭くなるために、ゲート部間の埋め込み特性が良い絶縁膜を選択する必要が生じる。しかし、このような絶縁膜は吸湿性が高いために、絶縁膜中に水分を多く含むことがある。そのため、後の工程で、当該絶縁膜中にコンタクトプラグを形成し、コンタクトプラグ上に配線を形成すると、当該絶縁膜中の水がコンタクトプラグ又は配線に拡散し、コンタクトプラグ又は配線が腐食する場合がある。
【０００８】
そこで、本発明は、吸湿性の高い絶縁膜を使用してもコンタクトプラグ又は配線の劣化を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態の一例に係る半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（ａ）と、前記第１の絶縁膜にホールを形成する工程（ｂ）と、前記ホールの側壁上に、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜を形成する工程（ｃ）と、前記工程（ｃ）の後、前記ホールに導電体を埋め込むことにより、プラグを形成する工程（ｄ）とを備えている。
【００１０】
この方法によれば、ホールの側壁上に水分を通しにくい第２の絶縁膜を形成しているので、第１の絶縁膜に含まれる水分がプラグや後に形成する上層配線に移動するのを抑えることができるので、プラグや配線が腐食するのを抑えることができる。このため、信頼性の向上した半導体装置を製造することが可能となる。
【００１１】
また、本発明の実施形態の一例に係る半導体装置は、基板と、前記基板上に形成された第１の絶縁膜と、前記第１の絶縁膜に形成されたホールと、前記ホールの側壁上に形成され、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ホールを埋める導電体からなるプラグとを備えている。
【００１２】
この構成によれば、プラグと第１の絶縁膜との間に第２の絶縁膜が設けられているので、第１の絶縁膜中の水分がプラグや配線に移動するのを抑えることができ、腐食の発生が抑えられている。
【発明の効果】
【００１３】
本発明の実施形態に係る半導体装置及びその製造方法によれば、プラグと第１の絶縁膜との間に第２の絶縁膜が設けられていることにより、第１の絶縁膜中の水分がプラグや配線に移動するのが抑えられ、腐食の発生を抑えることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】（ａ）、（ｂ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図５】吸湿性絶縁膜であるＯ3−ＴＥＯＳ膜と、非吸湿性絶縁膜であるプラズマＴＥＯＳ膜の埋め込み特性を示す図である。
【図６】従来のコンタクトプラグを有する半導体装置と本発明の実施形態に係る半導体装置とにおけるコンタクトプラグに接続された配線の電気的信頼性を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る各実施形態について図面を参照しながら詳細に説明する。なお、各実施形態で使用している材料および数値などは例示であって、それらに本発明が限定されることはない。また、本発明の技術思想の範囲を逸脱しない範囲で、実施形態の構成を適宜変更することは可能である。
【００１６】
図１は、本発明の一実施形態に係る半導体装置を示す断面図である。図１に示すように、本実施形態の半導体装置は、例えばシリコン単結晶からなる半導体基板１０上に薄いゲート絶縁膜１１を介して設けられたゲート電極１２を備える。各ゲート電極１２の側面上には、シリコン窒化物やシリコン酸化物等の絶縁体からなるサイドウォールスペーサ１３が設けられている。このように、半導体基板１０上には、ゲート絶縁膜１１、ゲート電極１２、及びサイドウォールスペーサ１３で構成されたゲート部が形成されている。ここでは、ゲート部間距離１４が約１０ｎｍ〜約３０ｎｍ程度になっている。
【００１７】
また、ゲート部のうちゲート電極１２及びサイドウォールスペーサ１３は、層間絶縁膜２３によって被覆されている。本実施形態では、層間絶縁膜２３は、吸湿性絶縁膜１５と吸湿性絶縁膜よりも吸湿性の低い絶縁膜１６との積層膜で構成されていることが好ましい。吸湿性絶縁膜１５は絶縁膜１６よりも水分を吸収しやすく、且つ水分を通しやすい。
【００１８】
吸湿性絶縁膜１５は、例えばＯ3−ＴＥＯＳ膜などの材料からなることが好ましく、絶縁膜１６は、プラズマＴＥＯＳ膜などの材料からなることが好ましい。この場合、吸湿性絶縁膜１５には、Ｏ3（オゾン）とTetra Ethyl Ortho Silicate（ＴＥＯＳ）とを原料として、減圧化学気相堆積プロセス（ＳＡＣＶＤ法）により形成される、Ｏ3−ＴＥＯＳ膜が使用されることが好ましい。
【００１９】
特に堆積の初期の過程でＯ3とＴＥＯＳを供給する際に、Ｏ3の流量比を高めることにより、低いレートでコンフォーマルな薄膜を半導体基板１０の上面上に堆積し、その後ＴＥＯＳの流量比を増加させるプロセスを行えば、ゲート電極間に埋め込まれる絶縁膜の埋め込み特性が向上するので好ましい。
【００２０】
また、絶縁膜１６は、ＴＥＯＳを原料としたプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜で構成されることが好ましい。吸湿性絶縁膜１５は、ゲート電極１２の直上に設けられている。本実施形態の半導体装置では、吸湿性絶縁膜１５のうち、半導体基板１０の上面上に設けられた部分の膜厚よりも、ゲート電極１２上に設けられた部分の膜厚の方が薄くなる状態で吸湿性絶縁膜１５が設けられることがある。
【００２１】
そして、当該吸湿性絶縁膜１５上に、絶縁膜１６が設けられている。絶縁膜１６の上面は全面にわたって平坦化されており、当該上面上に、上層の配線２２や上層の層間絶縁膜等が形成される。
【００２２】
また、層間絶縁膜２３には、層間絶縁膜２３を貫通し、上層の配線２２から半導体基板１０のうちゲート電極１２間の領域まで達するコンタクトホール２４が形成されており、コンタクトホール２４の側壁上には絶縁膜１７が設けられている。この絶縁膜１７は絶縁膜１６と同様に、吸湿性絶縁膜１５に比べて吸湿性が低く、且つ水分を通しにくい。
【００２３】
また、コンタクトホール２４内には、上層の配線２２と半導体基板１０とを電気的に接続するためのコンタクトプラグ１９が埋め込まれている。コンタクトプラグ１９は、コンタクトホール２４の底面上と、絶縁膜１７を間に挟んでコンタクトホール２４の側壁上とに設けられたバリアメタル１８と、バリアメタル１８上に設けられ、コンタクトホール２４を埋め込む導電体３０とで構成されている。当該導電体３０は例えばＷや銅（Ｃｕ）等の金属からなる。配線２２はＣｕなどの金属で構成されている。
【００２４】
図１では、３本のゲート電極１２のうち、中央のゲート電極１２と右側のゲート電極１２との間の半導体基板１０に電気的に接続するコンタクトプラグ１９のみを示している。また、４本の配線２２のうち、１本の配線２２のみがコンタクトプラグ１９に接触している例を示している。また、図１の例では、１本の配線２２はコンタクトプラグ１９ａに接触している。コンタクトホール２４ａの側壁上には吸湿性絶縁膜１５よりも水分を通しにくい絶縁膜１７ａが形成され、コンタクトプラグ１９ａは絶縁膜１７ａ上に形成されたバリアメタル１８ａとコンタクトホール２４ａを埋める導電体３０ａとで構成されている。なお、配線２２間には、層間絶縁膜２１が形成されている。
【００２５】
ここで、図５は、吸湿性絶縁膜であるＯ3−ＴＥＯＳ膜と、非吸湿性絶縁膜であるプラズマＴＥＯＳ膜の埋め込み特性を示す図である。Ｏ3−ＴＥＯＳ膜は、堆積の初期の過程でＯ3の流量を多くし、徐々にＴＥＯＳ流量を高める方法で形成したものを用いた。また、「埋め込み特性」とは、絶縁膜を堆積したときに、ゲート電極のような配線パターン間にボイドを発生することなく埋め込むことができる最小のパターン間隔を指す。なお、図５は、図１のゲート電極１２の高さが約１００ｎｍである場合のデータを示している。
【００２６】
図５から、Ｏ3−ＴＥＯＳ膜は、プラズマＴＥＯＳ膜より埋め込み特性が優れ、ゲート部間距離１４が約２０ｎｍ以下の場合にも、良好な埋め込みができることが理解できる。このように、吸湿性絶縁膜１５は、絶縁膜１６、１７よりも埋め込み特性がよいことが多いので、ゲート電極間にボイドを生じることなく確実に埋め込まれ、ゲート電極間を確実に絶縁することができる。
【００２７】
また、本実施形態の半導体装置では、層間絶縁膜２３を、上述の吸湿性絶縁膜１５と絶縁膜１６とを順に堆積した積層膜構成とすることで、吸湿性絶縁膜１５の吸湿を防止している。さらに、半導体装置を形成する過程で吸湿性絶縁膜１５が吸湿した場合でも、上層の配線２２と吸湿性絶縁膜１５とが直接接触しないために吸湿性絶縁膜１５に吸湿した水により配線２２の電気特性、信頼性が劣化するのが抑えられている。
【００２８】
図６は、従来のコンタクトプラグを有する半導体装置と本実施形態に係る半導体装置とにおけるコンタクトプラグに接続された配線の電気的信頼性を示す図である。横軸は測定開始からの経過時間を示し、縦軸は欠陥が生じたサンプルの累積不良率（％）を示す。
【００２９】
図６に点線で示すように、従来構造では、比較的短時間で不良に至っている。これに対し、本実施形態に係る構成では、図６に実線で示すように、従来構造に比較して長寿命化している。
【００３０】
従来構造では、コンタクトホールの側壁を経由して層間絶縁膜中の水分がコンタクトプラグと接触する配線に到達する事で配線が腐蝕したと考えられる。これに対し、本実施形態のプラグ構造によれば、層間絶縁膜中の水分は絶縁膜１６、１７によって直接コンタクトプラグ１９及び配線２２に到達しないので配線２２の腐蝕は発生せず、半導体装置を長寿命とすることが出来る。
【００３１】
なお、本実施形態の半導体装置においては、吸湿性の低い絶縁膜１６を設けず、絶縁膜１７のみ設けた場合でも、プラグの腐食を従来の半導体装置に比べて大きく抑えることができる。
【００３２】
以上説明したように、本実施形態の構成によれば、ゲート部間の間隔が短くなった場合でも良好にゲート部間を埋め込むことができるとともに、配線の信頼性を劣化させる水分がコンタクトプラグを介して上層の配線２２に到達する事を抑えることが出来る。そのため、吸湿性絶縁膜を含む層間絶縁膜にコンタクトプラグ１９を形成する場合に、コンタクトプラグ１９に電気的に接続された配線２２の腐蝕を抑制し、信頼性の高い半導体装置を実現することができる。
【００３３】
続いて、上述の構造を実現することができる半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）、及び図４（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造工程を示す断面図である。
【００３４】
まず、図２（ａ）に示すように、本実施形態の半導体装置の製造方法では、最初に、複数（ここでは３本）のゲート電極１２及びゲート絶縁膜１１をシリコン単結晶基板からなる半導体基板１０上に形成した後、ゲート電極１２の側面上にサイドウォールスペーサ１３を形成する。
【００３５】
当該工程では、まず、半導体基板１０上にゲート絶縁膜１１を形成する。ゲート絶縁膜１１は例えばシリコン酸化膜であり、熱酸化法等により形成される。なお、半導体基板１０にはゲート絶縁膜１１の形成前に、必要に応じてShallow Trench Isolation（ＳＴＩ）等の素子分離を形成しておく。次いで、半導体基板１０上に、ゲート絶縁膜１１を間に挟んで、ＣＶＤ法によりＮ型あるいはＰ型の多結晶シリコン膜を形成する。
【００３６】
続いて、当該多結晶シリコン膜及びゲート絶縁膜１１に、公知のリソグラフィ技術およびエッチング技術を適用することにより、所定の形状のゲート絶縁膜１１及びゲート電極１２を形成する。ここでは、ゲート電極１２の高さは例えば約１００ｎｍである。また、ゲート電極の幅（ゲート長）は約５０ｎｍ以下であることが好ましく、約３０ｎｍ以下の超微細半導体装置において、本発明の効果はより発揮される。なぜなら、微細化に対応して、コンタクトホールに形成される導電体部分の径が小さくなるため、コンタクトプラグの腐食の影響が大きくなるからである。
【００３７】
次いで、ゲート電極１２が形成された半導体基板１０上に、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜等からなる絶縁膜をＣＶＤ法等により形成する。その後、当該絶縁膜に対して異方性エッチングを施すことにより、ゲート電極１２の側面上に絶縁膜からなるサイドウォールスペーサ１３を形成する。上述のように、ゲート部間距離１４は、１０ｎｍ〜９０ｎｍ程度になっており、１０ｎｍ〜３０ｎｍ程度であればより好ましい。また、図示を省略しているが、半導体基板１０の表面部には、ゲート電極１２とサイドウォールスペーサ１３とをマスクとして半導体基板１０に不純物を導入することにより、不純物濃度が５×１０19／ｃｍ3〜５×１０20／ｃｍ3程度の不純物領域を形成する。当該不純物領域は、ゲート電極１２を構成要素とするトランジスタのソース領域やドレイン領域として機能する。なお、半導体基板１０に導入する不純物は、半導体基板１０の導電型に応じてＮ型またはＰ型の不純物を適宜選択することができる。このような不純物領域は、半導体基板１０のうちゲート電極間に位置する領域にも形成されている。なお、ゲート部間距離１４は約９０ｎｍ以下であることが好ましい。
【００３８】
本実施形態では、さらに、公知のサリサイドプロセスにより、ゲート電極１２の上面上とソース領域上およびドレイン領域上に、ニッケルシリサイド層（図示せず）を形成する。なお、当該ニッケルシリサイド層は、必ずしも形成される必要はなく、ゲート電極１２を構成する多結晶シリコンの上面、およびソース領域、ドレイン領域を構成する不純物領域（単結晶シリコン）が露出した状態であってもよい。
【００３９】
次いで、図２（ｂ）に示すように、半導体基板１０上に、ゲート電極１２およびサイドウォールスペーサ１３を被覆する吸湿性絶縁膜１５を形成する。本実施形態では、吸湿性絶縁膜１５として、Ｏ3及びＴＥＯＳを用いたＣＶＤ法等によりＯ3−ＴＥＯＳ膜を形成する。この際に、堆積過程の初期にはＯ3の流量比を大きくし、その後ＴＥＯＳの流量比を大きくする。これにより、上述のように、ゲート部間距離１４が約１０ｎｍ〜９０ｎｍ程度と狭い場合でも、ボイド等の欠陥の発生を抑えつつ、ゲート電極間の隙間を完全に埋め込むことができる。ここでは、半導体基板１０の平坦面でのＯ3−ＴＥＯＳ膜の膜厚がゲート電極１２と同等の高さとなるように吸湿性絶縁膜１５を約１２０ｎｍ程度堆積する。
【００４０】
本実施形態の方法においては、吸湿性絶縁膜１５の形成後、基板１０を熱処理して吸湿性絶縁膜１５に含まれる水分を脱離させてもよい。なお、後の工程で説明する図２（ｃ）に示す絶縁膜１６形成前に基板１０を熱処理することが好ましい。より具体的には、水分脱離後に長時間放置すると再度吸湿性絶縁膜１５が吸湿するので、絶縁膜１６を成膜するＣＶＤ装置に付属するチャンバー内で脱水した後、大気に開放することなく、絶縁膜１６を成膜することが好ましい。
【００４１】
続いて、図２（ｃ）に示すように、吸湿性絶縁膜１５上に絶縁膜１６を形成する。ここでは、絶縁膜１６として、プラズマＴＥＯＳ膜を堆積する。プラズマＴＥＯＳ膜は、例えば、Ｏ2ガスとＴＥＯＳを原料としたプラズマＣＶＤ法により堆積することができる。成膜時の基板温度は例えば３００℃〜４５０℃である。本実施形態では、半導体基板１０の平坦面（凹凸の影響を受けずに平坦な膜を堆積できる面）でのプラズマＴＥＯＳ膜の膜厚を約３５０ｎｍにしている。
【００４２】
その後、図２（ｄ）に示すように、絶縁膜１６の表面を平坦化する。本実施形態では、化学的機械的研磨（Chemical Mechanical Polishing（ＣＭＰ））法により平坦化を行い、絶縁膜１６を厚さにして約１５０ｎｍ程度研磨する。なお、当該平坦化は、ＣＭＰ法に代えて、ドライエッチングによるエッチバックにより実施することもできる。
【００４３】
その後、図２（ｅ）に示すように、吸湿性絶縁膜１５及び絶縁膜１６を貫通するコンタクトホール２４、２４ａを形成する。ここでは、３本のゲート電極のうち、図中において右側のゲート電極１２と中央のゲート電極１２との間の半導体基板１０に達するコンタクトホール２４と、左端のゲート電極１２に達するコンタクトホール２４ａとを図示している。
【００４４】
コンタクトホール２４、２４ａは、例えば、絶縁膜１６上に、コンタクトホール２４の形成位置に開口部を有するマスクパターン（例えば、レジストパターン）を形成し、当該マスクパターンを通じて絶縁膜１６および吸湿性絶縁膜１５をドライエッチングすることにより形成することができる。なお、本実施形態では、コンタクトホール２４の直径は約９０ｎｍ以下になっている。コンタクトホール２４、２４ａの径はゲート電極１２の幅よりも広くてもよいし、ゲート電極１２幅と同じでもよい。コンタクトホール２４、２４ａの径は、互いに隣接するゲート電極１２間の距離（あるいはゲート部間の距離）と同程度であってもよいし、ゲート電極１２間の距離（あるいはゲート部間の距離）よりも大きくてもよい。サイドウォールスペーサ１３の一部がコンタクトホール２４形成時にエッチングされても問題はない。なお、ゲート部間の距離は一定である必要はなく、一部のゲート部間の距離がコンタクトホール２４の径と同程度であり、他の一部のゲート部間の距離がコンタクトホール２４、２４ａの径より大きくてもよい。
【００４５】
次に、上記マスクパターンをアッシング等により除去した後、図３（ａ）に示すように、コンタクトホール２４、２４ａ内及び絶縁膜１６の上面上に高密度プラズマ（High Density Plasma(ＨＤＰ)）を使用してシリコン酸化膜（ＳｉＯ2）からなる絶縁膜１７を堆積する。ここでは、コンタクトホール２４の側壁及び底部に沿うように絶縁膜１７をコンフォーマルに堆積する。ＨＤＰ法により膜厚約１０ｎｍのＳｉＯ2が、例えば２００〜２５０℃の処理温度で堆積される。
【００４６】
なお、絶縁膜１７の膜厚は構成材料、プロセスの微細化の程度によって異なり、例えば２ｎｍ以上２０ｎｍ以下の範囲内であることが好ましい。２ｎｍ未満では防湿の効果が少なく、吸湿性絶縁膜１５中の水分がコンタクトプラグに拡散するおそれがある。また、２０ｎｍを越えると防湿の効果は高まるが、絶縁膜１７のうち微細なコンタクトホール２４の底に形成された部分をエッチングで除去して、絶縁膜１７をホール側壁にのみ残すことが困難である。なお、本工程では、絶縁膜１７としては、ＨＤＰ−ＳｉＯ2膜以外にプラズマＣＶＤ−ＴＥＯＳ膜、プラズマＣＶＤ−ＳｉＮ膜、プラズマＣＶＤ−ＳｉＣＮ膜なども使用することが出来る。なお、絶縁膜１７の一部はサイドウォールスペーサ１３に接触していてもよい。
【００４７】
次に、図３（ｂ）に示すように、絶縁膜１７のうち絶縁膜１６の上面上に形成された部分と、コンタクトホール２４、２４ａの底部上に形成された部分とを、異方性ドライエッチングによって除去する。これにより、コンタクトホール２４の側壁上に絶縁膜１７を、コンタクトホール２４ａの側壁上に絶縁膜１７ａをそれぞれ残す。エッチング後の膜厚は例えば約９ｎｍになっている。また側壁に絶縁膜１７が存在するためホールの開口径は、元々のコンタクトホール２４の開口径を約９０ｎｍであると仮定すると、約７０ｎｍとなる。
【００４８】
その後、図３（ｃ）に示すように、絶縁膜１６の上側及びコンタクトホール２４、２４ａ内にバリアメタル１８を形成した後、コンタクトホール２４、２４ａを導電体３０で埋め込む。ここでは、バリアメタル１８としてチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を用い、導電体としてタングステン（Ｗ）を順に堆積する。例えば、Physical Vapor Deposition(ＰＶＤ)法により、膜厚約１０ｎｍのＴｉを、例えば２００〜２５０℃の処理温度で堆積する。また、ＣＶＤ法により、膜厚約５ｎｍのＴｉＮを、例えば２００〜３００℃の処理温度で堆積する。また、ＣＶＤ法により、膜厚約２００ｎｍのＷを、例えば２００〜４００℃の処理温度で堆積する。
【００４９】
その後、図４（ａ）に示すように、バリアメタル１８及び導電体３０のうちコンタクトホール２４の外部に形成された部分をＣＭＰ等で除去する。また、絶縁膜１６の上面が露出後も研磨を続けて絶縁膜１６を約５０ｎｍ程度除去する。これにより、バリアメタル１８と導電体３０とで構成されたコンタクトプラグ１９と、バリアメタル１８ａと導電体３０ａとで構成されたコンタクトプラグ１９ａとを形成できる。
【００５０】
次に、図４（ｂ）に示すように、絶縁膜１６の上面上に、層間絶縁膜２１を形成後、層間絶縁膜２１内に上層の配線２２を公知の方法により形成する。これにより、本実施形態の半導体装置が完成する。ここでは、４本の配線２２のうち、図中において右から２番目の配線が、ゲート電極１２と中央のゲート電極１２との間の半導体基板１０に電気的に接続するコンタクトに電気的に接続する場合を示している。本実施形態の製造方法によればコンタクトホール２４の側壁上にのみ絶縁膜１７が存在し、コンタクトホール２４の底面上及び絶縁膜１６の上面上に絶縁膜１７は存在しない。
【００５１】
以上の工程により形成された半導体装置では、配線２２の信頼性を劣化させる水がコンタクトプラグ１９、１９ａを介して上層の配線２２に到達するのを防ぐことが出来る。そのため、吸湿性絶縁膜１５を含む層間絶縁膜２３にコンタクトプラグ１９、１９ａを形成する場合に、コンタクトプラグ１９、１９ａと電気的に接続する配線２２の腐蝕を抑制し、配線の信頼性を確保することができる。
【００５２】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、以上では、半導体基板の上面上に形成されたゲート電極同士の狭い隙間にコンタクトを形成する事例について説明したが、本発明は、半導体基板上に複数の突部が形成され、当該突部間にコンタクトプラグを形成する場合でも同様の効果を得ることができる。また、当該突部は、半導体基板の直上に形成された突部に限らず、層間絶縁膜上に形成された突部であってもよい。
【００５３】
また、以上ではコンタクトホール２４の側壁に絶縁膜１７を形成する例を説明したが、配線と配線を接続する（ビア）プラグを形成するための（ビア）ホールの側壁に絶縁膜１７を形成してもよい。
【００５４】
また、ゲート電極、サイドウォール、吸湿性絶縁膜、および非吸湿性絶縁膜の材質は、上述の材質に限定されるものではなく適宜変更可能である。また、半導体基板表面やゲート電極表面に必要に応じて設けられる高融点金属シリサイドも、ニッケルシリサイドに限定されるものではなく、他の高融点金属シリサイドであってもよい。さらに、上記実施形態において説明したプロセスは、公知の等価なプロセスに置換可能である。
【産業上の利用可能性】
【００５５】
本発明の一実施形態に係る半導体装置は、狭ピッチのゲート電極を有する場合であっても配線の腐蝕を抑え、信頼性の劣化を抑制できるので、種々の電子機器に有用である。
【符号の説明】
【００５６】
１０ 半導体基板
１１ ゲート絶縁膜
１２ ゲート電極
１３ サイドウォールスペーサ
１４ ゲート部間距離
１５ 吸湿性絶縁膜
１６、１７ 絶縁膜
１８ バリアメタル
１９ コンタクトプラグ
２１、２３ 層間絶縁膜
２２ 配線
２４ コンタクトホール
３０ 導電体
【特許請求の範囲】
【請求項１】
基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜にホールを形成する工程（ｂ）と、
前記ホールの側壁上に、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜を形成する工程（ｃ）と、
前記工程（ｃ）の後、前記ホールに導電体を埋め込むことにより、プラグを形成する工程（ｄ）とを備えている半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記工程（ａ）において形成される前記第１の絶縁膜には、水が含有されている半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記工程（ｃ）では、前記ホールの底部及び側壁に沿うように、前記第２の絶縁膜を形成した後に、前記第２の絶縁膜のうち前記ホールの底部に形成された部分を除去することにより、前記ホールの側壁上に前記第２の絶縁膜を形成する半導体装置の製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）の後、前記工程（ｂ）の前に、前記第１の絶縁膜の上に前記第１の絶縁膜よりも水分を通しにくい第３の絶縁膜を形成する工程をさらに備え、
前記工程（ｂ）では、前記ホールが前記第１の絶縁膜及び前記第２の絶縁膜を貫通するように形成されている半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記工程（ａ）では、第１のゲート絶縁膜を間に挟んで前記基板上に形成された第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のサイドウォールスペーサとをそれぞれ含む複数の第１のゲート部が形成されており、前記第１の絶縁膜は少なくとも前記第１のゲート部間の隙間を埋め込むように形成される半導体装置の製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法において、
前記プラグと電気的に接続する配線を形成する工程（ｅ）をさらに備えている半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記第１の絶縁膜は、前記第３の絶縁膜に比べて前記第１のゲート部間での埋め込み性が優れている半導体装置の製造方法。
【請求項８】
請求項５または７に記載の半導体装置の製造方法において、
前記工程（ｂ）で形成される前記ホールの径は前記ゲート電極の幅よりも広く、前記工程（ｂ）で形成される前記第２の絶縁膜の一部は、前記第１のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項９】
請求項５、７、８のうちいずれか１つに記載の半導体装置の製造方法において、
前記ホールの径は、互いに隣接する前記第１のゲート部間の幅と同程度であり、前記第２の絶縁膜の一部は、前記第１のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項１０】
請求項５、７〜９のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）では、第２のゲート絶縁膜を間に挟んで前記基板上に形成された第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のサイドウォールスペーサとをそれぞれ含む複数の第２のゲート部が形成されており、前記第１の絶縁膜は少なくとも前記第２のゲート部間の隙間を埋め込むように形成され、
互いに隣接する前記第２のゲート部間の距離は互いに隣接する前記第１のゲート部間の距離よりも狭く、
前記ホールの径は、互いに隣接する前記第２のゲート部間の幅よりも広く、
前記工程（ｂ）において、前記ホールを形成する際には、前記第２のサイドウォールスペーサの一部がエッチングされ、
前記工程（ｃ）で形成される前記第２の絶縁膜の一部は、前記第２のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項１１】
請求項５、７〜１０のうちいずれか１つに記載の半導体装置の製造方法において、
互いに隣接する前記第１のゲート部間の距離は９０ｎｍ以下である半導体装置の製造方法。
【請求項１２】
請求項１〜１１のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）の後、前記工程（ｂ）の前に、前記基板を熱処理して前記第１の絶縁膜に含まれる水分を脱離させる工程をさらに備えている半導体装置の製造方法。
【請求項１３】
請求項１〜１２のうちいずれか１つに記載の半導体装置の製造方法において、
前記第２の絶縁膜の膜厚は２ｎｍ以上２０ｎｍ以下の範囲にある半導体装置の製造方法。
【請求項１４】
請求項１〜１３のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）で形成される前記第１の絶縁膜は、Ｏ3とＴＥＯＳを用いたＣＶＤ法により形成されたＯ3−ＴＥＯＳであり、
前記工程（ｃ）で形成される前記第２の絶縁膜は、プラズマＣＶＤ法により形成された絶縁膜である半導体装置の製造方法。
【請求項１５】
基板と、
前記基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜に形成されたホールと、
前記ホールの側壁上に形成され、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記ホールを埋める導電体からなるプラグとを備えている半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記第１の絶縁膜の上に形成され、前記第１の絶縁膜よりも水分を通しにくい第３の絶縁膜をさらに備え、
前記ホールは前記第１の絶縁膜及び前記第３の絶縁膜を貫通している半導体装置。
【請求項１７】
請求項１６に記載の半導体装置において、
前記基板上にゲート絶縁膜を挟んで設けられたゲート電極と、前記ゲート電極の側面上に形成されたサイドウォールスペーサとを有するゲート部をさらに備えている半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
前記第１の絶縁膜は前記第３の絶縁膜に比べて前記ゲート部間での埋め込み性が優れている半導体装置。
【請求項１９】
請求項１７または１８に記載の半導体装置において、
前記ホールの径は前記ゲート電極の幅よりも広く、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２０】
請求項１７〜１９のうちいずれか１つに記載の半導体装置において、
前記ホールの径は、互いに隣接する前記ゲート部間の幅と同程度であり、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２１】
請求項１７〜１９のうちいずれか１つに記載の半導体装置において、
前記ホールの径は、互いに隣接する前記ゲート部間の幅よりも広く、前記ホールは、前記サイドウォールスペーサの一部を露出させており、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２２】
請求項１７〜２１のうちいずれか１つに記載の半導体装置において、
互いに隣接する前記ゲート部間の距離は９０ｎｍ以下である半導体装置。
【請求項２３】
請求項１５〜２２のうちいずれか１つに記載の半導体装置において、
前記第２の絶縁膜の膜厚は２ｎｍ以上２０ｎｍ以下の範囲内にある半導体装置。
【請求項１】
基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜にホールを形成する工程（ｂ）と、
前記ホールの側壁上に、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜を形成する工程（ｃ）と、
前記工程（ｃ）の後、前記ホールに導電体を埋め込むことにより、プラグを形成する工程（ｄ）とを備えている半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記工程（ａ）において形成される前記第１の絶縁膜には、水が含有されている半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記工程（ｃ）では、前記ホールの底部及び側壁に沿うように、前記第２の絶縁膜を形成した後に、前記第２の絶縁膜のうち前記ホールの底部に形成された部分を除去することにより、前記ホールの側壁上に前記第２の絶縁膜を形成する半導体装置の製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）の後、前記工程（ｂ）の前に、前記第１の絶縁膜の上に前記第１の絶縁膜よりも水分を通しにくい第３の絶縁膜を形成する工程をさらに備え、
前記工程（ｂ）では、前記ホールが前記第１の絶縁膜及び前記第２の絶縁膜を貫通するように形成されている半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記工程（ａ）では、第１のゲート絶縁膜を間に挟んで前記基板上に形成された第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のサイドウォールスペーサとをそれぞれ含む複数の第１のゲート部が形成されており、前記第１の絶縁膜は少なくとも前記第１のゲート部間の隙間を埋め込むように形成される半導体装置の製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法において、
前記プラグと電気的に接続する配線を形成する工程（ｅ）をさらに備えている半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記第１の絶縁膜は、前記第３の絶縁膜に比べて前記第１のゲート部間での埋め込み性が優れている半導体装置の製造方法。
【請求項８】
請求項５または７に記載の半導体装置の製造方法において、
前記工程（ｂ）で形成される前記ホールの径は前記ゲート電極の幅よりも広く、前記工程（ｂ）で形成される前記第２の絶縁膜の一部は、前記第１のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項９】
請求項５、７、８のうちいずれか１つに記載の半導体装置の製造方法において、
前記ホールの径は、互いに隣接する前記第１のゲート部間の幅と同程度であり、前記第２の絶縁膜の一部は、前記第１のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項１０】
請求項５、７〜９のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）では、第２のゲート絶縁膜を間に挟んで前記基板上に形成された第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のサイドウォールスペーサとをそれぞれ含む複数の第２のゲート部が形成されており、前記第１の絶縁膜は少なくとも前記第２のゲート部間の隙間を埋め込むように形成され、
互いに隣接する前記第２のゲート部間の距離は互いに隣接する前記第１のゲート部間の距離よりも狭く、
前記ホールの径は、互いに隣接する前記第２のゲート部間の幅よりも広く、
前記工程（ｂ）において、前記ホールを形成する際には、前記第２のサイドウォールスペーサの一部がエッチングされ、
前記工程（ｃ）で形成される前記第２の絶縁膜の一部は、前記第２のサイドウォールスペーサと接触している半導体装置の製造方法。
【請求項１１】
請求項５、７〜１０のうちいずれか１つに記載の半導体装置の製造方法において、
互いに隣接する前記第１のゲート部間の距離は９０ｎｍ以下である半導体装置の製造方法。
【請求項１２】
請求項１〜１１のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）の後、前記工程（ｂ）の前に、前記基板を熱処理して前記第１の絶縁膜に含まれる水分を脱離させる工程をさらに備えている半導体装置の製造方法。
【請求項１３】
請求項１〜１２のうちいずれか１つに記載の半導体装置の製造方法において、
前記第２の絶縁膜の膜厚は２ｎｍ以上２０ｎｍ以下の範囲にある半導体装置の製造方法。
【請求項１４】
請求項１〜１３のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）で形成される前記第１の絶縁膜は、Ｏ3とＴＥＯＳを用いたＣＶＤ法により形成されたＯ3−ＴＥＯＳであり、
前記工程（ｃ）で形成される前記第２の絶縁膜は、プラズマＣＶＤ法により形成された絶縁膜である半導体装置の製造方法。
【請求項１５】
基板と、
前記基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜に形成されたホールと、
前記ホールの側壁上に形成され、前記第１の絶縁膜よりも水分を通しにくい第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記ホールを埋める導電体からなるプラグとを備えている半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記第１の絶縁膜の上に形成され、前記第１の絶縁膜よりも水分を通しにくい第３の絶縁膜をさらに備え、
前記ホールは前記第１の絶縁膜及び前記第３の絶縁膜を貫通している半導体装置。
【請求項１７】
請求項１６に記載の半導体装置において、
前記基板上にゲート絶縁膜を挟んで設けられたゲート電極と、前記ゲート電極の側面上に形成されたサイドウォールスペーサとを有するゲート部をさらに備えている半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
前記第１の絶縁膜は前記第３の絶縁膜に比べて前記ゲート部間での埋め込み性が優れている半導体装置。
【請求項１９】
請求項１７または１８に記載の半導体装置において、
前記ホールの径は前記ゲート電極の幅よりも広く、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２０】
請求項１７〜１９のうちいずれか１つに記載の半導体装置において、
前記ホールの径は、互いに隣接する前記ゲート部間の幅と同程度であり、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２１】
請求項１７〜１９のうちいずれか１つに記載の半導体装置において、
前記ホールの径は、互いに隣接する前記ゲート部間の幅よりも広く、前記ホールは、前記サイドウォールスペーサの一部を露出させており、前記第２の絶縁膜の一部は、前記サイドウォールスペーサと接触している半導体装置。
【請求項２２】
請求項１７〜２１のうちいずれか１つに記載の半導体装置において、
互いに隣接する前記ゲート部間の距離は９０ｎｍ以下である半導体装置。
【請求項２３】
請求項１５〜２２のうちいずれか１つに記載の半導体装置において、
前記第２の絶縁膜の膜厚は２ｎｍ以上２０ｎｍ以下の範囲内にある半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２２８５７８（Ｐ２０１１−２２８５７８Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９８７２５（Ｐ２０１０−９８７２５）
【出願日】平成２２年４月２２日（２０１０．４．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月２２日（２０１０．４．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]