【課題】フリップチップ実装による半導体装置の破壊が防止できるフリップチップ用半導体装置を提供する。
【解決手段】半導体装置１０は、半導体素子１１と半導体素子１１の一の面に形成された突起電極１２とを備え、半導体素子１１の内部であって突起電極１２の直下の穴１７に、弾性率が半導体素子１１を構成する材料の弾性率よりも低い樹脂１３を充填する。 （もっと読む）

【課題】スティフナーとプリント配線板および放熱板と半導体パッケージを一体化した後の反りが、一体化する前よりも少なくなるようにしたスティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法を提供する。
【解決手段】スティフナー１とプリント配線板４を一体化する前に、事前に、スティフナー１に、スティフナー１とプリント配線板４との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。また、放熱板と半導体パッケージを一体化する前に、事前に、放熱板に、半導体チップとプリント配線板との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。 （もっと読む）

【課題】 目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【解決手段】 実装評価構造は、実装評価用基板１０の実装面１０ａに配設される複数の第１の電極パターン３０ａと、当該各第１の電極パターン３０ａにそれぞれ対向して実装評価用チップ２０の下面２０ａに配設される複数の第２の電極パターン３０ｂと、からなる複数の静電容量部３０を形成し、複数の静電容量部３０における静電容量を比較し、当該比較結果に基づき、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する。 （もっと読む）

【課題】 ３次元集積回路構造の製造方法を提供する。
【解決手段】 本発明の方法に従うと、第１の能動回路層ウエハが準備される。第１の能動回路層ウエハは、能動回路を含むＰ−層により覆われているＰ＋部分を有する。第１の能動回路層ウエハは第１配線層を含むインターフェース・ウエハにフェイス・ダウン・ボンディングされ、次いで、第１の能動回路層ウエハのＰ−層を残すように第１の能動回路層ウエハのＰ＋部分が選択的に除去される。次に、Ｐ−層の背面に配線層が形成される。更に本発明に従うと、３次元集積回路構造及びこの３次元集積回路構造を製造するための手順を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。 （もっと読む）

【課題】電子部品の全体の高さを低く抑えることのできる電子部品と電子部品の樹脂パッケージ方法を提供。
【解決手段】部品２の外周部が第１封止樹脂４によって取り囲まれ、第１封止樹脂４の内側に第２封止樹脂３が充填され、部品２と基板１がワイヤ５によって電気接続され、部品２の外周のエッジ部分のうちのワイヤ５が近傍を通過する辺が面取りされた傾斜面３１に形成されており、ワイヤ５が傾斜面３１に沿って基板１に延設されていることを特徴とし、電子部品の全体の高さを低く抑えることができる。 （もっと読む）

【課題】実装用の基板との間において剥離が生じにくい電子部品を提供する。また、実装工程が単純で、かつ優れた耐振動性を有する、電子部品の実装方法を提供する。
【解決手段】基板に実装されるべき電子部品１であって、電子部品が絶縁部材６を備え、前記絶縁部材６における前記基板に対向する面の一部の領域に、リフローにより溶融する接着剤７が塗布される。 （もっと読む）

【課題】半導体装置を簡便に製造することが可能で、且つ、生産性に優れた半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、回路面Ｓ１上に、複数の突出電極１０ａを覆う絶縁性樹脂層１２を形成する工程と、半導体ウエハ１０をダイシングフレーム１４及びダイシングテープ１６に取り付ける工程と、半導体ウエハ１０の回路面Ｓ１側から半導体ウエハ１０及び絶縁性樹脂層１２をダイシングすることで、複数の半導体チップ２０に個片化する工程と、ピックアップされた半導体チップ２０を位置合わせヘッドによって保持した状態で、半導体チップ２０の突出電極１０ａと基板上の回路電極との位置合わせを行い、仮固定する工程と、接続ヘッドを用いて半導体チップ２０と基板とを加熱圧着することで、半導体チップ２０の突出電極１０ａと基板の回路電極とを電気的に接続する工程とを備える。 （もっと読む）

【課題】半田バンプの半田付けの不良を補修するために行う加熱に際して、過熱による不具合を除く。
【解決手段】ＢＧＡパッケージは、ＢＧＡケース１とプリント基板１１とを備える。ＢＧＡケース１は、各端子電極７のバンプ２毎に、発熱素子３及び温度検出素子１６を有する。半田付けの不良が発見されると、当該不良半田の端子電極７に付属している発熱素子３がオンとなり、温度検出素子１６が温度上昇を監視し、発熱素子３を制御することで、局所的なＢＧＡパッケージの過熱が阻止される。 （もっと読む）

【課題】本発明は、長尺状の樹脂突起１８上に配線２０が形成される構造でありながら、電気的な接続信頼性を確保することを目的とする。
【解決手段】半導体モジュールは、絶縁膜１６の表面上で樹脂ダム２４の外側に形成されて長尺状をなす樹脂突起１８と、電極１４上から樹脂突起１８上に至るように延びる配線２０と、配線２０の樹脂突起１８上の部分に接触するリード３０と、リード３０の樹脂突起１８とは反対側を支持するベース基板２６と、半導体チップ１０とベース基板２６の間に配置される接着剤２８と、を有する。樹脂ダム２４は、絶縁膜１６とは反対側がベース基板２６に密着して、絶縁膜１６及びベース基板２６並びに樹脂ダム２４によってスペースが区画されている。接着剤２８は、スペース内に配置される第１の接着部３２と、スペースよりもリード３０と配線２０の接触部に近い位置に配置される第２の接着部３４と、を含む。第１の接着部３２はボイド３６を含んでいる。 （もっと読む）

【課題】端子及び配線の狭ピッチ化を図るとともに熱影響を低減する。
【解決手段】本発明の実装構造体は、複数の配線１６１、１６２が形成された基体１００Ａと、能動面２１０及び能動面２１０の裏面よりも面積が小さい側面２２０を有するとともに複数の配線の各々に電気的に接続される端子２３０が能動面２１０の周縁に沿って設けられた電子部品２００と、を備えている。電子部品２００は、側面２２０が基体１００Ａに接続され基体１００Ａに実装されている。端子２３０と配線１６１、１６２とが、端子２３０及び配線１６２に析出させためっきを介して導通している。 （もっと読む）

【課題】 ＩＬＢ接続における線膨脹係数の差に起因する電気接続部の接続不良を抑制する。
【解決手段】 本発明の半導体素子基板１０１は、電極パッド１０６と半導体素子とが形成された半導体素子基板であって、電極パッドを加熱する専用の接続用ヒーター１１０を、電極パッドを電気接続可能な温度に加熱できる範囲内に配したものである。 （もっと読む）

【課題】製品環境の熱ストレスなどによっても接合材料部が断線しにくい実装構造体を提供することを目的とする。
【解決手段】基材（１）に設けた導体配線（２）に電子部品の突起電極（４）を埋没させて電気接続するとともに、前記導体配線は、前記突起電極の少なくとも周辺部（２ａ）が多孔質であることを特徴とする。 （もっと読む）

少なくとも１つのチップ及び／または１つの支持体を備える電子部品であって、チップは支持体上に転写されて、チップの層（１０４）の少なくとも１部分（１０８）によって形成されたチップの少なくとも１つの接続位置（１０２）で、少なくとも１つのボールを介して、支持体の層の少なくとも１部分によって形成された支持体の少なくとも１つの接続位置へと接続されるように構成され、チップ及び／または支持体は、チップ及び／または接続位置の下部において、チップ及び／または支持体の層中に形成された少なくとも１つの空洞（１１０）と、チップ及び／または支持体の層中に形成され、空洞と連通する少なくとも１つの溝（１１４）と、によって形成された、チップ及び／または支持体からチップの接続位置（１０２）及び／または支持体の接続位置を機械的に分離する手段を備えることを特徴とする部品。
（もっと読む）

【課題】パッケージ半導体装置を構成する実装用回路基板上への半導体装置の接続強度および電子部品の実装密度を向上することができる半導体装置とその製造方法および半導体装置の実装方法を提供する。
【解決手段】配線基板２の裏面にテーパ７を形成するとともに、配線基板２の表面に半導体チップ３を搭載し、その半導体チップ３を含めて配線基板２の表面を樹脂封止部５により封止した後に、個別に切り分けて複数個の半導体装置１を得ることにより、個々の半導体装置１の側面の裏面側部分にテーパ部８を設ける。 （もっと読む）

【課題】 チップの小型化と高信頼性を実現するＣＯＦパッケージ及びそれに用いられるテープ基板を提供する。
【解決手段】
チップ非搭載領域に設けられた複数の外部入力端子及び複数の外部出力端子と、外部入力端子と接続される複数の入力配線と、外部出力端子と接続される複数の出力配線と、チップ非搭載領域からチップ搭載領域にわたって設けられるともに、入力配線間に設けられ、外部入力端子と接続される複数の内部入力配線と、チップ非搭載領域からチップ搭載領域にわたって設けられるともに、内部入力配線間に設けられたダミー配線と、を備えるテープ基板と、入力配線と接続される複数の入力電極と、入力配線と接続される複数の出力電極と、内部入力配線と接続される内部入力電極と、表面上の１辺に沿って、入力電極と間隔を空けて設けられると共に、ダミー配線と接続されるダミー電極と、を供える半導体チップから構成される。
（もっと読む）

【課題】ＩＣチップなどの半導体チップをより薄型化することが可能な技術を提供する。
【解決手段】集積回路が形成された半導体基板をＣＭＰ等により研磨し、半導体基板中に脆化層を形成して半導体基板の一部を分離することにより半導体基板を薄膜化して、従来にない薄さのＩＣチップなどの半導体チップを得る。また、このような薄膜化したＩＣチップに設けられた配線と、インターポーザに設けられた配線とを、導電性材料又はめっき処理により形成される導電膜を介して電気的に接続する。 （もっと読む）

【課題】電子部品の破損を防ぎ、また接合不良を防ぐ電子部品の接合方法を提供する。
【解決手段】基板に設けられた電子部品搭載パッドに、電子部品を接合する電子部品の接合方法であって、電子部品１０の一方の主面に金属膜１１を形成する金属膜形成工程と、電子部品の他方の主面に設けられた電極パッド１２にバンプ１３を形成するバンプ形成工程と、電子部品１０の他方の主面に形成されたバンプ１３が電子部品搭載パッド２４に対応するように配置し、接合用ホーン１２０を電子部品１０の一方の主面の金属膜１１に当接させ超音波を加えることによって接合する電子部品接合工程とを含むものである。 （もっと読む）

【課題】回路基板上にフリップチップボンディングされた半導体基板をエッチングにより薄い半導体チップに加工する際、エッチング保護膜に保護された半導体基板の端面近傍がエッチング残渣として半導体チップの裏面に残留することを防止する。
【解決手段】半導体基板２１の主面６ａに半導体チップ２０を画定する分割用溝９を形成し、この半導体基板２１を回路基板１５にフリップチップボンディングする。その後、半導体基板２１の裏面１ｂを分割用溝９が表出するまでエッチングして、分割用溝９で画定される半導体チップ２０を回路基板１５上に形成する。他方、分割用溝９より外側部分は、エッチング保護膜１４の除去により、外側部分上に残留するエッチング残渣１７と共に除去される。 （もっと読む）

【課題】 半田内にボイドが発生するのを防ぎ、作業性を向上させる。
【解決手段】 複数個の集積回路素子を配列して形成された集積回路素子ウェハにおける、それぞれの集積回路素子に形成された集積回路素子側パッドにＡｕバンプを設けるＡｕバンプ形成工程と、集積回路素子ウェハのＡｕバンプが形成された面に、Ａｕバンプより大きい貫通孔がＡｕバンプの位置に対応して設けられたメタルマスクを重ね、半田を印刷してＡｕバンプの表面に半田を設ける半田印刷工程と、Ａｕバンプの外面に半田を設けた後に加熱処理を行う第一の加熱処理工程と、第一の加熱処理工程の後に個々の集積回路素子に個片化する個片化工程と、加熱処理用のトレーに載置された容器に集積回路素子を載置し、加熱処理を行う第二の加熱処理工程と、容器と圧電振動子とを接合して圧電発振器とする圧電振動子接合工程とを含むことを特徴とする。 （もっと読む）

【課題】簡易かつ簡便な方法で、位置ずれ等の不具合が発生しにくく、高精度な実装を行うことが可能なチップ部品及び該チップ部品を用いたチップ部品固定方法を提供する。
【解決手段】チップ部品１の外部電極２と、基板５の外部端子６とが所定の位置関係となるようにチップ部品１を基板５に載置し、基板５の外部端子６に貼り付け、仮固定する。次いで、半田溶融温度まで加熱（リフロー）することで、粘着性半田含有樹脂層３に含まれる半田粉を溶融させるとともに、低温分解性樹脂を分解させ、冷却する。これにより、チップ部品１の外部電極２と基板５の外部端子６との導通接続を行う。 （もっと読む）