【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

縦型トランジスタ装置は、ＩＩＩ−Ｖ族半導体材料から形成される基板（１００）と、少なくとも部分的に基板内に収容される多層スタック（１１６）とを備える。多層スタックは、基板（１００）に隣接して配置される半絶縁層（１０８）と、第１のＩＩＩ−Ｖ族半導体材料から形成されており、半絶縁層に隣接して配置される第１の層（１１０）とを備える。多層スタック（１１６）はまた、第２のＩＩＩ−Ｖ族半導体材料から形成されて、第１の層（１１０）に隣接する第２の層（１１２）と、第１の層と第２の層との界面に形成されるヘテロ接合部とを備える。
（もっと読む）

【課題】ＧａＮ素子およびＣＭＯＳ素子の両方を備えた集積回路を製造するための改善した方法を提供する。
【解決手段】集積半導体基板構造１００は、基板１１と、ＧａＮヘテロ構造２０と、半導体基板層３０とを備える。ＧａＮヘテロ構造２０は、第１素子エリアに存在し、少なくとも部分的に保護層８で覆われている。半導体基板層３０は、ＣＭＯＳ素子の区画のための第２素子エリアに存在する。ＧａＮヘテロ構造２０および半導体基板層３０の少なくとも１つが、基板１１の少なくとも１つの溝内をエピタキシャル成長して形成され、ＧａＮヘテロ構造２０および半導体基板層３０は横方向に並置される。 （もっと読む）

【課題】より高いブレークダウン電圧に適した半導体素子構造およびその製造方法を提供する。
【解決手段】半導体基板構造（１００）は、半導体基板（１）と、半導体基板（１）の上部にＧａＮタイプの層スタック（２０）とを備える。ＧａＮタイプ層スタック（２０）は、少なくとも１つのバッファ層（２１，２２）と、第１活性層（２）と、第２活性層（３）とを備え、第１活性層と第２活性層の界面において、能動素子領域が規定可能である。半導体基板（１）は、絶縁層（１２）の上に存在しており、所定のパターンに従って溝（１４）を規定するようにパターン化され、そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝（１４）を含み、前記溝（１４）は、絶縁層（１２）から、ＧａＮタイプ層スタック（２０）の少なくとも１つのバッファ層（２１，２２）の中まで延びて、前記少なくとも１つのバッファ層（２２）の範囲で過成長しており、第１および第２活性層（２，３）は、少なくとも能動素子領域の範囲で連続している。 （もっと読む）

【課題】オン抵抗を低く、移動度を高く、かつピンチオフ特性を良好にした上で、ドレイン電圧を増大させてもキンク現象が生じない、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５と、チャネルを含む再成長層２７と、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄとを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、ＧａＮ系積層体には再成長層に開口部でその端面が被覆されるｐ型ＧａＮ層６が含まれ、そのｐ型ＧａＮ層にオーミック接触するｐ部電極１１を備えることを特徴とする。 （もっと読む）

【課題】ノーマリオフ特性を実現する高電子移動度トランジスタを提供する。
【解決手段】チャネル層２５が第１のバリア層２７上に設けられると共に第１のバリア層２７と第１のヘテロ接合３３を成す。また、チャネル層２５は圧縮歪みを内包して、チャネル層２５のピエゾ電界ＰＺＣ２は支持基体１３から第１のバリア層２７への方向に向く。第１のヘテロ接合３３がIII族窒化物領域２３のｃ軸方向に対して４０度以上８５度以下及び１４０度以上１８０度未満の角度範囲の傾斜角αで傾斜した基準軸ベクトルに垂直な平面に沿って延在するとき、ゲート電極１９直下におけるチャネル層２５におけるピエゾ電界ＰＺＣ２の大きさをｃ面上のトランジスタにおけるピエゾ電界の大きさに比べて小さくできて、有限な大きさのピエゾ電界を残しながらノーマリオフ特性が実現される。 （もっと読む）

【課題】 窒化物半導体に対するコンタクト抵抗が低い電極を有する半導体装置の製造方法を提供する。
【解決手段】 窒化物半導体層上に炭素を含有する炭素含有層を形成する炭素含有層形成工程Ｓ４と、炭素含有層上にチタンを含有するチタン含有層を形成するチタン含有層形成工程Ｓ６を有する半導体装置の製造方法。チタン含有層と窒化物半導体層との間にＴｉＮとＴｉＣの全率固溶体Ｔｉ（Ｃ，Ｎ）の層が形成される。これにより、チタン含有層が、その境界部全体で窒化物半導体層に対してオーミック接続される。 （もっと読む）

【課題】２ＤＥＧ（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）チャネルを持つ電力電子素子及びその製造方法を提供する。
【解決手段】本発明にかかる電力電子素子は、２ＤＥＧチャネルを形成する、順次に形成された下部及び上部物質層と、上部物質層の上面上に接触したゲートを含み、２ＤＥＧチャネルのゲート下領域はオフ領域であり、前記オフ領域で２ＤＥＧの密度は最小または０である。上部物質層の全体は、連続的で均一な厚さを持つことができる。ゲート下部の上部物質層は、下部及び上部物質層の間の格子定数差を最小化するか、またはなくす不純物を含むことができる。 （もっと読む）

【課題】ゲート長が短い電界効果トランジスタを低コストで製造できる電界効果トランジスタの製造方法を提供すること。
【解決手段】基板上に、窒化物系化合物半導体からなるチャネル層および該チャネル層上に積層した上部層を含む半導体層を形成する工程と、半導体層の一部領域を少なくとも上部層からチャネル層に到る深さまでエッチングして、該チャネル層の表面の一部を底面部とし、エッチングによって露出した半導体層の側面を側壁部とする段差部を形成する工程と、段差部を含む半導体層の表面を覆うようにマスク層を形成し、該マスク層をエッチバックして該段差部のマスク層を残留させたマスク部を形成する工程と、イオン注入法によって、底面部のマスク部を除く領域にコンタクト領域を形成する工程と、マスク部を除去した後に、少なくとも段差部の底面部と側壁部とを覆うようにゲート絶縁膜およびゲート電極を順次形成する工程と、を含む。 （もっと読む）

【課題】本発明は、耐圧特性を維持したままアクセス抵抗を低減して高速動作が可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板１上に順次積層して形成されたチャネル層３およびバリア層４と、バリア層４上に離間して形成されたソース電極５およびドレイン電極６とを備え、ソース電極５およびドレイン電極６のそれぞれの下方であり、かつ、バリア層４の表面からチャネル層３の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域２２を設け、バンドギャップを変化させることを特徴とする。 （もっと読む）

【課題】オーミックコンタクト特性が優れており、かつ、良好なデバイス特性を有する半導体素子を実現することができるエピタキシャル基板を提供する。
【解決手段】下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層を形成し、チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を、表面近傍部におけるＩｎ組成比が表面近傍部以外の部分におけるＩｎ組成比よりも大きくなるように形成する。 （もっと読む）

【課題】ゲート電極からチャネル層までの距離のばらつきが低減されたＨＥＭＴ半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、リセスエッチング工程後に酸化膜形成工程を行う。リセスエッチングを行った後に、ＨＥＭＴ構造基板の加熱や過酸化水素への浸漬によって、強制的に酸化膜６’’及び７’’を形成する。このような酸化膜６’’及び７’’は、面内均一性に優れ、かつ、ある厚さで安定するため、大気中に暴露してもそれ以上酸化は進まない。酸化膜６’’及び７’’は、例えば、濃度３％の過酸化水素水にＨＥＭＴ構造基板を３分間浸漬させることや、１２０℃のホットプレート上で２分間ＨＥＭＴ構造基板を加熱させることにより形成することができる。 （もっと読む）

【課題】Ａｌを含むIII族窒化物系半導体からなるチャネル層を備え、二次元電子ガスの移動度を高め電流特性を向上させることが可能なIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供する。
【解決手段】III族窒化物半導体積層ウェハ１０は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる基板２７と、Ａｌを含むIII族窒化物系半導体からなり基板２７上に設けられた第１のＡｌＧａＮ層１３と、第１のＡｌＧａＮ層１３上に設けられ、第１のＡｌＧａＮ層１３よりバンドギャップが大きいIII族窒化物系半導体からなる第２のＡｌＧａＮ層１５とを備える。第１のＡｌＧａＮ層１３の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅は、１０００［ａｒｃｓｅｃ］未満である。 （もっと読む）

【課題】半導体装置において、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現し、更なる特性向上、歩留まり向上を実現する。
【解決手段】半導体装置を、Ａｌ層８を含む電極９，１０と、Ａｕ配線１２と、Ａｌ層８とＡｕ配線１２との間に設けられ、Ａｌ層８の側から順に第１Ｔａ層１４、第１ＴａＮ層１５、第１Ｐｔ層１６を積層した構造を有するバリアメタル層１１とを備えるものとする。 （もっと読む）

【課題】 窒化物半導体表面の自然酸化や熱処理による表面劣化を防止し、良好なショットキー特性を有する半導体装置を提供する。
【解決手段】 基板１０１に、不純物を積極的に注入することなく形成されたＧａＮ緩衝層１０２、ＧａＮ緩衝層１０２よりもバンドギャップが大きい第２の窒化物半導体を材料とするＡｌ_xＧａ_yＩｎ_1-x-yＮ障壁層１０３、Ａｌ_xＧａ_yＩｎ_1-x-yＮ障壁層１０３の上面にあって、この上面にオーミックコンタクトするソース電極１０５、ドレイン電極１０７、ソース電極１０５、ドレイン電極１０７の間に設けられたゲート電極１０６を形成して半導体装置製造する。そして、ゲート電極１０６を、第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された高濃度ｎ型Ｇａ_aＩｎ_1-aＮゲート電極１０６ａ、ゲート電圧伝送用電極１０６ｂによって構成する。 （もっと読む）

【課題】本発明の目的は、電子走行層内のキャリアが、移動度の小さいヘテロ界面近傍に集中し、電子移動度を高くすることができないという問題を解決し、さらに、不純物散乱により移動度が高められないという問題を解決する電界効果トランジスタを提供する。
【解決手段】本発明の電界効果トランジスタは、半導体基板上に、ｎ型の不純物がドープされ且つ広い禁制帯幅を備えるワイドギャップの半導体からなる電子供給層と、上記電子供給層より狭い禁制帯幅を備えるナローギャップの半導体層からなる電子走行層とを設ける電界効果トランジスタであって、上記電子走行層は、不純物を含まない第１のノンドープ層、不純物を含むドープ層、不純物を含まない第２のノンドープ層の３層からなり、かつ上記電子走行層中の、不純物を含むドープ層のドーパント濃度は１×１０¹⁶ｃｍ^-3以上かつ１×１０¹⁷ｃｍ^-3未満であることを特徴とする。 （もっと読む）

【課題】耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置であるＭＯＳＦＥＴは、導電型がｎ型であるＳｉＣウェハと、ＳｉＣウェハの第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ^＋ソース領域２２とを備えている。ｐボディ２１は、平面的に見て円形形状を有しており、ｎ^＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有している。そして、複数のｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。 （もっと読む）

【課題】基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供する。
【解決手段】基板の上方に、第１のバンドギャップのＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌ_yＩｎ_zＧａ_1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。 （もっと読む）

【課題】本発明の目的は、従来技術のデバイスのドレイン電流値が実用的には少なすぎ、試料を昇温すると、ある温度以上でドレイン電流が劇的に減少し、元に戻らず、デバイスが劣化するという問題を解決するダイヤモンド電界効果トランジスターおよびダイヤモンド多層膜。
【解決手段】ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）