【課題】信頼性を向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、窒化物半導体層１１の表面に、パワー密度が０．２〜０．３Ｗ／ｃｍ^２である酸素プラズマ処理を行う工程を有する半導体装置の製造方法である。本発明によれば、酸素プラズマ処理によって、窒化物半導体層１１に導電層２６が形成されることにより、イオンマイグレーション現象が抑制される。このため、半導体装置の信頼性が向上する。 （もっと読む）

【課題】本発明は、ソース電極およびドレイン電極の熱耐久性を向上させて、かつ製造過程においてオーミック性に与える不安定要因を取り除き信頼性および量産性の高いＧａＮ系ＨＥＭＴを提供する。
【解決手段】ＧａＮ系ＨＥＭＴは、基板と、窒化ガリウム系半導体と、融点が３０００℃と高融点金属のタンタルと低融点金属のアルミニウムが前記窒化ガリウム系半導体上に積層されてなる前記ソースおよび前記ドレイン電極を備えている。前記ソース電極および前記ドレイン電極は、前記タンタルと前記アルミニウムの積層膜厚の比（前記アルミニウム膜厚／前記タンタル膜厚）を１０以上にし、積層後のアニール処理温度が５１０℃以上、６００℃未満で処理されて成る。 （もっと読む）

【課題】本発明は、剥離液の残渣を除去できる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板上に開口を有するレジストマスクを形成する工程と、該基板のうち該開口により露出した部分に所定の処理を施す工程と、アリールスルホン酸を含む剥離液を用いて該レジストマスクを剥離する工程と、リンス液を用いて該剥離液の残渣を除去する工程と、該基板上に膜を形成する工程と、を備える。そして、該リンス液の溶解度パラメータは１２．９８から２３．４３までのいずれかの値であることを特徴とする。 （もっと読む）

【課題】ＧａＮ系半導体層内に形成される電子トラップ濃度を低減する。
【解決手段】Ｓｉ基板１０上に接して形成されたＡｌＮを主成分とする下地層１２と、前記下地層１２上に形成され、前記下地層１２上に形成され、前記下地層１２から圧縮応力を受ける第１バッファ層１４と、前記第１バッファ層１４上に形成された第２バッファ層１６と、前記第２バッファ層１６上に形成されたＡｌの組成比が０．１以下のＧａＮ系半導体層１８と、を具備し、前記第２バッファ層１６における前記第１バッファ層１４側の面の結晶軸長に対し前記第１バッファ層１４と反対の面の結晶軸長が前記ＧａＮ系半導体層１８に近く、前記第２バッファ層１６の伝導帯底エネルギーが前記ＧａＮ系半導体層１８より高い半導体装置。 （もっと読む）

【課題】シリコン基板上に優れた結晶性の窒化物半導体層が形成された窒化物半導体装置を提供する。
【解決手段】シリコン基板１０と、シリコン基板１０に接するとともにシリコン基板１０上の一部分に形成された窒化シリコンからなる選択成長マスク層２０とを備え、選択成長マスク層２０が形成されていないシリコン基板１０上に、当該シリコン基板１０に接するように窒化物半導体層３０が形成されている。 （もっと読む）

【課題】半導体装置を構成する半導体層の表面上にＡｌＯｘ層を安価に形成でき、且つＡｌＯｘ層を厚膜化できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１と、前記半導体基板１上に形成された窒化物系化合物半導体層２、３、４と、前記窒化物系化合物半導体層２、３、４上に隣接して形成された酸化アルミニウム層７と、を備える半導体装置の製造方法であって、
前記窒化物系化合物半導体層２、３、４上に多結晶又は非晶質の窒化アルミニウム層６を形成する第１の工程と、前記多結晶又は非晶質の窒化アルミニウム層６を熱酸化して前記酸化アルミニウム層７を得る第２の工程と、を備えることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】微細化と、オン特性を改善する、炭化珪素トランジスタ装置の製造方法の提供。
【解決手段】高濃度ｎ型炭化珪素基板２上に、低濃度ｎ型ドリフト層３と高濃度ｐ型層１０をエピタキシャル成長する工程と、高濃度ｐ型層１０の一部を除去離間した複数の高濃度ｐ型ゲート領域４を形成する工程と、互いに隣り合った高濃度ｐ型ゲート領域４の間に位置するチャネル領域７、高濃度ｐ型ゲート領域４及びゲート電極領域１０の全面を覆う低濃度ｎ型ドリフト層３よりも低い不純物濃度の低濃度ｎ型領域１１をエピタキシャル成長する工程と、低濃度ｎ型領域１１の一部を除去する工程と、低濃度ｎ型領域１１の表面にイオン注入し高濃度ｎ型ソース領域５を形成する工程と、高濃度ｎ型ソース領域５上にソース電極６を、高濃度ｎ型炭化珪素基板２の裏面にドレイン電極１を、ゲート電極領域１０にゲート電極８を形成する工程を含む炭化珪素トランジスタ装置の製造方法。 （もっと読む）

【課題】リフトオフ法を用いずに、簡易な手法で化合物半導体装置のゲート電極、ソース電極、及びドレイン電極を各種パターンに欠陥を生ぜしめることなく形成する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを製造する際に、化合物半導体層上に保護絶縁膜８を形成し、保護絶縁膜８に開口を形成し、開口を埋め込む導電材料を保護絶縁膜８上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてゲート電極１５（又はソース電極４５及びドレイン４６）を形成し、その後、保護絶縁膜８上に保護絶縁膜１６を形成し、保護絶縁膜８，１６に開口を形成し、開口を埋め込む導電材料を保護絶縁膜１６上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてソース電極２２及びドレイン２３（又はゲート電極５３）を形成する。 （もっと読む）

【課題】半導体装置において低抵抗なオーミック性を有し、酸・アルカリによる腐食に対し高い耐性を持つ電極を得ることを目的とする。
【解決手段】本発明に係る第１の半導体装置は、窒化物半導体層１と、窒化物半導体層上に設けられた電極とを備え、窒化物半導体層１は電極下に、それ以外の部分よりも高濃度にｎ型不純物を含む高濃度不純物領域２を備え、電極は、窒化物半導体層１上に設けられた第一金属層３と、第一金属層３上に設けられた第二金属層４と、第二金属層４上に設けられた第三金属層５と、を備え、第一金属層３は第二金属層４よりも窒化物半導体層１との高い密着性を有する金属を含み、第三金属層５は水素よりもイオン化傾向の小さい金属を含む。 （もっと読む）

【課題】室温（３００Ｋ）以上において正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下である実用的なｐ型ダイヤモンド半導体デバイスとその製造方法を提供すること。
【解決手段】単結晶ダイヤモンド基板１−１の上に形成された単結晶ダイヤモンド薄膜１−２の中には、二次元の正孔または電子チャンネル１−３が形成される。基板１−１の面方位と基板１−１の結晶軸「００１」方向との成す角度をαｓ、ダイヤモンド薄膜１−２の面方位と単結晶ダイヤモンド薄膜１−２の結晶軸「００１」方向との成す角度をαｄ、チャンネル１−３の面方位とダイヤモンド薄膜１−２の結晶軸「００１」方向との成す角度をαｃとする。単結晶ダイヤモンド薄膜１−２の表面上には、ソース電極１−４、ゲート電極１−５、ドレイン電極１−６が形成される。 （もっと読む）

【課題】リーク電流が抑制された窒化物半導体、及び該窒化物半導体を備えた半導体素子を提供する。
【解決手段】Ａｌ原子，Ｇａ原子及びＩｎ原子から選択される１以上の金属原子と窒素原子とを少なくとも含むと共に、結晶面に対して垂直な転位線を持つらせん転位を有し、前記らせん転位の転位芯に相当する領域に位置された前記金属原子または窒素原子のうちの少なくとも一部が炭素原子で置換されている窒化物半導体である。 （もっと読む）

【課題】半導体基板上の金属電極と半導体基板の界面に、現像残渣のない半導体装置を提供すること。
【解決手段】半導体基板上に、金属電極が設けられた半導体装置であって、金属電極は、半導体基板の上面視において、細線部と、細線部の電極の長手方向の両端に太線部と、細線部から太線部へ向けて線幅が漸増する線幅漸増部とからなり、細線部の側面と線幅漸増部の側面の境界領域に、曲率を有す円弧が付けられた形状であることを特徴とする半導体装置。 （もっと読む）

【課題】 アクセス抵抗およびオン抵抗が低いIII族窒化物半導体素子、III族窒化物半導体素子の製造方法、および電子装置を提供する。
【解決手段】
障壁層９０２は、チャネル層９０１上方にヘテロ接合され、
チャネル層９０１の上部の一部およびその上方の障壁層９０２が除去されて凹部が形成され、
チャネル層９０１および障壁層９０２の一部にｎ型導電層領域９０４が形成され、
ｎ型導電層領域９０４は、前記凹部の表面を含み、
ｎ型導電層領域９０４の深さＴ_ｉｍｐが、ｎ型導電層領域９０４表面の各部から前記表面と垂直方向の測定値で１５ｎｍ以上であり、
オーミック電極９０６および９０７は、前記凹部の表面を介して前記ｎ型導電層領域にオーミック接触していることを特徴とする、III族窒化物半導体素子。 （もっと読む）

【課題】スイッチング速度を向上でき、動作不良品を低減できる、横型の電界効果トランジスタを提供する。
【解決手段】ゲート配線４３は、基部４４と、基部４４から突出する複数の指状部４５と、隣接する指状部４５の先端部４６を接続する接続部４７と、を有する。ゲート配線４３の指状部４５は、ソース配線２３の指状部２５とドレイン配線３３の指状部３５と、の間に配置されている。ゲート配線４３の基部４４は、ソース配線２３の基部２４とドレイン配線３３の指状部３５との間に配置され、かつ、ソース配線２３の指状部２５との間に絶縁膜を介在させて指状部２５と交差している。 （もっと読む）

【課題】界面準位を低減しつつ、電荷トラップに起因するヒステリシスを抑制できる半導体装置の構造およびその製造方法を提供する。
【解決手段】半導体装置２００は、ＧａＮを含む半導体層１０１を表面の少なくとも一部に有する基板（半導体基板１００）と、半導体層１０１と接するように半導体基板１００上に設けられており、窒素を含まず、Ａｌを含む酸化金属層からなる第１のゲート絶縁層（Ａｌ_２Ｏ_３膜１１４）と、Ａｌ_２Ｏ_３膜１１４上に設けられており、ＳｉおよびＯを含む第２のゲート絶縁層（ＳｉＯ_２膜１１６）と、ＳｉＯ_２膜１１６上に設けられたゲート電極１１８と、を備え、ゲート電極１１８の下面は、ＳｉＯ_２膜１１６に接しており、Ａｌ_２Ｏ_３膜１１４の膜厚は、ＳｉＯ_２膜１１６の膜厚より薄い。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】シリコン基板などの支持基板上に窒化物半導体膜を形成し、その窒化物半導体膜上にエピタキシャル層を形成した半導体ウェハを提供する。
【解決手段】支持基板と、上記支持基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に気相成長され形成された窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、ＧａＮ基板に設けられたイオン注入層を境として上記ＧａＮ基板から剥離されたＧａＮ薄膜であって、上記ＧａＮ薄膜は（０００−１）窒素面側を上記支持基板側に有し、（０００１）Ｇａ面側を上記窒化物半導体エピタキシャル層の気相成長面として有する。 （もっと読む）

【課題】製造工程において高温で短時間のアニールを可能にすることにより、イオン注入の工程が不要なＡｌ_ｘＧａ_１−ｘＮ／Ａｌ_ｙＧａ_１−ｙＮヘテロ接合のオーミック電極を備える電子デバイスを提供する。
【解決手段】
電子デバイスは、ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、前記ワイドバンドギャップ化合物半導体層は、Ｉｎ_ｉＡｌ_ｊＧａ_ｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌ_ｙＧａ_１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなるようにする。 （もっと読む）