【課題】酸化物半導体を用いた半導体装置において、電界効果移動度が大きい酸化物半導体層を用いた半導体装置の作製方法を提供することを課題の一つとする。また、高速動作可能な半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化物半導体層をハロゲン元素により終端化させて、酸化物半導体層と、酸化物半導体層と接する導電層のコンタクト抵抗の増大を抑制することで、酸化物半導体層と導電層のコンタクト抵抗が良好になり、電界効果移動度が高いトランジスタを作製することができる。 （もっと読む）

【課題】電気特性が良好な半導体装置を、歩留まり高く作製する。
【解決手段】半導体領域または導電領域を被覆する絶縁膜に、溝及び該半導体領域または導電領域に達するコンタクトホールの少なくともいずれかを形成し、溝及びコンタクトホールの少なくともいずれかに第一の導電膜を形成し、酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露した後、水を含む雰囲気に暴露して、第一の導電膜の一部または全部を流動化し、その後、第一の導電膜上に第二の導電膜を形成する。 （もっと読む）

【課題】活性層中への電極材の拡散の抑制、電極材の低電気抵抗化、さらには活性層へのダメージ低減を図ることができる、酸化物半導体からなる活性層を有する電界効果型トランジスタ及びその製造方法を提供すること。
【解決手段】本発明の一実施形態に係るトランジスタは、酸化物半導体からなる活性層と、Ｔｉ系材料またはＭｏ系材料からなる第１の電極層と、第１の電極層の材料よりも比抵抗の小さい材料からなる第２の電極層とを具備する。
上記構成によれば、酸化物半導体からなる活性層に対する拡散が小さい第１の電極層と、比抵抗が小さい第２の電極層を積層することにより、活性層と電極層の層界面でのＦＥＴ特性が良好であり、電気抵抗の小さい電極を備えたＦＥＴを得ることが可能である。 （もっと読む）

【課題】金属配線膜のドライエッチングレートの低下やエッチング残渣を発生させることがなく、また該金属配線膜のヒロック耐性や電気抵抗率が抑制され、更に該金属配線膜と直接接続する透明導電膜や酸化物半導体層とのコンタクト抵抗率が抑制された薄膜トランジスタ基板、及び該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】薄膜トランジスタ基板であって、金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜あって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続している。 （もっと読む）

【課題】３層以上の膜を成膜するに際して、第１の膜の成分が第３の膜に含まれることを防ぐ成膜方法を提供する。
【解決手段】上部電極１０４と下部電極１０２が設けられた成膜装置１００により３層以上の膜を成膜する多層膜の成膜に際して、下部電極１０２上に基板１１０を配して第１の膜１１２を成膜し、前記第１の膜１１２の形成時よりも上部電極１０４と前記基板１１０の間の距離を長くし、前記第１の膜１１２上に第２の膜１１４を成膜し、前記第２の膜１１４の形成時よりも前記上部電極１０４と前記基板１１０の間の前記距離を短くし、前記第２の膜１１４上に第３の膜１１６を成膜する。 （もっと読む）

【課題】ソース電極及びドレイン電極と有機半導体材料層との間の接触抵抗を低下させることができ、これを簡便な製造プロセスで実現できる半導体装置、光学装置及びセンサ装置を提供すること。
【解決手段】ソース電極５と、ドレイン電極６と、少なくともこれらの電極間に設けられた有機半導体材料層７とを有し、有機半導体材料層７を介してソース電極５とドレイン電極６との間で電荷を移動させるように構成された有機電界効果トランジスタにおいて、ソース電極５及びドレイン電極６が、導電性高分子材料と電荷移動錯体との混合物からなる、有機電界効果トランジスタ１ａ。 （もっと読む）

【課題】良好な特性を有しながら、半導体製造工程における半導体製造装置と半導体装置とへの金属汚染を抑制するような構造を有する半導体装置、および、その製造方法を提供する。
【解決手段】本発明の半導体装置は、ｎＭＯＳ ＳＧＴ２２０であり、第１の平面状シリコン層上２３４に垂直に配置された第１の柱状シリコン層２３２表面に並んで配置された、第１のｎ^＋型シリコン層１１３と、金属を含む第１のゲート電極２３６と、第２のｎ^＋型シリコン層１５７とから構成される。そして、第１の絶縁膜１２９が、第１のゲート電極２３６と第１の平面状シリコン層２３４との間に、第２の絶縁膜１６２が第１のゲート電極２３６の上面に配置されている。また、金属を含む第１のゲート電極２３６が、第１のｎ^＋型シリコン層１１３、第２のｎ^＋型シリコン層１５７、第１の絶縁膜１２９、および、第２の絶縁膜１６２に囲まれている。 （もっと読む）

【課題】縦型のトランジスタにおいてゲートからシリサイドの位置を精度よく制御できるようにする。
【解決手段】柱状半導体１４の中央部には、その周囲を囲むように、ゲート絶縁膜９が形成され、さらに、ゲート絶縁膜９の周囲を囲むように、ゲート層６が形成されている。この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。ゲート層６の上下には、第１絶縁膜４が形成されている。第１絶縁膜４は、柱状半導体１４にも接している。柱状半導体１４の側面には、シリサイド１８及びｎ型拡散層（不純物領域）１９が形成されている。シリサイド１８は、第１絶縁膜４によってセルフ・アラインされた位置に形成されている。 （もっと読む）

【課題】オン抵抗が低く耐圧および信頼性が高い電界効果トランジスタを提供する。
【解決手段】基板１上に形成されたキャリア走行層３と、前記キャリア走行層上に形成され前記キャリア走行層よりもバンドギャップエネルギーが高いキャリア供給層４ａ、４ｂと、前記キャリア供給層から前記キャリア走行層の表面または内部に到る深さまで形成されたリセス部５と、前記キャリア供給層上に形成されたドレイン電極１１と、前記リセス部に形成され、前記ドレイン電極側のキャリア供給層と重畳するように延設したゲート電極７と、前記リセス部の底面と前記ゲート電極との間に形成された第１絶縁膜６と、前記ゲート電極と前記ドレイン電極側のキャリア供給層との間に形成され前記第１絶縁膜よりも誘電率が高い第２絶縁膜８ａとを備える。 （もっと読む）

【課題】大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体
装置の構造及びその作製方法を提供する。
【解決手段】画面で使われる画素薄膜トランジスタを逆スタガ型薄膜トランジスタで作製
する。その逆スタガ型薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上
に作製する。また、ソース配線と逆スタガ型薄膜トランジスタ、画素電極と逆スタガ型薄
膜トランジスタをつなぐ金属配線を同一工程で作製する。 （もっと読む）

【課題】良好な特性を有し且つ微細化を実現した半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、平面状シリコン層２１２上の柱状シリコン層２０８、柱状シリコン層２０８の底部領域に形成された第１のｎ^＋型シリコン層１１３、柱状シリコン層２０８の上部領域に形成された第２のｎ^＋型シリコン層１４４、第１及び第２のｎ^＋型シリコン層１１３，１４４の間のチャネル領域の周囲に形成されたゲート絶縁膜１４０、ゲート絶縁膜１４０の周囲に形成され第１の金属シリコン化合物層１５９ａを有するゲート電極２１０、ゲート電極２１０と平面状シリコン層２１２の間に形成された絶縁膜１２９ａ、柱状シリコン層２０８の上部側壁に形成された絶縁膜サイドウォール２２３、平面状シリコン層２１２に形成された第２の金属シリコン化合物層１６０、及び第２のｎ^＋型シリコン層１４４上に形成されたコンタクト２１６を備える。 （もっと読む）

【課題】低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供する。
【解決手段】フィンフェット１００およびフィンフェットの製造方法が提供される。フィンフェットは、半導体基板１０６上に、２つまたは複数のフィン１０２，１０４と、前記フィンの側面に設けられるエピタキシャル層１０８，１１０と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物１１２，１１４とを備える。フィンは、前記半導体基板の表面上に対して実質的に垂直な側面を有する。前記エピタキシャル層は、前記フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、前記金属−半導体化合物上に設けられるコンタクト１１６を含み得る。 （もっと読む）

【課題】有機FETにおいて、電極から活性層へのキャリア注入効率を向上させること。
【解決手段】有機半導体層３とソース電極５および有機半導体層３とドレイン電極６との間に、電極表面との密着性が良好な界面層４を挿入することで、キャリア注入効率が向上する。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】シリコン半導体層および／または透明導電膜との間のバリアメタル層を省略しても、ＡｌとＳｉの相互拡散を抑制でき、低抵抗のオーミック特性を有する電気的接触が得られると共に、十分な耐熱性を有する表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜および／または薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金、またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金の単層から構成されている。 （もっと読む）

【課題】ＳＯＩ構造の縦型のＭＩＳＦＥＴの提供
【解決手段】Ｓｉ基板１上に、一部に空孔４を有する絶縁膜２が設けられ、空孔４上及び絶縁膜２の一部上に横方向半導体層６が設けられ、半導体層６の側面の一部に導電膜３が接して設けられ、絶縁膜２により素子分離されている。半導体層６上の、空孔４直上部に縦方向半導体層７が設けられ、半導体層７の上部にドレイン領域（１０，９）が設けられ、離間し、相対して下部にソース領域８が設けられ、ソース領域８は延在して、半導体層６全体に設けられている。半導体層７の全側面には、ゲート酸化膜１１を介してゲート電極１２が設けられ、ドレイン領域１０、ゲート電極１１及び導電膜３を介したソース領域８には、バリアメタル１８を有する導電プラグ１９を介してバリアメタル２１を有する配線２２が接続されている縦型のＭＩＳＦＥＴ。 （もっと読む）

【課題】セルフアライン構造の薄膜トランジスタの特性を安定させることが可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。
【解決手段】酸化物半導体膜２０のチャネル領域２０Ａ上にゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の上に金属膜を形成し、この金属膜に対して熱処理を行うことにより、金属膜を酸化させて高抵抗膜５０を形成すると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に低抵抗領域２１を形成する。低抵抗領域２１は、アルミニウム（Ａｌ）等をドーパントとして含むか、またはチャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されている。変動要素の多いプラズマ処理を用いずに高抵抗領域２１を形成可能となり、安定した特性が得られる。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】高い移動度、低いオン抵抗を備えたノーマリオフ型の電界効果トランジスタを提供する。
【解決手段】ＩＩＩ族窒化物系化合物半導体からなるチャネル層１０４と、前記チャネル層上に形成されたＡｌＩｎＧａＮからなる界面層１０６と、前記界面層上に形成され、前記界面層に達するリセス部を備えたＩＩＩ族窒化物系化合物半導体からなる電子供給層１０８と、前記リセス部を挟んで、前記電子供給層１０８上に形成されたソース電極１１０およびドレイン電極１１２と、前記リセス部の内表面に形成された絶縁膜１２０と、前記絶縁膜上に形成されたゲート電極１１４とを備える。 （もっと読む）

【課題】 ソース／ドレイン電極と活性層との間に微結晶半導体からなるコンタクト層を設ける構成の薄膜トランジスタにおいて、直接堆積法によって形成されるコンタクト層の表面に凹凸ができ、凹部の膜厚が薄くなるためにオフリーク電流が生じ、電気特性が低下する。コンタクト層の凹部がオフリーク電流を抑制するのに必要な膜厚となるまで形成すると、コンタクト層表面の凹凸を活性層５で覆うことのできない部分が生じ、オン電流が流れる際の抵抗となる。
【解決手段】 コンタクト層４の凹部が、オフリーク電流を抑制するのに十分な膜厚になるまで形成した後、その表面を平坦化処理して活性層を形成する。これにより、コンタクト層４の表面を活性層５でほぼ均一に覆うことができ、オフリーク電流が低減され、オン電流の大きい特性のＴＦＴを得ることができる。 （もっと読む）