【課題】ＳｉＧｅストレッサの形成方法と集積回路のトランジスタ構造を提供する。
【解決手段】ＳｉＧｅストレッサを形成する方法であって、前記方法は、ソース領域とドレイン領域間にチャネルを有する半導体基板上のソース領域とドレイン領域の少なくとも１つに第１ＳｉＧｅ層を堆積するステップ、及び前記第１ＳｉＧｅ層の上部を酸化層に変換し、前記第１ＳｉＧｅ層の底部を第２ＳｉＧｅ層に変換するステップを含み、前記第２ＳｉＧｅ層は、前記第１ＳｉＧｅ層より高いＧｅ濃度を有する方法。 （もっと読む）

【課題】ｐ型ＭＩＳトランジスタのゲート絶縁膜の酸化膜換算膜厚の厚膜化を抑制しつつ、ｐ型ＭＩＳトランジスタの実効仕事関数を増加させて、低閾値電圧を有するｎ型，ｐ型ＭＩＳトランジスタを実現する。
【解決手段】半導体装置は、第１，第２のＭＩＳトランジスタｎＴｒ，ｐＴｒを備えている。第１のＭＩＳトランジスタｎＴｒは、第１の活性領域１０ａ上に形成され、第１の高誘電率膜１４Ｘａを有する第１のゲート絶縁膜１４Ａと、第１のゲート電極１８Ａとを備えている。第２のＭＩＳトランジスタｐＴｒは、第２の活性領域１０ｂ上に形成され、第２の高誘電率膜１４ｘを有する第２のゲート絶縁膜１４Ｂと、第２のゲート電極１８Ｂとを備えている。第２の高誘電率膜１４ｘは、第１の調整用金属を含む。第１の高誘電率膜１４Ｘａは、第２の高誘電率膜１４ｘよりも窒素濃度が高く、且つ、第１の調整用金属を含まない。 （もっと読む）

【課題】接合リークを抑制しながら、キャリアの移動度向上とチャネル中でのキャリア速度の増加を実現することができるトランジスタを提供する。
【解決手段】半導体基板１０のチャネル形成領域にチャネル方向に第１の幅を有するＳｉＧｅ層１５が埋め込まれ、チャネル形成領域上にゲート絶縁膜２８が形成され、ゲート絶縁膜上に、第１の幅より大きい第２の幅を有してＳｉＧｅ層の形成領域からはみ出す領域を有するゲート電極２９が形成され、チャネル形成領域を挟む半導体基板においてエクステンション領域１２を有するソースドレイン領域１３が形成されて、電界効果トランジスタが構成されており、エクステンション領域と半導体基板の接合面から伸びる空乏層がＳｉＧｅ層に達しないようにエクステンション領域とＳｉＧｅ層が離間されている。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１上に複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１と、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１と、複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２と、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２とが混載されている。複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 （もっと読む）

【課題】 半導体トランジスタの垂直フィン構造及びその製造方法を提供する。
【解決手段】 半導体トランジスタの垂直フィン構造であって、半導体基板、この半導体基板の上部のフィン層、及びこのフィン層を覆うキャッピング層を含み、半導体基板は、IV族半導体材料を含み、フィン層は、IV族半導体材料を含み、キャッピング層は、III−V族半導体化合物を含み、フィン層は、半導体トランジスタのチャネルとなり、キャッピング層は、フィン層に歪みを加え、チャネルを通過する移動度を向上させる垂直フィン構造。 （もっと読む）

【課題】 改善された拡張部の抵抗及びチャネルの歪み特性を有するシリコン・オン・インシュレータ（ＳＯＩ）トランジスタ及びそうしたＳＯＩトランジスタを形成する方法を提供する。
【解決手段】 シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスは、バルク基板の上に形成された埋め込み絶縁体層と、埋め込み絶縁体層上に形成されたＳＯＩ層と、トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域とを含み、エピタキシャル領域の部分は、埋め込み絶縁体内に埋め込まれ、かつ、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面の両方と接触している。 （もっと読む）

【課題】デバイス特性の制御性に優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】本実施の形態の半導体装置は、シリコン基板１０１上にＭＯＳトランジスタを備える半導体装置であって、ＭＯＳトランジスタは、シリコン基板１０１上にゲート絶縁膜２０３を介して設けられたゲート電極(メタル電極２０６)と、ゲート電極(メタル電極２０６)の両脇の前記シリコン基板の表面近傍に設けられソース領域１０６およびドレイン領域１０９と、ソース領域１０６およびドレイン領域１０９に接するように、ゲート電極直下のシリコン基板１０１中に設けられた、チャネル領域(ゲルマニウム・カーボン単結晶膜２０２)と、を備え、チャネル領域が、シリコンと異なる異種半導体(ゲルマニウム)を含むものである。 （もっと読む）

【課題】
活性領域と素子分離領域を別個の対象として応力を制御し，半導体装置の性能を向上する。
【解決手段】
半導体装置は、ｐ−ＭＯＳ領域を有する半導体基板と、半導体基板表面部に形成され、ｐ−ＭＯＳ領域内にｐ−ＭＯＳ活性領域を画定する素子分離領域と、ｐ−ＭＯＳ活性領域を横断して，半導体基板上方に形成され、下方にｐ−ＭＯＳチャネル領域を画定するｐ−ＭＯＳゲート電極構造と、ｐ−ＭＯＳゲート電極構造を覆って、ｐ−ＭＯＳ活性領域上方に選択的に形成された圧縮応力膜と、ｐ−ＭＯＳ領域の素子分離領域上方に選択的に形成され，圧縮応力膜の応力を解放している応力解放領域と、を有し、ｐ−ＭＯＳチャネル領域にゲート長方向の圧縮応力とゲート幅方向の引張応力を印加する。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】微細化されても、ｐチャネルトランジスタのチャネル領域には圧縮歪を、ｎチャネルトランジスタのチャネル領域には引っ張り歪をそれぞれ効果的に印加できる新しい歪技術を提供する。
【解決手段】ｐチャネルトランジスタ１０５のゲート電極は、引っ張り内部応力を持つｐチャネルメタル電極１１０を有する。ｎチャネルトランジスタ１０６のゲート電極は、圧縮内部応力を持つｎチャネルメタル電極１１６を有する。 （もっと読む）

【課題】比較的低い温度のもとで、良質で、かつ、薄いシリコン酸化膜等を均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】ステップ１では、半導体基板がモノシラン（ＳｉＨ₄）に暴露される。次に、ステップ２では、残存するモノシラン（ＳｉＨ₄）が排気される。そして、ステップ３では、半導体基板が亜酸化窒素プラズマに晒される。ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、所望のシリコン酸化膜が形成される。 （もっと読む）

【課題】信頼性の向上に寄与し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上にトランジスタ３４を形成する工程と、半導体基板上及びトランジスタ上に複数の部分膜３６ａ、３８ａ、４０ａ、４２を積層することにより、複数の部分膜を有する第１の絶縁層４４を形成する工程と、第１の絶縁層上に、第１の絶縁層とエッチング特性が異なる第２の絶縁層４６を形成する工程と、第１の絶縁層をエッチングストッパとして、第２の絶縁層をエッチングすることにより、第２の絶縁層にコンタクトホールを形成する工程と、コンタクトホール内に露出する第１の絶縁層をエッチングする工程とを有し、第１の絶縁層を形成する工程では、複数の部分膜のうちの最上層の部分膜以外の部分膜に対して膜を収縮させるキュア処理を行い、複数の部分膜のうちの最上層の部分膜に対してキュア処理を行わない。 （もっと読む）

【課題】混晶層に発生する転位、結晶欠陥を抑制することができる半導体装置を提供すること。
【解決手段】ｐ型のＳｉ基板１３表面のｎ型ウェル層１６の両端に形成され、ＳｉおよびＧｅからなる混晶層１８と、これらの混晶層１８の表面にそれぞれ形成されたｐ型の不純物注入層１９、２０と、これらの不純物注入層１９、２０をそれぞれドレイン領域、ソース領域とするｐＭＯＳＦＥＴ１５−１と、を具備する素子領域１１と、この素子領域１１を囲うようにＳｉ基板１３の表面に形成された素子分離層１４−１と、この素子分離層１４−１外のＳｉ基板１３の表面に前記素子領域１１の混晶層１８と同一材料で形成され、その主方向が、Ｓｉ基板１３の＜１１０＞方向とは異なるダミーパターン３５と、を具備する。 （もっと読む）

【課題】高誘電率膜のゲート絶縁膜を含むＭＩＳＦＥＴを有する半導体装置に関し、メタルゲート材料の仕事関数と半導体基板の仕事関数との間の関係によって閾値電圧を容易且つ浅い値に制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に酸化シリコンを主体とする第１の絶縁膜を形成し、第１の絶縁膜上に酸化ハフニウムを主体とする第２の絶縁膜を形成し、熱処理を行い第２の絶縁膜上にシリコンを析出させ、シリコン上にシリコンに対して酸化作用を有する第３の絶縁膜を形成し、第３の絶縁膜上に金属膜のゲート電極を形成し、熱処理を行い第３の絶縁膜の酸化作用によってシリコンを酸化させる。 （もっと読む）

【課題】工程増を招くことなく、極めて高い歩留まりでゲート電極について均一で十分なフル・シリサイド化を確実に実現する。
【解決手段】ゲート電極１０４ａ，１０４ｂ及びソース／ドレイン領域１０７ａ，１０７ｂのＮｉシリサイド化を行うに際して、１回目のＮｉシリサイド化の後に１回目のｍsecアニール処理であるフラッシュランプアニール処理を行い、２回目のＮｉシリサイド化、更には必要であれば２回目のフラッシュランプアニール処理を行って、ソース／ドレイン領域１０７ａ，１０７ｂ上には１回目のフラッシュランプアニール処理で形成されたＮｉＳｉ層１１１ｂを維持した状態で、フル・シリサイドゲート電極１１５ａ，１１５ｂを形成する。 （もっと読む）

【課題】微細化が進んでも適切な歪を生じさせることができる半導体装置の製造方法を提供する。
【解決手段】ｎチャネルトランジスタ形成予定領域５１ｎを覆う部分を残しながら絶縁膜６のエッチバックを行うことにより、ｐチャネルトランジスタ形成予定領域５１ｐ内のゲート電極４の側方にサイドウォール６ａを形成する。サイドウォール６ａをマスクとして半導体基板１の表面にｐ型不純物を導入してｐ型不純物導入領域８ｐを形成し、サイドウォール６ａをマスクとしてｐ型不純物導入領域８ｐの表面に溝９を形成する。溝９内にＳｉＧｅ層１０を成長させる。絶縁膜６のエッチバックを行うことにより、ｎチャネルトランジスタ形成予定領域５１ｎ内のゲート電極４の側方にサイドウォールを形成し、ｎチャネルトランジスタ形成予定領域５１ｎ内において、このサイドウォールをマスクとして半導体基板１の表面にｎ型不純物を導入してｎ型不純物導入領域を形成する。 （もっと読む）

【課題】トレンチ構造の歪み導入要素によりに歪み導入されたチャネルを持つＭＯＳトランジスタのリーク電流を改善する。
【解決手段】ＭＯＳトランジスタ１０６のチャネル領域１０８に、第１トレンチ構造５５ａ、第２トレンチ構造５５ｂによる歪み導入要素だけでなく、別の歪み導入要素として、ＭＯＳトランジスタ１０６表面上にコンフォーマルに設けられた窒化シリコンキャップ層１３０を設ける。別の態様では、チャネル領域１０８内の歪みは、ガス種、例えば水素、酸素、ヘリウムまたは別の希ガスをゲート１１０またはチャネル領域１０８の下の領域内に注入することによって導入される。 （もっと読む）

【課題】ｐＭＯＳトランジスタにｃＳｉＧｅとｅＳｉＧｅを適用し、且つゲート絶縁膜におけるダメージ発生を防止でき、素子特性の向上及びしきい値制御性の向上をはかる。
【解決手段】ｐＭＯＳトランジスタのチャネル部及びソース・ドレイン領域にＳｉＧｅを用いた半導体装置において、Ｓｉ基板２０２上の一部に形成され、ｐＭＯＳトランジスタのチャネルとなる第１のＳｉＧｅ層２０５と、第１のＳｉＧｅ層２０５上にゲート絶縁膜２０６を介して形成されたゲート電極２０８と、ｐＭＯＳトランジスタのソース・ドレイン領域に埋め込み形成され、且つチャネル側の端部が基板表面よりも深い位置でチャネル側に突出するように形成された第２のＳｉＧｅ層２１４と、第１のＳｉＧｅ層２０５と第２のＳｉＧｅ層２１４とを分離するように、基板の表面部でＳｉＧｅ層２０５，２１４間に挿入されたＳｉ層２２２とを備えた。 （もっと読む）

【課題】チャネルに大きな歪を生じさせることができ、制御を容易に行うことができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に、絶縁膜３、多結晶シリコン膜４及びアモルファスシリコン膜５を含む積層体を、ゲート電極の平面形状に形成する。多結晶シリコン膜４及びアモルファスシリコン膜５の側方にサイドウォール６を形成する。サイドウォール６をマスクとして半導体基板１の表面にｐ型不純物を導入して不純物導入領域７を形成する。サイドウォール６をマスクとして不純物導入領域７の表面に溝８を形成する。溝８内にＳｉＧｅ層９を選択成長させる。アモルファスシリコン膜５を選択的に除去して、多結晶シリコン膜４を露出する。多結晶シリコン膜４上に導電層１１を形成する。 （もっと読む）

【課題】酸素を含む高品質な薄膜の形成が可能で、水分発生器やオゾン発生器を必要とせず、低コスト化を実現する。
【解決手段】複数の基板を積層して収容する反応管２０３と、第１の原料ガスを供給する第１のガス供給手段２３２ａと、Ｏ含有ガスとＨ含有ガスとを含む第２の原料ガスを供給する第２のガス供給手段２３２ｂと、反応管内を排気する排気手段２４６と、を有し、第１のガス供給手段は、反応管の下部に接続され第１の原料ガスを供給する第１のガス供給配管と、反応管内に立設され複数のガス供給口２４８ａを有するガスノズル２３３と、を備え、第２のガス供給手段は、反応管の頂部に接続され第２の原料ガスを供給する第２のガス供給管を備え、第１の原料ガスと第２の原料ガスとを互いに混合することなく交互に供給して基板上に酸化膜を形成する。 （もっと読む）