量子井戸型半導体装置、および量子井戸型半導体装置を形成する方法について示した。本方法は、基板の上部に配置され、量子井戸チャネル領域を有するヘテロ構造を提供するステップを有する。また、この方法は、ソースおよびドレイン材料領域を形成するステップを有する。また、この方法は、ソースおよびドレイン材料領域に溝を形成するステップを有し、ドレイン領域から分離されたソース領域が提供される。また、この方法は、溝内のソース領域とドレイン領域の間に、ゲート誘電体層を形成するステップと、溝内のゲート誘電体層の上部に、ゲート電極を形成するステップとを有する。
（もっと読む）

マスキング材料、例えば、フォトレジストを除去するための方法、およびマスキング材料を除去することによって形成される電子デバイスが示される。例えば、マスキング材料を除去するための方法は、マスキング材料を、セリウムおよび少なくとも１つの追加的な酸化剤を含む溶液と接触させる工程を含む。セリウムは塩に含まれてもよい。塩は硝酸セリウムアンモニウムであってもよい。少なくとも１つの追加的な酸化剤は、マンガン、ルテニウムおよび／またはオスミウム含有化合物であってもよい。
（もっと読む）

【課題】フィン電界効果トランジスタのソース／ドレイン構造を提供する。
【解決手段】基板上のフィンチャネル本体１１０ａ、１１０ｂ、フィンチャネル本体１１０ａ、１１０ｂ、上に配置されたゲート電極１１５、およびフィンチャネル本体１１０ａ、１１０ｂ、に隣接して配置され、どのフィン構造も実質的に含まない、少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域１２０ａ，１２０ｂ及び１２５ａ，１２５ｂを含むフィン電界効果トランジスタ（ＦｉｎＦＥＴ）。 （もっと読む）

【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。
【解決手段】 シリコン基板１１上にｈｉｇｈ−ｋ膜２１とゲート電極２４を形成する半導体装置の製造方法において、ｈｉｇｈ−ｋ膜形成後にフッ素雰囲気でアニール処理２３を施し、その後のプロセス温度を６００℃以下で行う、半導体装置の製造方法。 （もっと読む）

【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の信頼性向上を図る。
【解決手段】ｎチャネル型ＭＩＳＦＥＴ用の高誘電率ゲート絶縁膜としてＨｆとＬａとＯとを主成分として含有するＨｆ含有絶縁膜４ａを形成し、ｐチャネル型ＭＩＳＦＥＴ用の高誘電率ゲート絶縁膜としてＨｆとＡｌとＯとを主成分として含有するＨｆ含有絶縁膜４ｂを形成する。それから、金属膜７とシリコン膜８を形成し、これらをドライエッチングでパターニングしてゲート電極ＧＥ１，ＧＥ２を形成する。その後、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂをウェットエッチングで除去するが、この際、フッ酸を含有しない酸性溶液でのウェット処理とアルカリ性溶液でのウェット処理とを行ってから、フッ酸を含有する酸性溶液でのウェット処理を行う。 （もっと読む）

【課題】ナローチャネル特性の劣化を抑制する。
【解決手段】素子分離領域ＳＴＩは、半導体基板１００に形成されたトレンチ１０４内に設けられており、トレンチ１０４の側壁上に形成された下地絶縁膜１０５を有している。素子形成領域１００ａ上にはゲート絶縁膜１１２が形成されており、ゲート絶縁膜１１２は高誘電率膜１１０を有している。高誘電率膜１１０の第１の部分１１０ａは、素子形成領域１００ａにおける上面上に形成されており、高誘電率膜１１０の第２の部分１１０ｂは、素子形成領域における上部側面１０４ａ上に下地絶縁膜１０５を介して形成されている。第２の部分１１０ｂと下地絶縁膜１０５との間には、ＭＩＳトランジスタの閾値電圧を変更する金属を含有する第１のキャップ膜１０６が設けられている。 （もっと読む）

【課題】金属ゲートとストレッサーを有するゲルマニウムフィンFETを提供する。
【解決手段】集積回路構造は、n型フィン電界効果トランジスタ（fin field effect transistor、FinFET)とp型FinFETからなる。n型FinFETは、基板上の第一ゲルマニウムフィン、第一ゲルマニウムフィンの上面と側壁上の第一ゲート誘電体、及び、第一ゲート誘電体上の第一ゲート電極からなる。p型FinFETは、基板上の第二ゲルマニウムフィン、第二ゲルマニウムフィンの上面と側壁上の第二ゲート誘電体、及び、第二ゲート誘電体上の第二ゲート電極からなる。第一ゲート電極と第二ゲート電極は、ゲルマニウムの固有エネルギーレベルに近い仕事関数を有する同一材料で形成される。 （もっと読む）

【課題】ゲート構造としてメタル電極／Ｈｉｇｈ−ｋ膜構造を用いた半導体装置において、仕事関数の制御とＥＯＴの薄膜化とを両立させる。
【解決手段】半導体基板１０１におけるｎチャネルＭＩＳトランジスタ形成領域の上に、ゲート絶縁膜として、第１の高誘電率絶縁層２０２、アルミニウム含有層２０３、ランタン含有層２０４及び第２の高誘電率絶縁層２０５を順次形成する。その後、ゲート電極形成を行う。 （もっと読む）

【課題】微細化されても、ｐチャネルトランジスタのチャネル領域には圧縮歪を、ｎチャネルトランジスタのチャネル領域には引っ張り歪をそれぞれ効果的に印加できる新しい歪技術を提供する。
【解決手段】ｐチャネルトランジスタ１０５のゲート電極は、引っ張り内部応力を持つｐチャネルメタル電極１１０を有する。ｎチャネルトランジスタ１０６のゲート電極は、圧縮内部応力を持つｎチャネルメタル電極１１６を有する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を備えたＣＭＩＳＦＥＴの性能を向上させる。
【解決手段】高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ａ，４ｂ上にメタルゲート電極であるゲート電極ＧＥ１，ＧＥ２が形成され、ゲート電極ＧＥ１，ＧＥ２は、金属膜７ａ，７ｂ，７ｃの積層膜からなる金属膜７とその上のシリコン膜８との積層構造を有している。金属膜７の最下層の金属膜７ａは、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または窒化タングステン膜からなり、金属膜７ｂは、ハフニウム膜、ジルコニウム膜またはアルミニウム膜からなり、金属膜７ｃは、金属膜７ａと同種の材料からなる膜である。 （もっと読む）

【課題】ソース・ドレイン領域にエピタキシャル結晶を含み、エピタキシャル結晶上の金属シリサイドに起因する接合リークの発生を抑えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１は、ファセット面１３ｆを有するエピタキシャル結晶層１３を有するＭＩＳＦＥＴ１０と、ＭＩＳＦＥＴ１０を他の素子から電気的に分離し、上層３ａのゲート電極１２側の端部の水平方向の位置が下層３ｂのそれよりもゲート電極１２に近く、上層３ａの一部がファセット面１３ｆに接する素子分離絶縁膜３と、エピタキシャル結晶層１３の上面、およびファセット面１３ｆの上層３ａとの接触部よりも上側の領域に形成されたシリサイド層１８と、を有する。 （もっと読む）

【課題】本発明は、最適な仕事関数を有するメタルゲート電極を持つ半導体装置及びその製造方法に関する。
【解決手段】n チャネルMIS トランジスタを含む半導体装置であり、n チャネルMIS トランジスタは、基板上に形成されたp 型半導体領域、p 型半導体領域に形成されたソース領域１０２及びドレイン領域１０４、ソース領域１０２及びドレイン領域１０４間のp 型半導体領域上に形成されたゲート絶縁膜１０６、ゲート絶縁膜１０６上に形成された金属層１０８及び化合物層１１０からなる積層構造を持つゲート電極を有する。金属層１０８は2 nm未満の厚さ及び4.3 eV以下の仕事関数を有し、化合物層１１０は4.4 eVを越える仕事関数を有しかつAl及び金属層１０８とは異なる金属を含んでいる。 （もっと読む）

【課題】ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する高ｋゲート誘電体の提供。
【解決手段】高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ＋２／ｙＭ_ｘＯ_ｙ→２ｘ／ｙＭ＋ＳｉＯ_２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）の変動が抑制される。 （もっと読む）

【課題】より高温の活性化ＦＬＡを行ってもウェハが割れることなく、ＳＤエクステンション抵抗を下げることができる半導体装置の製造方法を提供する。
【解決手段】ウェハをウェハ表面温度１１００℃以上に０．１〜１０ミリ秒で加熱するための高強度のフラッシュランプアニールを照射する際、その直前のウェハ表面温度を８００〜１０００℃と高温にする。ウェハの予備加熱を、波形を調整したフラッシュで行うことにより不純物の拡散を抑制する。この手法により、アモルファス層を形成していないウェハ表面を効果的に活性化できるため、欠陥が少なく、かつ浅く低抵抗な接合が形成できる。 （もっと読む）

【課題】ゲート絶縁膜として高誘電体膜を使用すると、半導体装置の微細化を図ることができるが、半導体装置の性能低下を招来する場合があった。
【解決手段】半導体装置では、半導体基板１０１の上面上に、界面酸化層１０２、ゲート絶縁膜１０４及びゲート電極１０７が順に設けられている。ゲート絶縁膜１０４は、第１の高誘電体膜１０３と第２の高誘電体膜１０５とを有している。第１の高誘電体膜１０３は、界面酸化層１０２の上に設けられ、窒素を含有している。第２の高誘電体膜１０５は、第１の高誘電体膜１０３の上に設けられ、窒素を含有している。第１の高誘電体膜１０３における窒素濃度は、第２の高誘電体膜１０５における窒素濃度よりも低い。 （もっと読む）

【課題】メタルゲート電極を有するｐチャネル型電界効果トランジスタにおいて、所望するしきい値電圧を安定して得ることのできる技術を提供する。
【解決手段】半導体基板１上に形成されたＨｆＳｉＯＮ膜からなるゲート絶縁膜５ｈ上に、Ｍｅ−Ｏ−Ａｌ−Ｏ−Ｍｅ結合を含むＭｅ_１−ｘＡｌ_ｘＯ_ｙ（０．２≦ｘ≦０．７５、０．２≦ｙ≦１．５）組成の導電性膜を一部に有するメタルゲート電極６、またはＭｅ−Ｏ−Ａｌ−Ｎ−Ｍｅ結合を含むＭｅ_１−ｘＡｌ_ｘＮ_１−ｚＯ_ｚ（０．２≦ｘ≦０．７５、０．１≦ｚ≦０．９）組成の導電性膜を一部に有するメタルゲート電極６を形成する。 （もっと読む）

【課題】不純物を活性化するときにミリ秒アニールを用いても、電圧ストレスに起因した閾値電圧のシフト量が大きくなることを抑制する。
【解決手段】半導体基板１００上に、酸化シリコンより誘電率が高い高誘電率膜１３４を含むゲート絶縁膜１３０を形成する。ゲート絶縁膜１３０上に、金属膜を含むゲート電極１４０を形成する。半導体基板１００に不純物を導入することにより、エクステンション領域１７０を形成する。エクステンション領域１７０に光を照射することにより、エクステンション領域１７０が１０００℃以上となる時間を１００ミリ秒以下にした第１の熱処理を行う。ついで、半導体基板１００に７００℃以上９００℃以下の第２の熱処理を行う。 （もっと読む）

【課題】高い仕事関数及び高温安定性を備えたメタルゲートを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート誘電体層１０８と、ゲート誘電体層１０８上に形成された酸素を含む合金層１１０と、酸素を含む合金層１１０上に形成されたRe層１１２と、ゲート誘電体層１０８と酸素を含む合金層１１０との間に位置するRe酸化物層５０２を含むp 型電界効果トランジスタを具備する。 （もっと読む）

【課題】相異なるスレショルド電圧を有する電界効果トランジスタを提供する。
【解決手段】ドープ半導体ウエル上に、複数種のゲート・スタック（１００〜６００）が形成される。ドープ半導体ウエル（２２、２４）上に、高誘電率（ｈｉｇｈ−ｋ）ゲート誘電体（３０Ｌ）が形成される。一つのデバイス領域中に金属ゲート層（４２Ｌ）が形成され、他のデバイス領域（２００、４００、５００、６００）ではｈｉｇｈ−ｋゲート誘電体は露出される。該他のデバイス領域中に、相異なる厚さを有するスレショルド電圧調整酸化物層が形成される。次いで、スレショルド電圧調整酸化物層を覆って導電性ゲート材料層（７２Ｌ）が形成される。電界効果トランジスタの一つの型は、ｈｉｇｈ−ｋゲート誘電体部分を包含するゲート誘電体を包含する。電界効果トランジスタの他の型は、ｈｉｇｈ−ｋゲート誘電体部分と、相異なる厚さを有する第一スレショルド電圧調整酸化物部分とを包含するゲート誘電体を包含する。相異なるゲート誘電体スタックと、同一のドーパント濃度を有するドープ半導体ウエルを用いることによって、相異なるスレショルド電圧を有する電界効果トランジスタが提供される。 （もっと読む）

【課題】トランジスタのしきい値電圧制御のために使用する金属酸化膜の膜減り等に起因するしきい値電圧ばらつきを抑制し、所望のしきい値電圧を有するトランジスタを形成することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に、高融点金属酸化物を含む材料からなるゲート絶縁膜３が形成され、ゲート絶縁膜３上に金属酸化膜４が形成される。次いで、金属酸化膜４を構成する金属原子を、金属酸化膜４からゲート絶縁膜３の表面部へ拡散させる処理が実施される。当該金属原子の拡散工程後、上記金属酸化膜４がゲート絶縁膜３に対して選択的に除去される。そして、金属原子が拡散されたゲート絶縁膜３上に導電膜７、８が形成され、当該導電膜７、８を加工することでゲート電極３０、３１が形成される。 （もっと読む）