【課題】成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAl_xGa_1-xNにおいても結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供する。
【解決手段】少なくとも表面部分２がAlを含むIII族窒化物半導体からなる結晶成長基板３と、前記表面部分２上に形成され、結晶化されたZrまたはHfからなる単一金属層４と、前記単一金属層４上に形成され、Al_xGa_1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層５と、を具える。 （もっと読む）

【課題】基板の反り量を大きくすることなく、III族窒化物半導体の結晶性を向上させることが可能なIII族窒化物エピタキシャル積層基板を提供する。
【解決手段】基板２上に形成されたバッファ３と、その上にIII族窒化物層４をエピタキシャル成長する積層基板１であって、バッファ３は、基板２と接する初期成長層５ならびに初期成長層上に形成された第１超格子積層体６および第１超格子積層体上に形成された第２超格子積層体７からなり、第１超格子積層体６は、ＡｌＮ材料からなる第１ＡｌＮ層６ａおよびＧａＮ材料からなる第２ＧａＮ層６ｂを交互に５〜２０組積層してなり、かつ、第１ＡｌＮ層６ａおよび第２ＧａＮ層６ｂの１組の厚みが４４ｎｍ未満であり、第２超格子積層体７は、ＡｌＮ材料またはＡｌＧａＮ材料からなる第１層７ａおよび該第１層とはバンドギャップの異なるＡｌＧａＮ材料からなる第２層７ｂを交互に複数組積層する。 （もっと読む）

【課題】基板の反りの低減とデバイスの高速性を高いレベルで実現することのできる化合物半導体基板を提供する。
【解決手段】
Ｓｉ単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、基板の酸素濃度が０．２×１０¹⁸ａｔｏｍｓ／ｃｍ^３以上１．４×１０¹⁸ａｔｏｍｓ／ｃｍ^３以下であり、抵抗値が１０００Ωｃｍ以上であり、前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が４５０ｎｍ以上４５００ｎｍ以下であることを特徴とする化合物半導体基板。 （もっと読む）

半導体構造及び半導体素子を製造する方法は、ガラスを使用して基板にシード構造をボンディングするステップを含む。シード構造は、半導体材料の結晶を含むことができる。ガラスを使用して基板にボンディングされたシード構造の熱処理を利用して、シード構造内部の歪状態を制御することができる。シード構造を、室温において圧縮歪の状態に置くことができる。ガラスにボンディングされたシード構造を、半導体材料の成長用に使用することができる、又は、さらなる方法では、シード構造を、ガラスを使用して第１の基板にボンディングすることができ、熱処理してシード構造内部の歪状態を制御することができ、第２の基板を、非ガラス質材料を使用してシード構造の反対側の面にボンディングすることができる。 （もっと読む）

【課題】反りが小さいイオン注入ＩＩＩ族窒化物半導体基板、ならびにかかる基板を用いたＩＩＩ族窒化物半導体層接合基板およびＩＩＩ族窒化物半導体デバイスの製造方法を提供する。
【解決手段】本イオン注入ＩＩＩ族窒化物半導体基板２は、両主面２０ａ，２０ｂ側に両主面２０ａ，２０ｂからそれぞれ所定の深さＤａ，Ｄｂで形成されているイオン注入領域２０ｉａ，２０ｉｂを含む。 （もっと読む）

【課題】 半導体層のエッチング時間の短縮化が望まれている。
【解決手段】 第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する。マスクパターンをエッチングマスクとして、半導体膜をエッチングすることにより、凹部を形成するとともに、凹部の底面の一部の領域に第１の膜が露出し、他の領域には、半導体膜の残渣が残っている状態でエッチングを停止させる。凹部の底面に露出した第１の膜を厚さ方向及び横方向にエッチングすることにより、残渣の下に空洞を形成する。積層基板を浸漬させた液体に超音波を印加することにより、空洞の上に残留している残渣を積層基板から脱離させる。 （もっと読む）

【課題】基板の表面上に積層される半導体素子層に発生する所定の方向の歪みを低減することが可能な半導体素子を提供する。
【解決手段】この半導体素子１は、第１方向（Ａ方向）および第２方向（Ｂ方向）に平行な主表面を有するとともに第１方向に沿って延びる段差部２ａが形成された窒化物系半導体からなる基板２と、基板２上に形成され、窒化物系半導体からなる下地層３、第１半導体層４および第２半導体層５とを備える。そして、下地層３および第２半導体層５の無歪みの状態における第２方向の格子定数は、それぞれ、基板２の無歪みの状態における第２方向の格子定数よりも大きく、下地層３および第２半導体層５の基板２の主表面上に形成された状態における第２方向の格子定数は、それぞれ、基板２の第２方向の格子定数よりも大きい。 （もっと読む）

【課題】窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板および半導体基板の製造方法を提供する。
【解決手段】半導体基板１０ａは、窒化物層１２の主面１２ａ上にエピタキシャル層を形成するための半導体基板であって、異種基板１１と、異種基板１１上に形成された窒化物層１２とを備え、窒化物層１２は応力緩和領域を有する。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

【課題】ハニカムヘテロエピタキシーを含む半導体装置を提供する。
【解決手段】ハニカムヘテロエピタキシーを含む半導体装置とその製造方法が開示される。一実施例は、貫通する複数のナノサイズの開口を有するマスクをシリコン基板上に定義するステップと、定義ステップ後、マスク開口を介して露出したシリコン基板表面の一部に、本質的に無欠陥の非シリコン半導体ナノアイランドを作成するステップと、作成ステップ後、ナノアイランド上に、高ｋゲート誘電体を蒸着するステップと、蒸着ステップ後、ナノアイランド上に、トランジスタを構成するステップとを備える方法である。 （もっと読む）

【課題】ＡｌＧａＡs／ＩｎＧａＰ界面の遷移層の形成を抑制する。
【解決手段】ヒ素化合物からなる第１半導体と、ヒ素化合物からなる第２半導体と、リン化合物からなる第３半導体とを含み、前記第２半導体と前記第３半導体とが接触しており、前記第１半導体と前記第３半導体との間に前記第２半導体が位置しており、前記第１半導体が第１原子を第１濃度で含有し、前記第２半導体が第１原子を第２濃度で含有し、前記第１原子が第１伝導型のキャリアを発生させ、前記第１濃度が、前記第１半導体にドープする前記第１原子の量を増加するに従い増加するキャリア数が飽和し始める前記第１原子の濃度以上の濃度であり、前記第２濃度が、前記第２半導体にドープする前記第１原子の量を増加するに従い増加するキャリア数が飽和し始める前記第１原子の濃度未満の濃度である半導体基板を提供する。 （もっと読む）

【課題】 ｐ型不純物が隣接する半導体結晶層中へ拡散することを抑え、ひいては良好で安定した特性を持つ半導体装置を提供する。
【解決手段】 Ｐ−ＩｎＰ基板４０１と、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型の不純物が注入されたｐ−ＺｎドープＩｎＰバッファ層４０２と、ｐ−ＺｎドープＩｎＰバッファ層４０２よりも上層にあって、Ｐ−ＩｎＰ基板４０１に格子整合し、かつ、ｐ型不純物、ｎ型不純物のいずれか一方を含むｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５と、を備え、ｎ−ＳｉドープＩｎＰクラッド層４０４、ｎ−ＳｉドープＩｎＧａＡｓキャップ層４０５に、Ｓｂを含ませる。 （もっと読む）

【課題】選択エッチング層のエッチング時の自然酸化による影響で化合物半導体層の損傷、結晶の転移が発生せず、信頼性の高い半導体基板の製造方法を提供する。
【解決手段】化合物半導体基板８上に、選択エッチング層３、応力緩和層９および応力緩和層９より大きいヤング率を有するIII−Ｖ族化合物半導体から成る化合物半導体層４をエピタキシャル成長法により順次積層させる積層工程と、選択エッチング層３、応力緩和層９および化合物半導体層４を所定パターンとなるようにエッチング除去するエッチング工程と、Ｓｉ基板５の主面に化合物半導体層４の上面を直接接合法により接合させて、選択エッチング層３、応力緩和層９および化合物半導体層４が積層された化合物半導体基板８を貼りあわせる接合工程と、前記エッチング工程で残った選択エッチング層３をさらにエッチング除去することにより、Ｓｉ基板５と化合物半導体基板８とを分離する分離工程とを含む。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体層の欠落部分の少ない高品質のＩＩＩ族窒化物半導体層接合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物半導体接合基板の製造方法は、主表面２０ｍに現れる表面異状領域２２の大きさおよび密度が所定の範囲内のＩＩＩ族窒化物半導体基板２０を準備する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍ側にイオンを注入する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を接合する工程と、ＩＩＩ族窒化物半導体基板２０をイオンが注入された領域２０ｉで分離して異種基板１０に接合したＩＩＩ族窒化物半導体層２０ａを形成することにより、ＩＩＩ族窒化物半導体層接合基板１を得る工程と、を備える。 （もっと読む）

【課題】研磨工程の簡略化で生産性が高まり、コストダウンが可能で、鏡面研磨されたウェーハ表面に生じる加工起因のＬＰＤの密度を低減し、ウェーハ表面の表面粗さを改善可能なエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】１次、２次研磨のみを行い仕上げ研磨を省略するので、シリコンウェーハの研磨が簡略化し、エピタキシャルシリコンウェーハの生産性が高まり、コストダウンが図れる。また、従来の砥粒を含む１次研磨のみを施した場合に比べて、ウェーハ表面に発生する加工起因のＬＰＤの密度が低減し、ウェーハの表面粗さが小さくなる。さらに、砥粒で酸化膜を除去する１次研磨を行うので、砥粒が存在しない２次研磨時、アルカリ性水溶液による研磨レートが高まる。 （もっと読む）

【課題】シリコンウェーハの鏡面研磨された表面に発生する加工起因のＬＰＤの密度を低減し、かつウェーハ表面の表面粗さを小さくすることで、ＬＰＤ密度が低く、表面粗さ品質に優れたエピタキシャル膜を有するエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】砥粒を含まず水溶性高分子を含むアルカリ性水溶液の研磨液を用いて、シリコンウェーハの表面を鏡面研磨する。水溶性高分子をアルカリ性水溶液に添加したので、摩擦係数を低下させ、鏡面研磨されたウェーハ表層部に発生する加工起因のＬＰＤの密度を低減でき、ＬＰＤ密度が低いエピタキシャルシリコンウェーハを製造できる。しかも、鏡面研磨されたウェーハ表面に発生する表面粗さを小さくでき、表面粗さ品質に優れたエピタキシャルシリコンウェーハを提供できる。 （もっと読む）

ガリウム及び窒素含有材料の高速成長のための方法が記載される。本方法は、バルクガリウム及び窒素含有基板を提供することを含んでいる。第１の厚さの第１のエピタキシャル材料が、好ましくは擬似形態的プロセスによって、基板上に形成される。本方法は、第１の層上に第２のエピタキシャル層をも形成し、これによってスタック構造がもたらされる。スタック構造は、約２ミクロン未満の全体厚さで構成される。 （もっと読む）

【課題】窒化物半導体からなる電子デバイスにおいてバッファ層に生じるリーク電流を抑制できる窒化物半導体エピタキシャルウェハを提供する。
【解決手段】化合物半導体エピタキシャルウェハは、単結晶基板１０１と、前記単結晶基板上にエピタキシャル成長された核生成層１０２と、前記核生成層の上に成長された窒化物半導体の単層あるいは複数層からなるバッファ層１０３と、前記バッファ層の上にエピタキシャル成長された窒化物半導体のチャネル層１０４と、前記チャネル層の上にエピタキシャル成長された窒化物半導体のキャリヤ供給層１０５とから成り、かつ前記核生成層からチャネル層までの合計の膜厚が１μm以下であること。 （もっと読む）

【課題】HEMTのシート抵抗を非接触で精度良く測定することができる横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびこの電子デバイス用エピタキシャル基板を効率よく製造する方法を提供する。
【解決手段】高抵抗Si単結晶基板の一方の面上に、不純物拡散抑制層を形成する工程と、前記高抵抗Si単結晶基板の他方の面上に、絶縁層としてのバッファを形成する工程と、該バッファ上に、複数層のIII族窒化物層をエピタキシャル成長させて主積層体を形成してエピタキシャル基板を作製する工程と、該エピタキシャル基板の主積層体の抵抗を非接触で測定する工程とを具えることを特徴とする。 （もっと読む）

【課題】パッシベーション層を備え、改善した性能を持つデバイスを実現できるＩＩＩ−Ｖ族加工基板およびその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族加工基板の製造方法は、＜１１０＞または＜１１１＞の結晶方位を持つ第１のＩＩＩ−Ｖ化合物からなる上側層（２）を備えたベース基板（Ｉ）を用意すること、第２のＩＩＩ−Ｖ化合物からなるバッファ層（３）を少なくとも形成することを含んだ、中間層（ＩＩ）を形成することであって、中間層（ＩＩ）は、ベース基板の上側層（２）の上に位置し、これと接触するようにすること、ＩＶ族半導体材料からなる擬似格子整合パッシベーション層（４）を成長させることであって、擬似格子整合パッシベーション層は、中間層（ＩＩ）の上に位置し、これと接触するようにすることを含む。 （もっと読む）