半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
【課題】窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板および半導体基板の製造方法を提供する。
【解決手段】半導体基板10aは、窒化物層12の主面12a上にエピタキシャル層を形成するための半導体基板であって、異種基板11と、異種基板11上に形成された窒化物層12とを備え、窒化物層12は応力緩和領域を有する。
【解決手段】半導体基板10aは、窒化物層12の主面12a上にエピタキシャル層を形成するための半導体基板であって、異種基板11と、異種基板11上に形成された窒化物層12とを備え、窒化物層12は応力緩和領域を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法に関する。
【背景技術】
【0002】
3.4eVのエネルギーバンドギャップおよび高い熱伝導率を有する窒化ガリウム(GaN)基板などの窒化物基板は、短波長の光デバイスやパワー電子デバイスなどの半導体デバイス用の材料として注目されている。このような窒化物基板は高価である。そこで、特開2006−210660号公報(特許文献1)には、低転位密度の窒化物半導体薄膜をシリコン(Si)基板、あるいは任意の材質からなる基板上に形成するための半導体基板の製造方法が開示されている。
【0003】
上記特許文献1の半導体基板の製造方法は以下の工程を備えていることが記載されている。まず、第1の窒化物半導体基板の表面近傍にイオンを注入する。その後、その第1の窒化物半導体基板の表面側を第2の基板に重ね合わせる。その後、重ね合わせた上記2枚の基板を熱処理する。次に、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の基板から引き剥がす。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−210660号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、本発明者は、上記特許文献1に開示の半導体基板の製造方法により製造される半導体基板の第1の窒化物基板上にエピタキシャル層を形成すると、エピタキシャル層にクラックが発生しやすい、またはエピタキシャル層が半導体基板から剥がれやすいという問題があることを見い出した。
【0006】
そこで、本発明の一の目的は、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板および半導体基板の製造方法を提供することである。本発明の他の目的は、品質を向上した半導体デバイスおよび半導体デバイスの製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明者は、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生しやすいとう問題、およびエピタキシャル層が半導体基板から剥がれやすいという問題の要因について鋭意研究した。その結果、以下の要因を見い出した。第1の窒化物基板(窒化物層)の主面上にエピタキシャル層を形成すると、窒化物層およびエピタキシャル層の積層と、第2の基板(異種基板)との熱膨張率の差からエピタキシャル層に応力が加えられる。引張応力が加えられるとエピタキシャル層にクラックが発生し、圧縮応力が加えられるとエピタキシャル層が半導体基板から剥がれる。そこで、本発明者は、このような要因を取り除くことに着目して、本発明の完成に至った。
【0008】
すなわち、本発明の半導体基板は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、異種基板と、異種基板上に形成された窒化物層とを備え、窒化物層は応力緩和領域を有する。
【0009】
本発明の半導体基板の製造方法は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、以下の工程を備えている。主面と、主面と反対側の裏面とを有する窒化物基板を準備する。窒化物基板の裏面に、イオンを注入する。窒化物基板の裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する。貼り合せ基板から窒化物基板の一部を剥離することにより、窒化物層を形成する。窒化物層は応力緩和領域を有する。
【0010】
上記「応力緩和領域」とは、窒化物層の熱膨張率と異種基板の熱膨張率との差、または、窒化物層およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板の熱膨張率との差による応力を緩和するために設けられた領域を意味する。
【0011】
本発明の半導体基板およびその製造方法によれば、窒化物層は応力緩和領域を有している。応力緩和領域により、窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力および圧縮応力が加えられることを抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力が加えられることを緩和できると、クラックの発生を抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に圧縮応力が加えられることを緩和できると、半導体基板からエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0012】
上記半導体基板および上記半導体基板の製造方法において好ましくは、上記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである。
【0013】
窒化物層に溝が形成されている場合、クラックが入った場合であっても、溝によりクラックが途切れるので、エピタキシャル層を貫通するようなクラックが入ることを抑制できる。窒化物層に多結晶の領域が形成されている場合、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、加えられる応力を発散することができる。窒化物層に反転層または異種材料膜が形成されている場合、界面で一方からの応力を留めることができる。したがって、これらの応力緩和領域で、エピタキシャル層に加えられる応力を低減することができるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0014】
上記半導体基板および上記半導体基板の製造方法において好ましくは、応力緩和領域は、窒化物層の主面において、ドット状、ストライプ状、または格子状である。
【0015】
これにより、窒化物層の主面において応力緩和領域が分散して形成されるので、加えられる応力を発散することができる。このため、応力を低減できるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0016】
上記半導体基板の製造方法において好ましくは、上記窒化物基板を準備する工程では、裏面に応力緩和領域を有する窒化物基板を準備する。
【0017】
これにより、応力緩和領域を有する窒化物層を備えた半導体基板を容易に製造することができる。
【0018】
本発明の半導体デバイスは、半導体基板と、上記半導体基板の窒化物層の主面上に形成されたエピタキシャル層と、エピタキシャル層に形成された電極とを備えている。
【0019】
本発明の半導体デバイスの製造方法は、上記半導体基板の製造方法により半導体基板を製造する工程と、半導体基板の窒化物層上にエピタキシャル層を形成する工程と、エピタキシャル層上に電極を形成する工程とを備えている。
【0020】
本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板を備えている。このため、この半導体基板上にエピタキシャル層を形成することにより、半導体デバイスの品質を向上することができる。
【発明の効果】
【0021】
以上説明したように、本発明の半導体基板および半導体基板の製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。また、本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、品質を向上した半導体デバイスが得られる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施の形態1における半導体基板を概略的に示し、(A)は断面図であり、(B)〜(D)は上面図である。
【図2】本発明の実施の形態1における半導体基板の製造方法を示すフローチャートである。
【図3】本発明の実施の形態1における窒化物基板を概略的に示す断面図である。
【図4】本発明の実施の形態1における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図5】本発明の実施の形態1における異種基板を概略的に示す断面図である。
【図6】本発明の実施の形態1における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図7】本発明の実施の形態1における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図8】本発明の実施の形態2における半導体基板を概略的に示す断面図である。
【図9】本発明の実施の形態2における窒化物基板を概略的に示す断面図である。
【図10】本発明の実施の形態2における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図11】本発明の実施の形態2における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図12】本発明の実施の形態2における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図13】本発明の実施の形態3における半導体基板を概略的に示す断面図である。
【図14】本発明の実施の形態3における窒化物基板を形成するための製造工程を概略的に示す断面図である。
【図15】本発明の実施の形態3における窒化物基板を形成するための製造工程を概略的に示す断面図である。
【図16】本発明の実施の形態3における窒化物基板を概略的に示す断面図である。
【図17】本発明の実施の形態3における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図18】本発明の実施の形態3における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図19】本発明の実施の形態3における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図20】本発明の実施の形態4における窒化物基板を概略的に示す断面図である。
【図21】本発明の実施の形態5における半導体デバイスを概略的に示す断面図である。
【図22】本発明の実施の形態5における半導体デバイスの製造方法を示すフローチャートである。
【図23】比較例1の半導体基板を概略的に示す断面図である。
【図24】比較例2の半導体基板を概略的に示す断面図である。
【発明を実施するための形態】
【0023】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【0024】
(実施の形態1)
図1(A)〜(D)を参照して、本発明の一実施の形態における半導体基板10を説明する。図1(A)に示すように、本実施の形態における半導体基板10は、異種基板11と、異種基板11上に形成された窒化物層12とを備えている。
【0025】
異種基板11は、たとえば基板13と、基板13上に形成された層14とを含んでいる。基板13は、たとえばシリコン(Si)基板である。層14は、たとえば二酸化ケイ素(SiO2)層である。異種基板11は、主面11aと、主面11aと反対側の裏面11bとを有している。
【0026】
なお、異種基板11は、窒化物層12と異なる材料であれば特に限定されない。また、異種基板11は、1層でもよく、3層以上であってもよい。一層の場合、および2層以上の場合の基板13は特に限定されず、金属、Si、炭化ケイ素(SiC)などを用いることができる。また、異種基板11において、基板13と層14との位置が反対、つまり層14上に基板13が形成されていてもよい。
【0027】
窒化物層12は、窒化物であれば特に限定されず、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)であり、窒化ガリウム(GaN)、窒化アルミニウム(AlN)などであることが好ましい。
【0028】
窒化物層12は、主面12aと、主面12aと反対側の裏面12bと、応力緩和領域としての溝19aとを有している。裏面12bは、異種基板11と接している。
【0029】
溝19aは、窒化物層12の熱膨張率と異種基板11の熱膨張率との差、または、窒化物層12およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板11の熱膨張率との差による応力を緩和するために形成された領域である。
【0030】
溝19aは、窒化物層12の主面12aにおいて、図1(B)に示すストライプ状であってもよく、図1(C)に示すドット状であってもよく、図1(D)に示す格子状であってもよい。また、図1(B)〜(D)において窒化物層12として現れている領域(溝19a以外の領域)と、応力緩和領域(溝19a)とが逆であってもよい。
【0031】
溝19aは、図1(A)に示すように異種基板11の主面11aまで貫通するように形成されていてもよく、異種基板11の主面11aまで貫通しないように形成されていてもよい(図示せず)。
【0032】
主面12aは(0001)面、つまりGa原子が露出している面(Ga原子面)であり、裏面12bは(000−1)面、つまりN原子が露出している面(N原子面)であることが好ましい。Ga原子面上にエピタキシャル層を形成すると、特性を向上したエピタキシャル層を形成できるので、窒化物層12の主面12aがGa原子面になることが好ましい。
【0033】
なお、窒化物層12の主面12aは、(0001)面に限定されず、(0001)面からオフ角を有する面であってもよく、{1−100}面、{11−20}面などの面であってもよい。
【0034】
窒化物層12の厚みは、異種基板11の厚みよりも小さいことが好ましい。この場合、高価な窒化物層12の厚みを小さくすることにより、半導体基板10のコストを低減することができる。窒化物層12の厚みは、たとえば100nm以上900nm以下である。
【0035】
続いて、本実施の形態における半導体基板10の製造方法について説明する。図2および図3に示すように、まず、主面15aと、主面15aと反対側の裏面15bとを有する窒化物基板15を準備する(ステップS1)。主面15aは(0001)面、つまりGa原子面であり、裏面15bは(000−1)面、つまりN原子面であることが好ましい。
【0036】
準備する窒化物基板15は、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)基板であり、GaN基板、AlN基板などであることが好ましい。
【0037】
本実施の形態では、準備するステップS1では、裏面15bに応力緩和領域としての溝19aを形成している。溝19aを形成する方法は特に限定されず、たとえばダイシングなどのメカニカル加工、ドライエッチング、ウエットエッチングなどのエッチングなどを採用することができる。溝19aは、窒化物基板15の主面15aまで貫通していてもよいが、主面15aまで貫通していないことが好ましい。
【0038】
次に、図2および図4に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。このステップS2では、窒化物基板15の裏面15bからイオン注入を行なう。これにより、窒化物基板15の裏面15b近傍に不純物を多く含む領域を形成することができる。この不純物を多く含む領域は、脆弱領域である。
【0039】
このステップS2では、1×1017cm-2以上1×1018cm-2以下のドーズ量を注入することが好ましく、1×1017cm-2以上8×1017cm-2以下のドーズ量を注入することが好ましい。1×1017cm-2以上のイオンが注入された領域は脆弱であるので、窒化物基板を容易に剥離できる。一方、1×1018cm-2以下の場合、形成する窒化物層12(図7参照)の抵抗が高くなることを抑制できる。また、イオン注入をした時点で窒化物基板15が分離することを抑制できる。8×1017cm-2以下の場合、低抵抗な窒化物層12を形成することができる。
【0040】
なお、上記ドーズ量は、窒化物基板15において最大の値を示す。たとえば、窒化物基板15の裏面15bからの深さH15(図4において点線の領域)においてドーズ量が最大である。
【0041】
注入するイオンは、特に限定されないが、たとえば水素イオン、ヘリウムイオン、窒素イオンなどを用いることができる。
【0042】
次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。異種基板11は、特に限定されず、1層または複数の層であってもよい。本実施の形態では、基板13と、この基板13上に形成された層14とを含む異種基板11を準備している。たとえば基板13がSi基板で、層14がSiO2層である異種基板11を準備する。なお、基板13は、金属基板、SiC基板などを用いることもできる。金属基板としては、Mo(モリブデン)、W(タングステン)などを用いることが好ましい。また、1層の場合には、基板13と同様の材料を用いることが好ましい。また、層14と、層14上に形成された基板13とを含む異種基板11を準備してもよい。
【0043】
次に、図2および図6に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16aを形成する(ステップS4)。本実施の形態では、窒化物基板15の裏面15bと、異種基板11の層14(主面11a)とが接するように貼り合せる。
【0044】
貼り合わせる方法は特に限定されず、たとえば大気中で加圧することにより貼り合わせるなどの方法を採用できる。また、貼り合わせる際に加熱してもよく、加熱温度はたとえば25℃〜1000℃である。これにより、図6に示すように、異種基板11と、異種基板11上に形成された窒化物基板15とを備えた貼り合わせ基板16aを形成することができる。
【0045】
次に、図2および図7に示すように、貼り合せ基板16aから窒化物基板15の一部を剥離する(ステップS5)。
【0046】
剥離する方法としては、たとえば貼り合わせ基板16aを熱処理することにより、脆弱領域(図6において裏面15bから深さH15に位置する領域)を境界として、窒化物基板15を分割することができる。熱処理温度はたとえば100℃〜700℃である。なお、剥離する方法は特に限定されず、たとえば応力を加える方法、光を照射する方法などを用いてもよい。
【0047】
これにより、異種基板11と、異種基板11上に形成された窒化物層17とを備えた積層基板を形成することができる。なお、窒化物層17は、主面17aと、主面17aと反対側の裏面17bとを有し、窒化物層17の裏面17bは窒化物基板15の裏面15bと一致する。その結果、高価な窒化物基板15の一部(窒化物層18)を剥離して再利用でき、残部(窒化物層17)のみを使用できるので、製造コストを低減することができる。
【0048】
以上のステップS1〜S5を実施することにより、図1に示す半導体基板10aを製造することができる。この半導体基板10aを半導体デバイスに用いる場合には、たとえば横型の半導体デバイスとして利用することができる。あるいは、半導体基板10が絶縁性の層14を備えている場合には、層14を除去する工程をさらに行なってもよい。
【0049】
なお、本実施の形態では、ステップS1で溝19aを形成した窒化物基板15を準備しているが、溝19aを形成する工程はステップS1〜S5のいずれかの後に実施してもよい。
【0050】
以上説明したように、本実施の形態における半導体基板10aおよびその製造方法によれば、応力緩和領域としての溝19aを有する窒化物層12を備えている。窒化物層12の厚みは薄いため、窒化物層12の主面12a上にエピタキシャル層を形成すると、エピタキシャル層は異種基板11の影響を大きく受ける。本実施の形態では、溝19aにより、窒化物層12およびエピタキシャル層の積層、または、窒化物層12に引張応力および圧縮応力が加えられることを抑制できる。つまり、溝19aにより、窒化物層12およびエピタキシャル層の積層、または、窒化物層12に生じる歪みを緩和することができる。窒化物層12、または、窒化物層12とエピタキシャル層との積層に引張応力が加えられることを緩和できると、エピタキシャル層にクラックが発生することを抑制できる。また、仮にクラックが発生し始めた場合であっても、溝19aによりクラックが途切れるので、窒化物層12またはエピタキシャル層を貫通するようなクラックが入ることを抑制できる。さらに、溝19aにより、窒化物層12とエピタキシャル層と積層、または、窒化物層12に圧縮応力が加えられることを緩和できると、半導体基板10aからエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層12の主面12a上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が異種基板11または窒化物層12から剥がれること、窒化物層12が異種基板11から剥がれることを抑制できる。
【0051】
なお、貼り合わせ基板16aを形成するステップS4または窒化物基板15の一部を剥離するステップS5において加熱する場合であっても、通常高い温度では行なわない。しかし、半導体基板10a上にエピタキシャル層を形成する場合には、高温の雰囲気で通常行なわれる。このため、エピタキシャル層を形成する際に、異種基板11とエピタキシャル層との熱膨張率の差による応力が大きく加わる。したがって、本実施の形態によれば、特に、エピタキシャル層を形成する際に、剥がれおよびクラックを抑制できる。
【0052】
(実施の形態2)
図8を参照して、本発明の実施の形態2の半導体基板10bは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が異種材料膜19bである点において異なる。異種材料膜19bは、窒化物層12と異なる材料であれば特に限定されず、たとえばSiO2(二酸化珪素)膜、SiN(窒化珪素)膜などを用いることができる。
【0053】
本実施の形態における半導体基板10bの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、異種材料膜19bよりなる応力緩和領域を形成する点において異なる。
【0054】
具体的には、まず、実施の形態1と同様に、図3に示すように、窒化物基板15の裏面15bに溝19aを形成する。その後、図9に示すように、溝19aの内部に異種材料膜19bを形成する。異種材料膜19bを形成する方法は特に限定されず、CVD(Chemical Vapor Deposition:化学蒸着)法などにより形成することができる。これにより、応力緩衝領域を有する窒化物基板15を準備することができる(ステップS1)。
【0055】
次に、図2および図10に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。次に、図2および図11に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16bを形成する(ステップS4)。次に、図2および図12に示すように、貼り合せ基板16bから窒化物基板15の一部を剥離する(ステップS5)。ステップS2〜S5は、実施の形態1と同様であるので、その説明は繰り返さない。
【0056】
以上のステップS1〜S5を実施することにより、図8に示す半導体基板10bを製造することができる。半導体基板10bは、窒化物層12に異種材料膜19bが形成されているので、窒化物層12において異種材料膜19bとの界面で一方からの引張応力を留めることができる。このため、異種材料膜19bにより、加えられる応力を低減することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0057】
また、異種材料膜19bは、エピタキシャル層を形成するための原料との反応性が低い材料からなることが好ましい。このような材料として、上述したSiO2膜、SiN膜などが挙げられる。この場合、品質を向上したエピタキシャル層を形成することができる。また、実施の形態1の溝19aの場合には、異種基板11が露出しているので、本実施の形態の異種材料膜19bによれば、異種基板11と原料とが反応することを抑制できる。
【0058】
(実施の形態3)
図13を参照して、本発明の実施の形態3の半導体基板10cは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が多結晶19cである点において異なる。
【0059】
多結晶19cは、窒化物層12において多結晶19c以外の領域よりも結晶性が悪く、たとえば転位密度が高いことなどにより観察される。窒化物層12において、多結晶19cとそれ以外の領域とは同じ材料であってもよく、異なる材料であってもよい。
【0060】
本実施の形態における半導体基板10cの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、多結晶19cよりなる応力緩和領域を形成する点において異なる。
【0061】
具体的には、まず、図14に示すように、下地基板31上にマスクパターン32を形成した状態で、図15に示すように、窒化物基板15を構成する結晶を形成する。その後、必要に応じて図16に示すように下地基板31を除去する。これにより、応力緩和領域としての多結晶19cを有する窒化物基板15を準備することができる(ステップS1)。
【0062】
なお、多結晶19cを形成する方法は特に限定されない。たとえば、実施の形態1と同様に、図3に示すように、窒化物基板15の裏面15bに溝19aを形成した後、溝19aの内部に多結晶19cを形成してもよい。
【0063】
次に、図2および図17に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。次に、図2および図18に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16cを形成する(ステップS4)。次に、図2および図19に示すように、貼り合せ基板16cから窒化物基板15の一部を剥離する(ステップS5)。ステップS2〜S5は、実施の形態1と同様であるので、その説明は繰り返さない。
【0064】
以上のステップS1〜S5を実施することにより、図13に示す半導体基板10cを製造することができる。半導体基板10cは、窒化物層12に多結晶19cが形成されているので、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、エピタキシャル層に加えられる応力を発散することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0065】
(実施の形態4)
図20を参照して、本発明の実施の形態2の半導体基板10dは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が反転層19dである点において異なる。
【0066】
反転層19dは、たとえば主面19d1と、主面19d1と反対側の裏面19d2とを有している。窒化物層12において、反転層19dの主面19d1と、それ以外の領域の主面12aとの極性が異なっており、反転層19dの裏面19d2と、それ以外の領域の裏面12bとの極性が異なっている。たとえば反転層19d以外の領域の主面12aおよび反転層19dの裏面19d2は、(0001)面、つまりGa原子が露出している面(Ga原子面)であり、反転層19d以外の領域の裏面12bおよび反転層19dの主面19d1は(000−1)面、つまりN原子が露出している面(N原子面)である。
【0067】
本実施の形態における半導体基板10dの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、反転層19dよりなる応力緩和領域を形成する点において異なる。
【0068】
具体的には、まず、実施の形態3と同様に、図14に示すように、下地基板31上にマスクパターン32を形成した状態で、図15に示すように、窒化物基板15を形成する。このとき、マスクに覆われていない下地基板31に接触する領域上には(0001)面が主面になるように窒化物層(窒化物基板15)が成長し、マスク層に接触する領域上には(000−1)面が主面になるように窒化物層(反転層19d)が成長する。その後、必要に応じて下地基板31を除去する。また、必要に応じて主面(成長面)を研磨する。これにより、応力緩和領域としての反転層19dを有する窒化物基板15を準備することができる(ステップS1)。
【0069】
その後のステップS2〜S5は、実施の形態3と同様であるので、その説明は繰り返さない。
【0070】
なお、本実施の形態では、反転層19dにおいて、主面19d1と裏面19d2とは極性が反対としたが、面方位が異なっていれば特に限定されない。
【0071】
以上のステップS1〜S5を実施することにより、図20に示す半導体基板10dを製造することができる。半導体基板10dは、窒化物層12に反転層19dが形成されているので、窒化物層12において反転層19dとの界面で一方からの引張応力を留めることができる。このため、反転層19dにより、エピタキシャル層に加えられる応力を低減することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0072】
なお、応力緩和領域を有する窒化物層12を備えた半導体基板として、上記実施の形態1〜4を例に挙げて説明したが、本発明の応力緩和領域は実施の形態1〜4に限定されない。また、実施の形態1〜4のいずれかの応力緩和領域を組み合わせてもよい。
【0073】
(実施の形態5)
図21を参照して、本発明の一実施の形態における半導体デバイスとしてのショットキーバリアダイオード(SBD:Schottky Barrier Diode)20を説明する。図21に示すように、SBD20は、半導体基板10と、半導体基板10上に形成されたエピタキシャル層21と、半導体基板10の裏面に形成された電極22と、エピタキシャル層21上に形成されたショットキー電極23とを備えている。
【0074】
半導体基板10は、基本的には実施の形態1の半導体基板10aと同様であるが、導電性の材料の異種基板11を用いている。用いる半導体基板10は、特に限定されず、たとえば実施の形態2〜4の半導体基板10b〜10dなどを用いてもよい。本実施の形態では、たとえば異種基板11として導電性の基板を用いている。異種基板11としては、Mo基板、W基板などが好適に用いられる。なお、異種基板11は1層であっても、複数層であってもよい。
【0075】
エピタキシャル層21は、半導体基板10を構成する窒化物層12の主面12a上に形成されている。エピタキシャル層21は、たとえばドリフト層である。エピタキシャル層21は、窒化物半導体層であることが好ましく、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)層であり、GaN層などであることが好ましい。エピタキシャル層21は、半導体基板10を構成する窒化物層12と、同じ組成であることが好ましい。
【0076】
電極22は、半導体基板10を構成する異種基板11下に形成されている。電極22は、たとえばオーミック電極である。ショットキー電極23は、エピタキシャル層21上に形成されている。
【0077】
続いて、本実施の形態におけるショットキーバリアダイオード20の製造方法について説明する。
【0078】
まず、図22に示すように、導電性の異種基板11を準備する点を除いて、実施の形態1の半導体基板10aの製造方法にしたがって、半導体基板10を製造する(ステップS1〜S5)。
【0079】
次に、図22に示すように、半導体基板10上にエピタキシャル層21を形成する(ステップS7)。本実施の形態では、半導体基板10を構成する窒化物層12の主面12a上にエピタキシャル層21を形成している。
【0080】
このステップS7では、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)よりなるエピタキシャル層21を形成する。エピタキシャル層21は、1層であっても、複数層であってもよい。
【0081】
また、半導体基板10を構成する窒化物層12と、同じ組成のエピタキシャル層21を形成することが好ましい。この場合、格子不整合などの問題を緩和することができるので、特性を向上したエピタキシャル層21を形成することができる。
【0082】
エピタキシャル層21を形成する方法は特に限定されず、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、OMVPE(OrganoMetallic Vapor Phase Epitaxy:有機金属気相成長)法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。これにより、半導体基板10と、半導体基板10上に形成されたエピタキシャル層21とを備えたエピタキシャルウエハを製造することができる。
【0083】
次に、半導体基板10においてエピタキシャル層21が形成された面と反対側の面、つまり異種基板11側に電極22を形成する。電極22として、たとえばオーミック電極を形成する。次に、エピタキシャル層21上に、ショットキー電極23を形成する(ステップS8)。ショットキー電極23および電極22の形成方法は特に限定されず、たとえば蒸着法などにより形成される。
【0084】
以上のステップS1〜S5、S7、S8により、図21に示すショットキーバリアダイオード20を製造することができる。
【0085】
以上説明したように、本実施の形態における半導体デバイスとしてのSBD20およびSBD20の製造方法によれば、応力緩和領域を有する窒化物層12を備えた半導体基板を用いている。このため、半導体基板10の窒化物層12の主面12a上にエピタキシャル層21を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層21が窒化物層12から剥がれることを抑制できる。したがって、エピタキシャル層21の結晶性を向上できるので、品質を向上したSBD20を実現することができる。
【0086】
なお、本実施の形態では、半導体デバイスとしてSBDを例に挙げて説明したが、本発明の半導体デバイスはSBDに限定されず、LED(Light Emitting Diode:発光ダイオード)、LD(Laser Diode:レーザダイオード)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)、pnダイオード、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などにも適用することができる。
【実施例】
【0087】
本実施例では、応力緩和領域を有する窒化物層を備えることの効果について調べた。
(本発明例1〜10、14、15)
本発明例1〜10、14、15は、基本的には実施の形態1の半導体基板10aの製造方法にしたがって製造した。
【0088】
具体的には、まず、以下のようにして、窒化物基板15を準備した(ステップS1)。主面15aおよび裏面15bが研磨により鏡面とされ、かつ酸素をドーピングした直径が2インチ(5.08cm)で厚さが500μmのGaN基板を準備した。このGaN基板の比抵抗は1Ω・cm以下、キャリア濃度は1×1017cm-3以上であった。また、主面15aはGa原子面であり、裏面15bはN原子面であった。その後、本発明例1〜10では、裏面15bに、下記の表1に記載の幅(図3におけるW19a)および間隔(図3におけるP19a)を有する溝19aをダイシングにより深さ(図3におけるH19a)が100μmになるように切り込み加工した。また、本発明例14、15では、裏面15bに、下記の表1に記載の幅(図3におけるW19a)および間隔(図3におけるP19a)を有する溝19aをRIEまたはウエットエッチングにより深さ(図3におけるH19a)が5μmになるように加工した。これにより、本発明例1〜10、14、15の窒化物基板15を準備した。
【0089】
次に、イオン注入するステップS2として、準備したGaN基板の裏面15b(N原子面)に水素イオンを注入した。水素イオンの注入は、加速電圧90keVで行ない、ドーズ量は7×1017cm-2とした。なお、ドーズ量は、水素イオンが注入された領域において最大である濃度とした。本発明例1〜10、14、15では、N原子面からの深さH15(図4参照)が約600nmの領域において、注入された水素イオンのドーズ量が最大であった。
【0090】
その後、水素イオンを注入したGaN基板の裏面15b(N原子面)を洗浄した。次いで、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより、裏面15bを清浄面とした。GaN基板の裏面15bを清浄するためのプラズマ発生条件は、RFパワー100W、Arガス流量50sccm(標準状態における気体が1分間に流れる体積(cm3/分))、圧力6.7Paであった。
【0091】
次に、異種基板11を準備するステップS3では、Si基板を熱酸化させて表面に厚さ100nmのSiO2層を形成した異種基板11、つまり図5に示すようにSiO2層(層14)が形成されたSi基板(基板13)を準備した。この異種基板11の主面11aを、ドライエッチング装置によりArガス中で放電させて得られるプラズマにより清浄面とした。異種基板11の主面11aを清浄するためのプラズマ発生条件は、GaN基板の裏面15bと同じ条件とした。
【0092】
次に、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16aを形成するステップS4として、清浄面同士、つまりGaN基板の裏面15b(N原子面)と、SiO2層が形成されたSi基板(異種基板11)の主面11aとを、大気中で貼り合わせた。これにより、図6に示す貼り合わせ基板16aを得た。
【0093】
次に、窒化物基板15の一部を剥離するステップS5として、貼り合わせ基板16aを、N2ガス雰囲気中で300℃で、2時間熱処理した。これにより、貼り合わせ強度を高めるとともに、窒化物基板15としてのGaN基板を裏面15bから約600nmの深さH15の領域で分離した。つまり、イオン注入するステップS2においてGaN基板においてドーズ量が最大の領域において、GaN基板の一部を分離した。これにより、図7に示すように、窒化物層17として、厚さが約600nmのGaN層を有する貼り合わせ基板(積層基板)を得た。
【0094】
以上のステップS1〜S5を実施することにより、図1に示す本発明例1〜10、14、15の半導体基板10aを製造した。
【0095】
(本発明例11)
本発明例11では、実施の形態3にしたがって、半導体基板10cを製造した。本発明例11における半導体基板10cの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1において異なっていた。
【0096】
具体的には、図14に示す下地基板31上にマスクパターン32を形成した状態で、GaN結晶を成長した。これにより、ストライプ状に幅50μmの多結晶19cとしての多結晶GaNと、幅が500μmの単結晶としての単結晶GaNとを有する本発明例11の窒化物基板15を準備した。なお、単結晶領域は、本発明例1のGaN基板と同様の特性を有していた。
【0097】
(本発明例12)
本発明例12では、実施の形態4にしたがって、半導体基板10dを製造した。本発明例12における半導体基板10dの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1において異なっていた。
【0098】
具体的には、本発明例11と同様に、下地基板31にマスクパターン32を形成した状態でGaN結晶を成長した。これにより、ストライプ状に幅50μmの反転層19dの主面12aがGa面であるGaNと、幅が500μmの主面がN面であるGaNとを有する本発明例15の窒化物基板15を準備した。なお、反転層19d以外の領域は、本発明例1のGaN基板と同様の特性を有していた。
【0099】
(本発明例13)
本発明例13では、実施の形態2にしたがって、半導体基板10bを製造した。本発明例13における半導体基板10bの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1においてGaN基板に溝を形成した後にSiO2膜を形成した点において異なっていた。
【0100】
(本発明例16)
本発明例16の半導体基板は、基本的には本発明例1と同様に製造したが、貼り合わせ基板16aから窒化物基板の一部を剥離するステップS5の後に、溝19aを形成した点において異なっていた。
【0101】
(本発明例17)
本発明例17の半導体基板は、基本的には本発明例1と同様に製造したが、異種基板11として、サファイア基板を用いた点において異なっていた。
【0102】
(比較例1)
図23に示すように、比較例1の半導体基板40は、基本的には本発明例1と同様に製造したが、応力緩衝領域としての溝19aを形成しなかった点において異なっていた。つまり、比較例1の半導体基板40は、溝19aを有していない窒化物層12を備えていた。
【0103】
(比較例2)
図24に示すように、比較例2の半導体基板50は、基本的には本発明例1と同様に製造したが、応力緩和領域としても溝19aを形成したなった点、および異種基板としてサファイア基板53を用いた点において異なっていた。つまり、図24に示すように、比較例2の半導体基板50は、本発明例17の半導体基板と基本的に同様の構成を備えていたが、溝19aを有していない窒化物層12を備えていた点において異なっていた。
【0104】
(評価方法)
本発明例1〜17および比較例1、2の半導体基板を構成する窒化物層(GaN層)の主面上に、OMVPE法により、3μmの厚さを有するn型GaNエピタキシャル層を形成し、エピタキシャルウエハを製造した。
【0105】
それぞれのエピタキシャルウエハについて、剥がれ比率およびクラック発生率を測定した。その結果を下記の表1に示す。
【0106】
剥がれ比率としては、異種基板11に対して窒化物層12またはエピタキシャル層が剥がれなかった領域の面積比率を測定した。
【0107】
また、本発明例1〜17および比較例1、2の半導体基板を100枚製造し、同様にエピタキシャル層を形成して、エピタキシャルウエハを100枚製造した。クラック発生率は、エピタキシャル成長中またはエピタキシャル成長後の複数のエピタキシャルウエハにおいて、全枚数に対してクラックが発生したエピタキシャルウエハの枚数の割合を測定した。ここで、クラックが発生したエピタキシャルウエハとは、長さが2.0mm以上の表面線状割れが生じたエピタキシャルウエハ、0.5mm以上2.0mm以下の表面線状割れが3本以上生じたエピタキシャルウエハ、または0.1mm以上0.5mm以下の表面線状割れが21本以上発生したエピタキシャルウエハとした。
【0108】
【表1】
【0109】
(評価結果)
Si基板を異種基板11として用いる場合には、エピタキシャル層を形成すると、窒化物層12およびエピタキシャル層の積層に、熱膨張率の差から引張応力が加えられる。しかし、表1に示すように、異種基板11としてSi基板を用いた本発明例1〜16は、同じ異種基板11を用いた比較例1と比較して、クラック発生率を低減することができた。このことから、引張応力が加えられる場合には、窒化物層12に応力緩和領域を形成することで、クラックの発生率を低減できることがわかった。
【0110】
また、応力緩和領域として、溝19a、異種材料膜19b、多結晶19c、および反転層19dを形成することが、クラック発生率の低減に有効であることがわかった。
【0111】
また、応力緩和領域が、窒化物層12の主面12aにおいて、ドット状、ストライプ状、または格子状であることが、クラック発生率の低減に有効であることがわかった。
【0112】
また、応力緩和領域を形成する方法には特に限定されず、また、応力緩和領域を形成する工程順は特に限定されないことがわかった。
【0113】
サファイア基板を異種基板11として用いる場合には、エピタキシャル層を形成すると、窒化物層12およびエピタキシャル層の積層に、熱膨張率の差から圧縮応力が加えられる。しかし、表1に示すように、異種基板11としてサファイア基板を用いた本発明例17は、同じ異種基板11を用いた比較例2と比較して、剥がれていない比率を向上することがわかった。
【0114】
以上より、本実施例によれば、応力緩和領域を有する窒化物層を備えることにより、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できることが確認できた。
【0115】
なお、本実施例では、窒化物層としてGaN層を例に挙げて説明したが、本発明者は窒化物基板を用いると、本発明例1〜17と同様の剥がれていない比率およびクラック発生率を有する半導体基板を製造できるという知見を得ている。
【0116】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0117】
10,10a,10b,10c,10d,40,50 半導体基板、11 異種基板、11a,12a,15a,17a,19d1 主面、12,17,18 窒化物層、11b,12b,15b,17b,19d2 裏面、13 基板、14 層、15 窒化物基板、16a,16b,16c 貼り合わせ基板、19a 溝、19b 異種材料膜、19c 多結晶、19d 反転層、20 ショットキーバリアダイオード(SBD)、21 エピタキシャル層、22 電極、23 ショットキー電極、31 下地基板、32 マスクパターン、53 サファイア基板。
【技術分野】
【0001】
本発明は、半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法に関する。
【背景技術】
【0002】
3.4eVのエネルギーバンドギャップおよび高い熱伝導率を有する窒化ガリウム(GaN)基板などの窒化物基板は、短波長の光デバイスやパワー電子デバイスなどの半導体デバイス用の材料として注目されている。このような窒化物基板は高価である。そこで、特開2006−210660号公報(特許文献1)には、低転位密度の窒化物半導体薄膜をシリコン(Si)基板、あるいは任意の材質からなる基板上に形成するための半導体基板の製造方法が開示されている。
【0003】
上記特許文献1の半導体基板の製造方法は以下の工程を備えていることが記載されている。まず、第1の窒化物半導体基板の表面近傍にイオンを注入する。その後、その第1の窒化物半導体基板の表面側を第2の基板に重ね合わせる。その後、重ね合わせた上記2枚の基板を熱処理する。次に、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の基板から引き剥がす。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−210660号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、本発明者は、上記特許文献1に開示の半導体基板の製造方法により製造される半導体基板の第1の窒化物基板上にエピタキシャル層を形成すると、エピタキシャル層にクラックが発生しやすい、またはエピタキシャル層が半導体基板から剥がれやすいという問題があることを見い出した。
【0006】
そこで、本発明の一の目的は、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板および半導体基板の製造方法を提供することである。本発明の他の目的は、品質を向上した半導体デバイスおよび半導体デバイスの製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明者は、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生しやすいとう問題、およびエピタキシャル層が半導体基板から剥がれやすいという問題の要因について鋭意研究した。その結果、以下の要因を見い出した。第1の窒化物基板(窒化物層)の主面上にエピタキシャル層を形成すると、窒化物層およびエピタキシャル層の積層と、第2の基板(異種基板)との熱膨張率の差からエピタキシャル層に応力が加えられる。引張応力が加えられるとエピタキシャル層にクラックが発生し、圧縮応力が加えられるとエピタキシャル層が半導体基板から剥がれる。そこで、本発明者は、このような要因を取り除くことに着目して、本発明の完成に至った。
【0008】
すなわち、本発明の半導体基板は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、異種基板と、異種基板上に形成された窒化物層とを備え、窒化物層は応力緩和領域を有する。
【0009】
本発明の半導体基板の製造方法は、窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、以下の工程を備えている。主面と、主面と反対側の裏面とを有する窒化物基板を準備する。窒化物基板の裏面に、イオンを注入する。窒化物基板の裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する。貼り合せ基板から窒化物基板の一部を剥離することにより、窒化物層を形成する。窒化物層は応力緩和領域を有する。
【0010】
上記「応力緩和領域」とは、窒化物層の熱膨張率と異種基板の熱膨張率との差、または、窒化物層およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板の熱膨張率との差による応力を緩和するために設けられた領域を意味する。
【0011】
本発明の半導体基板およびその製造方法によれば、窒化物層は応力緩和領域を有している。応力緩和領域により、窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力および圧縮応力が加えられることを抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に引張応力が加えられることを緩和できると、クラックの発生を抑制できる。窒化物層、または、窒化物層とエピタキシャル層との積層に圧縮応力が加えられることを緩和できると、半導体基板からエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0012】
上記半導体基板および上記半導体基板の製造方法において好ましくは、上記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである。
【0013】
窒化物層に溝が形成されている場合、クラックが入った場合であっても、溝によりクラックが途切れるので、エピタキシャル層を貫通するようなクラックが入ることを抑制できる。窒化物層に多結晶の領域が形成されている場合、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、加えられる応力を発散することができる。窒化物層に反転層または異種材料膜が形成されている場合、界面で一方からの応力を留めることができる。したがって、これらの応力緩和領域で、エピタキシャル層に加えられる応力を低減することができるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0014】
上記半導体基板および上記半導体基板の製造方法において好ましくは、応力緩和領域は、窒化物層の主面において、ドット状、ストライプ状、または格子状である。
【0015】
これにより、窒化物層の主面において応力緩和領域が分散して形成されるので、加えられる応力を発散することができる。このため、応力を低減できるので、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。
【0016】
上記半導体基板の製造方法において好ましくは、上記窒化物基板を準備する工程では、裏面に応力緩和領域を有する窒化物基板を準備する。
【0017】
これにより、応力緩和領域を有する窒化物層を備えた半導体基板を容易に製造することができる。
【0018】
本発明の半導体デバイスは、半導体基板と、上記半導体基板の窒化物層の主面上に形成されたエピタキシャル層と、エピタキシャル層に形成された電極とを備えている。
【0019】
本発明の半導体デバイスの製造方法は、上記半導体基板の製造方法により半導体基板を製造する工程と、半導体基板の窒化物層上にエピタキシャル層を形成する工程と、エピタキシャル層上に電極を形成する工程とを備えている。
【0020】
本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる半導体基板を備えている。このため、この半導体基板上にエピタキシャル層を形成することにより、半導体デバイスの品質を向上することができる。
【発明の効果】
【0021】
以上説明したように、本発明の半導体基板および半導体基板の製造方法によれば、窒化物層上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できる。また、本発明の半導体デバイスおよび半導体デバイスの製造方法によれば、品質を向上した半導体デバイスが得られる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施の形態1における半導体基板を概略的に示し、(A)は断面図であり、(B)〜(D)は上面図である。
【図2】本発明の実施の形態1における半導体基板の製造方法を示すフローチャートである。
【図3】本発明の実施の形態1における窒化物基板を概略的に示す断面図である。
【図4】本発明の実施の形態1における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図5】本発明の実施の形態1における異種基板を概略的に示す断面図である。
【図6】本発明の実施の形態1における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図7】本発明の実施の形態1における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図8】本発明の実施の形態2における半導体基板を概略的に示す断面図である。
【図9】本発明の実施の形態2における窒化物基板を概略的に示す断面図である。
【図10】本発明の実施の形態2における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図11】本発明の実施の形態2における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図12】本発明の実施の形態2における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図13】本発明の実施の形態3における半導体基板を概略的に示す断面図である。
【図14】本発明の実施の形態3における窒化物基板を形成するための製造工程を概略的に示す断面図である。
【図15】本発明の実施の形態3における窒化物基板を形成するための製造工程を概略的に示す断面図である。
【図16】本発明の実施の形態3における窒化物基板を概略的に示す断面図である。
【図17】本発明の実施の形態3における窒化物基板にイオンを注入した状態を概略的に示す断面図である。
【図18】本発明の実施の形態3における窒化物基板と異種基板とを貼り合せた状態を概略的に示す断面図である。
【図19】本発明の実施の形態3における貼り合わせ基板から窒化物基板の一部を剥離する状態を概略的に示す断面図である。
【図20】本発明の実施の形態4における窒化物基板を概略的に示す断面図である。
【図21】本発明の実施の形態5における半導体デバイスを概略的に示す断面図である。
【図22】本発明の実施の形態5における半導体デバイスの製造方法を示すフローチャートである。
【図23】比較例1の半導体基板を概略的に示す断面図である。
【図24】比較例2の半導体基板を概略的に示す断面図である。
【発明を実施するための形態】
【0023】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【0024】
(実施の形態1)
図1(A)〜(D)を参照して、本発明の一実施の形態における半導体基板10を説明する。図1(A)に示すように、本実施の形態における半導体基板10は、異種基板11と、異種基板11上に形成された窒化物層12とを備えている。
【0025】
異種基板11は、たとえば基板13と、基板13上に形成された層14とを含んでいる。基板13は、たとえばシリコン(Si)基板である。層14は、たとえば二酸化ケイ素(SiO2)層である。異種基板11は、主面11aと、主面11aと反対側の裏面11bとを有している。
【0026】
なお、異種基板11は、窒化物層12と異なる材料であれば特に限定されない。また、異種基板11は、1層でもよく、3層以上であってもよい。一層の場合、および2層以上の場合の基板13は特に限定されず、金属、Si、炭化ケイ素(SiC)などを用いることができる。また、異種基板11において、基板13と層14との位置が反対、つまり層14上に基板13が形成されていてもよい。
【0027】
窒化物層12は、窒化物であれば特に限定されず、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)であり、窒化ガリウム(GaN)、窒化アルミニウム(AlN)などであることが好ましい。
【0028】
窒化物層12は、主面12aと、主面12aと反対側の裏面12bと、応力緩和領域としての溝19aとを有している。裏面12bは、異種基板11と接している。
【0029】
溝19aは、窒化物層12の熱膨張率と異種基板11の熱膨張率との差、または、窒化物層12およびその上に形成したエピタキシャル層の積層の熱膨張率と異種基板11の熱膨張率との差による応力を緩和するために形成された領域である。
【0030】
溝19aは、窒化物層12の主面12aにおいて、図1(B)に示すストライプ状であってもよく、図1(C)に示すドット状であってもよく、図1(D)に示す格子状であってもよい。また、図1(B)〜(D)において窒化物層12として現れている領域(溝19a以外の領域)と、応力緩和領域(溝19a)とが逆であってもよい。
【0031】
溝19aは、図1(A)に示すように異種基板11の主面11aまで貫通するように形成されていてもよく、異種基板11の主面11aまで貫通しないように形成されていてもよい(図示せず)。
【0032】
主面12aは(0001)面、つまりGa原子が露出している面(Ga原子面)であり、裏面12bは(000−1)面、つまりN原子が露出している面(N原子面)であることが好ましい。Ga原子面上にエピタキシャル層を形成すると、特性を向上したエピタキシャル層を形成できるので、窒化物層12の主面12aがGa原子面になることが好ましい。
【0033】
なお、窒化物層12の主面12aは、(0001)面に限定されず、(0001)面からオフ角を有する面であってもよく、{1−100}面、{11−20}面などの面であってもよい。
【0034】
窒化物層12の厚みは、異種基板11の厚みよりも小さいことが好ましい。この場合、高価な窒化物層12の厚みを小さくすることにより、半導体基板10のコストを低減することができる。窒化物層12の厚みは、たとえば100nm以上900nm以下である。
【0035】
続いて、本実施の形態における半導体基板10の製造方法について説明する。図2および図3に示すように、まず、主面15aと、主面15aと反対側の裏面15bとを有する窒化物基板15を準備する(ステップS1)。主面15aは(0001)面、つまりGa原子面であり、裏面15bは(000−1)面、つまりN原子面であることが好ましい。
【0036】
準備する窒化物基板15は、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)基板であり、GaN基板、AlN基板などであることが好ましい。
【0037】
本実施の形態では、準備するステップS1では、裏面15bに応力緩和領域としての溝19aを形成している。溝19aを形成する方法は特に限定されず、たとえばダイシングなどのメカニカル加工、ドライエッチング、ウエットエッチングなどのエッチングなどを採用することができる。溝19aは、窒化物基板15の主面15aまで貫通していてもよいが、主面15aまで貫通していないことが好ましい。
【0038】
次に、図2および図4に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。このステップS2では、窒化物基板15の裏面15bからイオン注入を行なう。これにより、窒化物基板15の裏面15b近傍に不純物を多く含む領域を形成することができる。この不純物を多く含む領域は、脆弱領域である。
【0039】
このステップS2では、1×1017cm-2以上1×1018cm-2以下のドーズ量を注入することが好ましく、1×1017cm-2以上8×1017cm-2以下のドーズ量を注入することが好ましい。1×1017cm-2以上のイオンが注入された領域は脆弱であるので、窒化物基板を容易に剥離できる。一方、1×1018cm-2以下の場合、形成する窒化物層12(図7参照)の抵抗が高くなることを抑制できる。また、イオン注入をした時点で窒化物基板15が分離することを抑制できる。8×1017cm-2以下の場合、低抵抗な窒化物層12を形成することができる。
【0040】
なお、上記ドーズ量は、窒化物基板15において最大の値を示す。たとえば、窒化物基板15の裏面15bからの深さH15(図4において点線の領域)においてドーズ量が最大である。
【0041】
注入するイオンは、特に限定されないが、たとえば水素イオン、ヘリウムイオン、窒素イオンなどを用いることができる。
【0042】
次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。異種基板11は、特に限定されず、1層または複数の層であってもよい。本実施の形態では、基板13と、この基板13上に形成された層14とを含む異種基板11を準備している。たとえば基板13がSi基板で、層14がSiO2層である異種基板11を準備する。なお、基板13は、金属基板、SiC基板などを用いることもできる。金属基板としては、Mo(モリブデン)、W(タングステン)などを用いることが好ましい。また、1層の場合には、基板13と同様の材料を用いることが好ましい。また、層14と、層14上に形成された基板13とを含む異種基板11を準備してもよい。
【0043】
次に、図2および図6に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16aを形成する(ステップS4)。本実施の形態では、窒化物基板15の裏面15bと、異種基板11の層14(主面11a)とが接するように貼り合せる。
【0044】
貼り合わせる方法は特に限定されず、たとえば大気中で加圧することにより貼り合わせるなどの方法を採用できる。また、貼り合わせる際に加熱してもよく、加熱温度はたとえば25℃〜1000℃である。これにより、図6に示すように、異種基板11と、異種基板11上に形成された窒化物基板15とを備えた貼り合わせ基板16aを形成することができる。
【0045】
次に、図2および図7に示すように、貼り合せ基板16aから窒化物基板15の一部を剥離する(ステップS5)。
【0046】
剥離する方法としては、たとえば貼り合わせ基板16aを熱処理することにより、脆弱領域(図6において裏面15bから深さH15に位置する領域)を境界として、窒化物基板15を分割することができる。熱処理温度はたとえば100℃〜700℃である。なお、剥離する方法は特に限定されず、たとえば応力を加える方法、光を照射する方法などを用いてもよい。
【0047】
これにより、異種基板11と、異種基板11上に形成された窒化物層17とを備えた積層基板を形成することができる。なお、窒化物層17は、主面17aと、主面17aと反対側の裏面17bとを有し、窒化物層17の裏面17bは窒化物基板15の裏面15bと一致する。その結果、高価な窒化物基板15の一部(窒化物層18)を剥離して再利用でき、残部(窒化物層17)のみを使用できるので、製造コストを低減することができる。
【0048】
以上のステップS1〜S5を実施することにより、図1に示す半導体基板10aを製造することができる。この半導体基板10aを半導体デバイスに用いる場合には、たとえば横型の半導体デバイスとして利用することができる。あるいは、半導体基板10が絶縁性の層14を備えている場合には、層14を除去する工程をさらに行なってもよい。
【0049】
なお、本実施の形態では、ステップS1で溝19aを形成した窒化物基板15を準備しているが、溝19aを形成する工程はステップS1〜S5のいずれかの後に実施してもよい。
【0050】
以上説明したように、本実施の形態における半導体基板10aおよびその製造方法によれば、応力緩和領域としての溝19aを有する窒化物層12を備えている。窒化物層12の厚みは薄いため、窒化物層12の主面12a上にエピタキシャル層を形成すると、エピタキシャル層は異種基板11の影響を大きく受ける。本実施の形態では、溝19aにより、窒化物層12およびエピタキシャル層の積層、または、窒化物層12に引張応力および圧縮応力が加えられることを抑制できる。つまり、溝19aにより、窒化物層12およびエピタキシャル層の積層、または、窒化物層12に生じる歪みを緩和することができる。窒化物層12、または、窒化物層12とエピタキシャル層との積層に引張応力が加えられることを緩和できると、エピタキシャル層にクラックが発生することを抑制できる。また、仮にクラックが発生し始めた場合であっても、溝19aによりクラックが途切れるので、窒化物層12またはエピタキシャル層を貫通するようなクラックが入ることを抑制できる。さらに、溝19aにより、窒化物層12とエピタキシャル層と積層、または、窒化物層12に圧縮応力が加えられることを緩和できると、半導体基板10aからエピタキシャル層が剥がれる領域を低減できる。したがって、窒化物層12の主面12a上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が異種基板11または窒化物層12から剥がれること、窒化物層12が異種基板11から剥がれることを抑制できる。
【0051】
なお、貼り合わせ基板16aを形成するステップS4または窒化物基板15の一部を剥離するステップS5において加熱する場合であっても、通常高い温度では行なわない。しかし、半導体基板10a上にエピタキシャル層を形成する場合には、高温の雰囲気で通常行なわれる。このため、エピタキシャル層を形成する際に、異種基板11とエピタキシャル層との熱膨張率の差による応力が大きく加わる。したがって、本実施の形態によれば、特に、エピタキシャル層を形成する際に、剥がれおよびクラックを抑制できる。
【0052】
(実施の形態2)
図8を参照して、本発明の実施の形態2の半導体基板10bは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が異種材料膜19bである点において異なる。異種材料膜19bは、窒化物層12と異なる材料であれば特に限定されず、たとえばSiO2(二酸化珪素)膜、SiN(窒化珪素)膜などを用いることができる。
【0053】
本実施の形態における半導体基板10bの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、異種材料膜19bよりなる応力緩和領域を形成する点において異なる。
【0054】
具体的には、まず、実施の形態1と同様に、図3に示すように、窒化物基板15の裏面15bに溝19aを形成する。その後、図9に示すように、溝19aの内部に異種材料膜19bを形成する。異種材料膜19bを形成する方法は特に限定されず、CVD(Chemical Vapor Deposition:化学蒸着)法などにより形成することができる。これにより、応力緩衝領域を有する窒化物基板15を準備することができる(ステップS1)。
【0055】
次に、図2および図10に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。次に、図2および図11に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16bを形成する(ステップS4)。次に、図2および図12に示すように、貼り合せ基板16bから窒化物基板15の一部を剥離する(ステップS5)。ステップS2〜S5は、実施の形態1と同様であるので、その説明は繰り返さない。
【0056】
以上のステップS1〜S5を実施することにより、図8に示す半導体基板10bを製造することができる。半導体基板10bは、窒化物層12に異種材料膜19bが形成されているので、窒化物層12において異種材料膜19bとの界面で一方からの引張応力を留めることができる。このため、異種材料膜19bにより、加えられる応力を低減することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0057】
また、異種材料膜19bは、エピタキシャル層を形成するための原料との反応性が低い材料からなることが好ましい。このような材料として、上述したSiO2膜、SiN膜などが挙げられる。この場合、品質を向上したエピタキシャル層を形成することができる。また、実施の形態1の溝19aの場合には、異種基板11が露出しているので、本実施の形態の異種材料膜19bによれば、異種基板11と原料とが反応することを抑制できる。
【0058】
(実施の形態3)
図13を参照して、本発明の実施の形態3の半導体基板10cは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が多結晶19cである点において異なる。
【0059】
多結晶19cは、窒化物層12において多結晶19c以外の領域よりも結晶性が悪く、たとえば転位密度が高いことなどにより観察される。窒化物層12において、多結晶19cとそれ以外の領域とは同じ材料であってもよく、異なる材料であってもよい。
【0060】
本実施の形態における半導体基板10cの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、多結晶19cよりなる応力緩和領域を形成する点において異なる。
【0061】
具体的には、まず、図14に示すように、下地基板31上にマスクパターン32を形成した状態で、図15に示すように、窒化物基板15を構成する結晶を形成する。その後、必要に応じて図16に示すように下地基板31を除去する。これにより、応力緩和領域としての多結晶19cを有する窒化物基板15を準備することができる(ステップS1)。
【0062】
なお、多結晶19cを形成する方法は特に限定されない。たとえば、実施の形態1と同様に、図3に示すように、窒化物基板15の裏面15bに溝19aを形成した後、溝19aの内部に多結晶19cを形成してもよい。
【0063】
次に、図2および図17に示すように、窒化物基板15の裏面15bに、イオンを注入する(ステップS2)。次に、図2および図5に示すように、異種基板11を準備する(ステップS3)。次に、図2および図18に示すように、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16cを形成する(ステップS4)。次に、図2および図19に示すように、貼り合せ基板16cから窒化物基板15の一部を剥離する(ステップS5)。ステップS2〜S5は、実施の形態1と同様であるので、その説明は繰り返さない。
【0064】
以上のステップS1〜S5を実施することにより、図13に示す半導体基板10cを製造することができる。半導体基板10cは、窒化物層12に多結晶19cが形成されているので、伸びる方向が一方向である単結晶と異なり、伸びる方向を増加することができる。このため、エピタキシャル層に加えられる応力を発散することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0065】
(実施の形態4)
図20を参照して、本発明の実施の形態2の半導体基板10dは、基本的には図1に示す半導体基板10aと同様の構成を備えているが、応力緩和領域が反転層19dである点において異なる。
【0066】
反転層19dは、たとえば主面19d1と、主面19d1と反対側の裏面19d2とを有している。窒化物層12において、反転層19dの主面19d1と、それ以外の領域の主面12aとの極性が異なっており、反転層19dの裏面19d2と、それ以外の領域の裏面12bとの極性が異なっている。たとえば反転層19d以外の領域の主面12aおよび反転層19dの裏面19d2は、(0001)面、つまりGa原子が露出している面(Ga原子面)であり、反転層19d以外の領域の裏面12bおよび反転層19dの主面19d1は(000−1)面、つまりN原子が露出している面(N原子面)である。
【0067】
本実施の形態における半導体基板10dの製造方法は、基本的には実施の形態1における半導体基板10aの製造方法と同様であるが、反転層19dよりなる応力緩和領域を形成する点において異なる。
【0068】
具体的には、まず、実施の形態3と同様に、図14に示すように、下地基板31上にマスクパターン32を形成した状態で、図15に示すように、窒化物基板15を形成する。このとき、マスクに覆われていない下地基板31に接触する領域上には(0001)面が主面になるように窒化物層(窒化物基板15)が成長し、マスク層に接触する領域上には(000−1)面が主面になるように窒化物層(反転層19d)が成長する。その後、必要に応じて下地基板31を除去する。また、必要に応じて主面(成長面)を研磨する。これにより、応力緩和領域としての反転層19dを有する窒化物基板15を準備することができる(ステップS1)。
【0069】
その後のステップS2〜S5は、実施の形態3と同様であるので、その説明は繰り返さない。
【0070】
なお、本実施の形態では、反転層19dにおいて、主面19d1と裏面19d2とは極性が反対としたが、面方位が異なっていれば特に限定されない。
【0071】
以上のステップS1〜S5を実施することにより、図20に示す半導体基板10dを製造することができる。半導体基板10dは、窒化物層12に反転層19dが形成されているので、窒化物層12において反転層19dとの界面で一方からの引張応力を留めることができる。このため、反転層19dにより、エピタキシャル層に加えられる応力を低減することができる。したがって、窒化物層12上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が窒化物層12または異種基板11から剥がれること、または窒化物層12が異種基板11から剥がれることを抑制できる。
【0072】
なお、応力緩和領域を有する窒化物層12を備えた半導体基板として、上記実施の形態1〜4を例に挙げて説明したが、本発明の応力緩和領域は実施の形態1〜4に限定されない。また、実施の形態1〜4のいずれかの応力緩和領域を組み合わせてもよい。
【0073】
(実施の形態5)
図21を参照して、本発明の一実施の形態における半導体デバイスとしてのショットキーバリアダイオード(SBD:Schottky Barrier Diode)20を説明する。図21に示すように、SBD20は、半導体基板10と、半導体基板10上に形成されたエピタキシャル層21と、半導体基板10の裏面に形成された電極22と、エピタキシャル層21上に形成されたショットキー電極23とを備えている。
【0074】
半導体基板10は、基本的には実施の形態1の半導体基板10aと同様であるが、導電性の材料の異種基板11を用いている。用いる半導体基板10は、特に限定されず、たとえば実施の形態2〜4の半導体基板10b〜10dなどを用いてもよい。本実施の形態では、たとえば異種基板11として導電性の基板を用いている。異種基板11としては、Mo基板、W基板などが好適に用いられる。なお、異種基板11は1層であっても、複数層であってもよい。
【0075】
エピタキシャル層21は、半導体基板10を構成する窒化物層12の主面12a上に形成されている。エピタキシャル層21は、たとえばドリフト層である。エピタキシャル層21は、窒化物半導体層であることが好ましく、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)層であり、GaN層などであることが好ましい。エピタキシャル層21は、半導体基板10を構成する窒化物層12と、同じ組成であることが好ましい。
【0076】
電極22は、半導体基板10を構成する異種基板11下に形成されている。電極22は、たとえばオーミック電極である。ショットキー電極23は、エピタキシャル層21上に形成されている。
【0077】
続いて、本実施の形態におけるショットキーバリアダイオード20の製造方法について説明する。
【0078】
まず、図22に示すように、導電性の異種基板11を準備する点を除いて、実施の形態1の半導体基板10aの製造方法にしたがって、半導体基板10を製造する(ステップS1〜S5)。
【0079】
次に、図22に示すように、半導体基板10上にエピタキシャル層21を形成する(ステップS7)。本実施の形態では、半導体基板10を構成する窒化物層12の主面12a上にエピタキシャル層21を形成している。
【0080】
このステップS7では、たとえばAlxInyGa(1-x-y)N(0≦x≦1、x+y≦1)よりなるエピタキシャル層21を形成する。エピタキシャル層21は、1層であっても、複数層であってもよい。
【0081】
また、半導体基板10を構成する窒化物層12と、同じ組成のエピタキシャル層21を形成することが好ましい。この場合、格子不整合などの問題を緩和することができるので、特性を向上したエピタキシャル層21を形成することができる。
【0082】
エピタキシャル層21を形成する方法は特に限定されず、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、OMVPE(OrganoMetallic Vapor Phase Epitaxy:有機金属気相成長)法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。これにより、半導体基板10と、半導体基板10上に形成されたエピタキシャル層21とを備えたエピタキシャルウエハを製造することができる。
【0083】
次に、半導体基板10においてエピタキシャル層21が形成された面と反対側の面、つまり異種基板11側に電極22を形成する。電極22として、たとえばオーミック電極を形成する。次に、エピタキシャル層21上に、ショットキー電極23を形成する(ステップS8)。ショットキー電極23および電極22の形成方法は特に限定されず、たとえば蒸着法などにより形成される。
【0084】
以上のステップS1〜S5、S7、S8により、図21に示すショットキーバリアダイオード20を製造することができる。
【0085】
以上説明したように、本実施の形態における半導体デバイスとしてのSBD20およびSBD20の製造方法によれば、応力緩和領域を有する窒化物層12を備えた半導体基板を用いている。このため、半導体基板10の窒化物層12の主面12a上にエピタキシャル層21を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層21が窒化物層12から剥がれることを抑制できる。したがって、エピタキシャル層21の結晶性を向上できるので、品質を向上したSBD20を実現することができる。
【0086】
なお、本実施の形態では、半導体デバイスとしてSBDを例に挙げて説明したが、本発明の半導体デバイスはSBDに限定されず、LED(Light Emitting Diode:発光ダイオード)、LD(Laser Diode:レーザダイオード)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)、pnダイオード、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などにも適用することができる。
【実施例】
【0087】
本実施例では、応力緩和領域を有する窒化物層を備えることの効果について調べた。
(本発明例1〜10、14、15)
本発明例1〜10、14、15は、基本的には実施の形態1の半導体基板10aの製造方法にしたがって製造した。
【0088】
具体的には、まず、以下のようにして、窒化物基板15を準備した(ステップS1)。主面15aおよび裏面15bが研磨により鏡面とされ、かつ酸素をドーピングした直径が2インチ(5.08cm)で厚さが500μmのGaN基板を準備した。このGaN基板の比抵抗は1Ω・cm以下、キャリア濃度は1×1017cm-3以上であった。また、主面15aはGa原子面であり、裏面15bはN原子面であった。その後、本発明例1〜10では、裏面15bに、下記の表1に記載の幅(図3におけるW19a)および間隔(図3におけるP19a)を有する溝19aをダイシングにより深さ(図3におけるH19a)が100μmになるように切り込み加工した。また、本発明例14、15では、裏面15bに、下記の表1に記載の幅(図3におけるW19a)および間隔(図3におけるP19a)を有する溝19aをRIEまたはウエットエッチングにより深さ(図3におけるH19a)が5μmになるように加工した。これにより、本発明例1〜10、14、15の窒化物基板15を準備した。
【0089】
次に、イオン注入するステップS2として、準備したGaN基板の裏面15b(N原子面)に水素イオンを注入した。水素イオンの注入は、加速電圧90keVで行ない、ドーズ量は7×1017cm-2とした。なお、ドーズ量は、水素イオンが注入された領域において最大である濃度とした。本発明例1〜10、14、15では、N原子面からの深さH15(図4参照)が約600nmの領域において、注入された水素イオンのドーズ量が最大であった。
【0090】
その後、水素イオンを注入したGaN基板の裏面15b(N原子面)を洗浄した。次いで、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより、裏面15bを清浄面とした。GaN基板の裏面15bを清浄するためのプラズマ発生条件は、RFパワー100W、Arガス流量50sccm(標準状態における気体が1分間に流れる体積(cm3/分))、圧力6.7Paであった。
【0091】
次に、異種基板11を準備するステップS3では、Si基板を熱酸化させて表面に厚さ100nmのSiO2層を形成した異種基板11、つまり図5に示すようにSiO2層(層14)が形成されたSi基板(基板13)を準備した。この異種基板11の主面11aを、ドライエッチング装置によりArガス中で放電させて得られるプラズマにより清浄面とした。異種基板11の主面11aを清浄するためのプラズマ発生条件は、GaN基板の裏面15bと同じ条件とした。
【0092】
次に、窒化物基板15の裏面15bと、異種基板11とを貼り合わせることにより、貼り合わせ基板16aを形成するステップS4として、清浄面同士、つまりGaN基板の裏面15b(N原子面)と、SiO2層が形成されたSi基板(異種基板11)の主面11aとを、大気中で貼り合わせた。これにより、図6に示す貼り合わせ基板16aを得た。
【0093】
次に、窒化物基板15の一部を剥離するステップS5として、貼り合わせ基板16aを、N2ガス雰囲気中で300℃で、2時間熱処理した。これにより、貼り合わせ強度を高めるとともに、窒化物基板15としてのGaN基板を裏面15bから約600nmの深さH15の領域で分離した。つまり、イオン注入するステップS2においてGaN基板においてドーズ量が最大の領域において、GaN基板の一部を分離した。これにより、図7に示すように、窒化物層17として、厚さが約600nmのGaN層を有する貼り合わせ基板(積層基板)を得た。
【0094】
以上のステップS1〜S5を実施することにより、図1に示す本発明例1〜10、14、15の半導体基板10aを製造した。
【0095】
(本発明例11)
本発明例11では、実施の形態3にしたがって、半導体基板10cを製造した。本発明例11における半導体基板10cの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1において異なっていた。
【0096】
具体的には、図14に示す下地基板31上にマスクパターン32を形成した状態で、GaN結晶を成長した。これにより、ストライプ状に幅50μmの多結晶19cとしての多結晶GaNと、幅が500μmの単結晶としての単結晶GaNとを有する本発明例11の窒化物基板15を準備した。なお、単結晶領域は、本発明例1のGaN基板と同様の特性を有していた。
【0097】
(本発明例12)
本発明例12では、実施の形態4にしたがって、半導体基板10dを製造した。本発明例12における半導体基板10dの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1において異なっていた。
【0098】
具体的には、本発明例11と同様に、下地基板31にマスクパターン32を形成した状態でGaN結晶を成長した。これにより、ストライプ状に幅50μmの反転層19dの主面12aがGa面であるGaNと、幅が500μmの主面がN面であるGaNとを有する本発明例15の窒化物基板15を準備した。なお、反転層19d以外の領域は、本発明例1のGaN基板と同様の特性を有していた。
【0099】
(本発明例13)
本発明例13では、実施の形態2にしたがって、半導体基板10bを製造した。本発明例13における半導体基板10bの製造方法は、基本的には本発明例1と同様であったが、窒化物基板15を準備するステップS1においてGaN基板に溝を形成した後にSiO2膜を形成した点において異なっていた。
【0100】
(本発明例16)
本発明例16の半導体基板は、基本的には本発明例1と同様に製造したが、貼り合わせ基板16aから窒化物基板の一部を剥離するステップS5の後に、溝19aを形成した点において異なっていた。
【0101】
(本発明例17)
本発明例17の半導体基板は、基本的には本発明例1と同様に製造したが、異種基板11として、サファイア基板を用いた点において異なっていた。
【0102】
(比較例1)
図23に示すように、比較例1の半導体基板40は、基本的には本発明例1と同様に製造したが、応力緩衝領域としての溝19aを形成しなかった点において異なっていた。つまり、比較例1の半導体基板40は、溝19aを有していない窒化物層12を備えていた。
【0103】
(比較例2)
図24に示すように、比較例2の半導体基板50は、基本的には本発明例1と同様に製造したが、応力緩和領域としても溝19aを形成したなった点、および異種基板としてサファイア基板53を用いた点において異なっていた。つまり、図24に示すように、比較例2の半導体基板50は、本発明例17の半導体基板と基本的に同様の構成を備えていたが、溝19aを有していない窒化物層12を備えていた点において異なっていた。
【0104】
(評価方法)
本発明例1〜17および比較例1、2の半導体基板を構成する窒化物層(GaN層)の主面上に、OMVPE法により、3μmの厚さを有するn型GaNエピタキシャル層を形成し、エピタキシャルウエハを製造した。
【0105】
それぞれのエピタキシャルウエハについて、剥がれ比率およびクラック発生率を測定した。その結果を下記の表1に示す。
【0106】
剥がれ比率としては、異種基板11に対して窒化物層12またはエピタキシャル層が剥がれなかった領域の面積比率を測定した。
【0107】
また、本発明例1〜17および比較例1、2の半導体基板を100枚製造し、同様にエピタキシャル層を形成して、エピタキシャルウエハを100枚製造した。クラック発生率は、エピタキシャル成長中またはエピタキシャル成長後の複数のエピタキシャルウエハにおいて、全枚数に対してクラックが発生したエピタキシャルウエハの枚数の割合を測定した。ここで、クラックが発生したエピタキシャルウエハとは、長さが2.0mm以上の表面線状割れが生じたエピタキシャルウエハ、0.5mm以上2.0mm以下の表面線状割れが3本以上生じたエピタキシャルウエハ、または0.1mm以上0.5mm以下の表面線状割れが21本以上発生したエピタキシャルウエハとした。
【0108】
【表1】
【0109】
(評価結果)
Si基板を異種基板11として用いる場合には、エピタキシャル層を形成すると、窒化物層12およびエピタキシャル層の積層に、熱膨張率の差から引張応力が加えられる。しかし、表1に示すように、異種基板11としてSi基板を用いた本発明例1〜16は、同じ異種基板11を用いた比較例1と比較して、クラック発生率を低減することができた。このことから、引張応力が加えられる場合には、窒化物層12に応力緩和領域を形成することで、クラックの発生率を低減できることがわかった。
【0110】
また、応力緩和領域として、溝19a、異種材料膜19b、多結晶19c、および反転層19dを形成することが、クラック発生率の低減に有効であることがわかった。
【0111】
また、応力緩和領域が、窒化物層12の主面12aにおいて、ドット状、ストライプ状、または格子状であることが、クラック発生率の低減に有効であることがわかった。
【0112】
また、応力緩和領域を形成する方法には特に限定されず、また、応力緩和領域を形成する工程順は特に限定されないことがわかった。
【0113】
サファイア基板を異種基板11として用いる場合には、エピタキシャル層を形成すると、窒化物層12およびエピタキシャル層の積層に、熱膨張率の差から圧縮応力が加えられる。しかし、表1に示すように、異種基板11としてサファイア基板を用いた本発明例17は、同じ異種基板11を用いた比較例2と比較して、剥がれていない比率を向上することがわかった。
【0114】
以上より、本実施例によれば、応力緩和領域を有する窒化物層を備えることにより、窒化物層の主面上にエピタキシャル層を形成したときにクラックが発生することを抑制でき、かつエピタキシャル層が半導体基板から剥がれることを抑制できることが確認できた。
【0115】
なお、本実施例では、窒化物層としてGaN層を例に挙げて説明したが、本発明者は窒化物基板を用いると、本発明例1〜17と同様の剥がれていない比率およびクラック発生率を有する半導体基板を製造できるという知見を得ている。
【0116】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0117】
10,10a,10b,10c,10d,40,50 半導体基板、11 異種基板、11a,12a,15a,17a,19d1 主面、12,17,18 窒化物層、11b,12b,15b,17b,19d2 裏面、13 基板、14 層、15 窒化物基板、16a,16b,16c 貼り合わせ基板、19a 溝、19b 異種材料膜、19c 多結晶、19d 反転層、20 ショットキーバリアダイオード(SBD)、21 エピタキシャル層、22 電極、23 ショットキー電極、31 下地基板、32 マスクパターン、53 サファイア基板。
【特許請求の範囲】
【請求項1】
窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、
異種基板と、
前記異種基板上に形成された前記窒化物層とを備え、
前記窒化物層は応力緩和領域を有する、半導体基板。
【請求項2】
前記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである、請求項1に記載の半導体基板。
【請求項3】
前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項1または2に記載の半導体基板。
【請求項4】
請求項1〜3のいずれか1項に記載の半導体基板と、
前記半導体基板の前記窒化物層の前記主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された電極とを備えた、半導体デバイス。
【請求項5】
窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、
主面と、前記主面と反対側の裏面とを有する窒化物基板を準備する工程と、
前記窒化物基板の前記裏面に、イオンを注入する工程と、
前記窒化物基板の前記裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する工程と、
前記貼り合せ基板から前記窒化物基板の一部を剥離することにより、窒化物層を形成する工程とを備え、
前記窒化物層は応力緩和領域を有する、半導体基板の製造方法。
【請求項6】
前記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである、請求項5に記載の半導体基板の製造方法。
【請求項7】
前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項5または6に記載の半導体基板の製造方法。
【請求項8】
前記窒化物基板を準備する工程では、前記裏面に前記応力緩和領域を有する前記窒化物基板を準備する、請求項5〜7のいずれか1項に記載の半導体基板の製造方法。
【請求項9】
請求項5〜8のいずれか1項に記載の半導体基板の製造方法により半導体基板を製造する工程と、
前記半導体基板の前記窒化物層上にエピタキシャル層を形成する工程と、
前記エピタキシャル層上に電極を形成する工程とを備えた、半導体デバイスの製造方法。
【請求項1】
窒化物層の主面上にエピタキシャル層を形成するための半導体基板であって、
異種基板と、
前記異種基板上に形成された前記窒化物層とを備え、
前記窒化物層は応力緩和領域を有する、半導体基板。
【請求項2】
前記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである、請求項1に記載の半導体基板。
【請求項3】
前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項1または2に記載の半導体基板。
【請求項4】
請求項1〜3のいずれか1項に記載の半導体基板と、
前記半導体基板の前記窒化物層の前記主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された電極とを備えた、半導体デバイス。
【請求項5】
窒化物層の主面上にエピタキシャル層を形成するための半導体基板の製造方法であって、
主面と、前記主面と反対側の裏面とを有する窒化物基板を準備する工程と、
前記窒化物基板の前記裏面に、イオンを注入する工程と、
前記窒化物基板の前記裏面と、異種基板とを貼り合わせることにより、貼り合わせ基板を形成する工程と、
前記貼り合せ基板から前記窒化物基板の一部を剥離することにより、窒化物層を形成する工程とを備え、
前記窒化物層は応力緩和領域を有する、半導体基板の製造方法。
【請求項6】
前記応力緩和領域は、溝、多結晶、反転層、および異種材料膜からなる群より選ばれた少なくとも一つである、請求項5に記載の半導体基板の製造方法。
【請求項7】
前記応力緩和領域は、前記窒化物層の前記主面において、ドット状、ストライプ状、または格子状である、請求項5または6に記載の半導体基板の製造方法。
【請求項8】
前記窒化物基板を準備する工程では、前記裏面に前記応力緩和領域を有する前記窒化物基板を準備する、請求項5〜7のいずれか1項に記載の半導体基板の製造方法。
【請求項9】
請求項5〜8のいずれか1項に記載の半導体基板の製造方法により半導体基板を製造する工程と、
前記半導体基板の前記窒化物層上にエピタキシャル層を形成する工程と、
前記エピタキシャル層上に電極を形成する工程とを備えた、半導体デバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2011−82393(P2011−82393A)
【公開日】平成23年4月21日(2011.4.21)
【国際特許分類】
【出願番号】特願2009−234464(P2009−234464)
【出願日】平成21年10月8日(2009.10.8)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成23年4月21日(2011.4.21)
【国際特許分類】
【出願日】平成21年10月8日(2009.10.8)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]