半導体素子およびその製造方法
【課題】基板の表面上に積層される半導体素子層に発生する所定の方向の歪みを低減することが可能な半導体素子を提供する。
【解決手段】この半導体素子１は、第１方向（Ａ方向）および第２方向（Ｂ方向）に平行な主表面を有するとともに第１方向に沿って延びる段差部２ａが形成された窒化物系半導体からなる基板２と、基板２上に形成され、窒化物系半導体からなる下地層３、第１半導体層４および第２半導体層５とを備える。そして、下地層３および第２半導体層５の無歪みの状態における第２方向の格子定数は、それぞれ、基板２の無歪みの状態における第２方向の格子定数よりも大きく、下地層３および第２半導体層５の基板２の主表面上に形成された状態における第２方向の格子定数は、それぞれ、基板２の第２方向の格子定数よりも大きい。
【解決手段】この半導体素子１は、第１方向（Ａ方向）および第２方向（Ｂ方向）に平行な主表面を有するとともに第１方向に沿って延びる段差部２ａが形成された窒化物系半導体からなる基板２と、基板２上に形成され、窒化物系半導体からなる下地層３、第１半導体層４および第２半導体層５とを備える。そして、下地層３および第２半導体層５の無歪みの状態における第２方向の格子定数は、それぞれ、基板２の無歪みの状態における第２方向の格子定数よりも大きく、下地層３および第２半導体層５の基板２の主表面上に形成された状態における第２方向の格子定数は、それぞれ、基板２の第２方向の格子定数よりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特に、基板と、基板の表面上に形成された半導体層とを備えた半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、基板と、基板の表面上に形成された半導体層とを備えた窒化物系半導体レーザ素子およびその製造方法が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、高密度転位領域における表面に溝状の凹部が形成された窒化物半導体からなる基板と、基板の表面上に、Ａｌを含有する第１の窒化物系半導体層、Ｉｎを含有する第２の窒化物系半導体層およびＡｌを含有する第３の窒化物系半導体層がこの順に積層された半導体層と、活性層を含むとともにこの半導体層上に積層された半導体素子層（能動層）とを備えた窒化物系半導体レーザ素子およびその製造方法が開示されている。この窒化物系半導体レーザ素子では、半導体層の結晶成長時に、基板の凹部の側面上と側面以外の領域（凹部の底部および上部の上面）上とにおいて第１の窒化物系半導体層が異なる成長膜厚の状態で形成される現象を利用することにより、基板から第１の窒化物系半導体層に引き継がれた転位（欠陥）の成長する方向が制御されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９１８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された窒化物系半導体レーザ素子では、基板の表面上に形成される半導体層（第１〜第３の窒化物系半導体層）や上層の活性層を含む半導体素子層（能動層）に対する基板面内の方向の歪みの異方性（方向によって歪みの大きさが異なる性質）については全く考慮されていない。このため、半導体層に大きな歪みが加わることに起因して、レーザ素子に劣化が生じることがあった。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板の表面上に積層される半導体素子層に発生する所定の方向の歪みを低減することが可能な半導体素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の第１の局面による半導体素子は、第１方向および第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板と、主表面上に形成された窒化物系半導体からなる下地層と、下地層の基板とは反対側の表面上に形成された窒化物系半導体からなる第１半導体層と、第１半導体層の下地層とは反対側の表面上に形成された窒化物系半導体からなる第２半導体層とを備え、主表面上には、第１方向に沿って延びる段差部が形成されており、下地層および第２半導体層の無歪みの状態における第２方向の格子定数は、それぞれ、基板の無歪みの状態における第２方向の格子定数よりも大きく、下地層および第２半導体層の主表面上に形成された状態における第２方向の格子定数は、それぞれ、基板の第２方向の格子定数よりも大きい。
【０００８】
なお、本発明において、基板、下地層および第２半導体層における「無歪みの状態」とは、基板、下地層および第２半導体層の各々が、互いに積層されることなく単独で存在する場合における基板および各層の状態を意味する。
【０００９】
この発明の第１の局面による半導体素子では、上記のように、無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい下地層が、第１方向に延びる段差部が形成された基板の表面上において基板の第２方向（第１方向と交差する素子の幅方向）の格子定数よりも下地層の第２方向の格子定数が大きくなるように第２方向に格子緩和された状態で形成されている。このとき、下地層上に第１半導体層を介して無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい第２半導体層を、基板の第２方向の格子定数よりも第２半導体層の第２方向の格子定数が大きくなるように形成することによって、第２半導体層の第２方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子の長寿命化を図ることができる。
【００１０】
上記第１の局面による半導体素子において、好ましくは、下地層は、第１方向の歪みが第２方向の歪みよりも大きい状態で、基板の主表面上に形成されている。このように構成すれば、窒化物系半導体からなる第２半導体層を構成する六方晶化合物半導体の基板面内の方向に、異方的な（等方的でない）歪みを加えることができる。これにより、第２半導体層における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された半導体素子を形成することができる。
【００１１】
上記第１の局面による半導体素子において、好ましくは、下地層の厚みは、第１半導体層の厚みよりも大きい。このように構成すれば、下地層上に第１半導体層が形成された状態であっても、下地層に対する第１半導体層の影響は小さくなるので、下地層は、基板上において容易に格子緩和を起こすことができる。
【００１２】
上記第１の局面による半導体素子において、好ましくは、基板は、Ｉｎを含まず、下地層および第２半導体層は、Ｉｎを含む。このように構成すれば、無歪みの状態における下地層および第２半導体層の第２方向の格子定数を、無歪みの状態における基板の第２方向の格子定数よりも容易に大きくすることができる。また、第２半導体層が活性層を含む場合、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００１３】
上記第１の局面による半導体素子において、好ましくは、段差部以外の領域における下地層の厚みは、段差部の高さよりも小さい。このように構成すれば、段差部の角部近傍おける下地層の厚みは、段差部の底部や段差部以外の領域における下地層の厚みよりも小さくなるので、下地層は、段差部以外の領域において第２方向に膨張しやすくなる。これにより、段差部以外の領域において、基板の第２方向の格子定数よりも下地層の第２方向の格子定数を、容易に大きくすることができる。
【００１４】
上記第１の局面による半導体素子において、好ましくは、第２半導体層は、井戸層を有する活性層を含み、井戸層の無歪みの状態における第２方向の格子定数は、基板の無歪みの状態における第２方向の格子定数よりも大きい。このように構成すれば、上述した下地層により、第１半導体層を介して形成された第２半導体層を構成する活性層（井戸層）の第２方向の歪みを低減することができる。これにより、発光効率の高い半導体レーザ素子を容易に形成することができる。
【００１５】
この発明の第２の局面による半導体素子の製造方法は、第１方向および第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板の主表面上に、第１方向に沿って延びる段差部を形成する工程と、主表面上に窒化物系半導体からなる下地層を形成する工程と、下地層の基板とは反対側の表面上に窒化物系半導体からなる第１半導体層を形成する工程と、第１半導体層の下地層とは反対側の表面上に窒化物系半導体からなる第２半導体層を形成する工程とを備え、下地層および第２半導体層の無歪みの状態における第２方向の格子定数は、それぞれ、基板の無歪みの状態における第２方向の格子定数よりも大きく、下地層を形成する工程、および、第２半導体層を形成する工程は、それぞれ、下地層および第２半導体層の第２方向の格子定数が基板の第２方向の格子定数よりも大きくなるように形成する工程を含む。
【００１６】
この発明の第２の局面による半導体素子の製造方法では、上記のように、無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい下地層を、第１方向に延びる段差部が形成された基板の表面上に形成することにより、下地層の第２方向の格子緩和を起こりやすくさせることで、基板の表面上において基板の第２方向（第１方向と交差する素子の幅方向）の格子定数よりも下地層の第２方向の格子定数が大きくなるように形成している。このとき、下地層上に第１半導体層を介して無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい第２半導体層を、基板の第２方向の格子定数よりも第２半導体層の第２方向の格子定数が大きくなるように形成することによって、第２半導体層の第２方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子の長寿命化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体素子の概略的な構成を説明するための断面図である。
【図２】本発明の半導体素子の概略的な構成および製造プロセスを説明するための斜視図である。
【図３】本発明の半導体素子の概略的な構成および製造プロセスを説明するための断面図である。
【図４】本発明の半導体素子の概略的な構成および製造プロセスを説明するための斜視図である。
【図５】本発明の第１実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図６】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１０】本発明の第３実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１１】本発明の第４実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１２】本発明の第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１３】本発明の第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第５実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１５】本発明の第６実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１６】本発明の第７実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
まず、図１、図２および図４を参照して、本発明の具体的な実施形態を説明する前に、本発明の半導体素子１の概略的な構成について説明する。
【００２０】
半導体素子１は、図１に示すように、基板２の主表面上に、下地層３と第１半導体層４と第２半導体層５とを順次積層した構造からなる。
【００２１】
基板２、下地層３、第１半導体層４および第２半導体層５は、それぞれ、ＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。また、図１に示すように、基板２の主表面上には、第１方向（図１の紙面に垂直なＡ方向）にストライプ状に延びる段差部２ａを含む。また、基板２の主表面に平行で、かつ、Ａ方向と直交する第２方向（図１の素子の幅方向（Ｂ方向））において隣接する段差部２ａに挟まれた領域であるテラス部２ｂの上部が、半導体素子１の素子形成領域に対応する。なお、テラス部２ｂは、本発明の「段差部以外の領域」の一例である。また、上記したＡ方向およびＢ方向は、それぞれ、本発明の「第１方向」および「第２方向」に対応しており、以降の説明および実施形態においても同様に扱う。
【００２２】
下地層３は、無歪みの状態におけるＢ方向の格子定数β２が、無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。また、第２半導体層５は、無歪みの状態におけるＢ方向の格子定数δ２が、基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きいＩＩＩ族化合物半導体からなる窒化物系半導体からなる。
【００２３】
ここで、基板２の表面上に下地層３が形成された状態において、テラス部２ｂ上に形成された下地層３のＢ方向の格子定数β２は、基板２のＢ方向の格子定数α２よりも大きい（β２＞α２）。また、同様に、基板２上に第２半導体層５が形成された状態において、テラス部２ｂ上に形成された第２半導体層５のＢ方向の格子定数δ２は、基板２のＢ方向の格子定数α２よりも大きい（δ２＞α２）。
【００２４】
すなわち、本発明では、無歪みの状態におけるＢ方向の格子定数β２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい下地層３を、Ａ方向に延びる段差部２ａが形成された基板２の表面上に形成することにより、下地層３のＢ方向の格子緩和が起こりやすくなることを利用して基板２の表面上において基板２のＢ方向の格子定数α２よりも下地層３のＢ方向の格子定数β２が大きくなる状態に形成している。このとき、下地層３上に第１半導体層４を介して無歪みの状態におけるＢ方向の格子定数δ２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい第２半導体層５が、基板２のＢ方向の格子定数α２よりも第２半導体層５のＢ方向の格子定数δ２が大きくなるように形成されるので、第２半導体層５のＢ方向の歪みの大きさが緩和（低減）されるように構成されている。
【００２５】
また、基板２の主表面の面方位は、（０００１）面、（０００−１）面や、（１１−２０）面や、（１−１００）面などの非極性面、（１１−２２）面や（１１−２−２）面や（１−１０１）面や（１−１０−１）面などの半極性面を用いることが可能である。また、第１半導体層４および第２半導体層５は、それぞれ、単一の半導体層により構成されていてもよいし、各々が複数の半導体層からなる積層構造を有していてもよい。また、第２半導体層５の上面上や上面上のみならず第２半導体層５の側面上に、絶縁膜や電極層などの他の層が形成されていてもよい。また、基板２の下面上や上面上のみならず基板２の側面上に、絶縁膜や電極層などの他の層が形成されていてもよい。
【００２６】
また、基板２は、好ましくは、ＡｌＧａＮ、ＧａＮまたはＧａＩｎＮにより構成することができる。たとえば、基板２がＡｌＧａＮの場合、下地層３は、ＧａＮまたはＧａＩｎＮまたは基板２よりもＡｌ組成の低いＡｌＧａＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。また、基板２がＧａＮの場合、下地層３は、ＧａＩｎＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。また、基板２がＧａＩｎＮの場合、下地層３は、ＧａＩｎＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。
【００２７】
また、第１半導体層４は、下地層３と組成の異なるＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。たとえば、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも小さいＩＩＩ族化合物半導体からなる窒化物系半導体を含んでもよい。なお、この場合において、下地層３がＡｌＧａＮの場合、第１半導体層４は、下地層３よりもＡｌ組成の高いＡｌＧａＮを含んでもよい。また、下地層３がＧａＮの場合、第１半導体層４は、ＡｌＧａＮを含んでもよい。また、下地層３がＧａＩｎＮの場合、第１半導体層４は、ＧａＮまたはＡｌＧａＮ、または、下地層３よりもＩｎ組成の低いＧａＩｎＮ、または、ＡｌＩｎＧａＮを含んでもよい。
【００２８】
また、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２と同じＩＩＩ族化合物半導体からなる窒化物系半導体により構成することもできる。あるいは、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも大きいＩＩＩ族化合物半導体からなる窒化物系半導体により構成することもできる。
【００２９】
また、基板２がＡｌＧａＮの場合、第２半導体層５は、ＧａＮまたはＩｎＧａＮ、または、基板２よりもＡｌ組成の低いＡｌＧａＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。あるいは、基板２がＧａＮの場合、第２半導体層５は、ＧａＩｎＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。あるいは、基板２がＧａＩｎＮの場合、第２半導体層５は、基板２よりもＩｎ組成の高いＧａＩｎＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。
【００３０】
また、第２半導体層５の無歪みの状態におけるＢ方向の格子定数δ２は、下地層３の無歪みの状態におけるＢ方向の格子定数β２以上の大きさであってもよい。たとえば、下地層３がＡｌＸＧａ（１−Ｘ）Ｎの場合、第２半導体層５は、ＡｌＹＧａ（１−Ｙ）Ｎ（ここでＹ≦Ｘ）を含んでもよい。あるいは、下地層３がＧａＮの場合、第２半導体層５は、ＧａＩｎＮを含んでもよい。、また、下地層３がＧａＸＩｎ（１−Ｘ）Ｎの場合、第２半導体層５は、ＧａＹＩｎ（１−Ｙ）Ｎ（ここでＹ≧Ｘ）または無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。また、第１半導体層４の無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも大きい場合、第２半導体層５は、無歪みの状態におけるＢ方向の格子定数δ２が、第１半導体層４の無歪みの状態におけるＢ方向の格子定数γ２よりも大きいＡｌＢＩｎＧａＴｌＮなどのＩＩＩ族化合物半導体からなる窒化物系半導体を含んでいてもよい。本発明では、このように、基板２がＩｎを含まず、下地層３および第２半導体層５がＩｎを含むことによって、無歪みの状態における下地層３および第２半導体層５のＢ方向の格子定数（β２およびδ２）を、無歪みの状態における基板２のＢ方向の格子定数α２よりも容易に大きくすることができる。また、第２半導体層５が活性層を含む場合、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００３１】
また、下地層３、第１半導体層４および第２半導体層５は、Ｂ方向の格子定数が一致する状態である擬格子整合状態で形成されていることが好ましい。
【００３２】
また、半導体素子１においては、テラス部２ｂ上のみならず、半導体素子１の幅方向の略全体にわたって、素子形成後の下地層３のＢ方向の格子定数β２が、素子形成後の基板２のＢ方向の格子定数α２よりも大きい（β２＞α２）のがより好ましい。
【００３３】
また、図２に示すように、基板２が、Ａ方向の一方向にのみストライプ状に延びる上述の段差部２ａ（後述する溝部２ｃ）を含んでいる場合、Ａ方向の格子定数に関して、素子形成後の基板２のＡ方向の格子定数α１が、素子形成後の下地層３のＡ方向の格子定数β１と一致する関係（α１＝β１）を有している。この場合、基板面内で等方的な（０００１）面であっても、下地層３、第１半導体層４および第２半導体層５には、基板面内で異方的な歪みが印加される。また、素子形成後における下地層３のＢ方向の歪みよりも、下地層３のＡ方向の歪みの方が大きい。これにより、第２半導体層５における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された半導体素子１を形成することができる。
【００３４】
また、図４に示すように、基板２は、段差部２ａに加えてＢ方向にストライプ状に延びる段差部２ｇ（後述する溝部２ｄ）を含んでいてもよい。この場合、Ａ方向の格子定数に関して、半導体素子１のＡ方向の全体にわたって、素子形成後の下地層３のＡ方向の格子定数β１が、素子形成後の基板２のＡ方向の格子定数α１よりも大きい（β１＞α１）。
【００３５】
ここで、基板２に形成される段差部２ａを形成するための溝部２ｃの断面形状については、図２に示すような溝部２ｃの底部２ｅから上方に向かって開口幅が広がる方向に傾斜した側面２ｆを有する溝形状以外の形状であってもよい。あるいは、溝部２ｃの底部２ｅ（底面）に対して略垂直な側面を有する溝形状であってもよいし、両側面が、溝部２ｃの底部２ｅから上方に向かって開口幅を狭める方向に傾斜していてもよい。また、側面が階段状になっていてもよい。また、上記した底部２ｅ（底面）などがなく断面形状が略Ｖ字形状であってもよい。また、溝部２ｃの断面形状を略対称形状に構成してもよいし、非対称形状になるように構成してもよい。
【００３６】
また、図３に示すように、溝部２ｃの底部２ｅ上に下地層３を形成してもよいが、溝部２ｃの底部２ｅ上に下地層３を形成しなくてもよい。溝部２ｃの底部２ｅ上に下地層３を形成しない場合、下地層３が溝部２ｃによってＢ方向に分断されるように構成されるので、より容易に、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きくすることができる。
【００３７】
また、本発明では、下地層３の厚みは、約０．５μｍ以上約２０μｍ以下の範囲が好ましい。また、基板２に形成される段差部２ａの高さ（溝部２ｃの深さ）は、約０．１μｍ以上約３０μｍ以下の範囲が好ましい。これにより、段差部２ａの角部近傍おける下地層３の厚みは、段差部２ａの底部２ｅや段差部２ａ以外の領域（テラス部２ｂ）における下地層３の厚みよりも小さくなるので、下地層３は、段差部２ａ以外の領域（テラス部２ｂなど）においてＢ方向に膨張しやすくなる。これにより、段差部２ａ以外の領域において、基板２のＢ方向の格子定数α２よりも下地層３のＢ方向の格子定数β２を、容易に大きくすることが可能となる。
【００３８】
また、溝部２ｃの幅（Ｂ方向）は、第１半導体層４の厚み（Ｃ方向）よりも大きい値であるのが好ましく、約５μｍ以上約４００μｍ以下の範囲が好ましい。
【００３９】
さらには、下地層３の厚みが、第１半導体層４の厚みよりも大きく構成されるのがより好ましい。これにより、下地層３上に第１半導体層４が形成された状態であっても、下地層３に対する第１半導体層４の影響は小さくなるので、下地層３は、基板２上において容易に格子緩和を起こすことが可能となる。また、隣接する２つの溝部２ｃに挟まれたテラス部２ｂのＢ方向の幅よりも、溝部２ｃのＢ方向の幅が広くてもよい。
【００４０】
上記の半導体素子１は、半導体レーザ素子や発光ダイオード素子の発光素子や、電界効果トランジスタや、ヘテロバイポーラトランジスタなどの電子デバイスや、フォトダイオードや太陽電池素子などの受光素子や、光触媒素子などに適用することができる。
【００４１】
また、半導体素子１が発光素子の場合、第１半導体層４は第１導電型半導体層からなり、第２半導体層５は、第１半導体層側から、活性層と第２導電型半導体層とを順次積層した構造からなっていてもよい。活性層は、単層あるいは単一量子井戸（ＳＱＷ）構造や、多重量子井戸（ＭＱＷ）構造からなる。ここで、活性層あるいは井戸層は、無歪みの状態における基板面内の格子定数が、基板２の無歪みの状態における基板面内の格子定数よりも大きいＩＩＩ族化合物半導体を用いた窒化物系半導体からなっていてもよい。また、第１導電型半導体層は、活性層よりもバンドギャップの大きい第１導電型クラッド層などからなる。なお、第１導電型クラッド層と活性層との間に、第１導電型クラッド層よりもバンドギャップの大きいキャリアブロック層を有していてもよい。また、第１導電型クラッド層の活性層とは反対側に第１導電型コンタクト層を有していてもよい。
【００４２】
また、第２導電型半導体層は、活性層よりもバンドギャップの大きい第２導電型クラッド層などからなる。また、第２導電型クラッド層と活性層との間に、第２導電型クラッド層よりもバンドギャップの大きいキャリアブロック層を有していてもよい。また、活性層と反対側の第２導電型クラッド層上に第２導電型コンタクト層を有していてもよい。また、第２導電型コンタクト層は、第２導電型クラッド層よりもバンドギャップが小さいことが好ましい。また、第１導電型半導体層の活性層とは反対側の表面に、第１導電側電極を形成してもよい。また、第２導電型半導体層上には、第２導電側電極が形成される。
【００４３】
また、上記した発光素子が半導体レーザ素子の場合、第１導電型クラッド層と活性層との間に、第１導電型クラッド層と活性層との間のバンドギャップを有する光ガイド層を有していてもよい。この場合、第２導電型クラッド層と活性層との間に、第２導電型クラッド層と活性層との間のバンドギャップを有する光ガイド層を有していてもよい。
【００４４】
半導体レーザ素子は、たとえば、劈開面からなる共振器面を有する。半導体レーザの光出射側の共振器面には、低反射率の誘電体多層膜が形成されている。反対側の共振器面に高反射率の誘電体多層膜が形成されている。ここで、誘電体多層膜としては、ＧａＮ、ＡｌＮ、ＢＮ、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｌａ２Ｏ３、ＳｉＮ、ＡｌＯＮおよびＭｇＦ２や、これらの混成比の異なる材料であるＴｉ３Ｏ５やＮｂ２Ｏ３などからなる多層膜を用いることができる。
【００４５】
また、半導体レーザ素子としては、上部クラッド層に凸部からなるリッジを設けるとともに誘電体の電流ブロック層をリッジの側面に配置することにより活性層に導波路を形成するリッジ導波路型半導体レーザのほか、埋め込みヘテロ型半導体レーザや、平坦な上部クラッド層にストライプ状の開口部を有する電流ブロック層を形成した利得導波型半導体レーザ、あるいは、垂直共振器型半導体レーザに対しても適用できる。また、上記した半導体素子１は、窒化物系半導体により実現可能な、赤外から紫外にわたる光を発光する発光素子に対しても適用できる。
【００４６】
次に、図１〜図４を参照して、本発明の半導体素子１の概略的な製造プロセスについて説明する。
【００４７】
まず、図２に示すように、基板２の主表面上に、基板面内の第１方向（図１〜図３のＡ方向）に沿ってストライプ状に延びる溝部２ｃを形成する。この溝部２ｃを形成することにより、半導体素子１となった状態での素子の幅方向（Ｂ方向）の両端部に配置される段差部２ａが形成される。
【００４８】
その後、図３に示すように、まず、第１温度で下地層３を成長させる。この際、下地層３は、基板２の主表面に平行で、かつ、Ａ方向と直交する第２方向（図１〜図３のＢ方向）の格子定数β２が、基板２のＢ方向の格子定数α２よりも大きい状態（β２＞α２）で形成される。また、下地層３は、Ａ方向の格子定数に関して、下地層３を形成した後の基板２の格子定数α１が、形成後の下地層３のＡ方向の格子定数β１と一致する（α１＝β１）ように形成される。
【００４９】
次に、図３に示すように、下地層３上に、第２温度で第１半導体層４を成長させる。さらに、第１半導体層４上に、第３温度で第２半導体層５を成長させる。この際、第２半導体層５は、基板２の主表面に平行で、かつ、Ａ方向と直交するＢ方向の格子定数δ２が、基板２のＢ方向の格子定数α２よりも大きい状態（δ２＞α２）で形成される。
【００５０】
また、図３に示すように、溝部２ｃの底部２ｅ上に下地層３を成長させてもよいが、溝部２ｃの底部２ｅ上に下地層３を成長させなくてもよい。溝部２ｃの底部２ｅ上に下地層３を成長させない場合、下地層３が溝部２ｃによってＢ方向に分断されるように構成されるので、より容易に、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きくすることができる。この場合、溝部２ｃの底部２ｅあるいは側面２ｆに、選択成長用のマスクを配置すればよい。
【００５１】
なお、下地層３上に、第１半導体層４および第２半導体層５などを形成した後、溝部２ｃに（図３のＸ−Ｘ線）沿って個々のチップに分割する。この場合、チップ化された半導体素子１（図１参照）の両側端部には、溝部２ｃの分割に伴って段差部２ａが残される。このようにして、半導体素子１を製造することができる。
【００５２】
本発明では、上記のように、無歪みの状態におけるＢ方向の格子定数β２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい下地層３を、基板２の主表面上において基板２のＢ方向（溝部２ｃが延びる第１方向（Ａ方向）と交差する素子の幅方向）の格子定数α２よりも下地層３のＢ方向の格子定数β２が大きくなる（β２＞α２）ように形成している。これにより、下地層３のＢ方向の格子緩和が起こりやすくなる。このとき、下地層３上に第１半導体層４を介して無歪みの状態におけるＢ方向の格子定数δ２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい第２半導体層５を、基板２のＢ方向の格子定数α２よりも第２半導体層５のＢ方向の格子定数δ２が大きくなる（δ２＞α２）ように形成することによって、第２半導体層５のＢ方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子１の長寿命化を図ることができる。
【００５３】
なお、第１温度は第３温度よりも大きいのが好ましい。これにより、下地層３の基板面内の格子緩和を容易に起こすことができるので、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きく（β２＞α２）することができる。また、第２温度は、第１温度以下であるのが好ましい。
【００５４】
また、この際、形成後の第１半導体層４の基板面内のＡ方向の格子定数γ１およびＢ方向の格子定数γ２が、下地層３の基板面内のＡ方向の格子定数β１およびＢ方向の格子定数β２とそれぞれ一致する関係（γ１＝β１かつγ２＝β２）を有して形成されるのが好ましく、かつ、形成後の第２半導体層５の基板面内のＡ方向の格子定数δ１およびＢ方向の格子定数δ２が、下地層３の基板面内のＡ方向の格子定数β１および基板面内のＢ方向の格子定数β２とそれぞれ一致する関係（δ１＝β１かつδ２＝β２）を有して形成されるのが好ましい。
【００５５】
なお、図４に示すように、基板２に、溝部２ｃに加えて基板面内のＢ方向に沿ってストライプ状に延びる溝部２ｄが形成される場合、下地層３は、Ａ方向の全体にわたって、下地層３のＡ方向の格子定数β１が、基板２のＡ方向の格子定数α１よりも大きい状態（β１＞α１）で基板２の表面上に形成される。この場合も、形成後の第１半導体層４の基板面内のＡ方向の格子定数γ１およびＢ方向の格子定数γ２が、下地層３の基板面内のＡ方向の格子定数β１およびＢ方向の格子定数β２とそれぞれ一致する関係（γ１＝β１かつγ２＝β２）を有して形成されるのが好ましく、かつ、形成後の第２半導体層５の基板面内のＡ方向の格子定数δ１およびＢ方向の格子定数δ２が、下地層３の基板面内のＡ方向の格子定数β１および基板面内のＢ方向の格子定数β２とそれぞれ一致する関係（δ１＝β１かつδ２＝β２）を有して形成されるのが好ましい。
【００５６】
次に、本発明の具体的な実施形態について説明する。
【００５７】
（第１実施形態）
まず、図５を参照して、本発明の第１実施形態による窒化物系半導体レーザ素子１００の構造について説明する。
【００５８】
本発明の第１実施形態による窒化物系半導体レーザ素子１００は、図５に示すように、（０００１）面の主表面を有するｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有するＧｅドープｎ型Ｉｎ０．１Ｇａ０．９Ｎからなる下地層２０を介して窒化物系半導体層３０が形成されている。また、窒化物系半導体レーザ素子１００は、約３００μｍの共振器長（Ａ方向）を有するとともに、約２５０μｍの素子幅（Ｂ方向）を有している。
【００５９】
ここで、第１実施形態では、ｎ型ＧａＮ基板１０には、素子の幅方向（［１１−２０］方向）の両端部に段差部１０ａがそれぞれ設けられている。また、各々の段差部１０ａは、ｎ型ＧａＮ基板１０の［１１−２０］方向の中央領域に配置されたテラス部１０ｂに対して約２μｍの段差（深さ）Ｄ１を有するように形成されている。なお、無歪みの状態（ｎ型ＧａＮ基板１０上に他の半導体層などが形成されずに単独で存在する状態）におけるｎ型ＧａＮ基板１０の［１１−２０］方向（ａ軸）の格子定数は、０．３１８９ｎｍである。また、各々の段差部１０ａは、素子の共振器方向（［１−１００］方向）に沿った全ての領域にわたって形成されている。したがって、約２．５μｍの厚みを有する下地層２０は、段差部１０ａを埋め尽くした状態で、ｎ型ＧａＮ基板１０の上面（段差部１０ａおよびテラス部１０ｂを含めたＣ２側の表面）を覆うように形成されている。なお、ｎ型ＧａＮ基板１０は、本発明の「基板」の一例であり、テラス部１０ｂは、本発明の「段差部以外の領域」の一例である。
【００６０】
これにより、下地層２０は、無歪みの状態（ｎ型ＧａＮ基板１０上に形成されずに下地層２０が単独で存在する状態）ではａ軸の格子定数が０．３２２３４ｎｍであるのに対して、下地層２０がｎ型ＧａＮ基板１０の上面上に形成された場合、ｎ型ＧａＮ基板１０のテラス部１０ｂでは、［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されている。すなわち、テラス部１０ｂでは、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有した状態となっている。ここで、下地層２０の無歪みの状態での格子定数は、ＩｎＮのａ軸の格子定数を０．３５３３ｎｍとして線形補間により算出した値を用いている。また、下地層２０は、テラス部１０ｂの［１１−２０］方向の端部１０ｃ近傍の上部では、［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されている。すなわち、端部１０ｃ近傍の上部では、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。なお、上記した下地層２０の［１１−２０］方向の格子定数については、約５０μｍのＸ線ビーム径に調整されたＸ線回折逆格子マッピング法により測定される。すなわち、下地層２０の形成後に、（１１−２４）逆格子点付近におけるＸ線回折逆格子マッピング測定により、下地層２０の［１１−２０］方向の格子定数が測定される。
【００６１】
したがって、第１実施形態では、下地層２０は、［１１−２０］方向の全体にわたって、ｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きな値を有した状態で形成されている。なお、段差部１０ａ近傍では、段差部１０ａの側面１０ｆにおいて下地層２０の歪みが解放されるので、端部１０ｃ近傍の上部での圧縮歪みが、テラス部１０ｂ近傍の上部の圧縮歪みよりも小さくなる。
【００６２】
また、下地層２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部に関係なく素子全体にわたって無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数（＝√３×０．３１８９ｎｍ）と一致するように形成されるので、下地層２０は、無歪みの状態（格子定数＝√３×０．３２２３４ｎｍ）に対して、形成後には［１−１００］方向に約１．１％の圧縮歪を有した状態となる。これにより、下地層２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。なお、上記した下地層２０の［１−１００］方向の格子定数についても、下地層２０の形成後に、（１−１０４）逆格子点付近におけるＸ線回折逆格子マッピング測定により、下地層２０の［１−１００］方向の格子定数が測定される。
【００６３】
また、図５に示すように、下地層２０の上面（Ｃ２側の表面）上に形成されている窒化物系半導体層３０は、下層から上層に向かって、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層３１と、約２０ｎｍの厚みを有するアンドープＡｌ０．２Ｇａ０．８Ｎからなるｎ側キャリアブロック層３２と、約２０ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層３３とが形成されている。なお、ｎ型クラッド層３１は、本発明の「第１半導体層」の一例であり、ｎ側キャリアブロック層３２、量子障壁層、量子井戸層および活性層３３は、本発明の「第２半導体層」の一例である。
【００６４】
また、活性層３３上に、約０．１μｍの厚みを有するアンドープＩｎ０．０１Ｇａ０．９９Ｎからなるｐ側光ガイド層３４と、約２０ｎｍの厚みを有するアンドープＡｌ０．１５Ｇａ０．８５Ｎからなるｐ側キャリアブロック層３５と、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｐ型クラッド層３６と、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層３７とが形成されている。なお、ｐ側光ガイド層３４、ｐ側キャリアブロック層３５、ｐ型クラッド層３６およびｐ側コンタクト層３７は、本発明の「第２半導体層」の一例である。
【００６５】
ここで、第１実施形態では、上記した各層３１〜３７は、下地層２０の表面形状に沿って形成されている。
【００６６】
これにより、ｎ型クラッド層３１は、無歪みの状態でａ軸の格子定数が０．３１６５９ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、積層後の下地層２０の格子定数（０．３２０２８ｎｍ）と一致して、［１１−２０］方向に１．２％の引張歪を有した状態となっている。ここで、ｎ型クラッド層３１の無歪みの状態での格子定数は、ＡｌＮのａ軸の格子定数を０．３１１２ｎｍとして線形補間により算出した値を用いている。また、ｎ型クラッド層３１は、テラス部１０ｂの端部１０ｃ近傍の上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（＝０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃ近傍の上部では、ｎ型クラッド層３１は、［１１−２０］方向に１．７％の引張歪を有した状態となっている。
【００６７】
したがって、第１実施形態では、ｎ型クラッド層３１は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。なお、テラス部１０ｂの上部での引張歪は、端部１０ｃの上部での引張歪よりも小さくなる。
【００６８】
また、ｎ型クラッド層３１は、下地層２０上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、ｎ型クラッド層３１は、無歪みの状態（格子定数＝√３×０．３１６５９ｎｍ）に対して、形成後には［１−１００］方向に０．７％の引張歪を有した状態となる。これにより、ｎ型クラッド層３１は、下地層２０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも小さい状態で形成されている。
【００６９】
一方、活性層３３の井戸層は、無歪みの状態でのａ軸の格子定数が０．３２９２２ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、下地層２０の格子定数（０．３２０２８ｎｍ）と一致して、［１１−２０］方向に２．７％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に約２．２％の圧縮歪を有した状態となっている。
【００７０】
したがって、第１実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。なお、段差部１０ａ近傍では、段差部１０ａの側面１０ｆにおいて井戸層の歪みが解放されるので、端部１０ｃの上部での圧縮歪みが、テラス部１０ｂの上部の圧縮歪みよりも小さくなる。
【００７１】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向（Ａ方向）の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態での格子定数（√３×０．３２９２２ｎｍ）に対して、形成後には［１−１００］方向に３．１％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【００７２】
また、図５に示すように、ｐ型クラッド層３６には、素子のＢ方向の略中央部から上方（Ｃ２方向）に約０．４０２μｍの厚み（突出高さ）を有して突出する凸部３６ａと、凸部３６ａの両側に延びるとともに約０．０５μｍの厚みを有する平坦部３６ｂとが形成されている。また、凸部３６ａは素子のＢ方向に約１．５μｍの幅を有した状態で共振器方向に沿ってストライプ状に延びるように形成されている。このｐ型クラッド層３６の凸部３６ａおよび凸部３６ａ上に形成されたｐ側コンタクト層３７によって、活性層３３の部分に光導波路を構成するためのリッジ４５が形成されている。
【００７３】
また、リッジ４５を構成するｐ側コンタクト層３７上には、下層から上層に向かって、約１ｎｍの厚みを有するＰｔ層と約１０ｎｍの厚みを有するＰｄ層と約３０ｎｍの厚みを有するＰｔ層とからなるｐ側オーミック電極３８が形成されている。また、窒化物系半導体層３０のｐ型クラッド層３６の凸部３６ａ以外の平坦部３６ｂの上面上およびリッジ４５の両側面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる電流ブロック層３９が形成されている。また、ｐ側オーミック電極３８の上面上および電流ブロック層３９の上面上には、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約１５０ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極４０が形成されている。
【００７４】
また、図５に示すように、ｎ型ＧａＮ基板１０の裏面上には、裏面側から順に、約６ｎｍの厚みを有するＡｌ層と約１０ｎｍの厚みを有するＴｉ層と約１０ｎｍの厚みを有するＰｄ層からなるｎ側オーミック電極４１と、約３００ｎｍの厚みを有するＡｕ層からなるｎ側パッド電極４２とが形成されている。
【００７５】
また、窒化物系半導体レーザ素子１００の共振器方向の両端部には、一対の共振器面（光出射面および光反射面）が形成されている。また、一対の共振器面には、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる反射率制御の機能を兼ねる誘電体多層膜（図示せず）が形成されている。
【００７６】
次に、図５〜図８を参照して、第１実施形態による窒化物系半導体レーザ素子１００の製造プロセスについて説明する。
【００７７】
まず、（０００１）面の主表面を有するｎ型ＧａＮ基板１０を準備する。そして、電子ビーム蒸着法などを用いて、ｎ型ＧａＮ基板１０の表面の所定領域上に、約０．４μｍの厚みを有するＮｉ層からなるストライプ状（細長状）のマスク層（図示せず）を形成した後、Ｃｌ２ガスによる反応性イオンエッチング（ＲＩＥ）法を用いて、このマスク層（図示せず）をエッチングマスクとして、ｎ型ＧａＮ基板１０の上面（図６のＣ２側の表面）から約２μｍの深さ（Ｃ１方向）までをエッチングする。なお、この場合のエッチング選択比（マスク層／ｎ型ＧａＮ基板１０）は、１：１０である。また、エッチング条件としては、エッチング圧力：約３．３２５ｋＰａ、プラズマパワー：約２００Ｗ、エッチング速度：約１４０〜約１５０ｎｍ／ｓｅｃである。これにより、ｎ型ＧａＮ基板１０に、約５０μｍの幅（開口端の幅）Ｗ１（図６参照）と、約２μｍの深さＤ１（図６参照）とを有するとともに、［１−１００］方向に延びるストライプ状の溝部１０ｄが複数形成される。また、上記したエッチング条件の場合、溝部１０ｄの左右の側面１０ｆが、ｎ型ＧａＮ基板１０の上面（Ｃ２側の表面）対してそれぞれ略垂直に形成される。これにより、ｎ型ＧａＮ基板１０において、溝部１０ｄに挟まれるとともに［１１−２０］方向に約２００μｍの幅Ｗ２（図６参照）を有するテラス部１０ｂは、後述する窒化物系半導体層３０の発光部分に対応する領域となる。この後、マスク層を除去する。
【００７８】
次に、図６に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、ｎ型ＧａＮ基板１０のテラス部１０ｂの上面上、溝部１０ｄの底部１０ｅおよび側面１０ｆ上に、下地層２０を介して、窒化物系半導体層３０を構成する窒化物系半導体からなる各層３１〜３７を順次形成する。
【００７９】
具体的には、まず、溝部１０ｄが形成されたｎ型ＧａＮ基板１０を、水素及び窒素雰囲気の反応炉の中に挿入する。この後、窒化物系半導体各層（３１〜３７）の窒素原料であるＮＨ３ガスを反応炉内に供給するとともに、基板温度が約８５０℃になるまで加熱する。そして、基板温度が約８５０℃付近にまで達した時点で、トリエチルガリウム（ＴＥＧａ）ガスおよびトリメチルインジウム（ＴＭＩｎ）ガスと、モノゲルマン（ＧｅＨ４）ガスとを、キャリアガスとしてのＨ２ガスを用いて反応炉内に供給することによって、ｎ型ＧａＮ基板１０の上面上に、約０．３μｍ／ｈの速度で下地層２０を成長させる。
【００８０】
この際、第１実施形態では、下地層２０は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層２０は、溝部１０ｄ近傍のテラス部１０ｂの端部１０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。
【００８１】
一方、下地層２０は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態での［１−１００］方向の格子定数と一致して形成されるので、下地層２０は、［１−１００］方向に１．１％の圧縮歪を有して形成される。
【００８２】
この後、基板温度を約９５０℃にした状態で、トリメチルガリウム（ＴＭＧａ）ガスおよびトリメチルアルミニウム（ＴＭＡｌ）ガスと、ｎ型不純物としてのＧｅ原料であるＧｅＨ４ガスとを、キャリアガスとしてのＨ２ガスを用いて反応炉内に供給することによって、下地層２０の表面上に、約１．１μｍ／ｈの速度でｎ型クラッド層３１を成長させる。
【００８３】
次に、基板温度を約８００℃に下げる。そして、ＴＥＧａガスおよびＴＭＩｎガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｎ型クラッド層３１上に、約１．２μｍ／ｈの速度でｎ側キャリアブロック層３２を成長させる。続けて、ｎ側キャリアブロック層３２の表面上に、約２０ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、４つの量子障壁層と３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層３３が形成される。
【００８４】
続けて、活性層３３上に、ｐ側光ガイド層３４を成長させる。この後、ＴＭＧａガスおよびＴＭＡｌガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ側光ガイド層３４上に、約１．２μｍ／ｈの速度でｐ側キャリアブロック層３５を成長させる。
【００８５】
次に、基板温度を約８５０℃から約１０００℃に加熱する。そして、ＴＭＧａガスおよびＴＭＡｌガスと、ｐ型不純物としてのシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５））ガスとを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ側キャリアブロック層３５上に、約１．１μｍ／ｈの速度でｐ型クラッド層３６を成長させる。この後、基板温度を約１０００℃から約８５０℃に下げる。そして、ＴＥＧａガスおよびＴＭＩｎガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ型クラッド層３６上に、約０．２５μｍ／ｈの速度でｐ側コンタクト層３７を成長させる。これにより、ｎ型ＧａＮ基板１０のテラス部１０ｂの上面上、溝部１０ｄの底面および側面上に、下地層２０を介して、窒化物系半導体からなる各層３１〜３７により構成される窒化物系半導体層３０が形成される。
【００８６】
この際、第１実施形態では、窒化物系半導体層３０は、基板面内の格子定数が、下地層２０の格子定数と一致するように形成される。すなわち、活性層３３中の井戸層は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）の上部（上方）において、［１１−２０］方向に約２．７％の圧縮歪を有して形成されるとともに、テラス部１０ｂの端部１０ｃの上部（上方）において、［１１−２０］方向に約２．２％の圧縮歪を有して形成される。
【００８７】
また、活性層３３中の井戸層は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、井戸層は、無歪みの状態に対して［１−１００］方向に３．１％の圧縮歪を有した状態となる。
【００８８】
その後、図７に示すように、フォトリソグラフィおよびドライエッチングを用いて、ｐ型クラッド層３６とｐ側コンタクト層３７とにより構成されるリッジ４５を形成する。この際、リッジ４５は、幅方向に約１．５μｍの幅を有した状態で共振器方向（［１−１００］方向）に沿ってストライプ状に延びるように形成される。
【００８９】
その後、プラズマＣＶＤ法を用いて、窒化物系半導体層３０の全面上に、約０．２μｍの厚みを有するＳｉＯ２膜を形成した後、そのＳｉＯ２膜のリッジ４５に対応する領域を除去することによって、リッジ４５に対応する領域に開口部３９ａを有する電流ブロック層３９（図８参照）を形成する。
【００９０】
そして、図８に示すように、電子ビーム蒸着法を用いてｐ側コンタクト層３７の表面上にｐ側オーミック電極３８を形成した後、電子ビーム蒸着法を用いて、電流ブロック層３９の表面上に、ｐ側オーミック電極３８の上面に接触するようにｐ側パッド電極４０を形成する。
【００９１】
その後、ｎ型ＧａＮ基板１０の裏面を、後述する劈開工程において劈開しやすい厚みになるまで研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１０の裏面上に、ｎ側オーミック電極４１とｎ側パッド電極４２とを順次形成する。
【００９２】
次に、ウェハを［１１−２０］方向に沿って劈開してチップ化する。その後、劈開によて形成された一対の共振器面に、誘電体多層膜を形成する。最後に、ｎ型ＧａＮ基板１０の溝部１０ｄの中心（図８のＸ−Ｘ線）に沿ってウェハを［１−１００］方向に素子分離する。これにより、個々のチップの幅方向の両側端部には、溝部１０ｄが２つに分離された後の段差部１０ａが残される。このようにして、図５に示すような第１実施形態による窒化物系半導体レーザ素子１００が形成される。
【００９３】
第１実施形態では、上記のように、無歪みの状態における［１１−２０］方向（Ｂ方向）の格子定数がｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きい下地層２０を、［１−１００］方向に延びる段差部１０ａが形成されたｎ型ＧａＮ基板の表面上に形成することにより、下地層２０の［１１−２０］方向の格子緩和を起こりやすくなることを利用してｎ型ＧａＮ基板１０の表面上においてｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも下地層２０の［１１−２０］方向の格子定数が大きくなる状態に形成している。このとき、下地層２０上にｎ型クラッド層３１を介して無歪みの状態における［１１−２０］方向の格子定数がｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きい井戸層を含む活性層３３を、ｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも活性層３３の［１１−２０］方向の格子定数が大きくなるように形成することによって、活性層３３の［１１−２０］方向の歪みの大きさを緩和（低減）することができる。その結果、窒化物系半導体レーザ素子１００の長寿命化を図ることができる。
【００９４】
また、第１実施形態では、下地層２０を、［１−１００］方向（Ａ方向）の歪みが、［１１−２０］方向（Ｂ方向）の歪みよりも大きい状態で、ｎ型ＧａＮ基板１０のｃ面（（０００１）面）の主表面上に形成することによって、窒化物系半導体からなる活性層３３を構成する六方晶化合物半導体の基板面内の方向に、異方的な（等方的でない）歪みを加えることができる。これにより、活性層３３における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された窒化物系半導体レーザ素子１００を形成することができる。
【００９５】
また、第１実施形態では、下地層２０の厚み（約２．５μｍ）を、ｎ型クラッド層３１の厚み（約１．８μｍ）よりも大きく構成することによって、下地層２０上にｎ型クラッド層３１が形成された状態であっても、下地層２０に対するｎ型クラッド層３１の影響は小さくなるので、下地層２０は、ｎ型ＧａＮ基板１０上において容易に格子緩和を起こすことができる。
【００９６】
また、第１実施形態では、ｎ型ＧａＮ基板１０がＩｎを含まず、下地層２０および活性層３３がＩｎを含むように構成することによって、無歪みの状態における下地層２０および活性層３３の［１１−２０］方向（Ｂ方向）の格子定数を、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも容易に大きくすることができる。また、活性層３３が井戸層を含むので、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００９７】
また、第１実施形態では、本発明の第２半導体層が、井戸層を有する活性層３３を含んでおり、井戸層の無歪みの状態における［１１−２０］方向（Ｂ方向）の格子定数を、ｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きく構成することによって、上述した下地層２０により、ｎ型クラッド層３１を介して形成された活性層３３に含まれる井戸層の［１１−２０］方向の歪みを低減することができる。これにより、発光効率の高い窒化物系半導体レーザ素子１００を容易に形成することができる。
【００９８】
また、第１実施形態の製造プロセスでは、下地層２０形成時の温度（約８５０℃）を、活性層３３形成時の温度（約８００℃）よりも高くすることによって、ｎ型ＧａＮ基板１０上における下地層２０の格子緩和を起こしやすくすることができる。
【００９９】
（第２実施形態）
図９を参照して、第２実施形態について説明する。この第２実施形態による窒化物系半導体レーザ素子２００の製造プロセスでは、上記第１実施形態と異なり、約５μｍの深さを有する溝部１１ｄが予め形成されたｎ型ＧａＮ基板１０を用いて半導体素子層を積層する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１００】
本発明の第２実施形態による窒化物系半導体レーザ素子２００は、図９に示すように、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有する下地層２０を介して窒化物系半導体層３０が形成されている。
【０１０１】
ここで、第２実施形態では、下地層２０が形成されるｎ型ＧａＮ基板１０には、約５μｍの段差（深さ）Ｄ２を有する段差部１１ａが形成されている。したがって、下地層２０は、段差部１１ａの段差Ｄ２よりも厚みが小さい状態で、ｎ型ＧａＮ基板１０の上面（段差部１１ａおよびテラス部１０ｂを含めたＣ２側の表面）を覆うように形成されている。このように下地層２０が形成される場合、段差部１１ａの側面１１ｆ上に形成される下地層２０の厚みは、段差部１１ａの底部１１ｅ上に形成される下地層２０の厚み、および、テラス部１０ｂ上に形成される下地層２０の厚みよりも小さくなる。この結果、段差部１１ａの側面１１ｆでは、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成されている。
【０１０２】
なお、第２実施形態による窒化物系半導体レーザ素子２００のその他の構成は、上記第１実施形態と同様である。また、窒化物系半導体レーザ素子２００の製造プロセスは、ｎ型ＧａＮ基板１０の上面に約５μｍの段差Ｄ２を有する溝部１１ｄ（段差部１１ａ）を形成する点を除いて、上記第１実施形態の製造プロセスと同様である。
【０１０３】
第２実施形態では、上記のように、ｎ型ＧａＮ基板１０のテラス部１０ｂにおける下地層２０の厚みを、ｎ型ＧａＮ基板１０の段差部１１ａの高さよりも小さく構成することによって、ｎ型ＧａＮ基板１０の表面上に下地層２０を成長させる際、段差部１１ａの角部（側面１１ｆと端部１０ｃとが接続される部分）近傍おける下地層２０の厚み（側面１１ｆと垂直な方向（Ｂ方向）の厚み）が、段差部１１ａの底部１１ｅやテラス部１０ｂにおける厚みよりも小さくなるので、その分、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成される。これにより、ｎ型ＧａＮ基板１０上に下地層２０が形成された場合に、段差部１１ａ以外の領域であるテラス部１０ｂにおいて、ｎ型ＧａＮ基板１０の基板面内の格子定数よりも下地層２０の基板面内の格子定数を、容易に大きくすることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【０１０４】
（第３実施形態）
図１０を参照して、第３実施形態について説明する。この第３実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、上記第２実施形態と異なり、上面（Ｃ２側の表面）から内部に向かって開口幅が広がる方向に傾斜する側面１２ｆを有する溝部１２ｄが形成されたｎ型ＧａＮ基板１０を用いて半導体素子層を積層する場合について説明する。なお、図中において、上記第２実施形態と同様の構成には、上記第２実施形態と同じ符号を付して図示している。
【０１０５】
本発明の第３実施形態による窒化物系半導体レーザ素子３００は、図１０に示すように、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有する下地層２０を介して窒化物系半導体層３０が形成されている。
【０１０６】
ここで、第３実施形態では、下地層２０が形成されるｎ型ＧａＮ基板１０には、底部１２ｅから上方（Ｃ２方向）に向かって庇を形成するようにせり出した側面１２ｆを有する段差部１２ａが形成されている。また、段差部１２ａは、約５μｍの高さ（段差）Ｄ３を有している。これにより、下地層２０を［１１−２０］方向（Ｂ方向）に沿って見た場合、下地層２０は、ｎ型ＧａＮ基板１０の端部１０ｃと側面１２ｆとの交差する部分において、Ｂ方向に完全に分断されて形成されている。
【０１０７】
なお、第３実施形態においてｎ型ＧａＮ基板１０の上面に側面１２ｆを有する溝部１２ｄを形成する際の製造プロセスは次のようになる。具体的には、ｎ型ＧａＮ基板１０に溝部１２ｄを形成する際に、エッチング装置の基台（図示せず）にｎ型ＧａＮ基板１０を斜めに設置するとともに、ｎ型ＧａＮ基板１０を回転させながらエッチングすることによって、溝部１２ｄの断面形状が逆メサ形状になるように形成する。すなわち、溝部１２ｄの開口幅が、溝部１２ｄの底部１２ｅから開口端に向かって徐々に小さくなるように形成する。なお、溝部１２ｄの形成において、ｎ型ＧａＮ基板１０をエッチング装置の基台と平行に設置した場合であっても、エッチングガス圧などのエッチング条件を制御することにより、溝部１２ｄの断面形状を、逆メサ形状になるように形成することが可能である。
【０１０８】
なお、第３実施形態による窒化物系半導体レーザ素子３００のその他の構成および製造プロセスは、上記第２実施形態と同様である。
【０１０９】
第３実施形態では、上記のように、下地層２０を、ｎ型ＧａＮ基板１０の端部１０ｃと側面１２ｆとが接続される部分（角部）において［１１−２０］方向に完全に分断された状態に形成することによって、下地層２０はＢ方向に不連続な状態でｎ型ＧａＮ基板１０の表面上に形成される分、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成される。この結果、ｎ型ＧａＮ基板１０上に下地層２０が形成された場合に、テラス部１０ｂにおいて、ｎ型ＧａＮ基板１０の基板面内の格子定数よりも下地層２０の基板面内の格子定数を、容易に大きくすることができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
【０１１０】
（第４実施形態）
まず、図１１を参照して、第４実施形態による窒化物系半導体レーザ素子４００の構造について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１１１】
本発明の第４実施形態による窒化物系半導体レーザ素子４００は、図１１に示すように、（０００１）面の主表面を有するｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の表面上に、約２．５μｍの厚みを有するＧｅドープｎ型Ａｌ０．３Ｇａ０．７Ｎからなる下地層８０を介して窒化物系半導体層９０が形成されている。また、窒化物系半導体レーザ素子４００は、約３００μｍの共振器長を有するとともに、約１２５μｍの素子幅を有している。なお、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０は、本発明の「基板」の一例である。
【０１１２】
ここで、第４実施形態では、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０には、素子の幅方向（［１１−２０］方向）の一方側（Ｂ１側）の端部に約２μｍの段差（深さ）Ｄ４を有する段差部７０ａが設けられている。したがって、約２．５μｍの厚みを有する下地層８０は、段差部７０ａを埋め尽くした状態で、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の上面を覆うように形成されている。なお、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数は、０．３１５８２ｎｍである。
【０１１３】
これにより、下地層８０は、無歪みの状態ではａ軸の格子定数が０．３１６５９ｎｍであるのに対して、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の上面上に形成された場合、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の中央領域に配置されたテラス部７０ｂでは、［１１−２０］方向の格子定数が０．３１６１３ｎｍとなるように形成されている。すなわち、テラス部７０ｂでは、形成後の下地層８０は、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。また、下地層８０は、テラス部７０ｂの［１１−２０］方向の端部７０ｃ近傍の上部では、［１１−２０］方向の格子定数が０．３１６５４ｎｍとなるように形成されている。すなわち、端部７０ｃ近傍の上部では、形成後の下地層８０は、［１１−２０］方向に０．０２％の圧縮歪を有した状態となっている。なお、テラス部７０ｂは、本発明の「段差部以外の領域」の一例である。
【０１１４】
したがって、第４実施形態では、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の下地層８０は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数（＝０．３１５８２ｎｍ）よりも大きな値を有した状態で形成されている。なお、段差部７０ａ近傍では、段差部７０ａの側面７０ｆにおいて下地層８０の歪みが解放されるので、端部７０ｃ近傍の上部での圧縮歪みが、テラス部７０ｂ近傍の上部の圧縮歪みよりも小さくなる。
【０１１５】
また、下地層８０は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の［１−１００］方向の格子定数については、テラス部７０ｂおよび段差部７０ａの上部に関係なく素子全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数（＝√３×０．３１５８２ｎｍ）と一致するように形成されるので、下地層８０は、形成後には［１−１００］方向に０．２％の圧縮歪を有した状態となる。これにより、下地層８０は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１１６】
また、下地層８０の上面（Ｃ２側の表面）上に形成されている窒化物系半導体層９０は、下層から上層に向かって、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．４Ｇａ０．６Ｎからなるｎ型クラッド層９１と、約２０ｎｍの厚みを有するアンドープＡｌ０．４５Ｇａ０．５５Ｎからなるｎ型キャリアブロック層９２と、約２０ｎｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＡｌ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層９３とが形成されている。なお、ｎ型クラッド層９１は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０と同様に、無歪みの状態ではａ軸の格子定数が０．３１５８２ｎｍである。なお、ｎ型クラッド層９１は、本発明の「第１半導体層」の一例であり、ｎ型キャリアブロック層９２および活性層９３は、本発明の「第２半導体層」の一例である。
【０１１７】
また、活性層９３上に、約０．１μｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなるｐ側光ガイド層９４と、約２０ｎｍの厚みを有するアンドープＡｌ０．４５Ｇａ０．５５Ｎからなるｐ側キャリアブロック層９５と、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．４Ｇａ０．６Ｎからなるｐ型クラッド層９６と、約３ｎｍの厚みを有するアンドープＧａＮからなるｐ側コンタクト層９７とが形成されている。なお、ｐ側光ガイド層９４、ｐ側キャリアブロック層９５、ｐ型クラッド層９６およびｐ側コンタクト層９７は、本発明の「第２半導体層」の一例である。
【０１１８】
ここで、第４実施形態では、活性層９３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３１６５９ｎｍであるのに対して、下地層８０上に形成された場合、テラス部７０ｂの上部（上方）では、積層後の下地層８０の格子定数（０．３１６１３ｎｍ）と一致して、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。ここで、井戸層の無歪みの状態での格子定数は、下地層８０の無歪みの状態での格子定数と同じである。また、井戸層は、テラス部７０ｂの端部７０ｃ近傍の上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層８０の格子定数（０．３１６５４ｎｍ）と一致して形成される。すなわち、端部７０ｃ近傍の上部では、井戸層は、［１１−２０］方向に０．０２％の圧縮歪を有した状態となっている。
【０１１９】
したがって、第４実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数（０．３１５８２ｎｍ）よりも大きな値を有した状態で形成される。なお、段差部７０ａ近傍では、段差部７０ａの側面７０ｆにおいて井戸層の歪みが解放されるので、端部７０ｃの上部での圧縮歪みが、テラス部７０ｂの上部の圧縮歪みよりも小さくなる。
【０１２０】
また、井戸層は、ｎ型キャリアブロック層９２上への形成後の［１−１００］方向の格子定数については、テラス部７０ｂおよび段差部７０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３１６５９ｎｍ）に対して、形成後には［１−１００］方向に０．２％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ型キャリアブロック層９２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１２１】
また、図１１に示すように、ｐ型クラッド層９６には、素子の幅方向の略中央部から上方（Ｃ２方向）に約０．４０２μｍの厚み（突出高さ）を有して突出する凸部９６ａと、凸部９６ａの両側に延びるとともに約０．０５μｍの厚みを有する平坦部９６ｂとが形成されている。また、凸部９６ａは素子の幅方向に約１．５μｍの幅を有した状態で共振器方向（図１１のＡ方向）に沿ってストライプ状に延びるように形成されている。このｐ型クラッド層９６の凸部９６ａおよびｐ側コンタクト層９７によって、活性層９３の部分に光導波路を構成するためのリッジ８５が形成されている。また、ｐ側コンタクト層９７上にはｐ側オーミック電極９８が形成されるとともに、ｐ型クラッド層９６の平坦部９６ｂの上面上およびリッジ８５の両側面を覆うように、ＳｉＯ２からなる電流ブロック層９９が形成されている。また、ｐ側オーミック電極９８の上面上および電流ブロック層９９の上面上には、ｐ側パッド電極４０１が形成されている。
【０１２２】
次に、図１１〜図１３を参照して、第４実施形態による窒化物系半導体レーザ素子４００の製造プロセスについて説明する。
【０１２３】
まず、図１２に示すように、（０００１）面の主表面を有するｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０を準備する。そして、上記第１実施形態と同様の断面形状を有する溝部７０ｄを形成する。
【０１２４】
次に、ＭＯＣＶＤ法を用いて、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０のテラス部７０ｂの上面上、溝部７０ｄの底面および側面７０ｆ上に、下地層８０を介して、窒化物系半導体層９０を構成する窒化物系半導体からなる各層９１〜９７を順次形成する。
【０１２５】
具体的には、基板温度が約１１５０℃付近にまで達した時点で、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の表面上に、約１．１μｍ／ｈの速度で下地層８０を成長させる。
【０１２６】
この際、第４実施形態では、下地層８０は、テラス部７０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３１６１３ｎｍとなるように形成されるので、下地層８０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。また、下地層８０は、テラス部７０ｂの端部７０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３１６５４ｎｍとなるように形成されるので、下地層８０は、［１１−２０］方向に０．０２％の圧縮歪を有して形成される。
【０１２７】
一方、下地層８０は、形成後の［１−１００］方向の格子定数については、基板全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数と一致するように形成されるので、下地層８０は、無歪みの状態に対して［１−１００］方向に０．２％の圧縮歪を有して形成される。
【０１２８】
この後、基板温度を約１０５０℃にした状態で、下地層８０の表面上に、約１．１μｍ／ｈの速度でｎ型クラッド層９１を成長させる。さらに、ｎ型クラッド層９１上に、約２０ｎｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＡｌ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、活性層９３が形成される。
【０１２９】
続けて、活性層９３上に、ｐ側光ガイド層９４を成長させる。この後、ｐ側光ガイド層９４上に、約１．２μｍ／ｈの速度でｐ側キャリアブロック層９５を成長させる。この後、ｐ側キャリアブロック層９５上に、約１．１μｍ／ｈの速度でｐ型クラッド層９６を成長させる。
【０１３０】
この後、ｐ型クラッド層９６上に、約０．２５μｍ／ｈの速度でｐ側コンタクト層９７を成長させる。これにより、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０のテラス部７０ｂの上面上、溝部７０ｄの底面および側面７０ｆ上に、下地層８０を介して、窒化物系半導体各層（９１〜９７）により構成される窒化物系半導体層９０が形成される。
【０１３１】
この際、第４実施形態では、窒化物系半導体層９０は、基板面内の格子定数が、下地層８０の格子定数と一致するように形成される。すなわち、活性層９３中の井戸層は、テラス部７０ｂの上部において、［１１−２０］方向に０．１％の圧縮歪を有して形成されるとともに、テラス部７０ｂの端部７０ｃの上部において、［１１−２０］方向に０．０２％の圧縮歪を有して形成される。
【０１３２】
また、活性層９３中の井戸層は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、井戸層は、［１−１００］方向に０．２％の圧縮歪を有した状態となる。
【０１３３】
その後、図１３に示すように、フォトリソグラフィおよびドライエッチングを用いて、複数のリッジ８５を形成する。その後、ｐ側オーミック電極９８、電流ブロック層９９およびｐ側パッド電極４０１を順次形成する。また、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の裏面を、後述する劈開工程において劈開しやすい厚みになるまで研磨した後、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の裏面上の所定領域に、ｎ側オーミック電極４１とｎ側パッド電極４２とを順次形成する。
【０１３４】
最後に、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の溝部７０ｄの中心（図１３のＹ−Ｙ線）、および、溝部７０ｄとは反対側の２つのリッジ８５に挟まれた領域の中央部（図１３のＺ−Ｚ線）に沿ってウェハを［１−１００］方向に素子分離してチップ化する。これにより、個々のチップの幅方向の一方側端部には、溝部７０ｄが２つに分離された後の段差部７０ａが残される。このようにして、図１１に示すような第４実施形態による窒化物系半導体レーザ素子４００が形成される。なお、第４実施形態の効果は、上記第１実施形態と同様である。
【０１３５】
（第５実施形態）
図１４を参照して、第５実施形態について説明する。この第５実施形態による窒化物系半導体レーザ素子５００では、上記第１実施形態と異なる材料からなるｎ型クラッド層５３１を用いて窒化物系半導体層５３０を形成する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１３６】
すなわち、第５実施形態による窒化物系半導体レーザ素子５００の製造プロセスでは、ｎ型ＧａＮ基板１０の表面上に下地層２０を成長させた後、まず、基板温度を約８００℃にした状態で、下地層２０の表面上に、約１．５μｍの厚みを有するＳｉドープｎ型Ｉｎ０．１５Ｇａ０．８５Ｎからなるｎ型クラッド層５３１を約０．２５μｍ／ｈの速度で成長させる。なお、ｎ型クラッド層５３１は、無歪みの状態で０．３２４０６ｎｍ（ａ軸方向（［１１−２０］方向））の格子定数を有している。
【０１３７】
次に、ｎ型クラッド層５３１の表面上に、ｎ側キャリアブロック層３２を形成した後、約２０ｎｍの厚みを有するアンドープＩｎ０．２Ｇａ０．８Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３５Ｇａ０．６５Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、４つの量子障壁層と３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層５３３が形成される。なお、ｎ型クラッド層５３１は、本発明の「第１半導体層」の一例であり、活性層５３３は、本発明の「第２半導体層」の一例である。
【０１３８】
なお、活性層５３３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３３０９４ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、下地層２０の格子定数（０．３２０２８ｎｍ）と一致しようとして、［１１−２０］方向に３．２％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に２．７％の圧縮歪を有した状態となっている。
【０１３９】
したがって、第５実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数（＝０．３１８９ｎｍ）よりも大きな値を有した状態で形成される。
【０１４０】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数（√３×０．３１８９ｎｍ）と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３３０９４ｎｍ）に対して、形成後には［１−１００］方向に約３．６％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１４１】
続けて、活性層５３３上に、約０．１μｍの厚みを有するアンドープＩｎ０．２Ｇａ０．８Ｎからなるｐ側光ガイド層５３４を成長させる。この後、ｐ側光ガイド層５３４上に、約２０ｎｍの厚みを有するアンドープＡｌ０．１Ｇａ０．９Ｎからなるｐ側キャリアブロック層５３５を約１．２μｍ／ｈの速度で成長させる。この後、ｐ側キャリアブロック層５３５上に、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｐ型クラッド層５３６を約１．１μｍ／ｈの速度で成長させる。この後、ｐ型クラッド層５３６上に、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層３７を約０．２５μｍ／ｈの速度で成長させる。なお、ｐ側光ガイド層５３４、ｐ側キャリアブロック層５３５およびｐ型クラッド層５３６は、本発明の「第２半導体層」の一例である。
【０１４２】
なお、第５実施形態による窒化物系半導体レーザ素子５００のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第５実施形態の効果は、上記第１実施形態と同様である。
【０１４３】
（第６実施形態）
図１５を参照して、第６実施形態について説明する。この第６実施形態による窒化物系半導体レーザ素子６００では、上記第５実施形態と異なる材料からなる下地層６２０およびｎ型クラッド層６３１を用いて、ｎ型ＧａＮ基板１０の表面上に窒化物系半導体層６３０を形成する場合について説明する。なお、図中において、上記第５実施形態と同様の構成には、上記第５実施形態と同じ符号を付して図示している。
【０１４４】
すなわち、第６実施形態による窒化物系半導体レーザ素子６００の製造プロセスでは、まず、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有するｎ型Ａｌ０．０５Ｉｎ０．１Ｇａ０．８５Ｎからなる下地層６２０を成長させる。なお、下地層６２０のａ軸の格子定数は、無歪みの状態では０．３２１９６ｎｍである。
【０１４５】
この際、第６実施形態では、下地層６２０は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３２０１２ｎｍとなるように形成されるので、下地層６２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層６２０は、テラス部１０ｂの端部１０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３２１７７ｎｍとなるように形成されるので、下地層６２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。
【０１４６】
一方、下地層６２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、下地層６２０は、形成後には［１−１００］方向に０．９％の圧縮歪を有して形成される。すなわち、下地層６２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成される。
【０１４７】
その後、下地層６２０の表面上に、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．０５Ｇａ０．１５Ｎからなるｎ型クラッド層６３１を約０．２５μｍ／ｈの速度で成長させる。なお、ｎ型クラッド層６３１の表面上に積層されるその他の半導体層（半導体素子層）については、上記第５実施形態と同様である。なお、ｎ型クラッド層６３１は、本発明の「第１半導体層」の一例である。
【０１４８】
これにより、活性層５３３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３３０９４ｎｍであるのに対して、下地層６２０上に形成された場合、テラス部１０ｂの上部（上方）では、形成後の下地層６２０の格子定数（０．３２０１２ｎｍ）と一致して、［１１−２０］方向に３．３％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、形成後の下地層６２０の格子定数（０．３２１７７ｎｍ）と一致して形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に２．８％の圧縮歪を有した状態となっている。
【０１４９】
したがって、第６実施形態では、井戸層は、［１１−２０］方向の全体にわたって、ｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。
【０１５０】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３３０９４ｎｍ）に対して、形成後には［１−１００］方向に約．６％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１５１】
なお、第６実施形態による窒化物系半導体レーザ素子６００のその他の構造および製造プロセスは、上記第５実施形態と同様である。また、第６実施形態の効果は、上記第１実施形態と同様である。
【０１５２】
（第７実施形態）
図１６を参照して、第７実施形態について説明する。この第７実施形態による窒化物系半導体レーザ素子７００では、上記第１実施形態と異なり、（１−１００）面の主表面を有するｎ型ＧａＮ基板７１０を用いて窒化物系半導体層３０を形成する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１５３】
すなわち、第７実施形態による窒化物系半導体レーザ素子７００の製造プロセスでは、まず、（１−１００）面の主表面を有するｎ型ＧａＮ基板７１０の表面に、［０００１］方向（Ａ方向）に沿って延びるストライプ状（細長状）の溝部７１０ｄを形成する。ここで、ｎ型ＧａＮ基板７１０のｃ軸の格子定数は、無歪みの状態で０．５１８６ｎｍである。なお、溝部７１０ｄは、上記第１実施形態において形成された溝部１０ｄと同じ断面形状を有するように形成される。なお、ｎ型ＧａＮ基板７１０は、本発明の「基板」の一例である。
【０１５４】
その後、溝部７１０ｄが形成されたｎ型ＧａＮ基板７１０の表面上に、下地層２０を成長させる。ここで、下地層２０のｃ軸の格子定数は、無歪みの状態で０．５２３６７ｎｍである。なお、下地層２０の無歪みの状態での格子定数は、ＩｎＮのｃ軸の格子定数を０．５６９３ｎｍとして線形補間により算出した値を用いている。
【０１５５】
この際、第７実施形態では、下地層２０は、テラス部７１０ｂ（［１１−２０］方向の素子の中央部）において、［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層２０は、テラス部７１０ｂの端部７１０ｃにおいて、［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。なお、テラス部７１０ｂは、本発明の「段差部以外の領域」の一例である。
【０１５６】
一方、下地層２０は、ｎ型ＧａＮ基板７１０上への形成後の［０００１］方向（Ａ方向）の格子定数については、基板全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板７１０の［０００１］方向の格子定数と一致して形成されるので、下地層２０は、形成後には［０００１］方向に１％の圧縮歪を有して形成される。すなわち、下地層２０は、ｎ型ＧａＮ基板７１０上への形成後の［０００１］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成される。
【０１５７】
その後、下地層２０の表面上に、上記第１実施形態と同様の材料からなる半導体層（半導体素子層）を積層して、窒化物系半導体層３０を形成する。
【０１５８】
これにより、形成後の活性層３３の井戸層は、上記第１実施形態と同様に、テラス部７１０ｂの上部（上方）において［１１−２０］方向に２．７％の圧縮歪を有するとともに、テラス部７１０ｂの端部７１０ｃの上部（上方）において［１１−２０］方向に２．２％の圧縮歪を有した状態となっている。
【０１５９】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部７１０ｂおよび段差部７１０ａの上部（上方）に関係なく素子全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［０００１］方向の格子定数と一致して形成されているので、井戸層は、無歪みの状態（格子定数＝０．５３３８１ｎｍ）に対して、形成後には［０００１］方向に２．８％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［０００１］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１６０】
なお、第７実施形態による窒化物系半導体レーザ素子７００のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【０１６１】
第７実施形態では、上記のように、下地層２０を、［０００１］方向（Ａ方向）の歪みが、［１１−２０］方向（Ｂ方向）の歪みよりも大きい状態で、ｎ型ＧａＮ基板１０のｍ面（（１−１００）面）の主表面上に形成することによって、窒化物系半導体からなる活性層３３を構成する六方晶化合物半導体の基板面内の方向に、異方的な歪みを加えることができる。これにより、閾値電流が低減された窒化物系半導体レーザ素子７００を形成することができる。なお、第７実施形態の効果は、上記第１実施形態と同様である。
【０１６２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１６３】
たとえば、上記第１〜第７実施形態では、ｎ型窒化物系半導体基板を用いた例について示したが、本発明はこれに限られない。本発明では、ｐ型窒化物系半導体基板を用いるとともに、ｐ型窒化物系半導体基板の表面上に、ｐ型窒化物系半導体層、活性層およびｎ型窒化物系半導体層などを順次積層して半導体素子を形成してもよい。
【０１６４】
また、上記第３実施形態の製造プロセスでは、溝部１２ｄの両側の側面１２ｆが底部１２ｅから上方に向かって庇を形成するように構成した例について示したが、本発明はこれに限られない。本発明では、溝部１２ｄの片側の側面のみが上方に向かって庇を形成するように構成してもよい。
【０１６５】
また、上記第１〜第７実施形態の製造プロセスでは、窒化物系半導体各層の結晶成長を、ＭＯＣＶＤ法を用いて行った例について示したが、本発明はこれに限られない。本発明では、窒化物系半導体各層の結晶成長を、ハライド気相エピタキシー法や、分子線エピタキシー（ＭＢＥ）法や、ガスソースＭＢＥ法などを用いて行うようにしてもよい。
【０１６６】
また、上記第１〜第７実施形態において、本発明の「基板」として、ストライプ状の転位集中領域を有する基板を用いてもよい。この場合、基板の転位集中領域が、本発明の「段差部」の底部内の領域に位置するとともに、基板の転位集中領域以外の領域が、本発明の「段差部以外の領域」に位置するのが好ましい。
【符号の説明】
【０１６７】
２ 基板
２ａ、１０ａ、１１ａ、１２ａ、７０ａ 段差部
２ｂ、１０ｂ、７０ｂ、７１０ｂ テラス部（段差部以外の領域）
３、２０、８０、６２０ 下地層
４ 第１半導体層
５ 第２半導体層
１０、７１０ ｎ型ＧａＮ基板（基板）
３１、９１、５３１、６３１ ｎ型クラッド層（第１半導体層）
３２、９２ ｎ側キャリアブロック層（第２半導体層）
３３、９３、５３３ 活性層（第２半導体層）
３４、９４、５３４ ｐ側光ガイド層（第２半導体層）
３５、９５、５３５ ｐ側キャリアブロック層（第２半導体層）
３６、９６、５３６ ｐ型クラッド層（第２半導体層）
３７、９７ ｐ側コンタクト層（第２半導体層）
７０ ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板（基板）
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特に、基板と、基板の表面上に形成された半導体層とを備えた半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、基板と、基板の表面上に形成された半導体層とを備えた窒化物系半導体レーザ素子およびその製造方法が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、高密度転位領域における表面に溝状の凹部が形成された窒化物半導体からなる基板と、基板の表面上に、Ａｌを含有する第１の窒化物系半導体層、Ｉｎを含有する第２の窒化物系半導体層およびＡｌを含有する第３の窒化物系半導体層がこの順に積層された半導体層と、活性層を含むとともにこの半導体層上に積層された半導体素子層（能動層）とを備えた窒化物系半導体レーザ素子およびその製造方法が開示されている。この窒化物系半導体レーザ素子では、半導体層の結晶成長時に、基板の凹部の側面上と側面以外の領域（凹部の底部および上部の上面）上とにおいて第１の窒化物系半導体層が異なる成長膜厚の状態で形成される現象を利用することにより、基板から第１の窒化物系半導体層に引き継がれた転位（欠陥）の成長する方向が制御されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９１８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された窒化物系半導体レーザ素子では、基板の表面上に形成される半導体層（第１〜第３の窒化物系半導体層）や上層の活性層を含む半導体素子層（能動層）に対する基板面内の方向の歪みの異方性（方向によって歪みの大きさが異なる性質）については全く考慮されていない。このため、半導体層に大きな歪みが加わることに起因して、レーザ素子に劣化が生じることがあった。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板の表面上に積層される半導体素子層に発生する所定の方向の歪みを低減することが可能な半導体素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の第１の局面による半導体素子は、第１方向および第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板と、主表面上に形成された窒化物系半導体からなる下地層と、下地層の基板とは反対側の表面上に形成された窒化物系半導体からなる第１半導体層と、第１半導体層の下地層とは反対側の表面上に形成された窒化物系半導体からなる第２半導体層とを備え、主表面上には、第１方向に沿って延びる段差部が形成されており、下地層および第２半導体層の無歪みの状態における第２方向の格子定数は、それぞれ、基板の無歪みの状態における第２方向の格子定数よりも大きく、下地層および第２半導体層の主表面上に形成された状態における第２方向の格子定数は、それぞれ、基板の第２方向の格子定数よりも大きい。
【０００８】
なお、本発明において、基板、下地層および第２半導体層における「無歪みの状態」とは、基板、下地層および第２半導体層の各々が、互いに積層されることなく単独で存在する場合における基板および各層の状態を意味する。
【０００９】
この発明の第１の局面による半導体素子では、上記のように、無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい下地層が、第１方向に延びる段差部が形成された基板の表面上において基板の第２方向（第１方向と交差する素子の幅方向）の格子定数よりも下地層の第２方向の格子定数が大きくなるように第２方向に格子緩和された状態で形成されている。このとき、下地層上に第１半導体層を介して無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい第２半導体層を、基板の第２方向の格子定数よりも第２半導体層の第２方向の格子定数が大きくなるように形成することによって、第２半導体層の第２方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子の長寿命化を図ることができる。
【００１０】
上記第１の局面による半導体素子において、好ましくは、下地層は、第１方向の歪みが第２方向の歪みよりも大きい状態で、基板の主表面上に形成されている。このように構成すれば、窒化物系半導体からなる第２半導体層を構成する六方晶化合物半導体の基板面内の方向に、異方的な（等方的でない）歪みを加えることができる。これにより、第２半導体層における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された半導体素子を形成することができる。
【００１１】
上記第１の局面による半導体素子において、好ましくは、下地層の厚みは、第１半導体層の厚みよりも大きい。このように構成すれば、下地層上に第１半導体層が形成された状態であっても、下地層に対する第１半導体層の影響は小さくなるので、下地層は、基板上において容易に格子緩和を起こすことができる。
【００１２】
上記第１の局面による半導体素子において、好ましくは、基板は、Ｉｎを含まず、下地層および第２半導体層は、Ｉｎを含む。このように構成すれば、無歪みの状態における下地層および第２半導体層の第２方向の格子定数を、無歪みの状態における基板の第２方向の格子定数よりも容易に大きくすることができる。また、第２半導体層が活性層を含む場合、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００１３】
上記第１の局面による半導体素子において、好ましくは、段差部以外の領域における下地層の厚みは、段差部の高さよりも小さい。このように構成すれば、段差部の角部近傍おける下地層の厚みは、段差部の底部や段差部以外の領域における下地層の厚みよりも小さくなるので、下地層は、段差部以外の領域において第２方向に膨張しやすくなる。これにより、段差部以外の領域において、基板の第２方向の格子定数よりも下地層の第２方向の格子定数を、容易に大きくすることができる。
【００１４】
上記第１の局面による半導体素子において、好ましくは、第２半導体層は、井戸層を有する活性層を含み、井戸層の無歪みの状態における第２方向の格子定数は、基板の無歪みの状態における第２方向の格子定数よりも大きい。このように構成すれば、上述した下地層により、第１半導体層を介して形成された第２半導体層を構成する活性層（井戸層）の第２方向の歪みを低減することができる。これにより、発光効率の高い半導体レーザ素子を容易に形成することができる。
【００１５】
この発明の第２の局面による半導体素子の製造方法は、第１方向および第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板の主表面上に、第１方向に沿って延びる段差部を形成する工程と、主表面上に窒化物系半導体からなる下地層を形成する工程と、下地層の基板とは反対側の表面上に窒化物系半導体からなる第１半導体層を形成する工程と、第１半導体層の下地層とは反対側の表面上に窒化物系半導体からなる第２半導体層を形成する工程とを備え、下地層および第２半導体層の無歪みの状態における第２方向の格子定数は、それぞれ、基板の無歪みの状態における第２方向の格子定数よりも大きく、下地層を形成する工程、および、第２半導体層を形成する工程は、それぞれ、下地層および第２半導体層の第２方向の格子定数が基板の第２方向の格子定数よりも大きくなるように形成する工程を含む。
【００１６】
この発明の第２の局面による半導体素子の製造方法では、上記のように、無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい下地層を、第１方向に延びる段差部が形成された基板の表面上に形成することにより、下地層の第２方向の格子緩和を起こりやすくさせることで、基板の表面上において基板の第２方向（第１方向と交差する素子の幅方向）の格子定数よりも下地層の第２方向の格子定数が大きくなるように形成している。このとき、下地層上に第１半導体層を介して無歪みの状態における第２方向の格子定数が基板の無歪みの状態における第２方向の格子定数よりも大きい第２半導体層を、基板の第２方向の格子定数よりも第２半導体層の第２方向の格子定数が大きくなるように形成することによって、第２半導体層の第２方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子の長寿命化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体素子の概略的な構成を説明するための断面図である。
【図２】本発明の半導体素子の概略的な構成および製造プロセスを説明するための斜視図である。
【図３】本発明の半導体素子の概略的な構成および製造プロセスを説明するための断面図である。
【図４】本発明の半導体素子の概略的な構成および製造プロセスを説明するための斜視図である。
【図５】本発明の第１実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図６】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１０】本発明の第３実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１１】本発明の第４実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１２】本発明の第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１３】本発明の第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第５実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１５】本発明の第６実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【図１６】本発明の第７実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
まず、図１、図２および図４を参照して、本発明の具体的な実施形態を説明する前に、本発明の半導体素子１の概略的な構成について説明する。
【００２０】
半導体素子１は、図１に示すように、基板２の主表面上に、下地層３と第１半導体層４と第２半導体層５とを順次積層した構造からなる。
【００２１】
基板２、下地層３、第１半導体層４および第２半導体層５は、それぞれ、ＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。また、図１に示すように、基板２の主表面上には、第１方向（図１の紙面に垂直なＡ方向）にストライプ状に延びる段差部２ａを含む。また、基板２の主表面に平行で、かつ、Ａ方向と直交する第２方向（図１の素子の幅方向（Ｂ方向））において隣接する段差部２ａに挟まれた領域であるテラス部２ｂの上部が、半導体素子１の素子形成領域に対応する。なお、テラス部２ｂは、本発明の「段差部以外の領域」の一例である。また、上記したＡ方向およびＢ方向は、それぞれ、本発明の「第１方向」および「第２方向」に対応しており、以降の説明および実施形態においても同様に扱う。
【００２２】
下地層３は、無歪みの状態におけるＢ方向の格子定数β２が、無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。また、第２半導体層５は、無歪みの状態におけるＢ方向の格子定数δ２が、基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きいＩＩＩ族化合物半導体からなる窒化物系半導体からなる。
【００２３】
ここで、基板２の表面上に下地層３が形成された状態において、テラス部２ｂ上に形成された下地層３のＢ方向の格子定数β２は、基板２のＢ方向の格子定数α２よりも大きい（β２＞α２）。また、同様に、基板２上に第２半導体層５が形成された状態において、テラス部２ｂ上に形成された第２半導体層５のＢ方向の格子定数δ２は、基板２のＢ方向の格子定数α２よりも大きい（δ２＞α２）。
【００２４】
すなわち、本発明では、無歪みの状態におけるＢ方向の格子定数β２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい下地層３を、Ａ方向に延びる段差部２ａが形成された基板２の表面上に形成することにより、下地層３のＢ方向の格子緩和が起こりやすくなることを利用して基板２の表面上において基板２のＢ方向の格子定数α２よりも下地層３のＢ方向の格子定数β２が大きくなる状態に形成している。このとき、下地層３上に第１半導体層４を介して無歪みの状態におけるＢ方向の格子定数δ２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい第２半導体層５が、基板２のＢ方向の格子定数α２よりも第２半導体層５のＢ方向の格子定数δ２が大きくなるように形成されるので、第２半導体層５のＢ方向の歪みの大きさが緩和（低減）されるように構成されている。
【００２５】
また、基板２の主表面の面方位は、（０００１）面、（０００−１）面や、（１１−２０）面や、（１−１００）面などの非極性面、（１１−２２）面や（１１−２−２）面や（１−１０１）面や（１−１０−１）面などの半極性面を用いることが可能である。また、第１半導体層４および第２半導体層５は、それぞれ、単一の半導体層により構成されていてもよいし、各々が複数の半導体層からなる積層構造を有していてもよい。また、第２半導体層５の上面上や上面上のみならず第２半導体層５の側面上に、絶縁膜や電極層などの他の層が形成されていてもよい。また、基板２の下面上や上面上のみならず基板２の側面上に、絶縁膜や電極層などの他の層が形成されていてもよい。
【００２６】
また、基板２は、好ましくは、ＡｌＧａＮ、ＧａＮまたはＧａＩｎＮにより構成することができる。たとえば、基板２がＡｌＧａＮの場合、下地層３は、ＧａＮまたはＧａＩｎＮまたは基板２よりもＡｌ組成の低いＡｌＧａＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。また、基板２がＧａＮの場合、下地層３は、ＧａＩｎＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。また、基板２がＧａＩｎＮの場合、下地層３は、ＧａＩｎＮまたは無歪みの状態におけるＢ方向の格子定数β２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きなＡｌＩｎＧａＮを含んでいてもよい。
【００２７】
また、第１半導体層４は、下地層３と組成の異なるＩＩＩ族化合物半導体を用いた窒化物系半導体からなる。たとえば、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも小さいＩＩＩ族化合物半導体からなる窒化物系半導体を含んでもよい。なお、この場合において、下地層３がＡｌＧａＮの場合、第１半導体層４は、下地層３よりもＡｌ組成の高いＡｌＧａＮを含んでもよい。また、下地層３がＧａＮの場合、第１半導体層４は、ＡｌＧａＮを含んでもよい。また、下地層３がＧａＩｎＮの場合、第１半導体層４は、ＧａＮまたはＡｌＧａＮ、または、下地層３よりもＩｎ組成の低いＧａＩｎＮ、または、ＡｌＩｎＧａＮを含んでもよい。
【００２８】
また、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２と同じＩＩＩ族化合物半導体からなる窒化物系半導体により構成することもできる。あるいは、第１半導体層４は、無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも大きいＩＩＩ族化合物半導体からなる窒化物系半導体により構成することもできる。
【００２９】
また、基板２がＡｌＧａＮの場合、第２半導体層５は、ＧａＮまたはＩｎＧａＮ、または、基板２よりもＡｌ組成の低いＡｌＧａＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。あるいは、基板２がＧａＮの場合、第２半導体層５は、ＧａＩｎＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。あるいは、基板２がＧａＩｎＮの場合、第２半導体層５は、基板２よりもＩｎ組成の高いＧａＩｎＮ、または、無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。
【００３０】
また、第２半導体層５の無歪みの状態におけるＢ方向の格子定数δ２は、下地層３の無歪みの状態におけるＢ方向の格子定数β２以上の大きさであってもよい。たとえば、下地層３がＡｌＸＧａ（１−Ｘ）Ｎの場合、第２半導体層５は、ＡｌＹＧａ（１−Ｙ）Ｎ（ここでＹ≦Ｘ）を含んでもよい。あるいは、下地層３がＧａＮの場合、第２半導体層５は、ＧａＩｎＮを含んでもよい。、また、下地層３がＧａＸＩｎ（１−Ｘ）Ｎの場合、第２半導体層５は、ＧａＹＩｎ（１−Ｙ）Ｎ（ここでＹ≧Ｘ）または無歪みの状態におけるＢ方向の格子定数δ２が無歪みの状態における基板２のＢ方向の格子定数α２よりも大きいＡｌＩｎＧａＮを含んでもよい。また、第１半導体層４の無歪みの状態におけるＢ方向の格子定数γ２が、下地層３の無歪みの状態におけるＢ方向の格子定数β２よりも大きい場合、第２半導体層５は、無歪みの状態におけるＢ方向の格子定数δ２が、第１半導体層４の無歪みの状態におけるＢ方向の格子定数γ２よりも大きいＡｌＢＩｎＧａＴｌＮなどのＩＩＩ族化合物半導体からなる窒化物系半導体を含んでいてもよい。本発明では、このように、基板２がＩｎを含まず、下地層３および第２半導体層５がＩｎを含むことによって、無歪みの状態における下地層３および第２半導体層５のＢ方向の格子定数（β２およびδ２）を、無歪みの状態における基板２のＢ方向の格子定数α２よりも容易に大きくすることができる。また、第２半導体層５が活性層を含む場合、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００３１】
また、下地層３、第１半導体層４および第２半導体層５は、Ｂ方向の格子定数が一致する状態である擬格子整合状態で形成されていることが好ましい。
【００３２】
また、半導体素子１においては、テラス部２ｂ上のみならず、半導体素子１の幅方向の略全体にわたって、素子形成後の下地層３のＢ方向の格子定数β２が、素子形成後の基板２のＢ方向の格子定数α２よりも大きい（β２＞α２）のがより好ましい。
【００３３】
また、図２に示すように、基板２が、Ａ方向の一方向にのみストライプ状に延びる上述の段差部２ａ（後述する溝部２ｃ）を含んでいる場合、Ａ方向の格子定数に関して、素子形成後の基板２のＡ方向の格子定数α１が、素子形成後の下地層３のＡ方向の格子定数β１と一致する関係（α１＝β１）を有している。この場合、基板面内で等方的な（０００１）面であっても、下地層３、第１半導体層４および第２半導体層５には、基板面内で異方的な歪みが印加される。また、素子形成後における下地層３のＢ方向の歪みよりも、下地層３のＡ方向の歪みの方が大きい。これにより、第２半導体層５における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された半導体素子１を形成することができる。
【００３４】
また、図４に示すように、基板２は、段差部２ａに加えてＢ方向にストライプ状に延びる段差部２ｇ（後述する溝部２ｄ）を含んでいてもよい。この場合、Ａ方向の格子定数に関して、半導体素子１のＡ方向の全体にわたって、素子形成後の下地層３のＡ方向の格子定数β１が、素子形成後の基板２のＡ方向の格子定数α１よりも大きい（β１＞α１）。
【００３５】
ここで、基板２に形成される段差部２ａを形成するための溝部２ｃの断面形状については、図２に示すような溝部２ｃの底部２ｅから上方に向かって開口幅が広がる方向に傾斜した側面２ｆを有する溝形状以外の形状であってもよい。あるいは、溝部２ｃの底部２ｅ（底面）に対して略垂直な側面を有する溝形状であってもよいし、両側面が、溝部２ｃの底部２ｅから上方に向かって開口幅を狭める方向に傾斜していてもよい。また、側面が階段状になっていてもよい。また、上記した底部２ｅ（底面）などがなく断面形状が略Ｖ字形状であってもよい。また、溝部２ｃの断面形状を略対称形状に構成してもよいし、非対称形状になるように構成してもよい。
【００３６】
また、図３に示すように、溝部２ｃの底部２ｅ上に下地層３を形成してもよいが、溝部２ｃの底部２ｅ上に下地層３を形成しなくてもよい。溝部２ｃの底部２ｅ上に下地層３を形成しない場合、下地層３が溝部２ｃによってＢ方向に分断されるように構成されるので、より容易に、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きくすることができる。
【００３７】
また、本発明では、下地層３の厚みは、約０．５μｍ以上約２０μｍ以下の範囲が好ましい。また、基板２に形成される段差部２ａの高さ（溝部２ｃの深さ）は、約０．１μｍ以上約３０μｍ以下の範囲が好ましい。これにより、段差部２ａの角部近傍おける下地層３の厚みは、段差部２ａの底部２ｅや段差部２ａ以外の領域（テラス部２ｂ）における下地層３の厚みよりも小さくなるので、下地層３は、段差部２ａ以外の領域（テラス部２ｂなど）においてＢ方向に膨張しやすくなる。これにより、段差部２ａ以外の領域において、基板２のＢ方向の格子定数α２よりも下地層３のＢ方向の格子定数β２を、容易に大きくすることが可能となる。
【００３８】
また、溝部２ｃの幅（Ｂ方向）は、第１半導体層４の厚み（Ｃ方向）よりも大きい値であるのが好ましく、約５μｍ以上約４００μｍ以下の範囲が好ましい。
【００３９】
さらには、下地層３の厚みが、第１半導体層４の厚みよりも大きく構成されるのがより好ましい。これにより、下地層３上に第１半導体層４が形成された状態であっても、下地層３に対する第１半導体層４の影響は小さくなるので、下地層３は、基板２上において容易に格子緩和を起こすことが可能となる。また、隣接する２つの溝部２ｃに挟まれたテラス部２ｂのＢ方向の幅よりも、溝部２ｃのＢ方向の幅が広くてもよい。
【００４０】
上記の半導体素子１は、半導体レーザ素子や発光ダイオード素子の発光素子や、電界効果トランジスタや、ヘテロバイポーラトランジスタなどの電子デバイスや、フォトダイオードや太陽電池素子などの受光素子や、光触媒素子などに適用することができる。
【００４１】
また、半導体素子１が発光素子の場合、第１半導体層４は第１導電型半導体層からなり、第２半導体層５は、第１半導体層側から、活性層と第２導電型半導体層とを順次積層した構造からなっていてもよい。活性層は、単層あるいは単一量子井戸（ＳＱＷ）構造や、多重量子井戸（ＭＱＷ）構造からなる。ここで、活性層あるいは井戸層は、無歪みの状態における基板面内の格子定数が、基板２の無歪みの状態における基板面内の格子定数よりも大きいＩＩＩ族化合物半導体を用いた窒化物系半導体からなっていてもよい。また、第１導電型半導体層は、活性層よりもバンドギャップの大きい第１導電型クラッド層などからなる。なお、第１導電型クラッド層と活性層との間に、第１導電型クラッド層よりもバンドギャップの大きいキャリアブロック層を有していてもよい。また、第１導電型クラッド層の活性層とは反対側に第１導電型コンタクト層を有していてもよい。
【００４２】
また、第２導電型半導体層は、活性層よりもバンドギャップの大きい第２導電型クラッド層などからなる。また、第２導電型クラッド層と活性層との間に、第２導電型クラッド層よりもバンドギャップの大きいキャリアブロック層を有していてもよい。また、活性層と反対側の第２導電型クラッド層上に第２導電型コンタクト層を有していてもよい。また、第２導電型コンタクト層は、第２導電型クラッド層よりもバンドギャップが小さいことが好ましい。また、第１導電型半導体層の活性層とは反対側の表面に、第１導電側電極を形成してもよい。また、第２導電型半導体層上には、第２導電側電極が形成される。
【００４３】
また、上記した発光素子が半導体レーザ素子の場合、第１導電型クラッド層と活性層との間に、第１導電型クラッド層と活性層との間のバンドギャップを有する光ガイド層を有していてもよい。この場合、第２導電型クラッド層と活性層との間に、第２導電型クラッド層と活性層との間のバンドギャップを有する光ガイド層を有していてもよい。
【００４４】
半導体レーザ素子は、たとえば、劈開面からなる共振器面を有する。半導体レーザの光出射側の共振器面には、低反射率の誘電体多層膜が形成されている。反対側の共振器面に高反射率の誘電体多層膜が形成されている。ここで、誘電体多層膜としては、ＧａＮ、ＡｌＮ、ＢＮ、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｌａ２Ｏ３、ＳｉＮ、ＡｌＯＮおよびＭｇＦ２や、これらの混成比の異なる材料であるＴｉ３Ｏ５やＮｂ２Ｏ３などからなる多層膜を用いることができる。
【００４５】
また、半導体レーザ素子としては、上部クラッド層に凸部からなるリッジを設けるとともに誘電体の電流ブロック層をリッジの側面に配置することにより活性層に導波路を形成するリッジ導波路型半導体レーザのほか、埋め込みヘテロ型半導体レーザや、平坦な上部クラッド層にストライプ状の開口部を有する電流ブロック層を形成した利得導波型半導体レーザ、あるいは、垂直共振器型半導体レーザに対しても適用できる。また、上記した半導体素子１は、窒化物系半導体により実現可能な、赤外から紫外にわたる光を発光する発光素子に対しても適用できる。
【００４６】
次に、図１〜図４を参照して、本発明の半導体素子１の概略的な製造プロセスについて説明する。
【００４７】
まず、図２に示すように、基板２の主表面上に、基板面内の第１方向（図１〜図３のＡ方向）に沿ってストライプ状に延びる溝部２ｃを形成する。この溝部２ｃを形成することにより、半導体素子１となった状態での素子の幅方向（Ｂ方向）の両端部に配置される段差部２ａが形成される。
【００４８】
その後、図３に示すように、まず、第１温度で下地層３を成長させる。この際、下地層３は、基板２の主表面に平行で、かつ、Ａ方向と直交する第２方向（図１〜図３のＢ方向）の格子定数β２が、基板２のＢ方向の格子定数α２よりも大きい状態（β２＞α２）で形成される。また、下地層３は、Ａ方向の格子定数に関して、下地層３を形成した後の基板２の格子定数α１が、形成後の下地層３のＡ方向の格子定数β１と一致する（α１＝β１）ように形成される。
【００４９】
次に、図３に示すように、下地層３上に、第２温度で第１半導体層４を成長させる。さらに、第１半導体層４上に、第３温度で第２半導体層５を成長させる。この際、第２半導体層５は、基板２の主表面に平行で、かつ、Ａ方向と直交するＢ方向の格子定数δ２が、基板２のＢ方向の格子定数α２よりも大きい状態（δ２＞α２）で形成される。
【００５０】
また、図３に示すように、溝部２ｃの底部２ｅ上に下地層３を成長させてもよいが、溝部２ｃの底部２ｅ上に下地層３を成長させなくてもよい。溝部２ｃの底部２ｅ上に下地層３を成長させない場合、下地層３が溝部２ｃによってＢ方向に分断されるように構成されるので、より容易に、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きくすることができる。この場合、溝部２ｃの底部２ｅあるいは側面２ｆに、選択成長用のマスクを配置すればよい。
【００５１】
なお、下地層３上に、第１半導体層４および第２半導体層５などを形成した後、溝部２ｃに（図３のＸ−Ｘ線）沿って個々のチップに分割する。この場合、チップ化された半導体素子１（図１参照）の両側端部には、溝部２ｃの分割に伴って段差部２ａが残される。このようにして、半導体素子１を製造することができる。
【００５２】
本発明では、上記のように、無歪みの状態におけるＢ方向の格子定数β２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい下地層３を、基板２の主表面上において基板２のＢ方向（溝部２ｃが延びる第１方向（Ａ方向）と交差する素子の幅方向）の格子定数α２よりも下地層３のＢ方向の格子定数β２が大きくなる（β２＞α２）ように形成している。これにより、下地層３のＢ方向の格子緩和が起こりやすくなる。このとき、下地層３上に第１半導体層４を介して無歪みの状態におけるＢ方向の格子定数δ２が基板２の無歪みの状態におけるＢ方向の格子定数α２よりも大きい第２半導体層５を、基板２のＢ方向の格子定数α２よりも第２半導体層５のＢ方向の格子定数δ２が大きくなる（δ２＞α２）ように形成することによって、第２半導体層５のＢ方向の歪みの大きさを緩和（低減）することができる。その結果、半導体素子１の長寿命化を図ることができる。
【００５３】
なお、第１温度は第３温度よりも大きいのが好ましい。これにより、下地層３の基板面内の格子緩和を容易に起こすことができるので、形成後の下地層３のＢ方向の格子定数β２を、基板２のＢ方向の格子定数α２よりも大きく（β２＞α２）することができる。また、第２温度は、第１温度以下であるのが好ましい。
【００５４】
また、この際、形成後の第１半導体層４の基板面内のＡ方向の格子定数γ１およびＢ方向の格子定数γ２が、下地層３の基板面内のＡ方向の格子定数β１およびＢ方向の格子定数β２とそれぞれ一致する関係（γ１＝β１かつγ２＝β２）を有して形成されるのが好ましく、かつ、形成後の第２半導体層５の基板面内のＡ方向の格子定数δ１およびＢ方向の格子定数δ２が、下地層３の基板面内のＡ方向の格子定数β１および基板面内のＢ方向の格子定数β２とそれぞれ一致する関係（δ１＝β１かつδ２＝β２）を有して形成されるのが好ましい。
【００５５】
なお、図４に示すように、基板２に、溝部２ｃに加えて基板面内のＢ方向に沿ってストライプ状に延びる溝部２ｄが形成される場合、下地層３は、Ａ方向の全体にわたって、下地層３のＡ方向の格子定数β１が、基板２のＡ方向の格子定数α１よりも大きい状態（β１＞α１）で基板２の表面上に形成される。この場合も、形成後の第１半導体層４の基板面内のＡ方向の格子定数γ１およびＢ方向の格子定数γ２が、下地層３の基板面内のＡ方向の格子定数β１およびＢ方向の格子定数β２とそれぞれ一致する関係（γ１＝β１かつγ２＝β２）を有して形成されるのが好ましく、かつ、形成後の第２半導体層５の基板面内のＡ方向の格子定数δ１およびＢ方向の格子定数δ２が、下地層３の基板面内のＡ方向の格子定数β１および基板面内のＢ方向の格子定数β２とそれぞれ一致する関係（δ１＝β１かつδ２＝β２）を有して形成されるのが好ましい。
【００５６】
次に、本発明の具体的な実施形態について説明する。
【００５７】
（第１実施形態）
まず、図５を参照して、本発明の第１実施形態による窒化物系半導体レーザ素子１００の構造について説明する。
【００５８】
本発明の第１実施形態による窒化物系半導体レーザ素子１００は、図５に示すように、（０００１）面の主表面を有するｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有するＧｅドープｎ型Ｉｎ０．１Ｇａ０．９Ｎからなる下地層２０を介して窒化物系半導体層３０が形成されている。また、窒化物系半導体レーザ素子１００は、約３００μｍの共振器長（Ａ方向）を有するとともに、約２５０μｍの素子幅（Ｂ方向）を有している。
【００５９】
ここで、第１実施形態では、ｎ型ＧａＮ基板１０には、素子の幅方向（［１１−２０］方向）の両端部に段差部１０ａがそれぞれ設けられている。また、各々の段差部１０ａは、ｎ型ＧａＮ基板１０の［１１−２０］方向の中央領域に配置されたテラス部１０ｂに対して約２μｍの段差（深さ）Ｄ１を有するように形成されている。なお、無歪みの状態（ｎ型ＧａＮ基板１０上に他の半導体層などが形成されずに単独で存在する状態）におけるｎ型ＧａＮ基板１０の［１１−２０］方向（ａ軸）の格子定数は、０．３１８９ｎｍである。また、各々の段差部１０ａは、素子の共振器方向（［１−１００］方向）に沿った全ての領域にわたって形成されている。したがって、約２．５μｍの厚みを有する下地層２０は、段差部１０ａを埋め尽くした状態で、ｎ型ＧａＮ基板１０の上面（段差部１０ａおよびテラス部１０ｂを含めたＣ２側の表面）を覆うように形成されている。なお、ｎ型ＧａＮ基板１０は、本発明の「基板」の一例であり、テラス部１０ｂは、本発明の「段差部以外の領域」の一例である。
【００６０】
これにより、下地層２０は、無歪みの状態（ｎ型ＧａＮ基板１０上に形成されずに下地層２０が単独で存在する状態）ではａ軸の格子定数が０．３２２３４ｎｍであるのに対して、下地層２０がｎ型ＧａＮ基板１０の上面上に形成された場合、ｎ型ＧａＮ基板１０のテラス部１０ｂでは、［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されている。すなわち、テラス部１０ｂでは、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有した状態となっている。ここで、下地層２０の無歪みの状態での格子定数は、ＩｎＮのａ軸の格子定数を０．３５３３ｎｍとして線形補間により算出した値を用いている。また、下地層２０は、テラス部１０ｂの［１１−２０］方向の端部１０ｃ近傍の上部では、［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されている。すなわち、端部１０ｃ近傍の上部では、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。なお、上記した下地層２０の［１１−２０］方向の格子定数については、約５０μｍのＸ線ビーム径に調整されたＸ線回折逆格子マッピング法により測定される。すなわち、下地層２０の形成後に、（１１−２４）逆格子点付近におけるＸ線回折逆格子マッピング測定により、下地層２０の［１１−２０］方向の格子定数が測定される。
【００６１】
したがって、第１実施形態では、下地層２０は、［１１−２０］方向の全体にわたって、ｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きな値を有した状態で形成されている。なお、段差部１０ａ近傍では、段差部１０ａの側面１０ｆにおいて下地層２０の歪みが解放されるので、端部１０ｃ近傍の上部での圧縮歪みが、テラス部１０ｂ近傍の上部の圧縮歪みよりも小さくなる。
【００６２】
また、下地層２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部に関係なく素子全体にわたって無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数（＝√３×０．３１８９ｎｍ）と一致するように形成されるので、下地層２０は、無歪みの状態（格子定数＝√３×０．３２２３４ｎｍ）に対して、形成後には［１−１００］方向に約１．１％の圧縮歪を有した状態となる。これにより、下地層２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。なお、上記した下地層２０の［１−１００］方向の格子定数についても、下地層２０の形成後に、（１−１０４）逆格子点付近におけるＸ線回折逆格子マッピング測定により、下地層２０の［１−１００］方向の格子定数が測定される。
【００６３】
また、図５に示すように、下地層２０の上面（Ｃ２側の表面）上に形成されている窒化物系半導体層３０は、下層から上層に向かって、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層３１と、約２０ｎｍの厚みを有するアンドープＡｌ０．２Ｇａ０．８Ｎからなるｎ側キャリアブロック層３２と、約２０ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層３３とが形成されている。なお、ｎ型クラッド層３１は、本発明の「第１半導体層」の一例であり、ｎ側キャリアブロック層３２、量子障壁層、量子井戸層および活性層３３は、本発明の「第２半導体層」の一例である。
【００６４】
また、活性層３３上に、約０．１μｍの厚みを有するアンドープＩｎ０．０１Ｇａ０．９９Ｎからなるｐ側光ガイド層３４と、約２０ｎｍの厚みを有するアンドープＡｌ０．１５Ｇａ０．８５Ｎからなるｐ側キャリアブロック層３５と、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｐ型クラッド層３６と、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層３７とが形成されている。なお、ｐ側光ガイド層３４、ｐ側キャリアブロック層３５、ｐ型クラッド層３６およびｐ側コンタクト層３７は、本発明の「第２半導体層」の一例である。
【００６５】
ここで、第１実施形態では、上記した各層３１〜３７は、下地層２０の表面形状に沿って形成されている。
【００６６】
これにより、ｎ型クラッド層３１は、無歪みの状態でａ軸の格子定数が０．３１６５９ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、積層後の下地層２０の格子定数（０．３２０２８ｎｍ）と一致して、［１１−２０］方向に１．２％の引張歪を有した状態となっている。ここで、ｎ型クラッド層３１の無歪みの状態での格子定数は、ＡｌＮのａ軸の格子定数を０．３１１２ｎｍとして線形補間により算出した値を用いている。また、ｎ型クラッド層３１は、テラス部１０ｂの端部１０ｃ近傍の上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（＝０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃ近傍の上部では、ｎ型クラッド層３１は、［１１−２０］方向に１．７％の引張歪を有した状態となっている。
【００６７】
したがって、第１実施形態では、ｎ型クラッド層３１は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。なお、テラス部１０ｂの上部での引張歪は、端部１０ｃの上部での引張歪よりも小さくなる。
【００６８】
また、ｎ型クラッド層３１は、下地層２０上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、ｎ型クラッド層３１は、無歪みの状態（格子定数＝√３×０．３１６５９ｎｍ）に対して、形成後には［１−１００］方向に０．７％の引張歪を有した状態となる。これにより、ｎ型クラッド層３１は、下地層２０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも小さい状態で形成されている。
【００６９】
一方、活性層３３の井戸層は、無歪みの状態でのａ軸の格子定数が０．３２９２２ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、下地層２０の格子定数（０．３２０２８ｎｍ）と一致して、［１１−２０］方向に２．７％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に約２．２％の圧縮歪を有した状態となっている。
【００７０】
したがって、第１実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。なお、段差部１０ａ近傍では、段差部１０ａの側面１０ｆにおいて井戸層の歪みが解放されるので、端部１０ｃの上部での圧縮歪みが、テラス部１０ｂの上部の圧縮歪みよりも小さくなる。
【００７１】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向（Ａ方向）の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態での格子定数（√３×０．３２９２２ｎｍ）に対して、形成後には［１−１００］方向に３．１％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【００７２】
また、図５に示すように、ｐ型クラッド層３６には、素子のＢ方向の略中央部から上方（Ｃ２方向）に約０．４０２μｍの厚み（突出高さ）を有して突出する凸部３６ａと、凸部３６ａの両側に延びるとともに約０．０５μｍの厚みを有する平坦部３６ｂとが形成されている。また、凸部３６ａは素子のＢ方向に約１．５μｍの幅を有した状態で共振器方向に沿ってストライプ状に延びるように形成されている。このｐ型クラッド層３６の凸部３６ａおよび凸部３６ａ上に形成されたｐ側コンタクト層３７によって、活性層３３の部分に光導波路を構成するためのリッジ４５が形成されている。
【００７３】
また、リッジ４５を構成するｐ側コンタクト層３７上には、下層から上層に向かって、約１ｎｍの厚みを有するＰｔ層と約１０ｎｍの厚みを有するＰｄ層と約３０ｎｍの厚みを有するＰｔ層とからなるｐ側オーミック電極３８が形成されている。また、窒化物系半導体層３０のｐ型クラッド層３６の凸部３６ａ以外の平坦部３６ｂの上面上およびリッジ４５の両側面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる電流ブロック層３９が形成されている。また、ｐ側オーミック電極３８の上面上および電流ブロック層３９の上面上には、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約１５０ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極４０が形成されている。
【００７４】
また、図５に示すように、ｎ型ＧａＮ基板１０の裏面上には、裏面側から順に、約６ｎｍの厚みを有するＡｌ層と約１０ｎｍの厚みを有するＴｉ層と約１０ｎｍの厚みを有するＰｄ層からなるｎ側オーミック電極４１と、約３００ｎｍの厚みを有するＡｕ層からなるｎ側パッド電極４２とが形成されている。
【００７５】
また、窒化物系半導体レーザ素子１００の共振器方向の両端部には、一対の共振器面（光出射面および光反射面）が形成されている。また、一対の共振器面には、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる反射率制御の機能を兼ねる誘電体多層膜（図示せず）が形成されている。
【００７６】
次に、図５〜図８を参照して、第１実施形態による窒化物系半導体レーザ素子１００の製造プロセスについて説明する。
【００７７】
まず、（０００１）面の主表面を有するｎ型ＧａＮ基板１０を準備する。そして、電子ビーム蒸着法などを用いて、ｎ型ＧａＮ基板１０の表面の所定領域上に、約０．４μｍの厚みを有するＮｉ層からなるストライプ状（細長状）のマスク層（図示せず）を形成した後、Ｃｌ２ガスによる反応性イオンエッチング（ＲＩＥ）法を用いて、このマスク層（図示せず）をエッチングマスクとして、ｎ型ＧａＮ基板１０の上面（図６のＣ２側の表面）から約２μｍの深さ（Ｃ１方向）までをエッチングする。なお、この場合のエッチング選択比（マスク層／ｎ型ＧａＮ基板１０）は、１：１０である。また、エッチング条件としては、エッチング圧力：約３．３２５ｋＰａ、プラズマパワー：約２００Ｗ、エッチング速度：約１４０〜約１５０ｎｍ／ｓｅｃである。これにより、ｎ型ＧａＮ基板１０に、約５０μｍの幅（開口端の幅）Ｗ１（図６参照）と、約２μｍの深さＤ１（図６参照）とを有するとともに、［１−１００］方向に延びるストライプ状の溝部１０ｄが複数形成される。また、上記したエッチング条件の場合、溝部１０ｄの左右の側面１０ｆが、ｎ型ＧａＮ基板１０の上面（Ｃ２側の表面）対してそれぞれ略垂直に形成される。これにより、ｎ型ＧａＮ基板１０において、溝部１０ｄに挟まれるとともに［１１−２０］方向に約２００μｍの幅Ｗ２（図６参照）を有するテラス部１０ｂは、後述する窒化物系半導体層３０の発光部分に対応する領域となる。この後、マスク層を除去する。
【００７８】
次に、図６に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、ｎ型ＧａＮ基板１０のテラス部１０ｂの上面上、溝部１０ｄの底部１０ｅおよび側面１０ｆ上に、下地層２０を介して、窒化物系半導体層３０を構成する窒化物系半導体からなる各層３１〜３７を順次形成する。
【００７９】
具体的には、まず、溝部１０ｄが形成されたｎ型ＧａＮ基板１０を、水素及び窒素雰囲気の反応炉の中に挿入する。この後、窒化物系半導体各層（３１〜３７）の窒素原料であるＮＨ３ガスを反応炉内に供給するとともに、基板温度が約８５０℃になるまで加熱する。そして、基板温度が約８５０℃付近にまで達した時点で、トリエチルガリウム（ＴＥＧａ）ガスおよびトリメチルインジウム（ＴＭＩｎ）ガスと、モノゲルマン（ＧｅＨ４）ガスとを、キャリアガスとしてのＨ２ガスを用いて反応炉内に供給することによって、ｎ型ＧａＮ基板１０の上面上に、約０．３μｍ／ｈの速度で下地層２０を成長させる。
【００８０】
この際、第１実施形態では、下地層２０は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層２０は、溝部１０ｄ近傍のテラス部１０ｂの端部１０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。
【００８１】
一方、下地層２０は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態での［１−１００］方向の格子定数と一致して形成されるので、下地層２０は、［１−１００］方向に１．１％の圧縮歪を有して形成される。
【００８２】
この後、基板温度を約９５０℃にした状態で、トリメチルガリウム（ＴＭＧａ）ガスおよびトリメチルアルミニウム（ＴＭＡｌ）ガスと、ｎ型不純物としてのＧｅ原料であるＧｅＨ４ガスとを、キャリアガスとしてのＨ２ガスを用いて反応炉内に供給することによって、下地層２０の表面上に、約１．１μｍ／ｈの速度でｎ型クラッド層３１を成長させる。
【００８３】
次に、基板温度を約８００℃に下げる。そして、ＴＥＧａガスおよびＴＭＩｎガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｎ型クラッド層３１上に、約１．２μｍ／ｈの速度でｎ側キャリアブロック層３２を成長させる。続けて、ｎ側キャリアブロック層３２の表面上に、約２０ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、４つの量子障壁層と３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層３３が形成される。
【００８４】
続けて、活性層３３上に、ｐ側光ガイド層３４を成長させる。この後、ＴＭＧａガスおよびＴＭＡｌガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ側光ガイド層３４上に、約１．２μｍ／ｈの速度でｐ側キャリアブロック層３５を成長させる。
【００８５】
次に、基板温度を約８５０℃から約１０００℃に加熱する。そして、ＴＭＧａガスおよびＴＭＡｌガスと、ｐ型不純物としてのシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５））ガスとを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ側キャリアブロック層３５上に、約１．１μｍ／ｈの速度でｐ型クラッド層３６を成長させる。この後、基板温度を約１０００℃から約８５０℃に下げる。そして、ＴＥＧａガスおよびＴＭＩｎガスを、キャリアガスとしてのＮ２ガスを用いて反応炉内に供給することによって、ｐ型クラッド層３６上に、約０．２５μｍ／ｈの速度でｐ側コンタクト層３７を成長させる。これにより、ｎ型ＧａＮ基板１０のテラス部１０ｂの上面上、溝部１０ｄの底面および側面上に、下地層２０を介して、窒化物系半導体からなる各層３１〜３７により構成される窒化物系半導体層３０が形成される。
【００８６】
この際、第１実施形態では、窒化物系半導体層３０は、基板面内の格子定数が、下地層２０の格子定数と一致するように形成される。すなわち、活性層３３中の井戸層は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）の上部（上方）において、［１１−２０］方向に約２．７％の圧縮歪を有して形成されるとともに、テラス部１０ｂの端部１０ｃの上部（上方）において、［１１−２０］方向に約２．２％の圧縮歪を有して形成される。
【００８７】
また、活性層３３中の井戸層は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、井戸層は、無歪みの状態に対して［１−１００］方向に３．１％の圧縮歪を有した状態となる。
【００８８】
その後、図７に示すように、フォトリソグラフィおよびドライエッチングを用いて、ｐ型クラッド層３６とｐ側コンタクト層３７とにより構成されるリッジ４５を形成する。この際、リッジ４５は、幅方向に約１．５μｍの幅を有した状態で共振器方向（［１−１００］方向）に沿ってストライプ状に延びるように形成される。
【００８９】
その後、プラズマＣＶＤ法を用いて、窒化物系半導体層３０の全面上に、約０．２μｍの厚みを有するＳｉＯ２膜を形成した後、そのＳｉＯ２膜のリッジ４５に対応する領域を除去することによって、リッジ４５に対応する領域に開口部３９ａを有する電流ブロック層３９（図８参照）を形成する。
【００９０】
そして、図８に示すように、電子ビーム蒸着法を用いてｐ側コンタクト層３７の表面上にｐ側オーミック電極３８を形成した後、電子ビーム蒸着法を用いて、電流ブロック層３９の表面上に、ｐ側オーミック電極３８の上面に接触するようにｐ側パッド電極４０を形成する。
【００９１】
その後、ｎ型ＧａＮ基板１０の裏面を、後述する劈開工程において劈開しやすい厚みになるまで研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１０の裏面上に、ｎ側オーミック電極４１とｎ側パッド電極４２とを順次形成する。
【００９２】
次に、ウェハを［１１−２０］方向に沿って劈開してチップ化する。その後、劈開によて形成された一対の共振器面に、誘電体多層膜を形成する。最後に、ｎ型ＧａＮ基板１０の溝部１０ｄの中心（図８のＸ−Ｘ線）に沿ってウェハを［１−１００］方向に素子分離する。これにより、個々のチップの幅方向の両側端部には、溝部１０ｄが２つに分離された後の段差部１０ａが残される。このようにして、図５に示すような第１実施形態による窒化物系半導体レーザ素子１００が形成される。
【００９３】
第１実施形態では、上記のように、無歪みの状態における［１１−２０］方向（Ｂ方向）の格子定数がｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きい下地層２０を、［１−１００］方向に延びる段差部１０ａが形成されたｎ型ＧａＮ基板の表面上に形成することにより、下地層２０の［１１−２０］方向の格子緩和を起こりやすくなることを利用してｎ型ＧａＮ基板１０の表面上においてｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも下地層２０の［１１−２０］方向の格子定数が大きくなる状態に形成している。このとき、下地層２０上にｎ型クラッド層３１を介して無歪みの状態における［１１−２０］方向の格子定数がｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きい井戸層を含む活性層３３を、ｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも活性層３３の［１１−２０］方向の格子定数が大きくなるように形成することによって、活性層３３の［１１−２０］方向の歪みの大きさを緩和（低減）することができる。その結果、窒化物系半導体レーザ素子１００の長寿命化を図ることができる。
【００９４】
また、第１実施形態では、下地層２０を、［１−１００］方向（Ａ方向）の歪みが、［１１−２０］方向（Ｂ方向）の歪みよりも大きい状態で、ｎ型ＧａＮ基板１０のｃ面（（０００１）面）の主表面上に形成することによって、窒化物系半導体からなる活性層３３を構成する六方晶化合物半導体の基板面内の方向に、異方的な（等方的でない）歪みを加えることができる。これにより、活性層３３における価電子帯上端付近のホールの有効質量が小さくなるので、閾値電流が低減された窒化物系半導体レーザ素子１００を形成することができる。
【００９５】
また、第１実施形態では、下地層２０の厚み（約２．５μｍ）を、ｎ型クラッド層３１の厚み（約１．８μｍ）よりも大きく構成することによって、下地層２０上にｎ型クラッド層３１が形成された状態であっても、下地層２０に対するｎ型クラッド層３１の影響は小さくなるので、下地層２０は、ｎ型ＧａＮ基板１０上において容易に格子緩和を起こすことができる。
【００９６】
また、第１実施形態では、ｎ型ＧａＮ基板１０がＩｎを含まず、下地層２０および活性層３３がＩｎを含むように構成することによって、無歪みの状態における下地層２０および活性層３３の［１１−２０］方向（Ｂ方向）の格子定数を、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも容易に大きくすることができる。また、活性層３３が井戸層を含むので、含有されたＩｎにより発光波長の長波長化を容易に行うことができる。
【００９７】
また、第１実施形態では、本発明の第２半導体層が、井戸層を有する活性層３３を含んでおり、井戸層の無歪みの状態における［１１−２０］方向（Ｂ方向）の格子定数を、ｎ型ＧａＮ基板１０の無歪みの状態における［１１−２０］方向の格子定数よりも大きく構成することによって、上述した下地層２０により、ｎ型クラッド層３１を介して形成された活性層３３に含まれる井戸層の［１１−２０］方向の歪みを低減することができる。これにより、発光効率の高い窒化物系半導体レーザ素子１００を容易に形成することができる。
【００９８】
また、第１実施形態の製造プロセスでは、下地層２０形成時の温度（約８５０℃）を、活性層３３形成時の温度（約８００℃）よりも高くすることによって、ｎ型ＧａＮ基板１０上における下地層２０の格子緩和を起こしやすくすることができる。
【００９９】
（第２実施形態）
図９を参照して、第２実施形態について説明する。この第２実施形態による窒化物系半導体レーザ素子２００の製造プロセスでは、上記第１実施形態と異なり、約５μｍの深さを有する溝部１１ｄが予め形成されたｎ型ＧａＮ基板１０を用いて半導体素子層を積層する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１００】
本発明の第２実施形態による窒化物系半導体レーザ素子２００は、図９に示すように、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有する下地層２０を介して窒化物系半導体層３０が形成されている。
【０１０１】
ここで、第２実施形態では、下地層２０が形成されるｎ型ＧａＮ基板１０には、約５μｍの段差（深さ）Ｄ２を有する段差部１１ａが形成されている。したがって、下地層２０は、段差部１１ａの段差Ｄ２よりも厚みが小さい状態で、ｎ型ＧａＮ基板１０の上面（段差部１１ａおよびテラス部１０ｂを含めたＣ２側の表面）を覆うように形成されている。このように下地層２０が形成される場合、段差部１１ａの側面１１ｆ上に形成される下地層２０の厚みは、段差部１１ａの底部１１ｅ上に形成される下地層２０の厚み、および、テラス部１０ｂ上に形成される下地層２０の厚みよりも小さくなる。この結果、段差部１１ａの側面１１ｆでは、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成されている。
【０１０２】
なお、第２実施形態による窒化物系半導体レーザ素子２００のその他の構成は、上記第１実施形態と同様である。また、窒化物系半導体レーザ素子２００の製造プロセスは、ｎ型ＧａＮ基板１０の上面に約５μｍの段差Ｄ２を有する溝部１１ｄ（段差部１１ａ）を形成する点を除いて、上記第１実施形態の製造プロセスと同様である。
【０１０３】
第２実施形態では、上記のように、ｎ型ＧａＮ基板１０のテラス部１０ｂにおける下地層２０の厚みを、ｎ型ＧａＮ基板１０の段差部１１ａの高さよりも小さく構成することによって、ｎ型ＧａＮ基板１０の表面上に下地層２０を成長させる際、段差部１１ａの角部（側面１１ｆと端部１０ｃとが接続される部分）近傍おける下地層２０の厚み（側面１１ｆと垂直な方向（Ｂ方向）の厚み）が、段差部１１ａの底部１１ｅやテラス部１０ｂにおける厚みよりも小さくなるので、その分、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成される。これにより、ｎ型ＧａＮ基板１０上に下地層２０が形成された場合に、段差部１１ａ以外の領域であるテラス部１０ｂにおいて、ｎ型ＧａＮ基板１０の基板面内の格子定数よりも下地層２０の基板面内の格子定数を、容易に大きくすることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【０１０４】
（第３実施形態）
図１０を参照して、第３実施形態について説明する。この第３実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、上記第２実施形態と異なり、上面（Ｃ２側の表面）から内部に向かって開口幅が広がる方向に傾斜する側面１２ｆを有する溝部１２ｄが形成されたｎ型ＧａＮ基板１０を用いて半導体素子層を積層する場合について説明する。なお、図中において、上記第２実施形態と同様の構成には、上記第２実施形態と同じ符号を付して図示している。
【０１０５】
本発明の第３実施形態による窒化物系半導体レーザ素子３００は、図１０に示すように、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有する下地層２０を介して窒化物系半導体層３０が形成されている。
【０１０６】
ここで、第３実施形態では、下地層２０が形成されるｎ型ＧａＮ基板１０には、底部１２ｅから上方（Ｃ２方向）に向かって庇を形成するようにせり出した側面１２ｆを有する段差部１２ａが形成されている。また、段差部１２ａは、約５μｍの高さ（段差）Ｄ３を有している。これにより、下地層２０を［１１−２０］方向（Ｂ方向）に沿って見た場合、下地層２０は、ｎ型ＧａＮ基板１０の端部１０ｃと側面１２ｆとの交差する部分において、Ｂ方向に完全に分断されて形成されている。
【０１０７】
なお、第３実施形態においてｎ型ＧａＮ基板１０の上面に側面１２ｆを有する溝部１２ｄを形成する際の製造プロセスは次のようになる。具体的には、ｎ型ＧａＮ基板１０に溝部１２ｄを形成する際に、エッチング装置の基台（図示せず）にｎ型ＧａＮ基板１０を斜めに設置するとともに、ｎ型ＧａＮ基板１０を回転させながらエッチングすることによって、溝部１２ｄの断面形状が逆メサ形状になるように形成する。すなわち、溝部１２ｄの開口幅が、溝部１２ｄの底部１２ｅから開口端に向かって徐々に小さくなるように形成する。なお、溝部１２ｄの形成において、ｎ型ＧａＮ基板１０をエッチング装置の基台と平行に設置した場合であっても、エッチングガス圧などのエッチング条件を制御することにより、溝部１２ｄの断面形状を、逆メサ形状になるように形成することが可能である。
【０１０８】
なお、第３実施形態による窒化物系半導体レーザ素子３００のその他の構成および製造プロセスは、上記第２実施形態と同様である。
【０１０９】
第３実施形態では、上記のように、下地層２０を、ｎ型ＧａＮ基板１０の端部１０ｃと側面１２ｆとが接続される部分（角部）において［１１−２０］方向に完全に分断された状態に形成することによって、下地層２０はＢ方向に不連続な状態でｎ型ＧａＮ基板１０の表面上に形成される分、下地層２０は、テラス部１０ｂにおいて基板面内（Ａ方向およびＢ方向によって構成される面内）方向に膨張しやすい状態で形成される。この結果、ｎ型ＧａＮ基板１０上に下地層２０が形成された場合に、テラス部１０ｂにおいて、ｎ型ＧａＮ基板１０の基板面内の格子定数よりも下地層２０の基板面内の格子定数を、容易に大きくすることができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
【０１１０】
（第４実施形態）
まず、図１１を参照して、第４実施形態による窒化物系半導体レーザ素子４００の構造について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１１１】
本発明の第４実施形態による窒化物系半導体レーザ素子４００は、図１１に示すように、（０００１）面の主表面を有するｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の表面上に、約２．５μｍの厚みを有するＧｅドープｎ型Ａｌ０．３Ｇａ０．７Ｎからなる下地層８０を介して窒化物系半導体層９０が形成されている。また、窒化物系半導体レーザ素子４００は、約３００μｍの共振器長を有するとともに、約１２５μｍの素子幅を有している。なお、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０は、本発明の「基板」の一例である。
【０１１２】
ここで、第４実施形態では、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０には、素子の幅方向（［１１−２０］方向）の一方側（Ｂ１側）の端部に約２μｍの段差（深さ）Ｄ４を有する段差部７０ａが設けられている。したがって、約２．５μｍの厚みを有する下地層８０は、段差部７０ａを埋め尽くした状態で、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の上面を覆うように形成されている。なお、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数は、０．３１５８２ｎｍである。
【０１１３】
これにより、下地層８０は、無歪みの状態ではａ軸の格子定数が０．３１６５９ｎｍであるのに対して、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の上面上に形成された場合、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の中央領域に配置されたテラス部７０ｂでは、［１１−２０］方向の格子定数が０．３１６１３ｎｍとなるように形成されている。すなわち、テラス部７０ｂでは、形成後の下地層８０は、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。また、下地層８０は、テラス部７０ｂの［１１−２０］方向の端部７０ｃ近傍の上部では、［１１−２０］方向の格子定数が０．３１６５４ｎｍとなるように形成されている。すなわち、端部７０ｃ近傍の上部では、形成後の下地層８０は、［１１−２０］方向に０．０２％の圧縮歪を有した状態となっている。なお、テラス部７０ｂは、本発明の「段差部以外の領域」の一例である。
【０１１４】
したがって、第４実施形態では、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の下地層８０は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数（＝０．３１５８２ｎｍ）よりも大きな値を有した状態で形成されている。なお、段差部７０ａ近傍では、段差部７０ａの側面７０ｆにおいて下地層８０の歪みが解放されるので、端部７０ｃ近傍の上部での圧縮歪みが、テラス部７０ｂ近傍の上部の圧縮歪みよりも小さくなる。
【０１１５】
また、下地層８０は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の［１−１００］方向の格子定数については、テラス部７０ｂおよび段差部７０ａの上部に関係なく素子全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数（＝√３×０．３１５８２ｎｍ）と一致するように形成されるので、下地層８０は、形成後には［１−１００］方向に０．２％の圧縮歪を有した状態となる。これにより、下地層８０は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１１６】
また、下地層８０の上面（Ｃ２側の表面）上に形成されている窒化物系半導体層９０は、下層から上層に向かって、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．４Ｇａ０．６Ｎからなるｎ型クラッド層９１と、約２０ｎｍの厚みを有するアンドープＡｌ０．４５Ｇａ０．５５Ｎからなるｎ型キャリアブロック層９２と、約２０ｎｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＡｌ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層９３とが形成されている。なお、ｎ型クラッド層９１は、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０と同様に、無歪みの状態ではａ軸の格子定数が０．３１５８２ｎｍである。なお、ｎ型クラッド層９１は、本発明の「第１半導体層」の一例であり、ｎ型キャリアブロック層９２および活性層９３は、本発明の「第２半導体層」の一例である。
【０１１７】
また、活性層９３上に、約０．１μｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなるｐ側光ガイド層９４と、約２０ｎｍの厚みを有するアンドープＡｌ０．４５Ｇａ０．５５Ｎからなるｐ側キャリアブロック層９５と、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．４Ｇａ０．６Ｎからなるｐ型クラッド層９６と、約３ｎｍの厚みを有するアンドープＧａＮからなるｐ側コンタクト層９７とが形成されている。なお、ｐ側光ガイド層９４、ｐ側キャリアブロック層９５、ｐ型クラッド層９６およびｐ側コンタクト層９７は、本発明の「第２半導体層」の一例である。
【０１１８】
ここで、第４実施形態では、活性層９３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３１６５９ｎｍであるのに対して、下地層８０上に形成された場合、テラス部７０ｂの上部（上方）では、積層後の下地層８０の格子定数（０．３１６１３ｎｍ）と一致して、［１１−２０］方向に０．１％の圧縮歪を有した状態となっている。ここで、井戸層の無歪みの状態での格子定数は、下地層８０の無歪みの状態での格子定数と同じである。また、井戸層は、テラス部７０ｂの端部７０ｃ近傍の上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層８０の格子定数（０．３１６５４ｎｍ）と一致して形成される。すなわち、端部７０ｃ近傍の上部では、井戸層は、［１１−２０］方向に０．０２％の圧縮歪を有した状態となっている。
【０１１９】
したがって、第４実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１１−２０］方向の格子定数（０．３１５８２ｎｍ）よりも大きな値を有した状態で形成される。なお、段差部７０ａ近傍では、段差部７０ａの側面７０ｆにおいて井戸層の歪みが解放されるので、端部７０ｃの上部での圧縮歪みが、テラス部７０ｂの上部の圧縮歪みよりも小さくなる。
【０１２０】
また、井戸層は、ｎ型キャリアブロック層９２上への形成後の［１−１００］方向の格子定数については、テラス部７０ｂおよび段差部７０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３１６５９ｎｍ）に対して、形成後には［１−１００］方向に０．２％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ型キャリアブロック層９２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１２１】
また、図１１に示すように、ｐ型クラッド層９６には、素子の幅方向の略中央部から上方（Ｃ２方向）に約０．４０２μｍの厚み（突出高さ）を有して突出する凸部９６ａと、凸部９６ａの両側に延びるとともに約０．０５μｍの厚みを有する平坦部９６ｂとが形成されている。また、凸部９６ａは素子の幅方向に約１．５μｍの幅を有した状態で共振器方向（図１１のＡ方向）に沿ってストライプ状に延びるように形成されている。このｐ型クラッド層９６の凸部９６ａおよびｐ側コンタクト層９７によって、活性層９３の部分に光導波路を構成するためのリッジ８５が形成されている。また、ｐ側コンタクト層９７上にはｐ側オーミック電極９８が形成されるとともに、ｐ型クラッド層９６の平坦部９６ｂの上面上およびリッジ８５の両側面を覆うように、ＳｉＯ２からなる電流ブロック層９９が形成されている。また、ｐ側オーミック電極９８の上面上および電流ブロック層９９の上面上には、ｐ側パッド電極４０１が形成されている。
【０１２２】
次に、図１１〜図１３を参照して、第４実施形態による窒化物系半導体レーザ素子４００の製造プロセスについて説明する。
【０１２３】
まず、図１２に示すように、（０００１）面の主表面を有するｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０を準備する。そして、上記第１実施形態と同様の断面形状を有する溝部７０ｄを形成する。
【０１２４】
次に、ＭＯＣＶＤ法を用いて、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０のテラス部７０ｂの上面上、溝部７０ｄの底面および側面７０ｆ上に、下地層８０を介して、窒化物系半導体層９０を構成する窒化物系半導体からなる各層９１〜９７を順次形成する。
【０１２５】
具体的には、基板温度が約１１５０℃付近にまで達した時点で、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の表面上に、約１．１μｍ／ｈの速度で下地層８０を成長させる。
【０１２６】
この際、第４実施形態では、下地層８０は、テラス部７０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３１６１３ｎｍとなるように形成されるので、下地層８０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。また、下地層８０は、テラス部７０ｂの端部７０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３１６５４ｎｍとなるように形成されるので、下地層８０は、［１１−２０］方向に０．０２％の圧縮歪を有して形成される。
【０１２７】
一方、下地層８０は、形成後の［１−１００］方向の格子定数については、基板全体にわたって、無歪みの状態におけるｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の［１−１００］方向の格子定数と一致するように形成されるので、下地層８０は、無歪みの状態に対して［１−１００］方向に０．２％の圧縮歪を有して形成される。
【０１２８】
この後、基板温度を約１０５０℃にした状態で、下地層８０の表面上に、約１．１μｍ／ｈの速度でｎ型クラッド層９１を成長させる。さらに、ｎ型クラッド層９１上に、約２０ｎｍの厚みを有するアンドープＡｌ０．３５Ｇａ０．６５Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＡｌ０．３Ｇａ０．７Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、活性層９３が形成される。
【０１２９】
続けて、活性層９３上に、ｐ側光ガイド層９４を成長させる。この後、ｐ側光ガイド層９４上に、約１．２μｍ／ｈの速度でｐ側キャリアブロック層９５を成長させる。この後、ｐ側キャリアブロック層９５上に、約１．１μｍ／ｈの速度でｐ型クラッド層９６を成長させる。
【０１３０】
この後、ｐ型クラッド層９６上に、約０．２５μｍ／ｈの速度でｐ側コンタクト層９７を成長させる。これにより、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０のテラス部７０ｂの上面上、溝部７０ｄの底面および側面７０ｆ上に、下地層８０を介して、窒化物系半導体各層（９１〜９７）により構成される窒化物系半導体層９０が形成される。
【０１３１】
この際、第４実施形態では、窒化物系半導体層９０は、基板面内の格子定数が、下地層８０の格子定数と一致するように形成される。すなわち、活性層９３中の井戸層は、テラス部７０ｂの上部において、［１１−２０］方向に０．１％の圧縮歪を有して形成されるとともに、テラス部７０ｂの端部７０ｃの上部において、［１１−２０］方向に０．０２％の圧縮歪を有して形成される。
【０１３２】
また、活性層９３中の井戸層は、形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、井戸層は、［１−１００］方向に０．２％の圧縮歪を有した状態となる。
【０１３３】
その後、図１３に示すように、フォトリソグラフィおよびドライエッチングを用いて、複数のリッジ８５を形成する。その後、ｐ側オーミック電極９８、電流ブロック層９９およびｐ側パッド電極４０１を順次形成する。また、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の裏面を、後述する劈開工程において劈開しやすい厚みになるまで研磨した後、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の裏面上の所定領域に、ｎ側オーミック電極４１とｎ側パッド電極４２とを順次形成する。
【０１３４】
最後に、ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板７０の溝部７０ｄの中心（図１３のＹ−Ｙ線）、および、溝部７０ｄとは反対側の２つのリッジ８５に挟まれた領域の中央部（図１３のＺ−Ｚ線）に沿ってウェハを［１−１００］方向に素子分離してチップ化する。これにより、個々のチップの幅方向の一方側端部には、溝部７０ｄが２つに分離された後の段差部７０ａが残される。このようにして、図１１に示すような第４実施形態による窒化物系半導体レーザ素子４００が形成される。なお、第４実施形態の効果は、上記第１実施形態と同様である。
【０１３５】
（第５実施形態）
図１４を参照して、第５実施形態について説明する。この第５実施形態による窒化物系半導体レーザ素子５００では、上記第１実施形態と異なる材料からなるｎ型クラッド層５３１を用いて窒化物系半導体層５３０を形成する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１３６】
すなわち、第５実施形態による窒化物系半導体レーザ素子５００の製造プロセスでは、ｎ型ＧａＮ基板１０の表面上に下地層２０を成長させた後、まず、基板温度を約８００℃にした状態で、下地層２０の表面上に、約１．５μｍの厚みを有するＳｉドープｎ型Ｉｎ０．１５Ｇａ０．８５Ｎからなるｎ型クラッド層５３１を約０．２５μｍ／ｈの速度で成長させる。なお、ｎ型クラッド層５３１は、無歪みの状態で０．３２４０６ｎｍ（ａ軸方向（［１１−２０］方向））の格子定数を有している。
【０１３７】
次に、ｎ型クラッド層５３１の表面上に、ｎ側キャリアブロック層３２を形成した後、約２０ｎｍの厚みを有するアンドープＩｎ０．２Ｇａ０．８Ｎからなる４つの量子障壁層と約３．５ｎｍの厚みを有するアンドープＩｎ０．３５Ｇａ０．６５Ｎからなる３つ量子井戸層とを交互に約０．２５μｍ／ｈの速度で成長させる。これにより、４つの量子障壁層と３つの量子井戸層とが交互に積層されたＭＱＷ構造を有する活性層５３３が形成される。なお、ｎ型クラッド層５３１は、本発明の「第１半導体層」の一例であり、活性層５３３は、本発明の「第２半導体層」の一例である。
【０１３８】
なお、活性層５３３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３３０９４ｎｍであるのに対して、下地層２０上に形成された場合、テラス部１０ｂの上部（上方）では、下地層２０の格子定数（０．３２０２８ｎｍ）と一致しようとして、［１１−２０］方向に３．２％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、積層後の下地層２０の格子定数（０．３２２１３ｎｍ）と一致するように形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に２．７％の圧縮歪を有した状態となっている。
【０１３９】
したがって、第５実施形態では、井戸層は、［１１−２０］方向の全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数（＝０．３１８９ｎｍ）よりも大きな値を有した状態で形成される。
【０１４０】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数（√３×０．３１８９ｎｍ）と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３３０９４ｎｍ）に対して、形成後には［１−１００］方向に約３．６％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１４１】
続けて、活性層５３３上に、約０．１μｍの厚みを有するアンドープＩｎ０．２Ｇａ０．８Ｎからなるｐ側光ガイド層５３４を成長させる。この後、ｐ側光ガイド層５３４上に、約２０ｎｍの厚みを有するアンドープＡｌ０．１Ｇａ０．９Ｎからなるｐ側キャリアブロック層５３５を約１．２μｍ／ｈの速度で成長させる。この後、ｐ側キャリアブロック層５３５上に、約０．４５μｍの厚みを有するＭｇドープｐ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｐ型クラッド層５３６を約１．１μｍ／ｈの速度で成長させる。この後、ｐ型クラッド層５３６上に、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層３７を約０．２５μｍ／ｈの速度で成長させる。なお、ｐ側光ガイド層５３４、ｐ側キャリアブロック層５３５およびｐ型クラッド層５３６は、本発明の「第２半導体層」の一例である。
【０１４２】
なお、第５実施形態による窒化物系半導体レーザ素子５００のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第５実施形態の効果は、上記第１実施形態と同様である。
【０１４３】
（第６実施形態）
図１５を参照して、第６実施形態について説明する。この第６実施形態による窒化物系半導体レーザ素子６００では、上記第５実施形態と異なる材料からなる下地層６２０およびｎ型クラッド層６３１を用いて、ｎ型ＧａＮ基板１０の表面上に窒化物系半導体層６３０を形成する場合について説明する。なお、図中において、上記第５実施形態と同様の構成には、上記第５実施形態と同じ符号を付して図示している。
【０１４４】
すなわち、第６実施形態による窒化物系半導体レーザ素子６００の製造プロセスでは、まず、ｎ型ＧａＮ基板１０の表面上に、約２．５μｍの厚みを有するｎ型Ａｌ０．０５Ｉｎ０．１Ｇａ０．８５Ｎからなる下地層６２０を成長させる。なお、下地層６２０のａ軸の格子定数は、無歪みの状態では０．３２１９６ｎｍである。
【０１４５】
この際、第６実施形態では、下地層６２０は、テラス部１０ｂ（［１１−２０］方向の素子の中央部）において、形成後の［１１−２０］方向の格子定数が０．３２０１２ｎｍとなるように形成されるので、下地層６２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層６２０は、テラス部１０ｂの端部１０ｃにおいて、形成後の［１１−２０］方向の格子定数が０．３２１７７ｎｍとなるように形成されるので、下地層６２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。
【０１４６】
一方、下地層６２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の格子定数については、基板全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［１−１００］方向の格子定数と一致するように形成されるので、下地層６２０は、形成後には［１−１００］方向に０．９％の圧縮歪を有して形成される。すなわち、下地層６２０は、ｎ型ＧａＮ基板１０上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成される。
【０１４７】
その後、下地層６２０の表面上に、約１．８μｍの厚みを有するＧｅドープｎ型Ａｌ０．０５Ｇａ０．１５Ｎからなるｎ型クラッド層６３１を約０．２５μｍ／ｈの速度で成長させる。なお、ｎ型クラッド層６３１の表面上に積層されるその他の半導体層（半導体素子層）については、上記第５実施形態と同様である。なお、ｎ型クラッド層６３１は、本発明の「第１半導体層」の一例である。
【０１４８】
これにより、活性層５３３の井戸層は、無歪みの状態ではａ軸の格子定数が０．３３０９４ｎｍであるのに対して、下地層６２０上に形成された場合、テラス部１０ｂの上部（上方）では、形成後の下地層６２０の格子定数（０．３２０１２ｎｍ）と一致して、［１１−２０］方向に３．３％の圧縮歪を有した状態となっている。また、井戸層は、テラス部１０ｂの端部１０ｃの上部（上方）では、［１１−２０］方向の格子定数が、形成後の下地層６２０の格子定数（０．３２１７７ｎｍ）と一致して形成される。すなわち、端部１０ｃの上部では、井戸層は、［１１−２０］方向に２．８％の圧縮歪を有した状態となっている。
【０１４９】
したがって、第６実施形態では、井戸層は、［１１−２０］方向の全体にわたって、ｎ型ＧａＮ基板１０の［１１−２０］方向の格子定数よりも大きな値を有した状態で形成される。
【０１５０】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部１０ｂおよび段差部１０ａの上部（上方）に関係なく素子全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板１０の［１−１００］方向の格子定数と一致するように形成されているので、井戸層は、無歪みの状態（格子定数＝√３×０．３３０９４ｎｍ）に対して、形成後には［１−１００］方向に約．６％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１５１】
なお、第６実施形態による窒化物系半導体レーザ素子６００のその他の構造および製造プロセスは、上記第５実施形態と同様である。また、第６実施形態の効果は、上記第１実施形態と同様である。
【０１５２】
（第７実施形態）
図１６を参照して、第７実施形態について説明する。この第７実施形態による窒化物系半導体レーザ素子７００では、上記第１実施形態と異なり、（１−１００）面の主表面を有するｎ型ＧａＮ基板７１０を用いて窒化物系半導体層３０を形成する場合について説明する。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１５３】
すなわち、第７実施形態による窒化物系半導体レーザ素子７００の製造プロセスでは、まず、（１−１００）面の主表面を有するｎ型ＧａＮ基板７１０の表面に、［０００１］方向（Ａ方向）に沿って延びるストライプ状（細長状）の溝部７１０ｄを形成する。ここで、ｎ型ＧａＮ基板７１０のｃ軸の格子定数は、無歪みの状態で０．５１８６ｎｍである。なお、溝部７１０ｄは、上記第１実施形態において形成された溝部１０ｄと同じ断面形状を有するように形成される。なお、ｎ型ＧａＮ基板７１０は、本発明の「基板」の一例である。
【０１５４】
その後、溝部７１０ｄが形成されたｎ型ＧａＮ基板７１０の表面上に、下地層２０を成長させる。ここで、下地層２０のｃ軸の格子定数は、無歪みの状態で０．５２３６７ｎｍである。なお、下地層２０の無歪みの状態での格子定数は、ＩｎＮのｃ軸の格子定数を０．５６９３ｎｍとして線形補間により算出した値を用いている。
【０１５５】
この際、第７実施形態では、下地層２０は、テラス部７１０ｂ（［１１−２０］方向の素子の中央部）において、［１１−２０］方向の格子定数が０．３２０２８ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．６％の圧縮歪を有して形成される。また、下地層２０は、テラス部７１０ｂの端部７１０ｃにおいて、［１１−２０］方向の格子定数が０．３２２１３ｎｍとなるように形成されるので、下地層２０は、［１１−２０］方向に０．１％の圧縮歪を有して形成される。なお、テラス部７１０ｂは、本発明の「段差部以外の領域」の一例である。
【０１５６】
一方、下地層２０は、ｎ型ＧａＮ基板７１０上への形成後の［０００１］方向（Ａ方向）の格子定数については、基板全体にわたって、無歪みの状態におけるｎ型ＧａＮ基板７１０の［０００１］方向の格子定数と一致して形成されるので、下地層２０は、形成後には［０００１］方向に１％の圧縮歪を有して形成される。すなわち、下地層２０は、ｎ型ＧａＮ基板７１０上への形成後の［０００１］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成される。
【０１５７】
その後、下地層２０の表面上に、上記第１実施形態と同様の材料からなる半導体層（半導体素子層）を積層して、窒化物系半導体層３０を形成する。
【０１５８】
これにより、形成後の活性層３３の井戸層は、上記第１実施形態と同様に、テラス部７１０ｂの上部（上方）において［１１−２０］方向に２．７％の圧縮歪を有するとともに、テラス部７１０ｂの端部７１０ｃの上部（上方）において［１１−２０］方向に２．２％の圧縮歪を有した状態となっている。
【０１５９】
また、井戸層は、ｎ側キャリアブロック層３２上への形成後の［１−１００］方向の格子定数については、テラス部７１０ｂおよび段差部７１０ａの上部（上方）に関係なく素子全体にわたってｎ型ＧａＮ基板１０の無歪みの状態における［０００１］方向の格子定数と一致して形成されているので、井戸層は、無歪みの状態（格子定数＝０．５３３８１ｎｍ）に対して、形成後には［０００１］方向に２．８％の圧縮歪を有した状態となる。これにより、井戸層は、ｎ側キャリアブロック層３２上への形成後の［０００１］方向の歪みが、［１１−２０］方向の歪みよりも大きい状態で形成されている。
【０１６０】
なお、第７実施形態による窒化物系半導体レーザ素子７００のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【０１６１】
第７実施形態では、上記のように、下地層２０を、［０００１］方向（Ａ方向）の歪みが、［１１−２０］方向（Ｂ方向）の歪みよりも大きい状態で、ｎ型ＧａＮ基板１０のｍ面（（１−１００）面）の主表面上に形成することによって、窒化物系半導体からなる活性層３３を構成する六方晶化合物半導体の基板面内の方向に、異方的な歪みを加えることができる。これにより、閾値電流が低減された窒化物系半導体レーザ素子７００を形成することができる。なお、第７実施形態の効果は、上記第１実施形態と同様である。
【０１６２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１６３】
たとえば、上記第１〜第７実施形態では、ｎ型窒化物系半導体基板を用いた例について示したが、本発明はこれに限られない。本発明では、ｐ型窒化物系半導体基板を用いるとともに、ｐ型窒化物系半導体基板の表面上に、ｐ型窒化物系半導体層、活性層およびｎ型窒化物系半導体層などを順次積層して半導体素子を形成してもよい。
【０１６４】
また、上記第３実施形態の製造プロセスでは、溝部１２ｄの両側の側面１２ｆが底部１２ｅから上方に向かって庇を形成するように構成した例について示したが、本発明はこれに限られない。本発明では、溝部１２ｄの片側の側面のみが上方に向かって庇を形成するように構成してもよい。
【０１６５】
また、上記第１〜第７実施形態の製造プロセスでは、窒化物系半導体各層の結晶成長を、ＭＯＣＶＤ法を用いて行った例について示したが、本発明はこれに限られない。本発明では、窒化物系半導体各層の結晶成長を、ハライド気相エピタキシー法や、分子線エピタキシー（ＭＢＥ）法や、ガスソースＭＢＥ法などを用いて行うようにしてもよい。
【０１６６】
また、上記第１〜第７実施形態において、本発明の「基板」として、ストライプ状の転位集中領域を有する基板を用いてもよい。この場合、基板の転位集中領域が、本発明の「段差部」の底部内の領域に位置するとともに、基板の転位集中領域以外の領域が、本発明の「段差部以外の領域」に位置するのが好ましい。
【符号の説明】
【０１６７】
２ 基板
２ａ、１０ａ、１１ａ、１２ａ、７０ａ 段差部
２ｂ、１０ｂ、７０ｂ、７１０ｂ テラス部（段差部以外の領域）
３、２０、８０、６２０ 下地層
４ 第１半導体層
５ 第２半導体層
１０、７１０ ｎ型ＧａＮ基板（基板）
３１、９１、５３１、６３１ ｎ型クラッド層（第１半導体層）
３２、９２ ｎ側キャリアブロック層（第２半導体層）
３３、９３、５３３ 活性層（第２半導体層）
３４、９４、５３４ ｐ側光ガイド層（第２半導体層）
３５、９５、５３５ ｐ側キャリアブロック層（第２半導体層）
３６、９６、５３６ ｐ型クラッド層（第２半導体層）
３７、９７ ｐ側コンタクト層（第２半導体層）
７０ ｎ型Ａｌ０．４Ｇａ０．６Ｎ基板（基板）
【特許請求の範囲】
【請求項１】
第１方向および前記第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板と、
前記主表面上に形成された窒化物系半導体からなる下地層と、
前記下地層の前記基板とは反対側の表面上に形成された窒化物系半導体からなる第１半導体層と、
前記第１半導体層の前記下地層とは反対側の表面上に形成された窒化物系半導体からなる第２半導体層とを備え、
前記主表面上には、前記第１方向に沿って延びる段差部が形成されており、
前記下地層および前記第２半導体層の無歪みの状態における前記第２方向の格子定数は、それぞれ、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きく、
前記下地層および前記第２半導体層の前記主表面上に形成された状態における前記第２方向の格子定数は、それぞれ、前記基板の前記第２方向の格子定数よりも大きい、半導体素子。
【請求項２】
前記下地層は、前記第１方向の歪みが前記第２方向の歪みよりも大きい状態で、前記基板の主表面上に形成されている、請求項１に記載の半導体素子。
【請求項３】
前記下地層の厚みは、前記第１半導体層の厚みよりも大きい、請求項１または２に記載の半導体素子。
【請求項４】
前記基板は、Ｉｎを含まず、前記下地層および前記第２半導体層は、Ｉｎを含む、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
前記段差部以外の領域における前記下地層の厚みは、前記段差部の高さよりも小さい、請求項１〜４のいずれか１項に記載の半導体素子。
【請求項６】
前記第２半導体層は、井戸層を有する活性層を含み、
前記井戸層の無歪みの状態における前記第２方向の格子定数は、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きい、請求項１〜５のいずれか１項に記載の半導体素子。
【請求項７】
第１方向および前記第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板の前記主表面上に、前記第１方向に沿って延びる段差部を形成する工程と、
前記主表面上に窒化物系半導体からなる下地層を形成する工程と、
前記下地層の前記基板とは反対側の表面上に窒化物系半導体からなる第１半導体層を形成する工程と、
前記第１半導体層の前記下地層とは反対側の表面上に窒化物系半導体からなる第２半導体層を形成する工程とを備え、
前記下地層および前記第２半導体層の無歪みの状態における前記第２方向の格子定数は、それぞれ、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きく、
前記下地層を形成する工程、および、前記第２半導体層を形成する工程は、それぞれ、前記下地層および前記第２半導体層の前記第２方向の格子定数が前記基板の前記第２方向の格子定数よりも大きくなるように形成する工程を含む、半導体素子の製造方法。
【請求項１】
第１方向および前記第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板と、
前記主表面上に形成された窒化物系半導体からなる下地層と、
前記下地層の前記基板とは反対側の表面上に形成された窒化物系半導体からなる第１半導体層と、
前記第１半導体層の前記下地層とは反対側の表面上に形成された窒化物系半導体からなる第２半導体層とを備え、
前記主表面上には、前記第１方向に沿って延びる段差部が形成されており、
前記下地層および前記第２半導体層の無歪みの状態における前記第２方向の格子定数は、それぞれ、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きく、
前記下地層および前記第２半導体層の前記主表面上に形成された状態における前記第２方向の格子定数は、それぞれ、前記基板の前記第２方向の格子定数よりも大きい、半導体素子。
【請求項２】
前記下地層は、前記第１方向の歪みが前記第２方向の歪みよりも大きい状態で、前記基板の主表面上に形成されている、請求項１に記載の半導体素子。
【請求項３】
前記下地層の厚みは、前記第１半導体層の厚みよりも大きい、請求項１または２に記載の半導体素子。
【請求項４】
前記基板は、Ｉｎを含まず、前記下地層および前記第２半導体層は、Ｉｎを含む、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
前記段差部以外の領域における前記下地層の厚みは、前記段差部の高さよりも小さい、請求項１〜４のいずれか１項に記載の半導体素子。
【請求項６】
前記第２半導体層は、井戸層を有する活性層を含み、
前記井戸層の無歪みの状態における前記第２方向の格子定数は、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きい、請求項１〜５のいずれか１項に記載の半導体素子。
【請求項７】
第１方向および前記第１方向と交差する第２方向に平行な主表面を有する窒化物系半導体からなる基板の前記主表面上に、前記第１方向に沿って延びる段差部を形成する工程と、
前記主表面上に窒化物系半導体からなる下地層を形成する工程と、
前記下地層の前記基板とは反対側の表面上に窒化物系半導体からなる第１半導体層を形成する工程と、
前記第１半導体層の前記下地層とは反対側の表面上に窒化物系半導体からなる第２半導体層を形成する工程とを備え、
前記下地層および前記第２半導体層の無歪みの状態における前記第２方向の格子定数は、それぞれ、前記基板の無歪みの状態における前記第２方向の格子定数よりも大きく、
前記下地層を形成する工程、および、前記第２半導体層を形成する工程は、それぞれ、前記下地層および前記第２半導体層の前記第２方向の格子定数が前記基板の前記第２方向の格子定数よりも大きくなるように形成する工程を含む、半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−９６８８５（Ｐ２０１１−９６８８５Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２００９−２５０１５９（Ｐ２００９−２５０１５９）
【出願日】平成２１年１０月３０日（２００９．１０．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２１年１０月３０日（２００９．１０．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]