【課題】炭化珪素基板を有する複合基板を用いた半導体装置の製造工程において、炭化珪素基板の間の隙間に起因した工程変動を抑制する。
【解決手段】支持部３０と第１および第２の炭化珪素基板１１、１２とを有する接合基板が準備される。第１の炭化珪素基板１１は、支持部３０に接合された第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板１２は、支持部３０に接合された第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぎ、第１の側面との間に隙間を形成する第２の側面とを有する。隙間を充填する充填部４０が形成される。次に第１および第２の表面が研磨される。次に充填部４０が除去される。次に隙間を閉塞する閉塞部が形成される。 （もっと読む）

【課題】複合基板を用いた半導体装置の製造において単結晶炭化珪素基板の間の隙間に起因した工程変動を抑制する。
【解決手段】第１の単結晶炭化珪素基板１１の第１の辺Ｓ１と、第２の単結晶炭化珪素基板１２の第２の辺Ｓ２とが直線状に並ぶように、第１の単結晶炭化珪素基板１１の第１の頂点Ｐ１と、第２の単結晶炭化珪素基板１２の第２の頂点Ｐ２とが互いに突き合わされている。また第１の辺の少なくとも一部と、第２の辺の少なくとも一部とが、第３の単結晶炭化珪素基板１３の第３の辺Ｓ３に突き合わされている。 （もっと読む）

【課題】複合基板が有する複数の炭化珪素基板の間の隙間への異物の残留を防ぐことができる複合基板を提供する。
【解決手段】第１の炭化珪素基板１１は、支持部３０に接合された第１の裏面Ｂ１と、第１の裏面Ｂ１に対向する第１の表面Ｔ１と、第１の裏面Ｂ１および第１の表面Ｔ１をつなぐ第１の側面Ｓ１とを有する。第２の炭化珪素基板１２は、支持部３０に接合された第２の裏面Ｂ２と、第２の裏面Ｂ２に対向する第２の表面Ｔ２と、第２の裏面Ｂ２および第２の表面Ｔ２をつなぎ、第１の側面Ｓ１との間に隙間ＧＰを形成する第２の側面Ｓ２とを有する。閉塞部２１は隙間ＧＰを閉塞している。 （もっと読む）

【課題】酸化物半導体膜を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題の一とする。
【解決手段】絶縁表面上に膜厚が１ｎｍ以上１０ｎｍ以下の第１の材料膜（六方晶の結晶構造を有する膜）を形成し、第１の材料膜を核として、六方晶の結晶構造を有する第２の材料膜（結晶性酸化物半導体膜）を形成し、第１の材料膜と第２の材料膜の積層を形成する。第１の材料膜としては、ウルツ鉱型結晶構造を有する材料膜（例えば窒化ガリウム、或いは窒化アルミニウム）、或いはコランダム型結晶構造を有する材料膜（α−Ａｌ_２Ｏ_３、α−Ｇａ_２Ｏ_３、Ｉｎ_２Ｏ_３、Ｔｉ_２Ｏ_３、Ｖ_２Ｏ_３、Ｃｒ_２Ｏ_３、或いはα−Ｆｅ_２Ｏ_３）を用いる。 （もっと読む）

【課題】メモリデータを外部回路を用いずに、コピーを行う半導体記憶装置を提供することを課題とする。
【解決手段】複数のメモリセルの第一端子が共通接続されたビット線と、ビット線に接続され、読み出し時にビット線を特定の電位にプリチャージするプリチャージ回路と、メモリセルから読み出したデータ、もしくはメモリセルへの書き込みデータを一時的に保持する容量素子を有するデータ保持回路と、データ保持回路で保持しているデータの反転データをビット線に出力する反転データ出力回路とを有し、反転データ出力回路は、データ保持回路で保持しているデータの反転データの出力を制御する手段を有する構成とする。 （もっと読む）

【課題】電極領域の抵抗を従来よりも一段と低減させることができる半導体デバイス、その製造方法及び集積回路を提供する。
【解決手段】III−Ｖ族化合物半導体層４上にニッケル層17を形成し、RTA処理により加熱することで、ニッケルIII−Ｖ族合金（Ni-In_xGa_1-xAs_yP_1-y合金）からなるソース領域５及びドレイン領域６が形成される。これにより、MOSFET１では、III−Ｖ族化合物半導体層４に対して単に不純物をインプラテーションで注入して形成された従来のソース領域及びドレイン領域の寄生抵抗に比べて、ソース領域５及びドレイン領域６の寄生抵抗を一段と低減させることができる。 （もっと読む）

【課題】高性能・高信頼性の半導体装置を製造するための半導体装置の製造方法を提供する。
【解決手段】半導体基板上に保護膜を形成し、保護膜を介して不純物をイオン注入する。注入した不純物を活性化して不純物層を形成した後、保護膜を除去する。その後、不純物層の表面部の半導体基板を除去し、表面部を除去した半導体基板上に半導体層をエピタキシャル成長する。 （もっと読む）

【課題】ＳＯＩ基板等の単結晶半導体層を有する半導体基板において、該単結晶半導体層を厚膜化することを課題の一とする。また、半導体基板の量産性を向上させることを課題の一とする。
【解決手段】単結晶半導体基板上に非晶質半導体層を形成した後、絶縁層を介して支持基板と貼り合わせ、該単結晶半導体基板の一部を、非晶質半導体層とともに支持基板上に転載する。そして、非晶質半導体層を固相エピタキシャル成長させることで、支持基板上に厚い単結晶半導体層を形成するものである。 （もっと読む）

【課題】半導体積層体に含まれるチャネル層下の化合物半導体層を不純物ドーピングでｐ型化することなく、その半導体積層体を含むＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とする。
【解決手段】半導体積層体は、基板（１１）上において順次堆積された第１、第２および第３の化合物半導体層（１３、１４、１５）を少なくとも含み、その第１化合物半導体層（１３）の少なくとも部分的層（１６）は非晶質に改質されており、第２化合物半導体層（１４）は第１化合物半導体層（１３）に比べて小さなバンドギャップを有して光吸収層として作用し得る。 （もっと読む）

【課題】 チャネル領域に応力を印加するよう作用する階段状のソース／ドレイン・エピタキシャル領域を、製造プロセスを有意に複雑あるいは冗長とすることなく形成する。
【解決手段】 ゲート電極をマスクとしてドーパントを注入し、半導体基板内にドーパント注入領域を形成する（Ｓ２）。サイドウォールの形成（Ｓ３）後、ゲート電極及びサイドウォールをマスクとして半導体基板内に第１のリセスを形成する（Ｓ４）。このとき、第１のリセスの内壁の一部からドーパント注入領域が露出される。その後、上記ドーパント注入領域を選択エッチングにより除去し、第１のリセスに連通し且つ第１のリセスより浅い第２のリセスを形成する（Ｓ５）。それにより、階段状のリセスが形成される。そして、第１のリセス及び第２のリセス内に、チャネル領域へのストレッサとして作用する半導体材料を成長させてソース／ドレイン領域を形成する（Ｓ６）。 （もっと読む）

【課題】絶縁膜と微結晶シリコン膜との密着性を向上させた微結晶シリコン膜の作製方法を提供する。
【解決手段】絶縁膜５５上に、後のプラズマ酸化等により完全に酸化される高さ（例えば０ｎｍより大きく５ｎｍ以下）の微結晶シリコン粒、または後のプラズマ酸化等により完全に酸化される膜厚（例えば０ｎｍより大きく５ｎｍ以下）の微結晶シリコン膜もしくはアモルファスシリコン膜を形成し、前記微結晶シリコン粒または前記微結晶シリコン膜もしくはアモルファスシリコン膜に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、前記絶縁膜上に酸化シリコン粒５７ａまたは酸化シリコン膜を形成し、前記酸化シリコン粒または前記酸化シリコン膜の上に微結晶シリコン膜５９を形成する微結晶シリコン膜の作製方法である。 （もっと読む）

【課題】長期信頼性が高い窒化物系化合物半導体および窒化物系化合物半導体素子を提供すること。
【解決手段】アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される１以上のＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体であって、添加物としてリチウム、銅、銀、または金を含む。好ましくは、前記添加物のドープ濃度は、ガリウム格子間原子の濃度と同程度である。好ましくは、前記添加物のドープ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３である。 （もっと読む）

【課題】単結晶半導体層のテーパー形状を有する端部の特性を良好にすることを課題とする。
【解決手段】加速されたイオンを単結晶半導体基板に照射することによって、単結晶半導体基板中に脆化領域を形成し、単結晶半導体基板とベース基板とを、絶縁膜を介して貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁膜を介して第１の単結晶半導体層を形成し、第１の単結晶半導体層に対してドライエッチングを行って、端部の形状がテーパー形状である第２の単結晶半導体層を形成し、第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位としたエッチングを行う。 （もっと読む）

【課題】ミスフィット転位や反りを低減できるシリコンウエハおよびその製造方法を提供する。
【解決手段】シリコン基板１０と、ドナー濃度およびアクセプタ濃度間の差の絶対値が１×１０^１８ａｔｏｍｓ／ｃｍ^３以上で、かつ前記基板１０上に設けられた第一のエピタキシャル層１１と、ドナー濃度およびアクセプタ濃度間の差の絶対値が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下で、かつ第一のエピタキシャル層１１上に設けられ、該エピタキシャル層１１と同じ導電型である第二のエピタキシャル層１２と、を有し、第一のエピタキシャル層１１に格子定数調整成分を添加して、シリコン単結晶の格子定数（ａ_Ｓｉ）に対する第一のエピタキシャル層１１の格子定数（ａ_１）の変化量（（ａ_１−ａ_Ｓｉ）／ａ_Ｓｉ）およびシリコン単結晶の格子定数に対する第二のエピタキシャル層１２の格子定数（ａ_２）の変化量（（ａ_２−ａ_Ｓｉ）／ａ_Ｓｉ）を臨界格子不整合度未満に調整する。 （もっと読む）

【課題】トレンチ型金属酸化膜半導体電界効果トランジスタ(MOSFET)が上方向に作製され得る方法を提供すること。
【解決手段】トレンチボトムドーピング(TBD)プロセスおよび/またはトレンチボトム酸化物(TBO)プロセスが、基板および第1のエピタキシャル(エピ)層の形成後に実行され得る。ポリによる封止が、合併型エピタキシャル横方向過成長(MELO)ステップで形成される第2のエピ層の質および純度を改善するために、TBO層の形成後およびMELOステップの前に実行され得る。終点モードを用いたプラズマドライエッチングが、トレンチの深さの均一性を改善するためにTBO層の位置にしたがって実行され得る。 （もっと読む）

【課題】効率よく炭化珪素基板を製造することができる炭化珪素基板の製造方法および製造装置を提供する。
【解決手段】積層体ＴＸを準備する工程が、第１の単結晶基板群１０ａの各々と第１のベース基板３０ａとが互いに対向し、かつ第２の単結晶基板群１０ｂの各々と第２のベース基板３０ｂとが互いに対向し、かつ第１の単結晶基板群１０ａと第１のベース基板３０ａと挿入部６０Ｘと第２の単結晶基板群１０ｂと第２のベース基板３０ｂとが一の方向に向かってこの順で積み重なるように行われる。次に、積層体ＴＸの温度が炭化珪素が昇華し得る温度に達するように、かつ積層体ＴＸ中において一の方向に向かって温度が高くなるような温度勾配が形成されるように積層体ＴＸが加熱される。 （もっと読む）

【課題】所望の反りを有する複合基板の製造方法および複合基板を提供する。
【解決手段】各々が表面および裏面を有する単結晶基板群１０が準備される。単結晶基板群１０の各々の表面が互いに傾くように単結晶基板群１０が配置される。この配置は、単結晶基板１０群の各々の表面が全体として凸面状および凹面状のいずれかの形状をなすように行われる。単結晶基板群１０の各々の裏面とベース基板３０とが対向させられる。単結晶基板群１０の各々の裏面とベース基板３０とが接合される。 （もっと読む）

【課題】 低コストで、優れた性能をもつシリコン系薄膜を提供するために、タクトタイムが短くて、高速の成膜速度で特性のすぐれたシリコン系薄膜と、それを含む半導体素子。さらにこのシリコン系薄膜を用いた密着性、耐環境性などに優れた半導体素子を提供することを目的とする。
【解決手段】 ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化する。 （もっと読む）

【課題】オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供する。
【解決手段】炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成されたＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０とを備える。ベース部材２０は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。 （もっと読む）

【課題】結晶の結晶片又はその集合体における被形成体に対する付着力が高い、有機結晶構造物を提供すること。
【解決手段】基板１２に直接接触して設けられた有機化合物の単結晶の結晶１４と、結晶１４が設けられた基板１２の面１８と同一面２０に直接接触し、かつ、前記結晶１４における周囲の少なくとも一部に直接接触して設けられた、有機化合物の非晶質の薄膜１６と、を有する、有機結晶構造物１０である。 （もっと読む）