炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
【課題】オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供する。
【解決手段】炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成されたＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０とを備える。ベース部材２０は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。
【解決手段】炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成されたＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０とを備える。ベース部材２０は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関し、より特定的には、オン抵抗の低減が可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関する。
【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）基板を用いた半導体装置が提案されている（たとえば、特開２００７−１４１９５０号公報（特許文献１）および米国特許第６８０３２４３号明細書（特許文献２）参照）。たとえば、特開２００７−１４１９５０号公報では、縦型の半導体装置において、炭化珪素基板の裏面側に非熱処理型のオーミック電極を形成している。また、米国特許第６８０３２４３号明細書においては、炭化珪素基板の表面にイオン注入を行なってから活性化アニールを実施し、その後当該イオン注入を行なった炭化珪素基板の表面にオーミック電極を形成する技術が開示されている。上述した文献では、炭化珪素基板において低抵抗なオーミックコンタクトを実現し、結果的に半導体装置のオン抵抗の低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１４１９５０号公報
【特許文献２】米国特許第６８０３２４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上述した従来の半導体装置では、以下のような問題があった。すなわち、上述した従来の半導体装置では、炭化珪素基板に形成されたオーミック電極について接触抵抗を低減することで、結果的にオン抵抗の低減を図っているが、炭化珪素基板自体の抵抗を低減する対策が特になされていない。そのため、半導体装置（特に縦型の半導体装置）におけるオン抵抗を十分に低減することが難しかった。このような電気抵抗が相対的に大きな炭化珪素基板については、デバイスを作成した後に当該炭化珪素基板を研削して除去する、という対応も考えられるが、この場合、表面を保護して、裏面を削る必要があり、工程が複雑になる。また、研削後の炭化珪素基板表面にオーミック電極を形成する場合、すでにデバイスが形成されていることから熱処理などの温度に制限があり、当該オーミック電極を形成することが難しいという問題もあった。
【０００５】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
この発明に従った炭化珪素基板は、主表面を有する炭化珪素基板であって、主表面の少なくとも一部に形成された単結晶部材と、単結晶部材の周囲を囲むように配置されたベース部材とを備える。ベース部材は、境界領域と下地領域とを含む。境界領域は、主表面に沿った方向において単結晶部材に隣接し、内部に結晶粒界を有する。下地領域は、主表面に対して垂直な方向において単結晶部材に隣接し、単結晶領域における不純物濃度より高い不純物濃度を有する。
【０００７】
このようにすれば、炭化珪素基板の主表面には単結晶部材が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方で、当該炭化珪素基板を用いてたとえば縦型半導体装置を形成する場合、オン抵抗を低減するため炭化珪素基板の導電率を大きくする必要がある。そのため、単結晶部材における不純物濃度より高い不純物濃度を有する下地領域を配置することで、炭化珪素基板の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
【０００８】
また、炭化珪素基板の主表面上には基本的に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）単結晶部材を用いる。一方、ベース部材は主表面において一部（境界領域）しか露出しないため、欠陥密度などの満足すべきレベルは単結晶部材より低くしてもよい。このため、ベース部材として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材を、炭化珪素基板の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材には、容易にオーミック電極を形成することができる。
【０００９】
また、上記のようなベース部材としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができるので、炭化珪素基板全体を単結晶部材のような高品位の材料で構成する場合より、炭化珪素基板の製造コストを低減することができる。
【００１０】
この発明に従ったエピタキシャル層付き基板は、上記炭化珪素基板と、当該炭化珪素基板の主表面上に形成された炭化珪素からなるエピタキシャル層とを備える。また、エピタキシャル層の不純物濃度は、単結晶部材における不純物濃度より低いことが好ましい。この場合、エピタキシャル層として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層を利用して高品質の半導体装置を容易に製造できる。
【００１１】
この発明に従った半導体装置は、上記炭化珪素基板を用いて構成されている。この場合、たとえば縦型の半導体装置を形成した場合には、炭化珪素基板の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
【００１２】
この発明に従った炭化珪素基板の製造方法では、まず炭化珪素からなり、主面を有する単結晶部材を準備する工程を実施する。そして、単結晶部材の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、単結晶部材より不純物濃度の高い炭化珪素からなるベース部材を形成する工程を実施する。次に、単結晶部材の主面と反対側から、単結晶部材とベース部材とを部分的に除去することにより、少なくとも単結晶部材の表面を平坦化する工程を実施する。
【００１３】
このようにすれば、本発明による炭化珪素基板を容易に製造することができる。また、ベース部材として単結晶部材より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板の全体を、上述した単結晶部材のような高品質な炭化珪素により構成する場合より低コストで炭化珪素基板を製造することができる。
【発明の効果】
【００１４】
このように、本発明によればオン抵抗を低減することが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による炭化珪素基板を示す断面模式図である。
【図２】図１に示した炭化珪素基板の製造方法を説明するためのフローチャートである。
【図３】図２に示したフローチャートを説明するための模式図である。
【図４】図２に示したフローチャートを説明するための模式図である。
【図５】図２に示したフローチャートを説明するための模式図である。
【図６】図２に示したフローチャートを説明するための模式図である。
【図７】図２に示したフローチャートを説明するための模式図である。
【図８】図２に示したフローチャートを説明するための模式図である。
【図９】図１に示した炭化珪素基板を用いた半導体装置の例を示す断面模式図である。
【図１０】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１１】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１２】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１３】本発明による炭化珪素基板を用いた半導体装置の他の例を示す断面模式図である。
【図１４】図１に示した本発明による炭化珪素基板の実施の形態１の変形例を示す断面模式図である。
【図１５】図１４に示した炭化珪素基板の製造方法を説明するための模式図である。
【図１６】図１４に示した炭化珪素基板の製造方法を説明するための模式図である。
【図１７】本発明による炭化珪素基板の実施の形態２を示す断面模式図である。
【図１８】本発明によるエピタキシャル層付き基板を示す断面模式図である。
【図１９】図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。
【図２０】図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。
【図２１】本発明による炭化珪素基板の実施の形態４を示す断面模式図である。
【図２２】本発明による半導体装置の実施例についてのドレイン電圧とドレイン電流との関係を測定した結果を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分については同一の参照番号を付しその説明は繰返さない。
【００１７】
（実施の形態１）
図１を参照して、本発明による炭化珪素基板の実施の形態１を説明する。
【００１８】
図１に示すように、本発明による炭化珪素基板１０は、単結晶部材としてのＳｉＣ単結晶基板１と、支持基材としてのベース部材２０とからなる複合基板である。平面形状が円形状である炭化珪素基板１０には、図１に示すように複数のＳｉＣ単結晶基板１が一方の主表面に露出するように配置されている。これらのＳｉＣ単結晶基板１は互いに間隔を隔てて配置されている。ＳｉＣ単結晶基板は、たとえば（０−３３−８）面を主面とする。そして、ＳｉＣ単結晶基板１の間の空間を充填するとともに、ＳｉＣ単結晶基板１の下面を覆うように、ＳｉＣからなるベース部材２０が配置されている。異なる観点から言えば、ベース部材２０の一方の主表面において、互いに間隔を隔ててＳｉＣ単結晶基板が複数個配置された（表面の一部が露出するように埋設された）状態となっている。ＳｉＣ単結晶基板１の間におけるベース部材２０の部分は、内部に結晶粒界を有する多結晶領域である境界領域１１となっている。また、ＳｉＣ単結晶基板１の下に位置するベース部材２０の部分は単結晶からなる下地領域１２となっている。下地領域１２の不純物濃度は、ＳｉＣ単結晶基板１の不純物濃度より高くなっている。なお、境界領域１１の幅（炭化珪素基板１０の主表面に沿った方向における幅）は、１μｍ以上、より好ましくは１０μｍ以上１０００μｍ以下とすることができる。このような数値範囲の決定理由は、以下のようなものである。すなわち、この境界領域１１により欠陥の伝搬を抑制するため、伝搬する可能性がある転位のサイズから考えれば充分な大きなサイズである１μｍ以上が境界領域１１の幅には必要である。一方、境界領域１１はデバイス特性が得られない部分であるため、境界領域１１の幅は１０００μｍ以下であることが望ましい。
【００１９】
このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方、下地領域１２の不純物濃度は相対的に高くなっているため、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
【００２０】
また、ベース部材２０および境界領域１１としては、ＳｉＣ単結晶基板１より結晶性の低い（転位密度の高い）炭化珪素を用いることができるので、低コストで炭化珪素基板１０を製造することができる。さらに、このようなベース部材２０および境界領域１１を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用でき、さらに反り低減の効果もある。また、不純物濃度の高いベース部材２０には、容易にオーミック電極を形成することができる。
【００２１】
また、複数のＳｉＣ単結晶基板１がベース部材２０の表面に間隔を隔てて配置されているので、ＳｉＣ単結晶基板１内を伝搬する転位が上記境界領域１１で吸収され、当該転位が炭化珪素基板１０全体にわたって伝搬することを抑制できる。
【００２２】
また、炭化珪素基板１０では、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
【００２３】
図２〜図８を参照して、図１に示した炭化珪素基板の製造方法を説明する。
図２に示すように、まず単結晶部材を準備する工程（Ｓ１０）を実施する。具体的には、タイル基板としての単結晶部材であるＳｉＣ単結晶基板１（図１参照）を複数個準備する。これらのＳｉＣ単結晶基板１は、主面の結晶方位が揃っていることが好ましい。また、ＳｉＣ単結晶基板１の主面の平面形状は任意の形状とすることができるが、たとえば四角形状や円形状としてもよい。
【００２４】
次に、図２に示すように、ベース部材を形成する工程（Ｓ２０）を実施する。具体的には、昇華法を用いて、炭化珪素からなるベース部材２０（図５参照）を複数のＳｉＣ単結晶基板１の裏面側に形成する。この工程（Ｓ２０）を、図３〜図５を参照してより詳しく説明する。
【００２５】
工程（Ｓ２０）においては、図３に示したような処理装置を用いる。図３を参照して、処理装置の一例である熱処理装置３０は、チャンバ３１と、当該チャンバ３１の内部に積層するように配置されたベース円盤３２と、このベース円盤３２の間において、対向するように配置されたＳｉＣ単結晶基板１およびＳｉＣ体３７の複数の組と、このベース円盤３２の下方および側方を囲むように配置されたメインヒータ３３および補助ヒータ３４とを備える。ベース円盤３２の平面形状は円形状であってもよい。このベース円盤３２の上部表面には、所定の平面形状（たとえば円形状）の凹部が複数個形成されている。当該凹部の内部には炭素円盤３５が配置されている。図４に示すように、炭素円盤３５にの上部表面には、ＳｉＣ単結晶基板１を配置するための、位置決め用の凹部が形成されている。この凹部の内部にＳｉＣ単結晶基板１が配置される。なお、図４および図５では、炭素円盤３５からＳｉＣ単結晶基板１の一部がはみ出るように配置されている。そのため、ベース円盤３２において炭素円盤３５を配置するための凹部では、その外周部において当該ＳｉＣ単結晶基板１の一部を保持するための他の凹部が形成されている。
【００２６】
そして、炭素円盤３５の上に所定の間隔を隔てて並べて配置された複数のＳｉＣ単結晶基板１の外周を覆うように、平面形状が円形状の筒状体３６を配置する。この筒状体の上端における内周側には溝が形成されている。そして、この溝に嵌め込まれた状態で、ＳｉＣ体３７が配置されている。ＳｉＣ体３７の表面は被覆膜３８によって覆われている。この被覆膜３８は、後述する昇華工程においてＳｉＣ体３７から昇華した炭化珪素が筒状体３６の外部へ散逸することを防ぐために形成されている。
【００２７】
このＳｉＣ体３７から昇華法によりＳｉＣ単結晶基板１の表面を覆うようにベース部材２０（図５参照）が形成される。具体的には、チャンバ３１の内部を所定の雰囲気とした状態で、メインヒータ３３および補助ヒータ３４により装置全体（特にＳｉＣ体３７）を加熱する。この結果、ＳｉＣ体３７から昇華した炭化珪素が、ＳｉＣ体３７と対向配置されたＳｉＣ単結晶基板１上に析出し、図５に示すように炭化珪素からなるベース部材２０となる。このようにして、図５に示すように、複数のＳｉＣ単結晶基板１を繋ぐベース部材２０が形成される。
【００２８】
次に、図２に示すように後処理工程（Ｓ３０）を実施する。具体的には、図６に示すように、上述した熱処理装置３０（図３参照）から、ＳｉＣ単結晶基板１とベース部材２０と炭素円盤３５との複合体を取出し、まずベース部材２０の表面（ＳｉＣ単結晶基板１と対向する側とは反対側の表面）を平坦化する。たとえば、図６に示すように、炭素円盤３５の表面がステージ４１と対向するように、当該複合体をステージ４１上に配置する。そして、砥石４２によってベース部材２０の表面を研削することにより平坦化する。この結果、ベース部材の表面２１は図７に示すように平坦な形状となる。
【００２９】
この後、図８に示すように、ベース部材２０の表面がステージ４１と接触するように複合体を配置した上で、炭素円盤３５を砥石４２により研削することによって除去する。このとき、ＳｉＣ単結晶基板１の表面と、隣接するＳｉＣ単結晶基板１の間に位置するベース部材２０の一部とが、研削により除去される。その後、ベース部材２０からステージ４１を除去する。この結果、図１に示すように、平坦な主表面を有する炭化珪素基板１０を得ることができる。
【００３０】
次に、図９を参照して、本発明による半導体装置を説明する。
図９を参照して、本発明による半導体装置はショットキーバリアダイオード（ＳＢＤ）であり、ベース部材２０とＳｉＣ単結晶基板１とからなる炭化珪素基板１０と、当該炭化珪素基板１０上に形成された炭化珪素からなるエピタキシャル層５１と、エピタキシャル層５１の主表面上に形成されたショットキー電極５２と、炭化珪素基板１０の裏面側（エピタキシャル層５１が形成された主表面とは反対側の表面）に形成されたオーミック電極５５とを備える。オーミック電極５５は、炭化珪素基板１０の裏面全体を覆うように形成されている。一方、ショットキー電極５２は、エピタキシャル層５１の表面の一部を覆うように形成されている。たとえば、ショットキー電極５２の平面形状を円形状としてもよい。
【００３１】
そして、ショットキー電極５２の表面の一部を露出させる開口部が形成された保護膜５３が、エピタキシャル層５１の表面上に形成されている。当該開口部の平面形状は円形状や四角形状など任意の形状とすることができる。保護膜５３の開口部を介して、ショットキー電極５２と接続するとともに、当該開口部の内部から保護膜５３の上部表面上にまで延在するパッド電極５４が形成されている。
【００３２】
このような半導体装置では、本発明による炭化珪素基板１０を用いているので、当該炭化珪素基板１０での縦方向（厚み方向）での導電性を高めることができる。そのため、半導体装置のオン抵抗を低減することができる。
【００３３】
次に、図１０〜図１２を参照して、図９に示した半導体装置の製造方法を説明する。
まず、図２に示した炭化珪素基板の製造方法を実施することにより、本発明による炭化珪素基板１０を準備する。その後、図１０に示すように、炭化珪素基板１０の主表面上（ＳｉＣ単結晶基板１が露出している主表面上）に、炭化珪素からなるエピタキシャル層５１を形成する。
【００３４】
次に、図１１に示すように、エピタキシャル層５１に対して導電性不純物を矢印５６に示す方向からイオン注入する。イオン注入の条件としては、任意の条件を用いることができる。なお、エピタキシャル層５１を形成するときに、当該エピタキシャル層５１に所定の不純物を含有させることができる場合や、エピタキシャル層５１を形成した後に当該エピタキシャル層５１の不純物濃度を調整する必要がない場合には、上述したイオン注入工程は実施しなくてもよい。
【００３５】
その後、図１２に示すように、電極形成工程を実施する。具体的には、エピタキシャル層５１の表面上にショットキー電極となるべき導電体層５７を形成する。また、炭化珪素基板１０の裏面上には、オーミック電極５５を形成する。この後、リソグラフィ法などを用いて導電体層５７を部分的に除去することにより、ショットキー電極５２を形成する。なお、ショットキー電極５２を形成する方法としては、いわゆるリフトオフ法を用いてもよい。具体的には、たとえばエピタキシャル層５１上に、ショットキー電極５２が形成されるべき部分に開口パターンを有するレジスト膜を形成する。そして、当該レジスト膜上および開口パターン内部にショットキー電極となるべき導電体膜を形成した後、レジスト膜およびレジスト膜上に形成された導電体膜の一部を除去する。この結果、受容器開口パターンの内部に位置していた上記導電体膜により、ショットキー電極が構成される。
【００３６】
この後、上述のような構造を有する炭化珪素基板を個々のチップにダイシングなどによって分割することにより、図９に示したショットキーバリアダイオードである半導体装置を得ることができる。
【００３７】
次に、図１３を参照して、本発明による半導体装置の他の例を説明する。
図１３を参照して、本発明による半導体の他の例は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、炭化珪素基板１０、耐圧保持層６１、ｐ領域６２、ｎ+領域６３、ゲート絶縁膜６４、ゲート電極６５、絶縁膜６６、ソース電極６７およびドレイン電極６８を備える。具体的には、たとえば導電型がｎ型のＳｉＣ単結晶基板１と、ベース部材２０とからなる炭化珪素基板１０の主表面上に、炭化珪素からなる耐圧保持層６１が形成されている。この耐圧保持層６１の表面には、導電型がｐ型であるｐ領域６２が互いに間隔を隔てて形成されている。ｐ領域６２の内部においては、ｐ領域６２の表面層にｎ+領域６３が形成されている。
【００３８】
一方のｐ領域６２におけるｎ+領域６３上から、ｐ領域６２、２つのｐ領域６２の間において露出する耐圧保持層６１、他方のｐ領域６２および当該他方のｐ領域６２におけるｎ+領域６３上にまで延在するように、酸化膜からなるゲート絶縁膜６４が形成されている。ゲート絶縁膜６４上にはゲート電極６５が形成されている。このゲート電極６５の端面および上部表面を覆うように絶縁膜６６が形成されている。そして、ｎ+領域６３およびｐ領域６２の一部と接続されるとともに、上記絶縁膜６６を覆うようにソース電極６７が形成されている。そして、炭化珪素基板１０において耐圧保持層６１が形成された側の表面とは反対側の面である裏面にドレイン電極６８が形成されている。
【００３９】
上述した図１３に示した半導体装置は、本発明による炭化珪素基板１０が用いられている。そして、炭化珪素基板１０では、エピタキシャル層である耐圧保持層６１を形成する側にはＳｉＣ単結晶基板１を配置する一方、裏面側には不純物濃度の高い（導電性の高い）ベース部材２０を配置している。このため、図１３に示した半導体装置は、炭化珪素基板１０での厚み方向での導電性が向上されているため、結果的にオン抵抗が低減された半導体装置となっている。
【００４０】
次に、図１３に示した半導体装置の製造方法を簡単に説明する。
まず、図２などに示した炭化珪素基板の製造方法を用いて、図１に示した本発明による炭化珪素基板１０を準備する。なお、炭化珪素基板１０に含まれるＳｉＣ単結晶基板１としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
【００４１】
次に、エピタキシャル層を形成する工程を実施する。具体的には、炭化珪素基板１０においてＳｉＣ単結晶基板１が形成された側の主表面上に耐圧保持層６１を形成する。この耐圧保持層６１としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層６１の厚みとしては、たとえば１５μｍといった値を用いることができる。また、この耐圧保持層６１におけるｎ−型の導電性不純物の濃度としては、たとえば７．５×１０１５ｃｍ−３といった値を用いることができる。
【００４２】
なお、耐圧保持層６１と炭化珪素基板１０との間に、バッファ層を形成してもよい。当該バッファ層としては、たとえば導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成してもよい。バッファ層における導電型不純物の濃度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。
【００４３】
次に、半導体素子の構造を形成する工程を実施する。具体的には、まず注入工程を実施する。より具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層６１に注入することにより、ｐ領域６２を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域６３を形成する。
【００４４】
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
【００４５】
次に、ゲート絶縁膜形成工程を実施する。具体的には、耐圧保持層６１、ｐ領域６２、ｎ+領域６２上を覆うように酸化膜からなるゲート絶縁膜６４を形成する。このゲート絶縁膜６４を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
【００４６】
その後、窒素アニール工程を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、ゲート絶縁膜６４と下層の耐圧保持層６１、ｐ領域６２、ｎ+領域６３との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１３００℃、加熱時間を６０分といった条件を用いてもよい。
【００４７】
次に、電極形成工程を実施する。具体的には、ゲート絶縁膜６４上にリフトオフ法を用いてゲート電極６５を形成する。そして、ゲート電極６５の上部表面および側面を覆う絶縁膜を形成する。さらに、絶縁膜６６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域６３上に位置するゲート絶縁膜６４および絶縁膜の部分をエッチングにより除去する。この結果、ゲート電極６５の上部表面および側面を覆う絶縁膜６６が形成されるとともに、ｎ+領域６３およびｐ領域６２の上部表面の一部が露出する。
【００４８】
そして、ｎ+領域６３およびｐ領域６２の露出した部分と接続されるソース電極６７を、たとえばリフトオフ法を用いて形成する。なお、ソース電極６７としては、たとえばニッケル（Ｎｉ）を用いることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。その後、炭化珪素基板１０の裏面側にドレイン電極６８を形成する。このようにして、図１３に示す半導体装置を得ることができる。つまり、半導体装置は、炭化珪素基板１０の主表面上にエピタキシャル層および電極を形成することにより作製される。
【００４９】
なお、上述した半導体装置においては、（０−３３−８）面を主面とするＳｉＣ単結晶基板１上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
【００５０】
次に、図１４を参照して、本発明による炭化珪素基板の実施の形態１の変形例を説明する。
【００５１】
図１４に示した炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ＳｉＣ単結晶基板１の端部の構造が異なっている。具体的には、図１４に示すように、複数のＳｉＣ単結晶基板１の端面１３は、炭化珪素基板１０の主表面に対して傾斜した端面となっている。このようにすれば、図１に示した炭化珪素基板と同様の効果を得られるとともに、炭化珪素基板１０の主表面におけるＳｉＣ単結晶基板１の専有面積をより大きくすることができる。
【００５２】
次に、図１５および図１６を参照して、図１４に示した炭化珪素基板の製造方法を説明する。なお、図１５および図１６はそれぞれ図４および図５に対応する。
【００５３】
図１４に示した炭化珪素基板の製造方法は、基本的には図１に示した炭化珪素基板の製造方法と同様であるが、単結晶部材を準備する工程（Ｓ１０）において準備するＳｉＣ単結晶基板１の形状が異なっている。具体的には、工程（Ｓ１０）において準備するＳｉＣ単結晶基板１は、図１５に示すようにその端面が傾斜した基板となっている。そして、このように端面の傾斜したＳｉＣ単結晶基板１を、図１５に示すように熱処理装置の炭素円盤３５上の凹部内に配置する。このとき、相対的に面積が広くなっているＳｉＣ単結晶基板１の主面側が炭素円盤３５に接触するように、ＳｉＣ単結晶基板１を配置する。なお、図１５および図１６に示した構造を含む熱処理装置の他の部分の構成は、図４に示した熱処理装置の構成と同様である。この後、図２に示した炭化珪素基板の製造方法と同様に熱処理装置における熱処理を実施することにより、ＳｉＣ体３７から昇華した炭化珪素をＳｉＣ単結晶基板１上に析出する。この結果、図１６に示すように、ＳｉＣ単結晶基板１の上に炭化珪素からなるベース部材２０を形成することができる。
【００５４】
この後、図２に示した後処理工程（Ｓ３０）を実施することにより、図１４に示した炭化珪素基板を得ることができる。
【００５５】
（実施の形態２）
図１７を参照して本発明による炭化珪素基板の実施の形態２を説明する。
【００５６】
図１７を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、炭化珪素基板１０に１つのＳｉＣ単結晶基板１が含まれているという点が、複数のＳｉＣ単結晶基板１を含む図１に示した炭化珪素基板１０とは異なっている。このようにしても、図１に示した炭化珪素基板１０と同様の効果を得ることができる。すなわち、炭化珪素基板１０の機械的強度を維持するための補強部材として外周部が働き、反りの低減の効果もある。
【００５７】
また、図１７に示した炭化珪素基板１０の製造方法は、基本的には図１に示した炭化珪素基板１０の製造方法と同様であるが、図４および図５に示した熱処理装置における炭素円盤３５上に１つのＳｉＣ単結晶基板１を配置して熱処理を行なうという点が異なる。そして、他の工程については基本的に図２に示した炭化珪素基板の製造方法と同様である。
【００５８】
（実施の形態３）
図１８を参照して、本発明によるエピタキシャル層付き基板を説明する。
【００５９】
図１８を参照して、本発明によるエピタキシャル層付き基板は、図１に示した本発明による炭化珪素基板１０の主表面上に炭化珪素からなるエピタキシャル層２が形成された構造となっている。このようなエピタキシャル層付き基板を用いることにより、オン抵抗の低減された縦型の半導体装置を容易に製造することができる。
【００６０】
図１９および図２０を参照して、図１８に示した本発明によるエピタキシャル層付き基板の変形例を説明する。
【００６１】
図１９に示したエピタキシャル層付き基板は、図１４に示した本発明による炭化珪素基板１０の主表面上にエピタキシャル層２が形成された構造となっている。このような構造のエピタキシャル層付き基板によっても、図１８に示したエピタキシャル層付き基板と同様の効果を得ることができる。また、図１９に示したエピタキシャル層付き基板では、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の露出している面積の割合が図１８に示したエピタキシャル層付き基板よりも相対的に高くなっているので、結晶性の優れた（たとえば欠陥密度の低い）領域の割合が大きくなったエピタキシャル層２を形成することができる。
【００６２】
図２０に示したエピタキシャル層付き基板は、基本的には図１８に示したエピタキシャル層付き基板と同様の構造を備えるが、炭化珪素基板１０の主表面において１つのＳｉＣ単結晶基板１が形成されているという点が異なる。このようにすれば、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の専有する面積の割合を、図１８のように複数のＳｉＣ単結晶基板１が所定の間隔で配置されたような場合よりもより大きくすることができる。このため、エピタキシャル層２の膜質をより高めることができる。
【００６３】
なお、上述した炭化珪素基板１０のベース部材２０の製造方法としては、上記のような昇華法を用いてもよいが、他の方法を用いてもよい。たとえば、ＣＶＤ法を用いて炭化珪素からなるベース部材２０を形成してもよい。この場合、ベース部材２０のＣＶＤ法による形成条件としては、たとえばキャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする、といった条件を用いることができる。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。このようなＣＶＤ法を用いてベース部材２０を形成することにより、ベース部材２０の不純物の濃度および厚みについての制御精度を向上させることができる。この結果、後工程での研削代などを考慮した必要最低限の厚みとなるように、ベース部材２０の厚みを制御することができるので、研削工程での研削代を余分に確保する必要がない。このため、後工程における研削工程などの加工工程に要する時間を短縮することができる。
【００６４】
（実施の形態４）
図２１を参照して、本発明による炭化珪素基板の実施の形態４を説明する。
【００６５】
図２１を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ベース部材の構成が異なっている。すなわち、図１に示した炭化珪素基板１０においては、昇華法により形成された炭化珪素からなるベース部材２０を用いていたのに対して、図２１に示した炭化珪素基板１０においては、炭化珪素の焼結体からなるベース部材２５が用いられている。このようにベース部材２５を焼結体によって構成することで、炭化珪素基板１０の製造コストをより低減することができる。
【００６６】
ここで、上述したベース部材２５を焼結により形成する工程としては、たとえば以下のような工程を用いることができる。すなわち、まずベース部材２５を構成する原料を準備する。原料としては、たとえば粒径がミクロンオーダーのＳｉＣ粉末および珪素（Ｓｉ）粉末、さらに粒径がサブミクロンオーダーの炭素粉末を準備する。そして、たとえば図４に示したようにＳｉＣ単結晶基板１を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板１とからなる成形体を準備する。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、図２１に示したような炭化珪素基板１０を得ることができる。
【００６７】
なお、図２１に示した炭化珪素基板１０において、ＳｉＣ単結晶基板１の構成を図１４や図１７に示したような炭化珪素基板１０におけるＳｉＣ単結晶基板１の構成としてもよい。また、上記のような焼結体からなるベース部材２５を、図１８〜図２０に示したエピタキシャル層付き基板の炭化珪素基板１０に適用してもよい。
【００６８】
（実施例１）
本発明の効果を確認するため、以下のような実験を行なった。
【００６９】
（試料の作製）
ＳｉＣ単結晶基板の準備：
まず、昇華法により成長した２インチ炭化珪素単結晶インゴットより、厚さ１００μｍでスライスしてタイル基板を作製する。上述した炭化珪素単結晶インゴットの不純物濃度は、９×１０18ｃｍ-3である。なお、タイル基板の主表面の面方位は（０００１）面とした。
【００７０】
ここで、Noboru Ohtani et.al, " Investigation of heavily nitrogen-doped n+ 4H-SiC crystals grown by physical vapor transport", Journal of Crystal Growth 311 (2009), p.1475-1481などに記載されているように、９×１０18ｃｍ-3以上の不純物濃度である場合、タイル基板においては表面にある欠陥が伝搬してＳｉＣ単結晶全体に欠陥が入ることが報告されている。そのため、当該インゴットの不純物濃度は９×１０18ｃｍ-3以下にする必要がある。
【００７１】
次に、タイル基板を２２ｍｍ□（縦２２ｍｍ×横２２ｍｍの四角形状）のＳｉＣ単結晶基板に成型する。このＳｉＣ単結晶基板からは、２．７ｍｍ□デバイス（縦２．７ｍｍ×横２．７ｍｍの平面形状が四角形状のデバイス）を４９個作成することができる。
【００７２】
炭素円盤の準備：
次に、図３〜図５に示した熱処理装置での処理を行なうため、複数のザグリ（凹部）が形成された炭素円盤（図４参照）を準備する。具体的には、ザグリの平面形状は２２ｍｍ□であってプラス公差であり、その深さは３０μｍである。炭素円盤では、当該ザグリ（凹部）が１００μｍ間隔で設けられている。炭素円盤の直径は１５５ｍｍ、厚みは２ｍｍとする。
【００７３】
なお、厚みを２mmと比較的薄くしているのは、結晶成長によるストレスを炭素円盤によって吸収することで、ＳｉＣ単結晶基板にかかるストレスを最小限にするためである。深さ３０μｍのザグリは、ＳｉＣ単結晶基板の位置合わせのために複数形成されている。
【００７４】
ベース円盤の準備：
直径６５０ｍｍ、厚さ２０ｍｍの大型炭素円盤であるベース円盤を準備する。当該ベース円盤には、直径Φ１５５ｍｍでありプラス公差で深さが１．９ｍｍのザグリが１４個設けられる。
【００７５】
そして、ベース円盤のザグリに上記炭素円盤を設置する。ベース円盤に炭素円盤を設置した状態で、炭素円盤の深さ３０μｍのザグリと連続するように、ベース円盤の表面にも深さ３０μｍのザグリを形成する。
【００７６】
ＳｉＣ単結晶基板の配置：
上述のようにベース円盤に炭素円盤を搭載した後、炭素円盤に形成された深さ３０μｍのザグリにＳｉＣ単結晶基板を設置する。そして、内径１５１ｍｍ、高さ５mmの円筒である筒状体を、炭素円盤と中心が一致するように設置する。筒状体の下部は、炭素円盤の外周部に接している。そして、筒状体の上部に被覆膜として炭素膜がコートされた炭化珪素の多結晶円柱であるＳｉＣ体を配置する。炭化珪素の多結晶円柱であるＳｉＣ体は、昇華法で作製した直径が１５２ｍｍ、厚みが３０mmというサイズのものである。このとき、ＳｉＣ体では炭素膜がコーティングされていない面が１面形成されており、当該面を筒状体の内部に向かうように（つまりＳｉＣ単結晶基板と対向するように）ＳｉＣ体を配置する。なお、すでに述べたように炭素膜のコーティングは、ＳｉＣ体からの炭化珪素の昇華を抑制するためである。
【００７７】
多結晶円柱であるＳｉＣ体の表面とＳｉＣ単結晶基板の表面との距離は約５ｍｍである。筒状体の上部には、ＳｉＣ体の位置がずれないための合わせ込み部（溝部）と、１４個の筒状体が互いにずれないようにするためのスペーサとしての鍔が形成されている。このＳｉＣ体は、昇華法、ＣＶＤ法、あるいは高い窒素濃度雰囲気でのＳｉＣ粉末の焼結といった方法で作製できる。上述のような炭化珪素基板の処理セットを１４個、ベース円盤の上に配置する。そして、このようなベース円盤を２段に積んで、計２８個の上記処理セットをチャンバの内部に配置する。
【００７８】
熱処理：
上記処理セットをチャンバの内部に保持した熱処理装置にて、以下の条件で熱処理を行なう。具体的には、チャンバ中の雰囲気を窒素雰囲気とし、その圧力を１Ｔｏｒｒとする。また、加熱温度を２２００℃、加熱時間を３０分とする。この結果、厚み６００μｍの高不純物濃度の炭化珪素からなるベース部材２０（図５参照）が成長する。
【００７９】
後処理：
次に、高不純物濃度のベース部材で一体化したＳｉＣ単結晶基板の複合体を取出す。次に、図６に示すように、高不純物濃度の炭化珪素からなるベース部材を研削により平坦化すると同時に、複合体の外周加工も行なう。この結果、直径が６インチΦの一体化した図７に示すような複合体を得る。次に、図８に示すように炭素円盤も研削により除去する。その後、一体化した複合体における高不純物濃度のベース部材側を研磨盤（ステージ）に貼り合わせて、ＳｉＣ単結晶基板側を研磨する。最後にＳｉＣ単結晶基板側に化学的機械研磨（ＣＭＰ）を実施する。このようにして、直径が６インチの一体化した炭化珪素基板を得る。
【００８０】
（炭化珪素基板での反りの測定および結果）
上記炭化珪素基板について、反りの測定を行なった。測定においては、レーザ干渉計を用いた。
【００８１】
その結果、当該炭化珪素基板の反りの高さは、直径６インチ全体で１０μｍ以下であった。これは、ＳｉＣ単結晶基板間の境界の多結晶部である境界領域１１（図１参照）が、基底面転移の伝搬を抑制した結果、炭化珪素基板の平坦性が維持されていると考えられる。
【００８２】
（エピタキシャル層付き基板の作成）
直径が６インチの一体化した上記炭化珪素基板の主表面（ＳｉＣ単結晶基板が露出している主表面）上に、ＣＶＤ装置を用いて、厚みが１５μｍ、キャリア濃度が７．５×１０15ｃｍ-3であるエピタキシャル層を形成する。エピタキシャル成長条件としては、基板温度を１５５０℃、水素流量を１５０ｓｌｍ、ＳｉＨ4流量を５０ｓｃｃｍ、Ｃ２Ｈ６流量を５０ｓｃｃｍ、２ｐｐｍ窒素を６ｓｃｃｍとし、成長時間を９０分とした。
【００８３】
（ショットキーバリアダイオードの作成）
上記のように形成したエピタキシャル層にアルミニウム（Ａｌ）をイオン注入した後、活性化アニールを実施することによりガードリングを形成する。そして、炭化珪素基板の裏面（ベース部材側）にＴｉＡｌＳｉからなる膜をスパッタリングにより形成して、９００℃のアニールを行なうことにより裏面オーミック電極を形成する。
【００８４】
一方、エピタキシャル層の表面には全面にＴｉを真空蒸着して、エッチングにより２．４ｍｍ□（縦２．４ｍｍ×横２．４ｍｍの四角形状）のショットキー電極を形成する。そして、加熱温度が５００℃のショットキーアニールを行なった後、ＳｉＯ２からなる保護膜（パッシベイション膜）を形成する。その後、ショットキー電極に接続され、Ａｌ／Ｓｉからなるパッド電極を形成した後、レーザーダイシングにより、チップ化してショットキーバリアダイオードを形成する。そして、当該ショットキーバリアダイオードを測定用のフレームに実装する。
【００８５】
（ショットキーバリアダイオードでの測定および結果）
オン抵抗について：
上記ショットキーバリアダイオードについて、オン抵抗を測定した。測定には耐圧測定も行う必要があり、高耐圧プローバーを用いた。
【００８６】
その結果、ショットキーダイオードのオン抵抗は０．５ｍΩｃｍ2であった。このオン抵抗の値は、従来のＳｉＣ単結晶基板を用いて形成されたショットキーバリアダイオードにおけるオン抵抗と比べて大幅に低いものであった。これは、本発明による炭化珪素基板の電気抵抗値が、従来のＳｉＣ単結晶基板に比べて約１／１０に低減されているためであると考えられる。
【００８７】
オーミック電極に関する接触抵抗について：
また、本発明による炭化珪素基板は、高濃度不純物層（ベース部材）を含むため、裏面でのオーミック電極の形成が低温で可能となる。このことを確認するため、デバイス作製後に炭化珪素基板の裏面についてバックグラインドを実施した。そして、バックグラインドによるダメージ層を研磨により除去したあと、ＴｉＡｌＳｉからなる電極を当該研磨面上に形成した。その後、加熱温度を４００℃としたアニールを実施した。このようにして形成した電極と炭化珪素基板の裏面との接触抵抗を測定した。測定方法としては、ＴＬＭ法を用いた。その結果、接触抵抗の値は０．１ｍΩｃｍ２となり、十分に低い接触抵抗の値となっていた。
【００８８】
（実施例２）
上記実施例１でのベース部材の形成工程において、昇華法に代えてＣＶＤ法を用いた。具体的には、キャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。
【００８９】
このようにＣＶＤ法を用いてベース部材を形成しても、本発明による炭化珪素基板を製造することができた。
【００９０】
（実施例３）
上記実施例１でのベース部材の形成工程において、昇華法に代えて焼結法を用いた。具体的には、まずベース部材を構成する原料を準備する。原料としては、たとえば粒径が約１０μｍのＳｉＣ粉末および粒径が約１０μｍの珪素（Ｓｉ）粉末、さらに粒径が約０．５μｍの炭素粉末を準備する。そして、上述した実施例１の場合と同様にタイル基板（ＳｉＣ単結晶基板）を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板とからなる成形体を準備する。なお、成形体のサイズは直径が１５５ｍｍ、厚みが１ｍｍとする。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、実施例１の炭化珪素基板と同様の形状を有する炭化珪素基板を得ることができる。
【００９１】
（実施例４）
（炭化珪素基板およびエピタキシャル層付き基板の作成）
実施例１で説明した炭化珪素基板の製造方法において、タイル基板の主表面の面方位を（０−３３−８）面とし、他の工程は実施例１での製造工程と同様の工程を実施することにより、炭化珪素基板を作成する。また、当該炭化珪素基板の主表面上に、実施例１の場合と同様にエピタキシャル層を形成し、エピタキシャル層付き基板を作成する。
【００９２】
（縦型ＤｉＭＯＳＦＥＴの作成）
上述したエピタキシャル層付き基板を用いて、図１３に示した縦型ＤｉＭＯＳＦＥＴと基本的に同様の構造を備える半導体装置を作成する。具体的には、上記エピタキシャル層に、ＳｉＯ２層をマスクとしてリンのイオン注入を行い、トランジスタのｎ+領域（ソース部）を形成する。次に、ＳｉＯ2を用いたセルフアラインにより、Ａｌイオン注入して、導電型がｐ型のボディ部であるｐ領域を形成する。そして、上述したｎ+領域に隣接し、上記ｐ型のボディ部より高濃度の導電性不純物を含むｐ型のソース部とガードリングとをＡｌのイオン注入により形成する。その後、活性化アニールを行なう。
【００９３】
次に犠牲酸化によりエピタキシャル層の最表面層を除去してから、熱酸化によりゲート絶縁膜（ゲート酸化膜）を形成する。その上にポリシリコンからなるゲート電極を形成する。さらに、ＴｉＡｌＳｉからなるソース電極を形成する。そして、ソース電極上にＳｉＮからなるバリア層を有するＳｉＯ2の層間絶縁膜を形成してから、Ａｌ/Ｓｉという構成の上層配線を形成する。さらに、ポリイミドからなる保護膜で上部表面の全体を覆う。また、裏面側には裏面電極（ドレイン電極）を形成する。
【００９４】
このようにトランジスタの構造を形成した基板をダイシングにより分割し、縦型ＤｉＭＯＳＦＥＴのチップを得る。そして、当該チップを測定用のフレームに実装する。
【００９５】
（測定及び結果）
オン抵抗について：
上記ＤｉＭＯＳＦＥＴについて、オン抵抗を測定した。測定方法としては、上述した実施例１におけるオン抵抗の測定方法と同様の方法を用いた。
【００９６】
その結果、デバイスのオン抵抗は３ｍΩｃｍ2であった。
電気的特性について：
また、上述した半導体装置について、ドレイン電圧とドレイン電流との関係を測定した。その結果を図２２に示す。図２２を参照して、グラフの横軸はドレイン電圧（Ｖ）であり、縦軸はドレイン電流（Ａ）を示す。グラフＡはゲート電圧ＶGを０Ｖとした場合のドレイン電圧とドレイン電流との関係を示し、グラフＢは、ゲート電圧ＶGを５Ｖとした場合のドレイン電圧とドレイン電流との関係を示す。図２２からわかるように、本発明による半導体装置では、十分なドレイン電流の値が得られることがわかる。すなわち、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、上記ドレイン電流の値は約３倍になっている。
【００９７】
また、上述した半導体装置の移動度を測定した。移動度の測定方法としては、評価用横型ＭＯＳＦＥＴを試作して、実効移動度を測定した。この結果、タイル基板の主表面の面方位を（０−３３−８）面とした炭化珪素基板を用いて形成された上記半導体装置では、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、約４倍の移動度が得られる。
【００９８】
上述した実施の形態または実施例と一部重複する部分もあるが、本発明の特徴的な構成を以下に列挙する。
【００９９】
この発明に従った炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成された単結晶部材としてのＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０、２５とを備える。ベース部材２０、２５は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。また、図１に示したベース部材２０における下地領域１２は炭化珪素の単結晶からなる領域である。
【０１００】
このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層２（図１８〜図２０参照）を容易に形成することができる。一方、当該炭化珪素基板１０を用いてたとえば図９や図１３に示すような縦型半導体装置を形成する場合、当該縦型半導体装置のオン抵抗を低減するために炭化珪素基板１０の導電率を大きくする必要がある。そのため、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する下地領域１２を配置することで、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（つまり炭化珪素基板１０の厚み方向での電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置（特に縦型の半導体装置）におけるオン抵抗を低減することができる。
【０１０１】
また、基本的に炭化珪素基板１０の主表面上に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）ＳｉＣ単結晶基板１を用いる。一方、ベース部材２０、２５は主表面において一部（境界領域１１）しか露出しないため、欠陥密度などの満足すべきレベルはＳｉＣ単結晶基板１より低くしてもよい。このため、ベース部材２０、２５として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材２０、２５を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材２０、２５には、容易にオーミック電極を形成することができる。
【０１０２】
また、上記のようなベース部材２０、２５としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材２０、２５として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができる。そのため、炭化珪素基板１０全体をＳｉＣ単結晶基板１のような高品位の材料で構成する場合より、炭化珪素基板１０の製造コストを低減することができる。
【０１０３】
上記炭化珪素基板１０において、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
【０１０４】
上記炭化珪素基板１０は、図１に示すように主表面の少なくとも一部に形成された別の単結晶部材であるＳｉＣ単結晶基板１をさらに備えていてもよい。ＳｉＣ単結晶基板１と当該別のＳｉＣ単結晶基板１とは、境界領域１１を介して配置されていてもよい。下地領域１２は、主表面に対して垂直な方向において別のＳｉＣ単結晶基板１に隣接する部分を含んでいてもよい（つまり、下地領域１２は、主表面に対して垂直な方向において１つのＳｉＣ単結晶基板１下から別のＳｉＣ単結晶基板１に隣接する位置にまで延在していてもよい）。
【０１０５】
この場合、複数のＳｉＣ単結晶基板１を組合わせることで、主表面の面積の大きな（大面積の)炭化珪素基板１０を得ることができる。このため、一度の処理により炭化珪素基板１０の主表面上に形成できる半導体装置の数を増やすことができる。この結果、半導体装置の製造コストを低減できる。
【０１０６】
上記炭化珪素基板１０では、ＳｉＣ単結晶基板１における不純物濃度が１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であってもよく、下地領域１２における不純物濃度が２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下であってもよい。
【０１０７】
この場合、炭化珪素基板１０の主表面上に高品質なエピタキシャル層２を形成することができるとともに、炭化珪素基板１０の縦方向での導電性を十分高めることができる。ここで、ＳｉＣ単結晶基板１における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（１×１０17ｃｍ-3）を下回る不純物濃度では、ＳｉＣ単結晶基板１における導電性を十分に確保することが難しくなるためである。
【０１０８】
また、ＳｉＣ単結晶基板１における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）を超える不純物濃度では、ＳｉＣ単結晶基板１において積層欠陥が発生する。そして、当該積層欠陥が発生したＳｉＣ単結晶基板１の表面上では、高品質のエピタキシャル層２を形成することが難しくなるためである。
【０１０９】
また、下地領域１２における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）以上であれば、下地領域１２における導電性を十分高くすることが可能である。
【０１１０】
また、下地領域１２における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（５×１０22ｃｍ-3）を超える不純物濃度では、不純物のドープに起因する欠陥の密度が高くなりすぎて、下地領域１２での結晶性を十分維持できなくなるためである。
【０１１１】
この発明に従ったエピタキシャル層付き基板は、図１８〜図２０に示すように、上記炭化珪素基板１０と、当該炭化珪素基板１０の主表面上に形成された炭化珪素からなるエピタキシャル層２とを備える。また、エピタキシャル層２の不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より低いことが好ましい。この場合、エピタキシャル層２として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層２を利用して高品質な半導体装置を容易に製造できる。
【０１１２】
上記エピタキシャル層付き基板では、エピタキシャル層２における不純物濃度は１×１０14ｃｍ-3以上１×１０17ｃｍ-3以下であってもよい。このような数値範囲としたのは、以下のような理由による。すなわち、エピタキシャル層付き基板を用いて製造される半導体装置に関して、当該エピタキシャル層２に要求される耐電圧のレベル（たとえば１００Ｖ以上１０万Ｖ以下）から考えると、当該エピタキシャル層２における不純物濃度は上記の数値範囲とすることが好ましい。
【０１１３】
この発明に従った半導体装置は、上記炭化珪素基板１０を用いて構成されている。この場合、たとえば図９や図１３示した縦型の半導体装置を形成した場合には、炭化珪素基板１０の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
【０１１４】
上記半導体装置はたとえば図９や図１３に示したような、炭化珪素基板１０の厚み方向に電流が流れる縦型半導体装置であることが好ましい。すなわち、上記炭化珪素基板１０の裏面（上記主表面と反対側の表面）に裏面電極（図９のオーミック電極５５や図１３のドレイン電極６８）が形成され、上記主表面上に表面側電極（図９のショットキー電極５２や図１３のソース電極６７）が形成されていることが好ましい。この場合、表面側電極と裏面電極との間の電気抵抗（オン抵抗）を十分低減した半導体装置を実現できる。
【０１１５】
この発明に従った炭化珪素基板の製造方法では、図２に示すように、まず炭化珪素からなり、主面を有する単結晶部材（ＳｉＣ単結晶基板１）を準備する工程（図２の工程（Ｓ１０））を実施する。そして、ＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、ＳｉＣ単結晶基板１より不純物濃度の高い炭化珪素からなるベース部材２０、２５を形成する工程（図２の工程（Ｓ２０））を実施する。次に、ＳｉＣ単結晶基板１の主面と反対側から、ＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、少なくともＳｉＣ単結晶基板１の表面を平坦化する工程（図２の工程（Ｓ３０））を実施する。
【０１１６】
このようにすれば、本発明による炭化珪素基板１０を容易に製造することができる。また、ベース部材２０、２５としてＳｉＣ単結晶基板１より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板１０の全体を、上述したＳｉＣ単結晶基板１のような高品質な炭化珪素の単結晶により構成する場合より低コストで炭化珪素基板１０を製造することができる。また、複数のＳｉＣ単結晶基板１を用いれば、大面積の炭化珪素基板１０を実現できる。
【０１１７】
上記炭化珪素基板の製造方法において、単結晶部材を準備する工程（Ｓ１０）は、炭化珪素からなり、主面を有する別の単結晶部材（別のＳｉＣ単結晶基板１）を準備する工程を含んでいてもよい。ベース部材を形成する工程（Ｓ２０）では、図４に示すようにＳｉＣ単結晶基板１と別のＳｉＣ単結晶基板１とを並べた状態として、図５に示すように別のＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うようにベース部材２０を形成してもよい。ＳｉＣ単結晶基板１の表面を平坦化する工程は、別のＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、別のＳｉＣ単結晶基板１の表面を平坦化する工程を含んでいてもよい。この場合、複数のＳｉＣ単結晶基板１を用いて大面積の単結晶基板を容易に製造することができる。
【０１１８】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、ハイドライド気相成長法（ＨＶＰＥ法）および化学気相成長法（ＣＶＤ法）のうちのいずれかを用いてもよい。この場合、ベース部材２０における不純物濃度を高い精度で制御することができる。
【０１１９】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、昇華法を用いてもよい。この場合、ベース部材２０を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
【０１２０】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、上述した実施の形態４で説明したように焼結法を用いてもよい。この場合、ベース部材２５を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
【０１２１】
本発明によるエピタキシャル層付き基板の製造方法は、上記炭化珪素基板１０を準備する工程と、上記炭化珪素基板１０の主表面（ＳｉＣ単結晶基板１の平坦化された表面が露出する主表面）上に、炭化珪素からなるエピタキシャル層２を形成する工程とを備える。この場合、本発明によるエピタキシャル層付き基板を容易に製造することができる。
【０１２２】
本発明による半導体装置の製造方法は、本発明による上記炭化珪素基板１０を準備する工程と、炭化珪素基板１０の主表面上に、炭化珪素からなるエピタキシャル層２を形成する工程と、当該エピタキシャル層２上と、炭化珪素基板１０の上記エピタキシャル層２が形成された主表面と反対側の裏面上とに、電極を形成する工程とを備える。この場合、本発明に従った半導体装置（特に図９や図１３に示した縦型の半導体装置）を容易に製造することができる。また、炭化珪素基板１０の裏面側（ベース部材２０、２５側）は相対的に不純物濃度の高い下地領域１２を含むため、当該下地領域１２に接触するように電極を形成することで、容易にオーミック電極を形成することができる。
【０１２３】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２４】
本発明は、縦型デバイスを形成するために用いられる炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に特に有利に適用される。
【符号の説明】
【０１２５】
１ ＳｉＣ単結晶基板、２，５１ エピタキシャル層、１０ 炭化珪素基板、１１ 境界領域、１２ 下地領域、１３ 端面、２０，２５ ベース部材、２１ ベース部材の表面、３０ 熱処理装置、３１ チャンバ、３２ ベース円盤、３３ メインヒータ、３４ 補助ヒータ、３５ 炭素円盤、３６ 筒状体、３７ ＳｉＣ体、３８ 被覆膜、４１ ステージ、４２ 砥石、５２ ショットキー電極、５３ 保護膜、５４ パッド電極、５５ オーミック電極、５６ 矢印、５７ 導電体層、６１ 耐圧保持層、６２ ｐ領域、６３ ｎ＋領域、６４ ゲート絶縁膜、６５ ゲート電極、６６ 絶縁膜、６７ ソース電極、６８ ドレイン電極。
【技術分野】
【０００１】
この発明は、炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関し、より特定的には、オン抵抗の低減が可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関する。
【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）基板を用いた半導体装置が提案されている（たとえば、特開２００７−１４１９５０号公報（特許文献１）および米国特許第６８０３２４３号明細書（特許文献２）参照）。たとえば、特開２００７−１４１９５０号公報では、縦型の半導体装置において、炭化珪素基板の裏面側に非熱処理型のオーミック電極を形成している。また、米国特許第６８０３２４３号明細書においては、炭化珪素基板の表面にイオン注入を行なってから活性化アニールを実施し、その後当該イオン注入を行なった炭化珪素基板の表面にオーミック電極を形成する技術が開示されている。上述した文献では、炭化珪素基板において低抵抗なオーミックコンタクトを実現し、結果的に半導体装置のオン抵抗の低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１４１９５０号公報
【特許文献２】米国特許第６８０３２４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上述した従来の半導体装置では、以下のような問題があった。すなわち、上述した従来の半導体装置では、炭化珪素基板に形成されたオーミック電極について接触抵抗を低減することで、結果的にオン抵抗の低減を図っているが、炭化珪素基板自体の抵抗を低減する対策が特になされていない。そのため、半導体装置（特に縦型の半導体装置）におけるオン抵抗を十分に低減することが難しかった。このような電気抵抗が相対的に大きな炭化珪素基板については、デバイスを作成した後に当該炭化珪素基板を研削して除去する、という対応も考えられるが、この場合、表面を保護して、裏面を削る必要があり、工程が複雑になる。また、研削後の炭化珪素基板表面にオーミック電極を形成する場合、すでにデバイスが形成されていることから熱処理などの温度に制限があり、当該オーミック電極を形成することが難しいという問題もあった。
【０００５】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
この発明に従った炭化珪素基板は、主表面を有する炭化珪素基板であって、主表面の少なくとも一部に形成された単結晶部材と、単結晶部材の周囲を囲むように配置されたベース部材とを備える。ベース部材は、境界領域と下地領域とを含む。境界領域は、主表面に沿った方向において単結晶部材に隣接し、内部に結晶粒界を有する。下地領域は、主表面に対して垂直な方向において単結晶部材に隣接し、単結晶領域における不純物濃度より高い不純物濃度を有する。
【０００７】
このようにすれば、炭化珪素基板の主表面には単結晶部材が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方で、当該炭化珪素基板を用いてたとえば縦型半導体装置を形成する場合、オン抵抗を低減するため炭化珪素基板の導電率を大きくする必要がある。そのため、単結晶部材における不純物濃度より高い不純物濃度を有する下地領域を配置することで、炭化珪素基板の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
【０００８】
また、炭化珪素基板の主表面上には基本的に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）単結晶部材を用いる。一方、ベース部材は主表面において一部（境界領域）しか露出しないため、欠陥密度などの満足すべきレベルは単結晶部材より低くしてもよい。このため、ベース部材として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材を、炭化珪素基板の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材には、容易にオーミック電極を形成することができる。
【０００９】
また、上記のようなベース部材としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができるので、炭化珪素基板全体を単結晶部材のような高品位の材料で構成する場合より、炭化珪素基板の製造コストを低減することができる。
【００１０】
この発明に従ったエピタキシャル層付き基板は、上記炭化珪素基板と、当該炭化珪素基板の主表面上に形成された炭化珪素からなるエピタキシャル層とを備える。また、エピタキシャル層の不純物濃度は、単結晶部材における不純物濃度より低いことが好ましい。この場合、エピタキシャル層として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層を利用して高品質の半導体装置を容易に製造できる。
【００１１】
この発明に従った半導体装置は、上記炭化珪素基板を用いて構成されている。この場合、たとえば縦型の半導体装置を形成した場合には、炭化珪素基板の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
【００１２】
この発明に従った炭化珪素基板の製造方法では、まず炭化珪素からなり、主面を有する単結晶部材を準備する工程を実施する。そして、単結晶部材の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、単結晶部材より不純物濃度の高い炭化珪素からなるベース部材を形成する工程を実施する。次に、単結晶部材の主面と反対側から、単結晶部材とベース部材とを部分的に除去することにより、少なくとも単結晶部材の表面を平坦化する工程を実施する。
【００１３】
このようにすれば、本発明による炭化珪素基板を容易に製造することができる。また、ベース部材として単結晶部材より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板の全体を、上述した単結晶部材のような高品質な炭化珪素により構成する場合より低コストで炭化珪素基板を製造することができる。
【発明の効果】
【００１４】
このように、本発明によればオン抵抗を低減することが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による炭化珪素基板を示す断面模式図である。
【図２】図１に示した炭化珪素基板の製造方法を説明するためのフローチャートである。
【図３】図２に示したフローチャートを説明するための模式図である。
【図４】図２に示したフローチャートを説明するための模式図である。
【図５】図２に示したフローチャートを説明するための模式図である。
【図６】図２に示したフローチャートを説明するための模式図である。
【図７】図２に示したフローチャートを説明するための模式図である。
【図８】図２に示したフローチャートを説明するための模式図である。
【図９】図１に示した炭化珪素基板を用いた半導体装置の例を示す断面模式図である。
【図１０】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１１】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１２】図９に示した半導体装置の製造方法を説明するための模式図である。
【図１３】本発明による炭化珪素基板を用いた半導体装置の他の例を示す断面模式図である。
【図１４】図１に示した本発明による炭化珪素基板の実施の形態１の変形例を示す断面模式図である。
【図１５】図１４に示した炭化珪素基板の製造方法を説明するための模式図である。
【図１６】図１４に示した炭化珪素基板の製造方法を説明するための模式図である。
【図１７】本発明による炭化珪素基板の実施の形態２を示す断面模式図である。
【図１８】本発明によるエピタキシャル層付き基板を示す断面模式図である。
【図１９】図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。
【図２０】図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。
【図２１】本発明による炭化珪素基板の実施の形態４を示す断面模式図である。
【図２２】本発明による半導体装置の実施例についてのドレイン電圧とドレイン電流との関係を測定した結果を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分については同一の参照番号を付しその説明は繰返さない。
【００１７】
（実施の形態１）
図１を参照して、本発明による炭化珪素基板の実施の形態１を説明する。
【００１８】
図１に示すように、本発明による炭化珪素基板１０は、単結晶部材としてのＳｉＣ単結晶基板１と、支持基材としてのベース部材２０とからなる複合基板である。平面形状が円形状である炭化珪素基板１０には、図１に示すように複数のＳｉＣ単結晶基板１が一方の主表面に露出するように配置されている。これらのＳｉＣ単結晶基板１は互いに間隔を隔てて配置されている。ＳｉＣ単結晶基板は、たとえば（０−３３−８）面を主面とする。そして、ＳｉＣ単結晶基板１の間の空間を充填するとともに、ＳｉＣ単結晶基板１の下面を覆うように、ＳｉＣからなるベース部材２０が配置されている。異なる観点から言えば、ベース部材２０の一方の主表面において、互いに間隔を隔ててＳｉＣ単結晶基板が複数個配置された（表面の一部が露出するように埋設された）状態となっている。ＳｉＣ単結晶基板１の間におけるベース部材２０の部分は、内部に結晶粒界を有する多結晶領域である境界領域１１となっている。また、ＳｉＣ単結晶基板１の下に位置するベース部材２０の部分は単結晶からなる下地領域１２となっている。下地領域１２の不純物濃度は、ＳｉＣ単結晶基板１の不純物濃度より高くなっている。なお、境界領域１１の幅（炭化珪素基板１０の主表面に沿った方向における幅）は、１μｍ以上、より好ましくは１０μｍ以上１０００μｍ以下とすることができる。このような数値範囲の決定理由は、以下のようなものである。すなわち、この境界領域１１により欠陥の伝搬を抑制するため、伝搬する可能性がある転位のサイズから考えれば充分な大きなサイズである１μｍ以上が境界領域１１の幅には必要である。一方、境界領域１１はデバイス特性が得られない部分であるため、境界領域１１の幅は１０００μｍ以下であることが望ましい。
【００１９】
このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方、下地領域１２の不純物濃度は相対的に高くなっているため、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
【００２０】
また、ベース部材２０および境界領域１１としては、ＳｉＣ単結晶基板１より結晶性の低い（転位密度の高い）炭化珪素を用いることができるので、低コストで炭化珪素基板１０を製造することができる。さらに、このようなベース部材２０および境界領域１１を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用でき、さらに反り低減の効果もある。また、不純物濃度の高いベース部材２０には、容易にオーミック電極を形成することができる。
【００２１】
また、複数のＳｉＣ単結晶基板１がベース部材２０の表面に間隔を隔てて配置されているので、ＳｉＣ単結晶基板１内を伝搬する転位が上記境界領域１１で吸収され、当該転位が炭化珪素基板１０全体にわたって伝搬することを抑制できる。
【００２２】
また、炭化珪素基板１０では、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
【００２３】
図２〜図８を参照して、図１に示した炭化珪素基板の製造方法を説明する。
図２に示すように、まず単結晶部材を準備する工程（Ｓ１０）を実施する。具体的には、タイル基板としての単結晶部材であるＳｉＣ単結晶基板１（図１参照）を複数個準備する。これらのＳｉＣ単結晶基板１は、主面の結晶方位が揃っていることが好ましい。また、ＳｉＣ単結晶基板１の主面の平面形状は任意の形状とすることができるが、たとえば四角形状や円形状としてもよい。
【００２４】
次に、図２に示すように、ベース部材を形成する工程（Ｓ２０）を実施する。具体的には、昇華法を用いて、炭化珪素からなるベース部材２０（図５参照）を複数のＳｉＣ単結晶基板１の裏面側に形成する。この工程（Ｓ２０）を、図３〜図５を参照してより詳しく説明する。
【００２５】
工程（Ｓ２０）においては、図３に示したような処理装置を用いる。図３を参照して、処理装置の一例である熱処理装置３０は、チャンバ３１と、当該チャンバ３１の内部に積層するように配置されたベース円盤３２と、このベース円盤３２の間において、対向するように配置されたＳｉＣ単結晶基板１およびＳｉＣ体３７の複数の組と、このベース円盤３２の下方および側方を囲むように配置されたメインヒータ３３および補助ヒータ３４とを備える。ベース円盤３２の平面形状は円形状であってもよい。このベース円盤３２の上部表面には、所定の平面形状（たとえば円形状）の凹部が複数個形成されている。当該凹部の内部には炭素円盤３５が配置されている。図４に示すように、炭素円盤３５にの上部表面には、ＳｉＣ単結晶基板１を配置するための、位置決め用の凹部が形成されている。この凹部の内部にＳｉＣ単結晶基板１が配置される。なお、図４および図５では、炭素円盤３５からＳｉＣ単結晶基板１の一部がはみ出るように配置されている。そのため、ベース円盤３２において炭素円盤３５を配置するための凹部では、その外周部において当該ＳｉＣ単結晶基板１の一部を保持するための他の凹部が形成されている。
【００２６】
そして、炭素円盤３５の上に所定の間隔を隔てて並べて配置された複数のＳｉＣ単結晶基板１の外周を覆うように、平面形状が円形状の筒状体３６を配置する。この筒状体の上端における内周側には溝が形成されている。そして、この溝に嵌め込まれた状態で、ＳｉＣ体３７が配置されている。ＳｉＣ体３７の表面は被覆膜３８によって覆われている。この被覆膜３８は、後述する昇華工程においてＳｉＣ体３７から昇華した炭化珪素が筒状体３６の外部へ散逸することを防ぐために形成されている。
【００２７】
このＳｉＣ体３７から昇華法によりＳｉＣ単結晶基板１の表面を覆うようにベース部材２０（図５参照）が形成される。具体的には、チャンバ３１の内部を所定の雰囲気とした状態で、メインヒータ３３および補助ヒータ３４により装置全体（特にＳｉＣ体３７）を加熱する。この結果、ＳｉＣ体３７から昇華した炭化珪素が、ＳｉＣ体３７と対向配置されたＳｉＣ単結晶基板１上に析出し、図５に示すように炭化珪素からなるベース部材２０となる。このようにして、図５に示すように、複数のＳｉＣ単結晶基板１を繋ぐベース部材２０が形成される。
【００２８】
次に、図２に示すように後処理工程（Ｓ３０）を実施する。具体的には、図６に示すように、上述した熱処理装置３０（図３参照）から、ＳｉＣ単結晶基板１とベース部材２０と炭素円盤３５との複合体を取出し、まずベース部材２０の表面（ＳｉＣ単結晶基板１と対向する側とは反対側の表面）を平坦化する。たとえば、図６に示すように、炭素円盤３５の表面がステージ４１と対向するように、当該複合体をステージ４１上に配置する。そして、砥石４２によってベース部材２０の表面を研削することにより平坦化する。この結果、ベース部材の表面２１は図７に示すように平坦な形状となる。
【００２９】
この後、図８に示すように、ベース部材２０の表面がステージ４１と接触するように複合体を配置した上で、炭素円盤３５を砥石４２により研削することによって除去する。このとき、ＳｉＣ単結晶基板１の表面と、隣接するＳｉＣ単結晶基板１の間に位置するベース部材２０の一部とが、研削により除去される。その後、ベース部材２０からステージ４１を除去する。この結果、図１に示すように、平坦な主表面を有する炭化珪素基板１０を得ることができる。
【００３０】
次に、図９を参照して、本発明による半導体装置を説明する。
図９を参照して、本発明による半導体装置はショットキーバリアダイオード（ＳＢＤ）であり、ベース部材２０とＳｉＣ単結晶基板１とからなる炭化珪素基板１０と、当該炭化珪素基板１０上に形成された炭化珪素からなるエピタキシャル層５１と、エピタキシャル層５１の主表面上に形成されたショットキー電極５２と、炭化珪素基板１０の裏面側（エピタキシャル層５１が形成された主表面とは反対側の表面）に形成されたオーミック電極５５とを備える。オーミック電極５５は、炭化珪素基板１０の裏面全体を覆うように形成されている。一方、ショットキー電極５２は、エピタキシャル層５１の表面の一部を覆うように形成されている。たとえば、ショットキー電極５２の平面形状を円形状としてもよい。
【００３１】
そして、ショットキー電極５２の表面の一部を露出させる開口部が形成された保護膜５３が、エピタキシャル層５１の表面上に形成されている。当該開口部の平面形状は円形状や四角形状など任意の形状とすることができる。保護膜５３の開口部を介して、ショットキー電極５２と接続するとともに、当該開口部の内部から保護膜５３の上部表面上にまで延在するパッド電極５４が形成されている。
【００３２】
このような半導体装置では、本発明による炭化珪素基板１０を用いているので、当該炭化珪素基板１０での縦方向（厚み方向）での導電性を高めることができる。そのため、半導体装置のオン抵抗を低減することができる。
【００３３】
次に、図１０〜図１２を参照して、図９に示した半導体装置の製造方法を説明する。
まず、図２に示した炭化珪素基板の製造方法を実施することにより、本発明による炭化珪素基板１０を準備する。その後、図１０に示すように、炭化珪素基板１０の主表面上（ＳｉＣ単結晶基板１が露出している主表面上）に、炭化珪素からなるエピタキシャル層５１を形成する。
【００３４】
次に、図１１に示すように、エピタキシャル層５１に対して導電性不純物を矢印５６に示す方向からイオン注入する。イオン注入の条件としては、任意の条件を用いることができる。なお、エピタキシャル層５１を形成するときに、当該エピタキシャル層５１に所定の不純物を含有させることができる場合や、エピタキシャル層５１を形成した後に当該エピタキシャル層５１の不純物濃度を調整する必要がない場合には、上述したイオン注入工程は実施しなくてもよい。
【００３５】
その後、図１２に示すように、電極形成工程を実施する。具体的には、エピタキシャル層５１の表面上にショットキー電極となるべき導電体層５７を形成する。また、炭化珪素基板１０の裏面上には、オーミック電極５５を形成する。この後、リソグラフィ法などを用いて導電体層５７を部分的に除去することにより、ショットキー電極５２を形成する。なお、ショットキー電極５２を形成する方法としては、いわゆるリフトオフ法を用いてもよい。具体的には、たとえばエピタキシャル層５１上に、ショットキー電極５２が形成されるべき部分に開口パターンを有するレジスト膜を形成する。そして、当該レジスト膜上および開口パターン内部にショットキー電極となるべき導電体膜を形成した後、レジスト膜およびレジスト膜上に形成された導電体膜の一部を除去する。この結果、受容器開口パターンの内部に位置していた上記導電体膜により、ショットキー電極が構成される。
【００３６】
この後、上述のような構造を有する炭化珪素基板を個々のチップにダイシングなどによって分割することにより、図９に示したショットキーバリアダイオードである半導体装置を得ることができる。
【００３７】
次に、図１３を参照して、本発明による半導体装置の他の例を説明する。
図１３を参照して、本発明による半導体の他の例は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、炭化珪素基板１０、耐圧保持層６１、ｐ領域６２、ｎ+領域６３、ゲート絶縁膜６４、ゲート電極６５、絶縁膜６６、ソース電極６７およびドレイン電極６８を備える。具体的には、たとえば導電型がｎ型のＳｉＣ単結晶基板１と、ベース部材２０とからなる炭化珪素基板１０の主表面上に、炭化珪素からなる耐圧保持層６１が形成されている。この耐圧保持層６１の表面には、導電型がｐ型であるｐ領域６２が互いに間隔を隔てて形成されている。ｐ領域６２の内部においては、ｐ領域６２の表面層にｎ+領域６３が形成されている。
【００３８】
一方のｐ領域６２におけるｎ+領域６３上から、ｐ領域６２、２つのｐ領域６２の間において露出する耐圧保持層６１、他方のｐ領域６２および当該他方のｐ領域６２におけるｎ+領域６３上にまで延在するように、酸化膜からなるゲート絶縁膜６４が形成されている。ゲート絶縁膜６４上にはゲート電極６５が形成されている。このゲート電極６５の端面および上部表面を覆うように絶縁膜６６が形成されている。そして、ｎ+領域６３およびｐ領域６２の一部と接続されるとともに、上記絶縁膜６６を覆うようにソース電極６７が形成されている。そして、炭化珪素基板１０において耐圧保持層６１が形成された側の表面とは反対側の面である裏面にドレイン電極６８が形成されている。
【００３９】
上述した図１３に示した半導体装置は、本発明による炭化珪素基板１０が用いられている。そして、炭化珪素基板１０では、エピタキシャル層である耐圧保持層６１を形成する側にはＳｉＣ単結晶基板１を配置する一方、裏面側には不純物濃度の高い（導電性の高い）ベース部材２０を配置している。このため、図１３に示した半導体装置は、炭化珪素基板１０での厚み方向での導電性が向上されているため、結果的にオン抵抗が低減された半導体装置となっている。
【００４０】
次に、図１３に示した半導体装置の製造方法を簡単に説明する。
まず、図２などに示した炭化珪素基板の製造方法を用いて、図１に示した本発明による炭化珪素基板１０を準備する。なお、炭化珪素基板１０に含まれるＳｉＣ単結晶基板１としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
【００４１】
次に、エピタキシャル層を形成する工程を実施する。具体的には、炭化珪素基板１０においてＳｉＣ単結晶基板１が形成された側の主表面上に耐圧保持層６１を形成する。この耐圧保持層６１としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層６１の厚みとしては、たとえば１５μｍといった値を用いることができる。また、この耐圧保持層６１におけるｎ−型の導電性不純物の濃度としては、たとえば７．５×１０１５ｃｍ−３といった値を用いることができる。
【００４２】
なお、耐圧保持層６１と炭化珪素基板１０との間に、バッファ層を形成してもよい。当該バッファ層としては、たとえば導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成してもよい。バッファ層における導電型不純物の濃度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。
【００４３】
次に、半導体素子の構造を形成する工程を実施する。具体的には、まず注入工程を実施する。より具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層６１に注入することにより、ｐ領域６２を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域６３を形成する。
【００４４】
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
【００４５】
次に、ゲート絶縁膜形成工程を実施する。具体的には、耐圧保持層６１、ｐ領域６２、ｎ+領域６２上を覆うように酸化膜からなるゲート絶縁膜６４を形成する。このゲート絶縁膜６４を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
【００４６】
その後、窒素アニール工程を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、ゲート絶縁膜６４と下層の耐圧保持層６１、ｐ領域６２、ｎ+領域６３との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１３００℃、加熱時間を６０分といった条件を用いてもよい。
【００４７】
次に、電極形成工程を実施する。具体的には、ゲート絶縁膜６４上にリフトオフ法を用いてゲート電極６５を形成する。そして、ゲート電極６５の上部表面および側面を覆う絶縁膜を形成する。さらに、絶縁膜６６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域６３上に位置するゲート絶縁膜６４および絶縁膜の部分をエッチングにより除去する。この結果、ゲート電極６５の上部表面および側面を覆う絶縁膜６６が形成されるとともに、ｎ+領域６３およびｐ領域６２の上部表面の一部が露出する。
【００４８】
そして、ｎ+領域６３およびｐ領域６２の露出した部分と接続されるソース電極６７を、たとえばリフトオフ法を用いて形成する。なお、ソース電極６７としては、たとえばニッケル（Ｎｉ）を用いることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。その後、炭化珪素基板１０の裏面側にドレイン電極６８を形成する。このようにして、図１３に示す半導体装置を得ることができる。つまり、半導体装置は、炭化珪素基板１０の主表面上にエピタキシャル層および電極を形成することにより作製される。
【００４９】
なお、上述した半導体装置においては、（０−３３−８）面を主面とするＳｉＣ単結晶基板１上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
【００５０】
次に、図１４を参照して、本発明による炭化珪素基板の実施の形態１の変形例を説明する。
【００５１】
図１４に示した炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ＳｉＣ単結晶基板１の端部の構造が異なっている。具体的には、図１４に示すように、複数のＳｉＣ単結晶基板１の端面１３は、炭化珪素基板１０の主表面に対して傾斜した端面となっている。このようにすれば、図１に示した炭化珪素基板と同様の効果を得られるとともに、炭化珪素基板１０の主表面におけるＳｉＣ単結晶基板１の専有面積をより大きくすることができる。
【００５２】
次に、図１５および図１６を参照して、図１４に示した炭化珪素基板の製造方法を説明する。なお、図１５および図１６はそれぞれ図４および図５に対応する。
【００５３】
図１４に示した炭化珪素基板の製造方法は、基本的には図１に示した炭化珪素基板の製造方法と同様であるが、単結晶部材を準備する工程（Ｓ１０）において準備するＳｉＣ単結晶基板１の形状が異なっている。具体的には、工程（Ｓ１０）において準備するＳｉＣ単結晶基板１は、図１５に示すようにその端面が傾斜した基板となっている。そして、このように端面の傾斜したＳｉＣ単結晶基板１を、図１５に示すように熱処理装置の炭素円盤３５上の凹部内に配置する。このとき、相対的に面積が広くなっているＳｉＣ単結晶基板１の主面側が炭素円盤３５に接触するように、ＳｉＣ単結晶基板１を配置する。なお、図１５および図１６に示した構造を含む熱処理装置の他の部分の構成は、図４に示した熱処理装置の構成と同様である。この後、図２に示した炭化珪素基板の製造方法と同様に熱処理装置における熱処理を実施することにより、ＳｉＣ体３７から昇華した炭化珪素をＳｉＣ単結晶基板１上に析出する。この結果、図１６に示すように、ＳｉＣ単結晶基板１の上に炭化珪素からなるベース部材２０を形成することができる。
【００５４】
この後、図２に示した後処理工程（Ｓ３０）を実施することにより、図１４に示した炭化珪素基板を得ることができる。
【００５５】
（実施の形態２）
図１７を参照して本発明による炭化珪素基板の実施の形態２を説明する。
【００５６】
図１７を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、炭化珪素基板１０に１つのＳｉＣ単結晶基板１が含まれているという点が、複数のＳｉＣ単結晶基板１を含む図１に示した炭化珪素基板１０とは異なっている。このようにしても、図１に示した炭化珪素基板１０と同様の効果を得ることができる。すなわち、炭化珪素基板１０の機械的強度を維持するための補強部材として外周部が働き、反りの低減の効果もある。
【００５７】
また、図１７に示した炭化珪素基板１０の製造方法は、基本的には図１に示した炭化珪素基板１０の製造方法と同様であるが、図４および図５に示した熱処理装置における炭素円盤３５上に１つのＳｉＣ単結晶基板１を配置して熱処理を行なうという点が異なる。そして、他の工程については基本的に図２に示した炭化珪素基板の製造方法と同様である。
【００５８】
（実施の形態３）
図１８を参照して、本発明によるエピタキシャル層付き基板を説明する。
【００５９】
図１８を参照して、本発明によるエピタキシャル層付き基板は、図１に示した本発明による炭化珪素基板１０の主表面上に炭化珪素からなるエピタキシャル層２が形成された構造となっている。このようなエピタキシャル層付き基板を用いることにより、オン抵抗の低減された縦型の半導体装置を容易に製造することができる。
【００６０】
図１９および図２０を参照して、図１８に示した本発明によるエピタキシャル層付き基板の変形例を説明する。
【００６１】
図１９に示したエピタキシャル層付き基板は、図１４に示した本発明による炭化珪素基板１０の主表面上にエピタキシャル層２が形成された構造となっている。このような構造のエピタキシャル層付き基板によっても、図１８に示したエピタキシャル層付き基板と同様の効果を得ることができる。また、図１９に示したエピタキシャル層付き基板では、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の露出している面積の割合が図１８に示したエピタキシャル層付き基板よりも相対的に高くなっているので、結晶性の優れた（たとえば欠陥密度の低い）領域の割合が大きくなったエピタキシャル層２を形成することができる。
【００６２】
図２０に示したエピタキシャル層付き基板は、基本的には図１８に示したエピタキシャル層付き基板と同様の構造を備えるが、炭化珪素基板１０の主表面において１つのＳｉＣ単結晶基板１が形成されているという点が異なる。このようにすれば、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の専有する面積の割合を、図１８のように複数のＳｉＣ単結晶基板１が所定の間隔で配置されたような場合よりもより大きくすることができる。このため、エピタキシャル層２の膜質をより高めることができる。
【００６３】
なお、上述した炭化珪素基板１０のベース部材２０の製造方法としては、上記のような昇華法を用いてもよいが、他の方法を用いてもよい。たとえば、ＣＶＤ法を用いて炭化珪素からなるベース部材２０を形成してもよい。この場合、ベース部材２０のＣＶＤ法による形成条件としては、たとえばキャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする、といった条件を用いることができる。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。このようなＣＶＤ法を用いてベース部材２０を形成することにより、ベース部材２０の不純物の濃度および厚みについての制御精度を向上させることができる。この結果、後工程での研削代などを考慮した必要最低限の厚みとなるように、ベース部材２０の厚みを制御することができるので、研削工程での研削代を余分に確保する必要がない。このため、後工程における研削工程などの加工工程に要する時間を短縮することができる。
【００６４】
（実施の形態４）
図２１を参照して、本発明による炭化珪素基板の実施の形態４を説明する。
【００６５】
図２１を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ベース部材の構成が異なっている。すなわち、図１に示した炭化珪素基板１０においては、昇華法により形成された炭化珪素からなるベース部材２０を用いていたのに対して、図２１に示した炭化珪素基板１０においては、炭化珪素の焼結体からなるベース部材２５が用いられている。このようにベース部材２５を焼結体によって構成することで、炭化珪素基板１０の製造コストをより低減することができる。
【００６６】
ここで、上述したベース部材２５を焼結により形成する工程としては、たとえば以下のような工程を用いることができる。すなわち、まずベース部材２５を構成する原料を準備する。原料としては、たとえば粒径がミクロンオーダーのＳｉＣ粉末および珪素（Ｓｉ）粉末、さらに粒径がサブミクロンオーダーの炭素粉末を準備する。そして、たとえば図４に示したようにＳｉＣ単結晶基板１を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板１とからなる成形体を準備する。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、図２１に示したような炭化珪素基板１０を得ることができる。
【００６７】
なお、図２１に示した炭化珪素基板１０において、ＳｉＣ単結晶基板１の構成を図１４や図１７に示したような炭化珪素基板１０におけるＳｉＣ単結晶基板１の構成としてもよい。また、上記のような焼結体からなるベース部材２５を、図１８〜図２０に示したエピタキシャル層付き基板の炭化珪素基板１０に適用してもよい。
【００６８】
（実施例１）
本発明の効果を確認するため、以下のような実験を行なった。
【００６９】
（試料の作製）
ＳｉＣ単結晶基板の準備：
まず、昇華法により成長した２インチ炭化珪素単結晶インゴットより、厚さ１００μｍでスライスしてタイル基板を作製する。上述した炭化珪素単結晶インゴットの不純物濃度は、９×１０18ｃｍ-3である。なお、タイル基板の主表面の面方位は（０００１）面とした。
【００７０】
ここで、Noboru Ohtani et.al, " Investigation of heavily nitrogen-doped n+ 4H-SiC crystals grown by physical vapor transport", Journal of Crystal Growth 311 (2009), p.1475-1481などに記載されているように、９×１０18ｃｍ-3以上の不純物濃度である場合、タイル基板においては表面にある欠陥が伝搬してＳｉＣ単結晶全体に欠陥が入ることが報告されている。そのため、当該インゴットの不純物濃度は９×１０18ｃｍ-3以下にする必要がある。
【００７１】
次に、タイル基板を２２ｍｍ□（縦２２ｍｍ×横２２ｍｍの四角形状）のＳｉＣ単結晶基板に成型する。このＳｉＣ単結晶基板からは、２．７ｍｍ□デバイス（縦２．７ｍｍ×横２．７ｍｍの平面形状が四角形状のデバイス）を４９個作成することができる。
【００７２】
炭素円盤の準備：
次に、図３〜図５に示した熱処理装置での処理を行なうため、複数のザグリ（凹部）が形成された炭素円盤（図４参照）を準備する。具体的には、ザグリの平面形状は２２ｍｍ□であってプラス公差であり、その深さは３０μｍである。炭素円盤では、当該ザグリ（凹部）が１００μｍ間隔で設けられている。炭素円盤の直径は１５５ｍｍ、厚みは２ｍｍとする。
【００７３】
なお、厚みを２mmと比較的薄くしているのは、結晶成長によるストレスを炭素円盤によって吸収することで、ＳｉＣ単結晶基板にかかるストレスを最小限にするためである。深さ３０μｍのザグリは、ＳｉＣ単結晶基板の位置合わせのために複数形成されている。
【００７４】
ベース円盤の準備：
直径６５０ｍｍ、厚さ２０ｍｍの大型炭素円盤であるベース円盤を準備する。当該ベース円盤には、直径Φ１５５ｍｍでありプラス公差で深さが１．９ｍｍのザグリが１４個設けられる。
【００７５】
そして、ベース円盤のザグリに上記炭素円盤を設置する。ベース円盤に炭素円盤を設置した状態で、炭素円盤の深さ３０μｍのザグリと連続するように、ベース円盤の表面にも深さ３０μｍのザグリを形成する。
【００７６】
ＳｉＣ単結晶基板の配置：
上述のようにベース円盤に炭素円盤を搭載した後、炭素円盤に形成された深さ３０μｍのザグリにＳｉＣ単結晶基板を設置する。そして、内径１５１ｍｍ、高さ５mmの円筒である筒状体を、炭素円盤と中心が一致するように設置する。筒状体の下部は、炭素円盤の外周部に接している。そして、筒状体の上部に被覆膜として炭素膜がコートされた炭化珪素の多結晶円柱であるＳｉＣ体を配置する。炭化珪素の多結晶円柱であるＳｉＣ体は、昇華法で作製した直径が１５２ｍｍ、厚みが３０mmというサイズのものである。このとき、ＳｉＣ体では炭素膜がコーティングされていない面が１面形成されており、当該面を筒状体の内部に向かうように（つまりＳｉＣ単結晶基板と対向するように）ＳｉＣ体を配置する。なお、すでに述べたように炭素膜のコーティングは、ＳｉＣ体からの炭化珪素の昇華を抑制するためである。
【００７７】
多結晶円柱であるＳｉＣ体の表面とＳｉＣ単結晶基板の表面との距離は約５ｍｍである。筒状体の上部には、ＳｉＣ体の位置がずれないための合わせ込み部（溝部）と、１４個の筒状体が互いにずれないようにするためのスペーサとしての鍔が形成されている。このＳｉＣ体は、昇華法、ＣＶＤ法、あるいは高い窒素濃度雰囲気でのＳｉＣ粉末の焼結といった方法で作製できる。上述のような炭化珪素基板の処理セットを１４個、ベース円盤の上に配置する。そして、このようなベース円盤を２段に積んで、計２８個の上記処理セットをチャンバの内部に配置する。
【００７８】
熱処理：
上記処理セットをチャンバの内部に保持した熱処理装置にて、以下の条件で熱処理を行なう。具体的には、チャンバ中の雰囲気を窒素雰囲気とし、その圧力を１Ｔｏｒｒとする。また、加熱温度を２２００℃、加熱時間を３０分とする。この結果、厚み６００μｍの高不純物濃度の炭化珪素からなるベース部材２０（図５参照）が成長する。
【００７９】
後処理：
次に、高不純物濃度のベース部材で一体化したＳｉＣ単結晶基板の複合体を取出す。次に、図６に示すように、高不純物濃度の炭化珪素からなるベース部材を研削により平坦化すると同時に、複合体の外周加工も行なう。この結果、直径が６インチΦの一体化した図７に示すような複合体を得る。次に、図８に示すように炭素円盤も研削により除去する。その後、一体化した複合体における高不純物濃度のベース部材側を研磨盤（ステージ）に貼り合わせて、ＳｉＣ単結晶基板側を研磨する。最後にＳｉＣ単結晶基板側に化学的機械研磨（ＣＭＰ）を実施する。このようにして、直径が６インチの一体化した炭化珪素基板を得る。
【００８０】
（炭化珪素基板での反りの測定および結果）
上記炭化珪素基板について、反りの測定を行なった。測定においては、レーザ干渉計を用いた。
【００８１】
その結果、当該炭化珪素基板の反りの高さは、直径６インチ全体で１０μｍ以下であった。これは、ＳｉＣ単結晶基板間の境界の多結晶部である境界領域１１（図１参照）が、基底面転移の伝搬を抑制した結果、炭化珪素基板の平坦性が維持されていると考えられる。
【００８２】
（エピタキシャル層付き基板の作成）
直径が６インチの一体化した上記炭化珪素基板の主表面（ＳｉＣ単結晶基板が露出している主表面）上に、ＣＶＤ装置を用いて、厚みが１５μｍ、キャリア濃度が７．５×１０15ｃｍ-3であるエピタキシャル層を形成する。エピタキシャル成長条件としては、基板温度を１５５０℃、水素流量を１５０ｓｌｍ、ＳｉＨ4流量を５０ｓｃｃｍ、Ｃ２Ｈ６流量を５０ｓｃｃｍ、２ｐｐｍ窒素を６ｓｃｃｍとし、成長時間を９０分とした。
【００８３】
（ショットキーバリアダイオードの作成）
上記のように形成したエピタキシャル層にアルミニウム（Ａｌ）をイオン注入した後、活性化アニールを実施することによりガードリングを形成する。そして、炭化珪素基板の裏面（ベース部材側）にＴｉＡｌＳｉからなる膜をスパッタリングにより形成して、９００℃のアニールを行なうことにより裏面オーミック電極を形成する。
【００８４】
一方、エピタキシャル層の表面には全面にＴｉを真空蒸着して、エッチングにより２．４ｍｍ□（縦２．４ｍｍ×横２．４ｍｍの四角形状）のショットキー電極を形成する。そして、加熱温度が５００℃のショットキーアニールを行なった後、ＳｉＯ２からなる保護膜（パッシベイション膜）を形成する。その後、ショットキー電極に接続され、Ａｌ／Ｓｉからなるパッド電極を形成した後、レーザーダイシングにより、チップ化してショットキーバリアダイオードを形成する。そして、当該ショットキーバリアダイオードを測定用のフレームに実装する。
【００８５】
（ショットキーバリアダイオードでの測定および結果）
オン抵抗について：
上記ショットキーバリアダイオードについて、オン抵抗を測定した。測定には耐圧測定も行う必要があり、高耐圧プローバーを用いた。
【００８６】
その結果、ショットキーダイオードのオン抵抗は０．５ｍΩｃｍ2であった。このオン抵抗の値は、従来のＳｉＣ単結晶基板を用いて形成されたショットキーバリアダイオードにおけるオン抵抗と比べて大幅に低いものであった。これは、本発明による炭化珪素基板の電気抵抗値が、従来のＳｉＣ単結晶基板に比べて約１／１０に低減されているためであると考えられる。
【００８７】
オーミック電極に関する接触抵抗について：
また、本発明による炭化珪素基板は、高濃度不純物層（ベース部材）を含むため、裏面でのオーミック電極の形成が低温で可能となる。このことを確認するため、デバイス作製後に炭化珪素基板の裏面についてバックグラインドを実施した。そして、バックグラインドによるダメージ層を研磨により除去したあと、ＴｉＡｌＳｉからなる電極を当該研磨面上に形成した。その後、加熱温度を４００℃としたアニールを実施した。このようにして形成した電極と炭化珪素基板の裏面との接触抵抗を測定した。測定方法としては、ＴＬＭ法を用いた。その結果、接触抵抗の値は０．１ｍΩｃｍ２となり、十分に低い接触抵抗の値となっていた。
【００８８】
（実施例２）
上記実施例１でのベース部材の形成工程において、昇華法に代えてＣＶＤ法を用いた。具体的には、キャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。
【００８９】
このようにＣＶＤ法を用いてベース部材を形成しても、本発明による炭化珪素基板を製造することができた。
【００９０】
（実施例３）
上記実施例１でのベース部材の形成工程において、昇華法に代えて焼結法を用いた。具体的には、まずベース部材を構成する原料を準備する。原料としては、たとえば粒径が約１０μｍのＳｉＣ粉末および粒径が約１０μｍの珪素（Ｓｉ）粉末、さらに粒径が約０．５μｍの炭素粉末を準備する。そして、上述した実施例１の場合と同様にタイル基板（ＳｉＣ単結晶基板）を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板とからなる成形体を準備する。なお、成形体のサイズは直径が１５５ｍｍ、厚みが１ｍｍとする。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、実施例１の炭化珪素基板と同様の形状を有する炭化珪素基板を得ることができる。
【００９１】
（実施例４）
（炭化珪素基板およびエピタキシャル層付き基板の作成）
実施例１で説明した炭化珪素基板の製造方法において、タイル基板の主表面の面方位を（０−３３−８）面とし、他の工程は実施例１での製造工程と同様の工程を実施することにより、炭化珪素基板を作成する。また、当該炭化珪素基板の主表面上に、実施例１の場合と同様にエピタキシャル層を形成し、エピタキシャル層付き基板を作成する。
【００９２】
（縦型ＤｉＭＯＳＦＥＴの作成）
上述したエピタキシャル層付き基板を用いて、図１３に示した縦型ＤｉＭＯＳＦＥＴと基本的に同様の構造を備える半導体装置を作成する。具体的には、上記エピタキシャル層に、ＳｉＯ２層をマスクとしてリンのイオン注入を行い、トランジスタのｎ+領域（ソース部）を形成する。次に、ＳｉＯ2を用いたセルフアラインにより、Ａｌイオン注入して、導電型がｐ型のボディ部であるｐ領域を形成する。そして、上述したｎ+領域に隣接し、上記ｐ型のボディ部より高濃度の導電性不純物を含むｐ型のソース部とガードリングとをＡｌのイオン注入により形成する。その後、活性化アニールを行なう。
【００９３】
次に犠牲酸化によりエピタキシャル層の最表面層を除去してから、熱酸化によりゲート絶縁膜（ゲート酸化膜）を形成する。その上にポリシリコンからなるゲート電極を形成する。さらに、ＴｉＡｌＳｉからなるソース電極を形成する。そして、ソース電極上にＳｉＮからなるバリア層を有するＳｉＯ2の層間絶縁膜を形成してから、Ａｌ/Ｓｉという構成の上層配線を形成する。さらに、ポリイミドからなる保護膜で上部表面の全体を覆う。また、裏面側には裏面電極（ドレイン電極）を形成する。
【００９４】
このようにトランジスタの構造を形成した基板をダイシングにより分割し、縦型ＤｉＭＯＳＦＥＴのチップを得る。そして、当該チップを測定用のフレームに実装する。
【００９５】
（測定及び結果）
オン抵抗について：
上記ＤｉＭＯＳＦＥＴについて、オン抵抗を測定した。測定方法としては、上述した実施例１におけるオン抵抗の測定方法と同様の方法を用いた。
【００９６】
その結果、デバイスのオン抵抗は３ｍΩｃｍ2であった。
電気的特性について：
また、上述した半導体装置について、ドレイン電圧とドレイン電流との関係を測定した。その結果を図２２に示す。図２２を参照して、グラフの横軸はドレイン電圧（Ｖ）であり、縦軸はドレイン電流（Ａ）を示す。グラフＡはゲート電圧ＶGを０Ｖとした場合のドレイン電圧とドレイン電流との関係を示し、グラフＢは、ゲート電圧ＶGを５Ｖとした場合のドレイン電圧とドレイン電流との関係を示す。図２２からわかるように、本発明による半導体装置では、十分なドレイン電流の値が得られることがわかる。すなわち、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、上記ドレイン電流の値は約３倍になっている。
【００９７】
また、上述した半導体装置の移動度を測定した。移動度の測定方法としては、評価用横型ＭＯＳＦＥＴを試作して、実効移動度を測定した。この結果、タイル基板の主表面の面方位を（０−３３−８）面とした炭化珪素基板を用いて形成された上記半導体装置では、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、約４倍の移動度が得られる。
【００９８】
上述した実施の形態または実施例と一部重複する部分もあるが、本発明の特徴的な構成を以下に列挙する。
【００９９】
この発明に従った炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成された単結晶部材としてのＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０、２５とを備える。ベース部材２０、２５は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。また、図１に示したベース部材２０における下地領域１２は炭化珪素の単結晶からなる領域である。
【０１００】
このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層２（図１８〜図２０参照）を容易に形成することができる。一方、当該炭化珪素基板１０を用いてたとえば図９や図１３に示すような縦型半導体装置を形成する場合、当該縦型半導体装置のオン抵抗を低減するために炭化珪素基板１０の導電率を大きくする必要がある。そのため、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する下地領域１２を配置することで、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（つまり炭化珪素基板１０の厚み方向での電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置（特に縦型の半導体装置）におけるオン抵抗を低減することができる。
【０１０１】
また、基本的に炭化珪素基板１０の主表面上に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）ＳｉＣ単結晶基板１を用いる。一方、ベース部材２０、２５は主表面において一部（境界領域１１）しか露出しないため、欠陥密度などの満足すべきレベルはＳｉＣ単結晶基板１より低くしてもよい。このため、ベース部材２０、２５として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材２０、２５を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材２０、２５には、容易にオーミック電極を形成することができる。
【０１０２】
また、上記のようなベース部材２０、２５としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材２０、２５として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができる。そのため、炭化珪素基板１０全体をＳｉＣ単結晶基板１のような高品位の材料で構成する場合より、炭化珪素基板１０の製造コストを低減することができる。
【０１０３】
上記炭化珪素基板１０において、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
【０１０４】
上記炭化珪素基板１０は、図１に示すように主表面の少なくとも一部に形成された別の単結晶部材であるＳｉＣ単結晶基板１をさらに備えていてもよい。ＳｉＣ単結晶基板１と当該別のＳｉＣ単結晶基板１とは、境界領域１１を介して配置されていてもよい。下地領域１２は、主表面に対して垂直な方向において別のＳｉＣ単結晶基板１に隣接する部分を含んでいてもよい（つまり、下地領域１２は、主表面に対して垂直な方向において１つのＳｉＣ単結晶基板１下から別のＳｉＣ単結晶基板１に隣接する位置にまで延在していてもよい）。
【０１０５】
この場合、複数のＳｉＣ単結晶基板１を組合わせることで、主表面の面積の大きな（大面積の)炭化珪素基板１０を得ることができる。このため、一度の処理により炭化珪素基板１０の主表面上に形成できる半導体装置の数を増やすことができる。この結果、半導体装置の製造コストを低減できる。
【０１０６】
上記炭化珪素基板１０では、ＳｉＣ単結晶基板１における不純物濃度が１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であってもよく、下地領域１２における不純物濃度が２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下であってもよい。
【０１０７】
この場合、炭化珪素基板１０の主表面上に高品質なエピタキシャル層２を形成することができるとともに、炭化珪素基板１０の縦方向での導電性を十分高めることができる。ここで、ＳｉＣ単結晶基板１における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（１×１０17ｃｍ-3）を下回る不純物濃度では、ＳｉＣ単結晶基板１における導電性を十分に確保することが難しくなるためである。
【０１０８】
また、ＳｉＣ単結晶基板１における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）を超える不純物濃度では、ＳｉＣ単結晶基板１において積層欠陥が発生する。そして、当該積層欠陥が発生したＳｉＣ単結晶基板１の表面上では、高品質のエピタキシャル層２を形成することが難しくなるためである。
【０１０９】
また、下地領域１２における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）以上であれば、下地領域１２における導電性を十分高くすることが可能である。
【０１１０】
また、下地領域１２における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（５×１０22ｃｍ-3）を超える不純物濃度では、不純物のドープに起因する欠陥の密度が高くなりすぎて、下地領域１２での結晶性を十分維持できなくなるためである。
【０１１１】
この発明に従ったエピタキシャル層付き基板は、図１８〜図２０に示すように、上記炭化珪素基板１０と、当該炭化珪素基板１０の主表面上に形成された炭化珪素からなるエピタキシャル層２とを備える。また、エピタキシャル層２の不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より低いことが好ましい。この場合、エピタキシャル層２として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層２を利用して高品質な半導体装置を容易に製造できる。
【０１１２】
上記エピタキシャル層付き基板では、エピタキシャル層２における不純物濃度は１×１０14ｃｍ-3以上１×１０17ｃｍ-3以下であってもよい。このような数値範囲としたのは、以下のような理由による。すなわち、エピタキシャル層付き基板を用いて製造される半導体装置に関して、当該エピタキシャル層２に要求される耐電圧のレベル（たとえば１００Ｖ以上１０万Ｖ以下）から考えると、当該エピタキシャル層２における不純物濃度は上記の数値範囲とすることが好ましい。
【０１１３】
この発明に従った半導体装置は、上記炭化珪素基板１０を用いて構成されている。この場合、たとえば図９や図１３示した縦型の半導体装置を形成した場合には、炭化珪素基板１０の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
【０１１４】
上記半導体装置はたとえば図９や図１３に示したような、炭化珪素基板１０の厚み方向に電流が流れる縦型半導体装置であることが好ましい。すなわち、上記炭化珪素基板１０の裏面（上記主表面と反対側の表面）に裏面電極（図９のオーミック電極５５や図１３のドレイン電極６８）が形成され、上記主表面上に表面側電極（図９のショットキー電極５２や図１３のソース電極６７）が形成されていることが好ましい。この場合、表面側電極と裏面電極との間の電気抵抗（オン抵抗）を十分低減した半導体装置を実現できる。
【０１１５】
この発明に従った炭化珪素基板の製造方法では、図２に示すように、まず炭化珪素からなり、主面を有する単結晶部材（ＳｉＣ単結晶基板１）を準備する工程（図２の工程（Ｓ１０））を実施する。そして、ＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、ＳｉＣ単結晶基板１より不純物濃度の高い炭化珪素からなるベース部材２０、２５を形成する工程（図２の工程（Ｓ２０））を実施する。次に、ＳｉＣ単結晶基板１の主面と反対側から、ＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、少なくともＳｉＣ単結晶基板１の表面を平坦化する工程（図２の工程（Ｓ３０））を実施する。
【０１１６】
このようにすれば、本発明による炭化珪素基板１０を容易に製造することができる。また、ベース部材２０、２５としてＳｉＣ単結晶基板１より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板１０の全体を、上述したＳｉＣ単結晶基板１のような高品質な炭化珪素の単結晶により構成する場合より低コストで炭化珪素基板１０を製造することができる。また、複数のＳｉＣ単結晶基板１を用いれば、大面積の炭化珪素基板１０を実現できる。
【０１１７】
上記炭化珪素基板の製造方法において、単結晶部材を準備する工程（Ｓ１０）は、炭化珪素からなり、主面を有する別の単結晶部材（別のＳｉＣ単結晶基板１）を準備する工程を含んでいてもよい。ベース部材を形成する工程（Ｓ２０）では、図４に示すようにＳｉＣ単結晶基板１と別のＳｉＣ単結晶基板１とを並べた状態として、図５に示すように別のＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うようにベース部材２０を形成してもよい。ＳｉＣ単結晶基板１の表面を平坦化する工程は、別のＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、別のＳｉＣ単結晶基板１の表面を平坦化する工程を含んでいてもよい。この場合、複数のＳｉＣ単結晶基板１を用いて大面積の単結晶基板を容易に製造することができる。
【０１１８】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、ハイドライド気相成長法（ＨＶＰＥ法）および化学気相成長法（ＣＶＤ法）のうちのいずれかを用いてもよい。この場合、ベース部材２０における不純物濃度を高い精度で制御することができる。
【０１１９】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、昇華法を用いてもよい。この場合、ベース部材２０を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
【０１２０】
上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、上述した実施の形態４で説明したように焼結法を用いてもよい。この場合、ベース部材２５を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
【０１２１】
本発明によるエピタキシャル層付き基板の製造方法は、上記炭化珪素基板１０を準備する工程と、上記炭化珪素基板１０の主表面（ＳｉＣ単結晶基板１の平坦化された表面が露出する主表面）上に、炭化珪素からなるエピタキシャル層２を形成する工程とを備える。この場合、本発明によるエピタキシャル層付き基板を容易に製造することができる。
【０１２２】
本発明による半導体装置の製造方法は、本発明による上記炭化珪素基板１０を準備する工程と、炭化珪素基板１０の主表面上に、炭化珪素からなるエピタキシャル層２を形成する工程と、当該エピタキシャル層２上と、炭化珪素基板１０の上記エピタキシャル層２が形成された主表面と反対側の裏面上とに、電極を形成する工程とを備える。この場合、本発明に従った半導体装置（特に図９や図１３に示した縦型の半導体装置）を容易に製造することができる。また、炭化珪素基板１０の裏面側（ベース部材２０、２５側）は相対的に不純物濃度の高い下地領域１２を含むため、当該下地領域１２に接触するように電極を形成することで、容易にオーミック電極を形成することができる。
【０１２３】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２４】
本発明は、縦型デバイスを形成するために用いられる炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に特に有利に適用される。
【符号の説明】
【０１２５】
１ ＳｉＣ単結晶基板、２，５１ エピタキシャル層、１０ 炭化珪素基板、１１ 境界領域、１２ 下地領域、１３ 端面、２０，２５ ベース部材、２１ ベース部材の表面、３０ 熱処理装置、３１ チャンバ、３２ ベース円盤、３３ メインヒータ、３４ 補助ヒータ、３５ 炭素円盤、３６ 筒状体、３７ ＳｉＣ体、３８ 被覆膜、４１ ステージ、４２ 砥石、５２ ショットキー電極、５３ 保護膜、５４ パッド電極、５５ オーミック電極、５６ 矢印、５７ 導電体層、６１ 耐圧保持層、６２ ｐ領域、６３ ｎ＋領域、６４ ゲート絶縁膜、６５ ゲート電極、６６ 絶縁膜、６７ ソース電極、６８ ドレイン電極。
【特許請求の範囲】
【請求項１】
主表面を有する炭化珪素基板であって、
前記主表面の少なくとも一部に形成された単結晶部材と、
前記単結晶部材の周囲を囲むように配置されたベース部材とを備え、
前記ベース部材は、
前記主表面に沿った方向において前記単結晶部材に隣接し、内部に結晶粒界を有する境界領域と、
前記主表面に対して垂直な方向において前記単結晶部材に隣接し、前記単結晶領域における不純物濃度より高い不純物濃度を有する下地領域とを含む、炭化珪素基板。
【請求項２】
前記境界領域における不純物濃度は、前記単結晶部材における不純物濃度より高い、請求項１に記載の炭化珪素基板。
【請求項３】
前記主表面の少なくとも一部に形成された別の単結晶部材をさらに備え、
前記単結晶部材と前記別の単結晶部材とは、前記境界領域を介して配置され、
前記下地領域は、前記主表面に対して垂直な方向において前記別の単結晶部材に隣接する部分を含む、請求項１または２に記載の炭化珪素基板。
【請求項４】
前記単結晶部材における不純物濃度は１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であり、
前記下地領域における不純物濃度は２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下である、請求項１〜３のいずれか１項に記載の炭化珪素基板。
【請求項５】
請求項１〜４のいずれか１項に記載の炭化珪素基板と、
前記炭化珪素基板の前記主表面上に形成された炭化珪素からなるエピタキシャル層とを備える、エピタキシャル層付き基板。
【請求項６】
請求項１〜４のいずれか１項に記載の炭化珪素基板を用いた、半導体装置。
【請求項７】
炭化珪素からなり、主面を有する単結晶部材を準備する工程と、
前記単結晶部材の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように、前記単結晶部材より不純物濃度の高い炭化珪素からなるベース部材を形成する工程と、
前記単結晶部材の前記主面と反対側から、前記単結晶部材と前記ベース部材とを部分的に除去することにより、少なくとも前記単結晶部材の表面を平坦化する工程とを備える、炭化珪素基板の製造方法。
【請求項８】
前記単結晶部材を準備する工程は、炭化珪素からなり、主面を有する別の単結晶部材を準備する工程を含み、
前記ベース部材を形成する工程では、前記単結晶部材と前記別の単結晶部材とを並べた状態として、前記別の単結晶部材の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように前記ベース部材を形成し、
前記単結晶部材の表面を平坦化する工程は、前記別の単結晶部材と前記ベース部材とを部分的に除去することにより、前記別の単結晶部材の表面を平坦化する工程を含む、請求項７に記載の炭化珪素基板の製造方法。
【請求項９】
前記ベース部材を形成する工程では、ハイドライド気相成長法および化学気相成長法のうちのいずれかを用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【請求項１０】
前記ベース部材を形成する工程では、昇華法を用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【請求項１１】
前記ベース部材を形成する工程では、焼結法を用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【請求項１】
主表面を有する炭化珪素基板であって、
前記主表面の少なくとも一部に形成された単結晶部材と、
前記単結晶部材の周囲を囲むように配置されたベース部材とを備え、
前記ベース部材は、
前記主表面に沿った方向において前記単結晶部材に隣接し、内部に結晶粒界を有する境界領域と、
前記主表面に対して垂直な方向において前記単結晶部材に隣接し、前記単結晶領域における不純物濃度より高い不純物濃度を有する下地領域とを含む、炭化珪素基板。
【請求項２】
前記境界領域における不純物濃度は、前記単結晶部材における不純物濃度より高い、請求項１に記載の炭化珪素基板。
【請求項３】
前記主表面の少なくとも一部に形成された別の単結晶部材をさらに備え、
前記単結晶部材と前記別の単結晶部材とは、前記境界領域を介して配置され、
前記下地領域は、前記主表面に対して垂直な方向において前記別の単結晶部材に隣接する部分を含む、請求項１または２に記載の炭化珪素基板。
【請求項４】
前記単結晶部材における不純物濃度は１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であり、
前記下地領域における不純物濃度は２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下である、請求項１〜３のいずれか１項に記載の炭化珪素基板。
【請求項５】
請求項１〜４のいずれか１項に記載の炭化珪素基板と、
前記炭化珪素基板の前記主表面上に形成された炭化珪素からなるエピタキシャル層とを備える、エピタキシャル層付き基板。
【請求項６】
請求項１〜４のいずれか１項に記載の炭化珪素基板を用いた、半導体装置。
【請求項７】
炭化珪素からなり、主面を有する単結晶部材を準備する工程と、
前記単結晶部材の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように、前記単結晶部材より不純物濃度の高い炭化珪素からなるベース部材を形成する工程と、
前記単結晶部材の前記主面と反対側から、前記単結晶部材と前記ベース部材とを部分的に除去することにより、少なくとも前記単結晶部材の表面を平坦化する工程とを備える、炭化珪素基板の製造方法。
【請求項８】
前記単結晶部材を準備する工程は、炭化珪素からなり、主面を有する別の単結晶部材を準備する工程を含み、
前記ベース部材を形成する工程では、前記単結晶部材と前記別の単結晶部材とを並べた状態として、前記別の単結晶部材の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように前記ベース部材を形成し、
前記単結晶部材の表面を平坦化する工程は、前記別の単結晶部材と前記ベース部材とを部分的に除去することにより、前記別の単結晶部材の表面を平坦化する工程を含む、請求項７に記載の炭化珪素基板の製造方法。
【請求項９】
前記ベース部材を形成する工程では、ハイドライド気相成長法および化学気相成長法のうちのいずれかを用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【請求項１０】
前記ベース部材を形成する工程では、昇華法を用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【請求項１１】
前記ベース部材を形成する工程では、焼結法を用いる、請求項７または８に記載の炭化珪素基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−２５８７６８（Ｐ２０１１−２５８７６８Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１０−１３２２５３（Ｐ２０１０−１３２２５３）
【出願日】平成２２年６月９日（２０１０．６．９）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２２年６月９日（２０１０．６．９）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]