光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
【課題】 低コストで、優れた性能をもつシリコン系薄膜を提供するために、タクトタイムが短くて、高速の成膜速度で特性のすぐれたシリコン系薄膜と、それを含む半導体素子。さらにこのシリコン系薄膜を用いた密着性、耐環境性などに優れた半導体素子を提供することを目的とする。
【解決手段】 ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化する。
【解決手段】 ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコン系薄膜からなり半導体接合を有する半導体素子、及びシリコン系薄膜の形成方法に関するものである。
【背景技術】
【０００２】
ｐｉｎ接合を有する光起電力素子において実質的に光吸収層として機能するｉ型半導体層を結晶相を含むｉ型半導体層とした場合には、アモルファスの場合に問題になるステブラー−ロンスキー（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ）効果による光劣化現象を抑制することができるメリットがあるために、ｉ型半導体層を結晶相を含む構成とすることは効果的である。また高精細高輝度の液晶パネルのためには高移動度のＴＦＴが求められているが、結晶相のシリコンＴＦＴは、非晶質相のシリコンＴＦＴに比べて２桁以上大きな移動度を持つために、ＴＦＴ特性が大幅に向上し、ＴＦＴのゲート幅を微細化しても、回路動作に必要な電流値を十分に確保することができ、非晶質のシリコンＴＦＴと比べて画素ピッチを細かくとることができるために、装置の小型化、高精細化が比較的容易になる。
【０００３】
以上のことを背景に、結晶相を含むシリコン系薄膜について、さまざまな取り組みが行なわれている。
【０００４】
高周波プラズマＣＶＤ法は、大面積化や低温形成が容易であり、プロセススループットが向上する点からも、シリコン系薄膜の量産化に対してすぐれた方法の一つである。シリコン系薄膜を製品へと応用した例として太陽電池やカラー液晶ＴＦＴなどがあげられるが、普及を進めるためにはさらなる低コスト化、高性能化が必要である。そのためには、高周波プラズマＣＶＤ法に関する技術の確立は重要な技術課題の一つとなっている。
【０００５】
結晶質シリコン系薄膜層に関しては、（２２０）面を成長面としたものとして、特許文献１に、（２２０）の回折強度の割合が全回折強度の割合の３０％以上であることを特徴としたシリコン系薄膜が開示されている。
【０００６】
また、ｉ型半導体層が微結晶シリコンからなるｐｉｎ接合を有する半導体層を有するものの一例として、前記ｉ型半導体内部の結晶の配向性が層の深さ方向で変化している光起電力素子が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３１０４９５号公報
【特許文献２】特開平１１−２３３８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述のようにすでに開示されているシリコン系薄膜は優れた特性を示すものであるが、特許文献１のシリコン系薄膜では（２２０）面が優先配向したシリコン系薄膜ではあるものの、配向性の分布については触れられていない。また特許文献２のシリコン系薄膜では、（２２０）面に優先配向されたシリコン系薄膜については触れられていない。
【０００９】
本発明は、さらなる低コストで、優れた性能をもつシリコン系薄膜を提供するために、タクトタイムが短くて、さらなる高速の成膜速度で特性のすぐれたシリコン系薄膜と、それを含む半導体素子。さらにこのシリコン系薄膜を用いた密着性、耐環境性などに優れた半導体素子を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、基板上にシリコン原子を主成分としたｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを備えたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、前記ｉ型半導体層が微結晶と、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子と、を含み、前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化することを特徴とする光起電力素子を提供する。また本発明は、基板上にゲート電極、ゲート絶縁膜、活性層、コンタクト層、ソース電極、ドレイン電極とを有するＴＦＴであって、前記ゲート電極と前記活性層との間に前記ゲート絶縁膜が配され、前記活性層と前記ソース電極又は前記ドレイン電極との間に前記コンタクト層が配されており、前記活性層は微結晶と、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子と、を含み、前記活性層と前記活性層の下地層である前記ゲート絶縁層との界面領域であって前記活性層と前記ゲート絶縁層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記活性層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ゲート絶縁膜側では小さく、前記ゲート絶縁膜から離れるに伴って大きくなるように変化することを特徴とするＴＦＴを提供する。
【００１１】
本発明は、シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含むシリコン系薄膜が、真空容器内に、水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、高周波プラズマ法を用いて前記真空容器内に導入した基板上に形成された微結晶を含むシリコン系薄膜であって、前記基板の加熱手段が前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置され、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることを特徴とした半導体素子を提供する。
【００１２】
本発明は、ｐ型半導体層、ｎ型半導体層又は絶縁層から選択される下地層の上に微結晶を含んだシリコン原子を主成分とするｉ型半導体層の形成方法であって、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスとを導入し、前記水素化シリコン、フッ素化シリコンガスの少なくとも一方又は前記水素を含む原料ガス流量の比率を変化させて、エッチング効果の低い雰囲気で、水素を成長面に供給することにより、前記ｉ型半導体層が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子を含み、前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の膜厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記シリコン系薄膜の形成初期には小さく、膜の堆積に伴って大きくなるように変化させることを特徴とするｉ型半導体層の形成方法を提供する。
【００１３】
本発明は、微結晶を含んだシリコン系薄膜の形成方法であって、前記微結晶を含むシリコン系薄膜が、真空容器内に、水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、高周波プラズマ法を用いて前記真空容器内に導入した基板上に形成された微結晶を含むシリコン系薄膜の形成方法であって、前記基板の加熱手段が前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置され、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることを特徴としたシリコン系薄膜の形成方法を提供する。
【００１４】
前記半導体素子が、基板上にシリコン原子を主成分とした第一の導電型を示す半導体層、ｉ型半導体層、第二の導電型を示す半導体層が順次積層されたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、前記ｉ型半導体層の少なくともひとつが微結晶を含んだシリコン系薄膜を含み、前記シリコン系薄膜中の前記微結晶の配向性が、前記シリコン系薄膜の膜厚方向で変化することが好ましい。前記微結晶を含むシリコン系薄膜と、前記シリコン系薄膜に対して光入射側に配置されている導電形を示す半導体層の間に、非晶質シリコン層を配置したことが好ましい。前記微結晶を含むシリコン系薄膜と、前記第二の導電形を示す半導体層の間に、非晶質シリコン層を配置することが好ましい。前記非晶質シリコン層の膜厚が３０ｎｍ以下であることが好ましい。前記微結晶の配向性の変化は、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が、前記シリコン系薄膜の膜厚方向で変化することであることが好ましい。前記微結晶の配向性の変化が、前記微結晶を含むシリコン系薄膜における、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が、成膜初期において相対的に小さいことが好ましい。前記微結晶の配向性の変化が連続的であることが好ましい。前記微結晶を含むシリコン系薄膜が、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が８０％以上である領域を含むことが好ましい。前記微結晶を含むシリコン系薄膜中で、（１１０）面の優先配向をしている微結晶が、前記基板に対して鉛直方向に伸びた柱状の形状をしていることが好ましい。前記微結晶を含むシリコン系薄膜の界面領域の微結晶が（１００）面の優先配向をしていることが好ましい。前記界面領域の微結晶が概球状の形状をしていることが好ましい。前記界面領域の厚さが１．０ｎｍ以上２０ｎｍ以下であることが好ましい。前記微結晶を含むシリコン系薄膜が、酸素原子、炭素原子、窒素原子の少なくともひとつを含み、それらの総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。前記微結晶を含むシリコン系薄膜が、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子を含むことが好ましい。前記微結晶を含むシリコン系薄膜が、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、前記真空容器内に導入した基板上に前記シリコン系薄膜を形成する高周波プラズマＣＶＤ法によって行なわれたものであることが好ましい。前記微結晶を含むシリコン系薄膜を形成する過程で、前記原料ガス中のガス流量の比率を変化させることが好ましい。前記原料ガスを前記真空容器内に複数のガス導入部を用いて導入し、前記複数のガス導入部のうち少なくともひとつは他とは異なったガス流量比の原料ガスを流していることが好ましい。前記高周波の周波数が１０ＭＨｚ以上１０ＧＨｚ以下であることが好ましい。前記高周波の周波数が２０ＭＨｚ以上３００ＭＨｚ以下であることが好ましい。前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の前記原料ガスの滞留時間が、０．０１秒以上１０秒以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の前記原料ガスの滞留時間が、０．１秒以上３秒以下であることが好ましい。
【発明の効果】
【００１５】
シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含んだシリコン系薄膜中の前記微結晶の配向性が、前記微結晶を含んだシリコン系薄膜中の膜厚方向で変化することを特徴とした半導体素子では、良好な電気特性をもち、密着性、耐環境性に優れた半導体素子を、低コストで形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図２】本発明の半導体素子及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。
【図３】本発明の半導体素子を含む半導体層の一例を示す模式的な断面図である。
【図４】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図５】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図６】本発明の半導体素子及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。
【図７】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図８】本発明の半導体素子を含むＴＦＴの一例を示す模式的な断面図である。
【発明を実施するための形態】
【００１７】
前述した課題を解決するために鋭意研究を重ねた結果本発明者は、シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含んだシリコン系薄膜中の前記微結晶の配向性が、前記微結晶を含んだシリコン系薄膜中の膜厚方向で変化することを特徴とした半導体素子では、良好な電気特性をもち、密着性、耐環境性に優れた半導体素子を、低コストで形成することが可能になったことを見出した。
【００１８】
上記の構成にすることにより、以下の作用がある。
【００１９】
結晶相のシリコンは、非晶質相のシリコンと比較して、Ｓｉ−Ｓｉ結合の欠陥密度が低く、熱力学的に非平衡状態にある非晶質相のシリコンと比較して、キャリアの移動度が大きく、再結合寿命が長いといった特性を有し、さらに長時間にわたる特性の安定性に優れ、また高温多湿などの環境下においても、その特性が変化しにくいという特長を有する。そのため、シリコン系薄膜からなる半導体接合を有する半導体素子において、たとえば光起電力素子やＴＦＴなどに結晶相を含んだシリコン系薄膜を用いることにより、より優れた特性をもち、かつ安定性に優れた半導体素子の形成できる可能性がある。
【００２０】
一方で、結晶相を含むシリコン系薄膜をｉ型半導体層に採用した場合の問題点として、結晶粒界が多数キャリア、少数キャリア双方に影響を与えて性能を劣化させることが考えられる。結晶粒界の影響を抑制するためには、ｉ型半導体層内の結晶粒径を大きくして結晶粒界密度を低下させることが有効な手段の一つであると考えられる。
【００２１】
結晶粒径を大きくするための手段としては、結晶核の発生を抑制し、結晶の配向性を高めることが好ましいものである。ランダムな結晶方位で膜の形成が進行した場合には、成長の過程でそれぞれの結晶粒が衝突しあい相対的に結晶粒の大きさが小さくなると考えられるが、特定の方位に配向させ、さらに結晶核の形成を制御して成長の方向性をそろえることで、結晶粒同士のランダムな衝突を抑制することができ、その結果結晶粒径をより大きくすることが可能であると考えられる。また一方、シリコン系薄膜内に内部ストレスが生じた場合には、バンドプロファイルの歪が生じたり、キャリア発生層における光照射時の電界が低下する領域が発生したり、またＴＦＴにおいては、スイッチングのオフ時に流れるリーク電流が増加してしまうなどの問題が生じる。ここで、シリコン系薄膜、特にシリコン系薄膜の界面領域においては、堆積膜の形成の過程において膜厚方向でその配向性を変化させることで、シリコン系薄膜内の内部ストレスをより低減することができるために好ましいものである。内部ストレスを低減できる理由としては、界面領域と、シリコン系薄膜の内部領域で異なる機械的な応力環境に対して、配向性を変化させ、Ｓｉ−Ｓｉ結合の方向性を変えることができるためであると考えられる。
【００２２】
ここで、ダイヤモンド構造をとる結晶性シリコンにおいては、（２２０）面は、面内の原子密度が最も高く、成長最表面内のシリコン原子は、４本の結合手のうち３本を他のシリコン原子と共有結合で結合されている構造のため、この面を成長面とした場合に、微結晶内、及び微結晶相互の密着性及び耐候性の良好なシリコン系薄膜を形成することができるものと考えられ、好ましいものである。また、アクティブマトリクス方液晶装置のデバイスとして逆スタガー型のＴＦＴを用いる場合に、活性層のオーミックコンタクト層と接する領域を（２２０）面に優先配向した微結晶を含むシリコン系薄膜とすることにより、その形成過程におけるオーミックコンタクト層のドライエッチ時に、活性層をエッチングすることなく、オーミックコンタクト層を完全に除去することが、窒化膜などのエッチングストッパー材などを用いることなく可能になる。これは、（２２０）面が耐エッチング性に富むことに起因する。ＡＳＴＭカードから、無配向の結晶性シリコンでは、低角側から１１反射分の回折強度の総和に対する（２２０）面の回折強度の割合は約２３％であり、（２２０）面の回折強度の割合が２３％を上回る構造は、この面方向に配向性を有することになる。特に（２２０）面の回折強度の割合が８０％以上である領域を含む構造においては、上記の効果がより促進され特に好ましいものである。
【００２３】
上記述べたことを総合すると、シリコン系薄膜に含まれる微結晶の配向性がシリコン系薄膜の膜厚方向で変化し、かつ前記微結晶が（２２０）面に優先配向している領域を含む構成が好ましいものと思われる。
【００２４】
第一の導電型を示す半導体層、ｉ型半導体層、第二の導電型を示す半導体層が順次積層されたｐｉｎ型の半導体接合光起電力素子においては、前記微結晶を含むシリコン系薄膜と、前記シリコン系薄膜に対して光入射側に配置されている導電形を示す半導体層の間に、非晶質シリコン層を配置することにより、開放電圧を増大する効果があるため好ましいものである。同時に界面近傍のバンドプロファイルを改善し、キャリアの再結合を防止し、より多くのキャリアを取り出すことができる効果がある。さらには、導電型層からのドーパント原子が、ｉ型半導体層内部に拡散することを防止する。また前記非晶質シリコン層に含まれる水素濃度を、前記微結晶を含むシリコン系薄膜との界面方向で大きくすることで、界面近傍に発生する応力を緩和する効果があると思われるので好ましいものである。これは、水素濃度の高い領域においては水素原子を含んだクラスター領域が形成され、界面を挟んだ両方の構造の不一致に起因する内部応力を吸収する機能が高まるためであると考えられる。ここで、前記非晶質シリコン層の膜厚が大きすぎると、光照射による膜の劣化の影響が光起電力素子の特性として現れてくるので、前記非晶質シリコン層の膜厚は３０ｎｍ以下であることが好ましいものである。
【００２５】
結晶相を含むシリコン系薄膜を、高周波を用いたプラズマＣＶＤ法により形成する方法は、固相反応と比較してプロセス時間が短く、プロセス温度も低くすることが可能なため、基板の選択範囲が広がり、よりガラス基板やステンレス基板などの安価な材料を採用することが可能になるために、低コスト化に有利である。特に、ｐｉｎ接合を有する光起電力素子において、膜厚の大きなｉ型半導体層に適用することで、この効果は大きく発揮される。特にｉ型半導体層が、２．０ｎｍ／秒以上の成膜速度で形成できるのは好ましいものである。
【００２６】
ここで配向性をもつシリコン系薄膜を高周波プラズマＣＶＤ法で形成する場合には、シリコン系薄膜の堆積に寄与する活性種に加えて、エッチングに寄与する活性種もある雰囲気下で形成が行なわれていると考えることができる。そして、形成された膜表面の相対的に結合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆積が進むことで、特定の面を優先配向面としたシリコン系薄膜の形成が可能になるものと考えられる。ここで、配向度の制御は、これらの活性種の制御によって行なうことができるものである。
【００２７】
このような反応機構で膜の形成を行なう場合には、膜の形成初期には（２２０）配向性を持つ結晶核密度が小さいことが望まれる。（２２０）配向性をもつ結晶核密度が高いと、その結晶核を起点としたシリコン系薄膜の形成が行なわれることによって、シリコン系薄膜全体の結晶粒が相対的に小さくなってしまうと考えられる。また、界面領域において配向度が高くなる雰囲気下で膜の形成を行なった場合には、すなわち、エッチング効果が高い雰囲気下で膜の形成を行なった場合には、下地層に対してもダメージを与えることが懸念される。そのために微結晶を含んだシリコン系薄膜の形成初期においては、高い結晶性を確保しながら、（２２０）面の配向性が相対的に小さい構成にすることが好ましいものである。
【００２８】
ここで、相対的にエッチング効果の小さな雰囲気下では、（１００）面の成長は（２２０）面に比較して大きな成長速度を持つと思われるために、（２２０）面に配向する結晶核密度を小さくし、かつ高い結晶化度を両立することが可能になるため、前記微結晶を含むシリコン系薄膜の界面領域の微結晶が（１００）面の優先配向をしていることが好ましいものである。また、特にＴＦＴでは、ゲート絶縁膜と接する領域に電導度が高い領域を形成することができ、さらに平滑度の高い表面を形成することができるために特に好ましいものである。上記の効果を発現するためには、前記界面領域の膜厚は１．０ｎｍ以上２０ｎｍ以下であることが好ましいものである。
【００２９】
また、界面における密着性、内部ストレスを緩和するために、界面領域の微結晶の外形が、特定の方位を持たない概球状の形状をしていることが好ましいものである。
【００３０】
界面領域に引き続いた領域におけるシリコン系薄膜内の微結晶は、界面領域の（２２０）面に配向した結晶核を種結晶として、界面領域よりも大きな（２２０）面の配向性を有しているのが好ましいものである。光起電力素子においては、微結晶がキャリアの走行方向に柱状構造をしているのが、キャリアの走行性が良好になりより好ましいものである。
【００３１】
また前記微結晶を含むシリコン系薄膜が、酸素原子、炭素原子、窒素原子の少なくともひとつを含むと、結晶粒界のボイド状の空間に配置されることにより構造安定性を高めるために好ましいものである。また、結晶粒界の抵抗を高めることにより、リーク電流の発生を抑制することが可能になる。さらにその理由の詳細は明らかではないが、成長面における新たなる結晶核の発生を抑制するために、微結晶の断面サイズの均一性を高める効果があるために好ましいものである。これらの効果は、酸素原子、炭素原子、窒素原子の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上で効果的に出現する。ここで、酸素原子、炭素原子、窒素原子の総量が多すぎると、微結晶のバルク内に取り込まれ、結晶性を低下させる。酸素原子、炭素原子、窒素原子の総量は、５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい範囲である。
【００３２】
また前記微結晶を含むシリコン系薄膜が、フッ素原子を含むと、微結晶の粒界のパシベーションが効率良く行なわれ、またまた電気陰性度の大きなフッ素原子により、微結晶粒界に顕在化しているシリコン原子のダングリングボンドが不活性化されるため好ましいものである。フッ素原子の量としては、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましい範囲としてあげられる。
【００３３】
真空容器内に原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法において、高周波導入部と基板の距離を近づけることにより、放電空間体積当りのプラズマ密度が増大し、堆積膜形成に寄与する反応種を高密度で形成させることが可能になり、成膜速度のより高速化が実現できると考えられる。
【００３４】
一方で、高周波導入部と基板の距離を近づけたときには、プラズマ中の電子密度が増大し、それに伴ないイオンの発生量が増加することが考えられる。イオンは放電空間内のシース領域において静電引力によって加速されるため、イオン衝撃としてバルク内の原子配置を歪ませたり、膜中にボイドを形成する要因となり、高品質のシリコン系薄膜形成のための障害となったり、下地層との密着性や、耐環境性を低下させることなどが考えられる。ここで、成膜空間内の圧力を増大させることにより、プラズマ中のイオンは、他のイオン、活性種などとの衝突機会が増加することにより、イオンの衝撃力が低下し、またイオンの量そのものを減少させたりすることが可能になると考えられ、相対的にイオン衝撃が低下することが期待できる。
【００３５】
ここで、原料ガスに水素化シリコン、フッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、ＳｉＦｎＨｍ（０≦ｎ、ｍ≦４）、ＨＦ、Ｆ、Ｈなどの活性種の生成が考えられる。これらの活性種を含むプラズマ雰囲気は、シリコン系薄膜の堆積に寄与する活性種に加えて、エッチングに寄与する活性種もある点が特徴であると思われる。このため、膜表面の相対的に結合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆積が進むことで、アモルファスの領域の少ない結晶化度の大きなシリコン系薄膜の形成が可能になると考えられる。また、エッチングの過程では、結合が切断されることに伴ないラジカルが形成され、構造緩和が促進されるため、より低温のプロセス温度下での良質なシリコン系薄膜の形成が可能になると考えられる。
【００３６】
ここで、原料ガスにフッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、フッ素化シリコンに水素を加えることによって形成されるＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成することで、高速成膜が可能になると考えられる。前記ＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成するためには、フッ素化シリコンを効率よく分解してＳｉＦを形成することが重要であり、さらに形成されたＳｉＦと活性化水素による活発な反応過程が重要なものであると考えられる。特にプラズマ中に十分なＳｉＦが存在することが特に重要であると考えられる。
【００３７】
上記のような配向性と結晶化度を持つシリコン系薄膜の形成を、堆積しつつエッチングも行ないながら、トータルとして高速成膜で実現するためには、プラズマプロセスの制御が重要な技術課題となる。ここで、ＳｉＦと活性化水素による活発な反応過程を行なうためには、前述のように放電空間体積当りのプラズマ密度が増大させることが重要であるが、プラズマ中の電子密度が増大した雰囲気の中で、より多くの活性化水素を形成するためには、水素分子の枯渇を抑制するように原料ガスの導入をする必要がある。さらにプラズマ中でＳｉＨやＳｉＨ２などのラジカル密度が増大した場合には、これを核とした結晶化が、放電空間中及び、堆積膜表面において起こりやすくなるために、ポリシランなどの反応副生成物の形成や、結晶粒径拡大に対する阻害要因として働いてしまうために、ＳｉＨやＳｉＨ２などのラジカル密度も抑制させる必要がある。これらのことを達成するためには、原料ガスの分解を進めながら、新たな原料ガスの供給を活発にし、ＳｉＨやＳｉＨ２などのラジカルを消滅を促進させる２次反応を活発に行なわせることが効果的であると考えられる。
【００３８】
ここで、プラズマのパラメータとして、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ（秒）と、プラズマの発光強度を、プラズマ制御のパラメータとして着目することで、所望のプラズマ雰囲気をもつプラズマの生起が可能になると考えられる。高品質なシリコン系薄膜を得るためには、高周波導入部と基板の距離、圧力といった上記のパラメータに加えて、滞留時間を制御することが重要であると考えられる。
【００３９】
以上のことを鑑み、本発明者が鋭意検討を重ねた結果、欠陥密度の少ない優れた特性のシリコン系薄膜をさらなる高速度で成膜するためには、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であり、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４Ｐａ（１１３Ｔｏｒｒ）以下であり、前記プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τを、０．０１秒以上１０秒以下の領域において、ＳｉＨやＳｉＨ２などのラジカル密度が抑制でき、所望のシリコン系薄膜の形成が可能であることを見出したものである。ここで周波数が１０ＭＨｚ〜１０ＧＨｚの高周波を用いたＣＶＤ法で形成する方法は好ましいものである。さらにプラズマ中の電子温度を抑制し、かつ大面積で均一なプラズマが形成されやすいために２０ＭＨｚ〜３００ＭＨｚの高周波を用いたＣＶＤ法で形成する方法は特に好ましいものである。
【００４０】
また光起電力素子などのデバイスの形成時に、上記された範囲においてはプラズマ雰囲気中の水素による還元作用によって下地層の成分、膜質、特性などが変質してしまうのを抑制し、下地への悪影響を排除することができる。下地層として酸化亜鉛などの金属の酸化物からなる透明導電膜を用いた場合には、還元による透明導電膜の透過率の低下、それにともなう光起電力素子の特性の低下を防止できるので、特に効果的である。
【００４１】
さらに別の作用としては、シリコン系薄膜と下地層との密着性が向上することがあげられる。これは、ＳｉＦ２Ｈ、ＳｉＦＨ２ラジカルの活発な表面拡散により、表面近傍の応力歪みを常に緩和させながら堆積膜が形成されるために、この効果が発現されるのではないかと思われる。とくに、シリコン系薄膜中の配向度が膜厚方向で変化する構成においては、とくに効果的であると思われる。また、水素分圧が相対的に高まるために、結晶粒界のパシベーション効果が高まり結晶粒界の不活性化が促進され、シリコンネットワーク中に組み込まれた水素原子の急激な離脱が抑制され、シリコンネットワーク内の不規則領域の発生に起因する塑性流動や、それにともったクラックや凝集の発生を防ぐことができるために、膜質や密着性に優れたシリコン系薄膜の形成が可能になり、このシリコン系薄膜を含んだ構成にすることによって、耐環境性に優れた光起電力素子を提供することができると考えられる。
【００４２】
下地への影響や密着性、耐環境性、光劣化率の低減の効果の点に鑑みると、圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下、滞留時間が０．１秒以上３秒以下がより好ましい範囲としてあげられる。
【００４３】
シリコン系薄膜の形成の過程で原料ガス中のガス流量の比率を変化させることで、プラズマ中の堆積に寄与する活性種と、エッチングに寄与する活性種の比率を制御することが可能になり、シリコン系薄膜中の微結晶の配向性を制御することが可能になる。配向性の高いプラズマ雰囲気を形成するためには、フッ素化シリコンガスと水素の系においては原料ガス中のフッ素化シリコンガスの分圧を高め、水素化シリコンガスと水素の系においては原料ガス中の水素の分圧を高め、フッ素化シリコンガスと水素化シリコンガスの混合系においては、フッ素化シリコンガスの分圧を高める条件下で実現することが可能である。膜を堆積していく過程でプラズマ雰囲気を変化させる手段としては、導入する原料ガス中の流量比を変化させる方法や、ロール・ツー・ロール法のような、プラズマ空間を基板が移動する成膜法では、プラズマ中の各活性種の密度に分布をつけることで行なうこともできる。その方法としては、ひとつのプラズマ空間中に複数のガス導入部から原料ガスを導入し、そのうちの少なくともひとつは他とは異なったガス流量比の原料ガスを流す方法などが好ましいものである。
【００４４】
高周波を用いたプラズマＣＶＤ法で結晶相を含むシリコン系薄膜を形成する場合には、堆積膜形成表面における吸着、離脱、引き抜き、打ち込み、表面拡散などの反応過程を好ましく進めるために、堆積膜形成表面の温度管理を適切に行なわなければならない。そのためには、結晶相を含むシリコン系薄膜を形成する前に、抵抗加熱ヒーターやランプヒーターなどの加熱手段を用いて、直接あるいは間接的に基板表面を加熱しておく必要がある。一方でプラズマを生起することは、プラズマからの活性種の衝撃などにより、基板表面温度を上昇させる要因となる。特に、高周波導入部と基板の距離を近づけたり、放電空間体積当りのプラズマ密度を増大させるように高周波パワーを増大させた場合にはこのことが顕著になる。基板の成膜表面の温度が高くなりすぎると表面の各反応過程のバランスが乱れ、結晶核の形成による結晶粒界密度の上昇、結晶性の低下、パシベーションによる粒界の不活性化が不十分になるなどが起こる。また、成膜に寄与する活性種の制御が乱れることによって、結晶相の配向性の制御も乱れることになる。
【００４５】
ここで、基板の温度を、前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置された加熱手段を用いて制御する場合には、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることは、成膜表面の過剰加熱を抑制できるので好ましいものである。ここで、ロール・ツー・ロール法のような、プラズマ空間を基板が移動する成膜法では、前記基板の搬送方向に配置された複数の前記加熱手段の出力を、堆積膜形成の過程に応じて変化させることが好ましい。具体的には、成膜開始直前の位置のヒーターの出力が最も高く、搬送の下流方向に向かって配置されているヒーターの出力を徐々に低下させる方法、あるいは成膜中のヒーターの少なくとも一部の出力をゼロにする方法などが好ましいものである。
【００４６】
次に本発明の半導体素子として光起電力素子を例にあげ、その構成要素について説明する。
【００４７】
図１は本発明の光起電力素子の一例を示す模式的な断面図である。図中１０１は基板、１０２は半導体層、１０３は第二の透明導電層、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は第一の透明導電層である。これらは基板１０１の構成部材である。
【００４８】
（基体）
基体１０１−１としては、金属、樹脂、ガラス、セラミックス、半導体バルク等からなる板状部材やシート状部材が好適に用いられる。その表面には微細な凸凹を有していてもよい。透明基体を用いて基体側から光が入射する構成としてもよい。また、基体を長尺の形状とすることによってロール・ツー・ロール法を用いた連続成膜を行うことができる。特にステンレス、ポリイミド等の可撓性を有する材料は基体１０１−１の材料として好適である。
【００４９】
（金属層）
金属層１０１−２は電極としての役割と、基体１０１−１にまで到達した光を反射して半導体層１０２で再利用させる反射層としての役割とを有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。その形成方法としては、蒸着、スパッタ、電析、印刷等の方法が好適である。金属層１０１−２は、その表面に凸凹を有することが好ましい。それにより反射光の半導体層１０２内での光路長を伸ばし、短絡電流を増大させることができる。基体１０１−１が導電性を有する場合には金属層１０１−２は形成しなくてもよい。
【００５０】
（第一の透明導電層）
第一の透明導電層１０１−３は、入射光及び反射光の乱反射を増大し、半導体層１０２内での光路長を伸ばす役割を有する。また、金属層１０１−２の元素が半導体層１０２へ拡散あるいはマイグレーションを起こし、光起電力素子がシャントすることを防止する役割を有する。さらに、適度な抵抗をもつことにより、半導体層のピンホール等の欠陥によるショートを防止する役割を有する。さらに、第一の透明導電層１０１−３は、金属層１０１−２と同様にその表面に凸凹を有していることが望ましい。第一の透明導電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物からなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析等の方法を用いて形成されることが好ましい。これらの導電性酸化物に導電率を変化させる物質を添加してもよい。
【００５１】
また、酸化亜鉛層の形成方法としては、スパッタ、電析等の方法、あるいはこれらの方法を組み合わせて形成されることが好ましい。
【００５２】
スパッタ法によって酸化亜鉛膜を形成する条件は、方法やガスの種類と流量、内圧、投入電力、成膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣマグネトロンスパッタ法で、酸化亜鉛ターゲットを用いて酸化亜鉛膜を形成する場合には、ガスの種類としてはＡｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ２などがあげられ、流量は、装置の大きさと排気速度によって異なるが、例えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍから１００ｓｃｃｍが望ましい。また成膜時の内圧は１×１０−４Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投入電力は、ターゲットの大きさにもよるが、直径１５ｃｍの場合、１０Ｗから１００ＫＷが望ましい。また基板温度は、成膜速度によって好適な範囲が異なるが、１μｍ／ｈで成膜する場合は、７０℃から４５０℃であることが望ましい。
【００５３】
また電析法によって酸化亜鉛膜を形成する条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌから０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にあるのがさらに望ましい。硝酸イオン、亜鉛イオンの供給源としては特に限定するものではなく、両方のイオンの供給源である硝酸亜鉛でもよいし、硝酸イオンの供給源である硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イオンの供給源である硫酸亜鉛などの亜鉛塩の混合物であってもよい。さらに、これらの水溶液に、異常成長を抑制したり密着性を向上させるために、炭水化物を加えることも好ましいものである。炭水化物の種類は特に限定されるものではないが、グルコース（ブドウ糖）、フルクトース（果糖）などの単糖類、マルトース（麦芽糖）、サッカロース（ショ糖）などの二糖類、デキストリン、デンプンなどの多糖類などや、これらを混合したものを用いることができる。水溶液中の炭水化物の量は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌから３００ｇ／ｌの範囲にあるのが望ましく、０．００５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望ましく、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることがさらに望ましい。電析法により酸化亜鉛膜を堆積する場合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を陰極にし、亜鉛、白金、炭素などを陽極とするのが好ましい。このとき負荷抵抗を通して流れる電流密度は、１０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００５４】
（基板）
以上の方法により、基体１０１−１上に必要に応じて、金属層１０１−２、第一の透明導電層１０１−３を積層して基板１０１を形成する。また、素子の集積化を容易にするために、基板１０１に中間層として絶縁層を設けてもよい。
【００５５】
（半導体層）
本発明のシリコン系薄膜がその一部を構成する半導体層１０２の主たる材料としてはＳｉが用いられる。Ｓｉに加えて、ＳｉとＣ又はＧｅとの合金を用いても構わない。半導体層をｐ型半導体層とするにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元素を含有する。ｐ型層及びｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。スタックセル（ｐｉｎ接合を複数有する光起電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接合になるに随いバンドギャップが狭くなるのが好ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少ない結晶性の半導体か、又はバンドギャップの広い半導体が適している。
【００５６】
本発明の構成要素である半導体層１０２についてさらに説明を加えると、図３は本発明の光起電力素子の一例として、一組のｐｉｎ接合をもつ半導体層１０２を示す模式的な断面図である。図中１０２−１は第一の導電型を示す半導体層であり、さらに、本発明のシリコン系薄膜からなるｉ型半導体層１０２−２、第二の導電型を示す半導体層１０２−３を積層する。ｐｉｎ接合を複数持つ半導体層においては、そのなかのうちの少なくとも一つが前記の構成であることが好ましい。
【００５７】
ｐｉｎ接合を２組積層したスタックセルの例としては、ｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層）、（微結晶を含んだシリコン半導体層、微結晶を含んだシリコン半導体層）となるものがあげられる。また、ｐｉｎ接合を３組積層した光起電力素子の例としてはｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層、微結晶を含んだシリコン半導体層）、（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層、アモルファスシリコンゲルマニウム半導体層）、となるものなどがあげられる。ｉ型半導体層としては光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ−１以上、ソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）による擬似太陽光照射化の光伝導度（σｐ）が１０×１０−５Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×１０−６Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下であるのが好ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型になっているものでも使用することができる。またｉ型半導体層にシリコンゲルマニウム半導体層を用いた場合には、界面準位低減や開放電圧を高める目的で、ｐ／ｉ界面、ｎ／ｉ界面の少なくともどちらか一方に、ゲルマニウムを含有していないｉ型半導体層を挿入した構成をとってもよい。
【００５８】
（半導体層の形成方法）
本発明のシリコン系薄膜及び半導体層１０２を形成するには、高周波プラズマＣＶＤ法が適している。以下、高周波プラズマＣＶＤ法によって半導体層１０２を形成する手順の好適な例を示す。
【００５９】
減圧状態にできる半導体形成用真空容器内を所定の堆積圧力に減圧する。
【００６０】
堆積室内に原料ガス、希釈ガス等の材料ガスを導入し、堆積室内を真空ポンプによって排気しつつ、堆積室内を所定の堆積圧力に設定する。
【００６１】
基板１０１をヒーターによって所定の温度に設定する。
【００６２】
高周波電源によって発振された高周波を前記堆積室に導入する。前記堆積室への導入方法は、高周波がマイクロ波の場合には導波管によって導き石英、アルミナ、窒化アルミニウムなどの誘電体窓を介して堆積室内に導入したり、高周波がＶＨＦやＲＦの場合には同軸ケーブルによって導き、金属電極を介して堆積室内に導入したりする方法がある。
【００６３】
堆積室内にプラズマを生起させて原料ガスを分解し、堆積室内に配置された基板１０１上に堆積膜を形成する。この手順を必要に応じて複数回繰り返して半導体層１０２を形成する。
【００６４】
半導体層１０２の形成条件としては、堆積室内の基板温度は１００〜４５０℃、圧力は０．０６７Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０４Ｐａ（１１３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／ｃｍ３が好適な条件としてあげられる。さらに本発明のシリコン系薄膜を形成する場合には、高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下、圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τが、０．０１秒以上１０秒以下であるようにすることが必要である。また、高周波パワー密度としては０．０５〜２Ｗ／ｃｍ３が好適な条件である。
【００６５】
本発明のシリコン系薄膜及び半導体層１０２の形成に適した原料ガスとしては、ＳｉＦ４、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６などのフッ素化シリコン、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコン化合物、合金系にする場合にはさらに、ＧｅＨ４やＣＨ４などのようにＧｅやＣを含有したガス化しうる化合物を水素ガスで希釈して堆積室内に導入することが望ましい。さらにＨｅなどの不活性ガスを添加してもよい。さらに窒素、酸素等を含有したガス化しうる化合物を原料ガス乃至希釈ガスとして添加してもよい。半導体層をｐ型層とするためのドーパントガスとしてはＢ２Ｈ６、ＢＦ３等が用いられる。また、半導体層をｎ型層とするためのドーパントガスとしては、ＰＨ３、ＰＦ３等が用いられる。結晶相の薄膜や、ＳｉＣ等の光吸収が少ないかバンドギャップの広い層を堆積する場合には、原料ガスに対する希釈ガスの割合を増やし、比較的高いパワー密度の高周波を導入するのが好ましい。
【００６６】
（第二の透明導電層）
第二の透明導電層１０３は、光入射側の電極であるとともに、その膜厚を適当に設定することにより反射防止膜の役割をかねることができる。第二の透明導電層１０３は、半導体層１０２の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。抵抗率は５×１０−３Ωｃｍ以下、より好ましくは１×１０−３Ωｃｍ以下であることが好ましい。第二の透明導電層１０３の材料としては、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等を好適に用いることができる。その形成方法としては、蒸着、ＣＶＤ、スプレー、スピンオン、浸漬などの方法が好適である。これらの材料に導電率を変化させる物質を添加してもよい。
【００６７】
（集電電極）
集電電極１０４は集電効率を向上するために透明電極１０３上に設けられる。その形成方法として、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などが好適である。
【００６８】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に光起電力素子の裏面（光入射側と反射側）などに鋼板等の補教材を併用してもよい。
【実施例】
【００６９】
以下の実施例では、半導体素子として太陽電池とＴＦＴとを例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００７０】
［実施例１］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００７１】
図２は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図２に示す堆積膜形成装置２０１は、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１８、基板巻き取り容器２０３が、ガスゲート２２１〜２２９を介して結合することによって構成されている。この堆積膜形成装置２０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板２０４がセットされる。帯状の導電性基板２０４は、基板送り出し容器２０２に設置されたボビンから巻き出され、基板巻き取り容器２０３で別のボビンに巻き取られる。
【００７２】
半導体形成用真空容器２１１〜２１８は、それぞれプラズマ生起領域を形成する堆積室を有している。概堆積室は、プラズマの生起している放電空間を、前記導電性基板と前記高周波導入部で上下を限定し、高周波導入部を取り囲むように設置された放電板で横方向を限定するように構成されている。
【００７３】
該堆積室内の平板状の高周波導入部２４１〜２４８には、高周波電源２５１〜２５８から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板２０４上に半導体層を堆積させる。高周波導入部２４１〜２４８は、導電性基板２０４と対向しており、不図示の高さ調整機構が具備されている。前記高さ調整機構により、前記導電性基板と高周波導入部との間の距離を変えることができ、同時に放電空間の体積を変えることができる。また、各半導体形成用真空容器２１１〜２１８には、原料ガスや希釈ガスを導入するためのガス導入管２３１〜２３８が接続されている。
【００７４】
図２に示した堆積膜形成装置２０１は、半導体形成用真空容器を８個具備しているが、以下の実施例においては、すべての半導体形成用真空容器でグロー放電を生起させる必要はなく、製造する光起電力素子の層構成にあわせて各容器でのグロー放電の有無を選択することができる。また、各半導体形成用真空容器には、各堆積室内での導電性基板２０４と放電空間との接触面積を調整するための、不図示の成膜領域調整板が設けられている。
【００７５】
まず、光起電力素子形成に先立って、シリコン系薄膜の配向性の確認実験を行なった。ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｇ電極をターゲットとして、厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ１．２μｍのＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の導電性基板２０４を形成した。
【００７６】
次に基板送り出し容器２０２に、導電性基板２０４を巻いたボビンを装着し、導電性基板２０４を搬入側のガスゲート、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、搬出側のガスゲートを介し、基板巻き取り容器２０３まで通し、帯状の導電性基板２０４がたるまないように張力調整を行った。そして、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００７７】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１２へガス導入管２３２から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の堆積室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１２以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１２内の圧力を所定の圧力に調整した。形成条件は表１の２１２の形成条件に示す通りである。
【００７８】
半導体形成用真空容器２１２内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００７９】
次に、半導体形成用真空容器２１２内の高周波導入部２４２に高周波電源２５２より高周波を導入し、高さ調整機構により前記導電性基板と高周波導入部との間の距離を９ｍｍとして、半導体形成用真空容器２１２内の堆積室内にグロー放電を生起し、導電性基板２０４上に、シリコン系薄膜を１μｍ形成した。ここで、半導体形成用真空容器２１２には周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から導入した（比較例１−１）。
【００８０】
次に、半導体形成用真空容器２１３内の高周波導入部２４３に高周波電源２５３より高周波を導入し、高さ調整機構により前記導電性基板と高周波導入部との間の距離を９ｍｍとして、半導体形成用真空容器２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、シリコン系薄膜を１μｍ形成した。形成条件は表１の２１３の形成条件に示す通りである。ここで、半導体形成用真空容器２１３には周波数６０ＭＨｚの高周波を、パワー密度が３００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４３から導入した（比較例１−２）。
【００８１】
形成したそれぞれのシリコン系薄膜をエックス線回折装置により回折ピークを測定したところ、比較例１−１のシリコン系薄膜は、（４００）の回折強度が最大強度となっており、低角側から１１反射分の回折強度の総和に対する（４００）の回折強度の割合が８０％となっており、比較例１−１のシリコン系薄膜は（１００）面に優先配向していることが確認できた。また比較例１−２のシリコン系薄膜は、（２２０）の回折強度が最大強度となっており、低角側から１１反射分の回折強度の総和に対する（２２０）の回折強度の割合が９０％となっており、比較例１−２のシリコン系薄膜は（１１０）面に優先配向していることが確認できた。
【００８２】
次に光起電力素子の作成を行なった。真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３、２１５へガス導入管２３１、２３２、２３３、２３５から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２、２１３内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３、２１５以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３、２１５内の圧力を所定の圧力に調整した。形成条件は表１に示す通りである。
【００８３】
半導体形成用真空容器２１１、２１２、２１３、２１５内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００８４】
次に、半導体形成用真空容器２１１、２１２、２１３、２１５内の高周波導入部２４１、２４２、２４３、２４５に高周波電源２５１、２５２、２５３、２５５より高周波を導入し、半導体形成用真空容器２１１、２１２、２１３、２１５内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここでｉ型半導体層は、トータルの膜厚が１．５μｍとなるようにし、半導体形成用真空容器２１２、２１３内の成膜領域調整板を調整して、表２に示すようにそれぞれの半導体形成用真空容器で形成されるシリコン系薄膜の膜厚を調整した。（比較例１−３、実施例１−１、１−２、１−３、１−４）。
【００８５】
ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２、２１３には上記のシリコン系薄膜と同様に、半導体形成用真空容器２１４には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４４から導入した。
【００８６】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００８７】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。結果を表２に示す。
【００８８】
さらに実施例１−１の光起電力素子の断面ＴＥＭ観察を行ったところ、ｉ型半導体層中は半導体形成容器２１２で形成した領域においては微結晶の形状は球状をしており、半導体形成容器２１３で形成した領域においては微結晶の形状は基板に対して鉛直に伸びた柱状の形状をしていることがわかった。また、それぞの光起電力素子において、ｉ型半導体層まで形成した形成したサンプルのＲＨＥＥＤ図形から、それぞれのｉ型半導体層の表面層は（１１０）面に優先配向していることが確認できた。
【００８９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。（１００）面が優先配向している領域が１．０ｎｍ以上２０ｎｍ以下のものは、特に優れていた。
【００９０】
［実施例２］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した。図５は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと非晶質シリコン層１０２−１０と微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００９１】
次に、半導体形成用真空容器２１１〜２１５内の高周波導入部２４１〜２４５に高周波電源２５１〜２５５より高周波を導入し、半導体形成用真空容器２１１〜２１５内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、非晶質シリコン層、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。
【００９２】
ここで、半導体形成用真空容器２１１、２１２、２１３、２１５内の条件は、実施例１−２と同様にし、半導体形成用真空容器２１４内の条件は表３に示す。また半導体形成用真空容器２１４には周波数１００ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４５から導入した。ここで半導体形成用真空容器２１４内の成膜領域調整板により、表４に膜厚ごとに光起電力素子を形成した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例２−１、２−２、２−３、２−４）。
【００９３】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを５０℃に保持した状態で、ＡＭ１．５、１００ｍＷ／ｃｍ２の擬似太陽光を５００時間照射した後に、再度光電変換効率を測定し、光劣化試験による光電変換効率の変化を調べたこれらの結果を表４に示す。
【００９４】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。また非晶質シリコン層が３０ｎｍ以下のものは、特に優れていた。
【００９５】
［実施例３］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【００９６】
形成方法は、半導体形成用真空容器２１３内に導入するＳｉＦ４ガスを表５に示すように酸素を導入したものを用いた以外は実施例１−２と同様の方法で行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例３−１、３−２、３−３、３−４）。
【００９７】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。またそれぞれの太陽電池モジュールのＳＩＭＳ測定を行い、半導体形成用真空容器２１３で形成したシリコン系薄膜に含まれる酸素濃度を評価した。これらの結果を表６に示す。
【００９８】
またそれぞれの太陽電池モジュールの断面断面ＴＥＭ観察を行ったところ、ｉ型半導体層中は半導体形成容器２１２で形成した領域においては微結晶の形状は球状をしており、半導体形成容器２１３で形成した領域においては微結晶の形状は基板に対して鉛直に伸びた柱状の形状をしており、実施例３−１、３−２、３−３の太陽電池モジュールの概柱状形状は、実施例１−２、実施例３−４のものと比べて、柱状形状サイズの均一性に特に優れていることがわかった。
【００９９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。また膜中の酸素濃度が、１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下のものは、特に優れていた。
【０１００】
［実施例４］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０１】
形成方法は、半導体形成用真空容器２１３内に導入する原料ガスを表７に示すものを用いた以外は実施例１−２と同様の方法で行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例４−１、４−２、４−３、４−４、４−５）。
【０１０２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。またそれぞれの太陽電池モジュールのＳＩＭＳ測定を行い、半導体形成用真空容器２１３で形成したシリコン系薄膜に含まれるフッ素濃度を評価した。これらの結果を表７に示す。
【０１０３】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。膜中のフッ素濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のものは特に優れていた。
【０１０４】
［実施例５］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０５】
形成方法は、半導体形成用真空容器２１３内でｉ型半導体層を形成するときに導電性基板の搬送を停止して、半導体形成用真空容器２１３内に導入するガスの流量比を表８に示すように変化させながら（２２０）の配向性を成膜方向に徐々に大きくするように変化させるように行ない、それ以外は実施例２−２と同様の方法で行なった。ここで成膜途中の各ガスの流量は、成膜開始時の流量から成膜終了時の流量にむけて直線的に変化させるように行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例５）。
【０１０６】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例５の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．１倍の光電変換効率であることがわかった。
【０１０７】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１０８】
［実施例６］
図６に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０９】
形成方法は、半導体形成用真空容器２１３内に接続するガス導入管を２系統とし（ガス導入管２３３−１、２３３−２）、ガス導入管２３３−１をガス導入管２３３−２に対して導電性基板の搬送方向に対して上流側に配置し、それぞれのガス導入管から流す各原料ガスの流量比を表９に示すように変えて、半導体形成用真空容器２１３内のプラズマ中の活性種の密度を導電性基板の搬送方向で変化させるように行ない、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例６）。
【０１１０】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例６の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．１５倍の光電変換効率であることがわかった。
【０１１１】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１１２】
［実施例７］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１１３】
形成方法は、半導体形成用真空容器２１３内のランプヒーターの温度調整により、半導体形成用真空容器２１３内の成膜温度を成膜開始時に高く（搬送上流の位置の温度が高く）、成膜終了時に低く（搬送下流の位置の温度が低く）なるように行い、それ以外は実施例２−２と同様の方法で行なった。半導体形成用真空容器２１３での形成条件を表１０に示す。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例７）。
【０１１４】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例６の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．２５倍の光電変換効率であることがわかった。
【０１１５】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１１６】
［実施例８］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１１７】
形成の方法は、半導体形成用真空容器２１２、２１３内の高さ調整機構により前記導電性基板と高周波導入部との間の距離を表１１に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１１８】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。結果を表１０に示す。ここで、距離が２ｍｍのｉ型半導体層は、膜厚の均一性が悪く、太陽電池モジュールごとの光電変換効率のばらつきが大きかった。そして、導電性基板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下の太陽電池モジュールの光電変換効率が優れていた。
【０１１９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１２０】
［実施例９］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１２１】
形成の方法は、半導体用真空容器２１３内の圧力を表１２に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１２２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。これらの結果を表１２に示す。
【０１２３】
表１２より、半導体形成容器２１３内の圧力が、９０Ｐａ以上１５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、の各項目ですぐれており、特に、１００Ｐａ以上５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の半導体素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【０１２４】
［実施例１０］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１２５】
形成の方法は、半導体用真空容器２１２、２１３内の滞留時間を表１３に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１２６】
表１３より、半導体形成容器２１２内の滞留時間が、０．１秒以上１０秒以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、光劣化率の各項目ですぐれており、特に、０．２秒以上３．０秒以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の半導体素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【０１２７】
［実施例１１］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した。図７は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａ、１０２−４、微結晶ｉ型半導体層１０２−２Ａ、アモルファスｉ型半導体層１０２−５。非晶質シリコン層１０２−１０と微結晶ｐ型半導体層１０２−３Ａ、１０２−６とからなっている。すなわち、この光起電力素子はいわゆるｐｉｎｐｉｎ型ダブルセル光起電力素子である。
【０１２８】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【０１２９】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１〜２１８へガス導入管２３１〜２３８から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２、２１３内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１〜２１６内の圧力を所定の圧力に調整した。形成条件は半導体形成用真空容器２１１から２１５に関しては実施例２−２と同様の方法で行い、半導体形成用真空容器２１６〜２１８に関しては表１４に示す通りである。
【０１３０】
半導体形成用真空容器２１１〜２１８内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【０１３１】
次に、半導体形成用真空容器２１１〜２１８内の高周波導入部２４１〜２４８に高周波電源２５１〜２５８より高周波を導入し、半導体形成用真空容器２１１〜２１８内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルファスｎ型半導体層（膜厚３０ｎｍ）、アモルファスｉ型半導体層（膜厚３００ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで微結晶ｉ型半導体層のうち、半導体形成用真空容器２１２内で１０ｎｍ形成した。ここで、半導体形成用真空容器２１１、２１６には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１、２４６から、半導体形成用真空容器２１２には、周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には、周波数６０ＭＨｚの高周波を、パワー密度が３００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４３から、半導体形成用真空容器２１４、２１７には、周波数１００ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４４、２４７から、半導体形成用真空容器２１５、２１８には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４５、２４８から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１３２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定したところ、実施例２−２におけるシングルの太陽電池モジュールに比べて光電変換効率の値は１．２倍を示した。またはがれ試験、温湿度試験においても良好な結果を示し、以上のことから、本発明の半導体素子を含む太陽電池モジュールは優れた特長を持つことがわかる。
【０１３３】
［実施例１２］
以下の手順で逆スタガー型のＴＦＴを形成した。図８は本発明の半導体素子を有する逆スタガー型のＴＦＴの一例を示す模式的な断面図である。絶縁性の基板としてガラス基板３０１を用い、この上にゲート電極３０２が形成され、さらにゲート絶縁膜３０３、アンドープのシリコン層からなる活性層３０４、活性層３０４上のソース、ドレイン領域に低抵抗のｎ＋型非晶質シリコンからなるオーミックコンタクト層３０５、さらにソース、ドレイン電極３０６が形成される構成からなる。
【０１３４】
まずガラス基板３０１上に、スパッタ法によりＭｏ−Ｔａ合金膜層を形成し、パターニングしてゲート電極３０２を形成した。つぎにＣＶＤ法により、シリコン酸化膜からなるゲート絶縁膜３０３を形成した。その後、図２の半導体形成用真空容器２１２内にガラス基板をセットして、実施例１の（１００）面に優先配向したシリコン系薄膜を１５ｎｍ形成し、次に半導体形成用真空容器２１３内にガラス基板をセットして、実施例１の（１１０）面に優先配向したシリコン系薄膜を６５ｎｍ形成し、あわせて８０ｎｍの活性層３０４を形成した。次に半導体形成用真空容器２１１内にガラス基板をセットしてｎ＋型非晶質シリコンからなるオーミックコンタクト層３０５を堆積し、リソグラフィ工程を経てパターニングした。さらに、金属膜の形成とパターニングを行なって、ソース、ドレイン電極３０６を形成した。最後に、ＣＦ４とＯ２の混合ガスを用いてソース、ドレイン電極３０６間に露出しているオーミックコンタクト層３０５をエッチングして、ＴＦＴを形成した（実施例１２）。
【０１３５】
活性層３０４を非晶質シリコン層で８０ｎｍ形成した以外は実施例１２と同様の方法でＴＦＴを形成した（比較例１２−１）。
【０１３６】
活性層３０４を（１００）面に優先配向したシリコン系薄膜のみで８０ｎｍ形成した以外は実施例１２と同様の方法でＴＦＴを形成した（比較例１２−２）。
【０１３７】
実施例１２のＴＦＴは、オーミックコンタクト層３０５のエッチングを行なったときに活性層３０４の過剰エッチングは起こらなかったが、比較例のＴＦＴでは過剰エッチングが起こり活性層の薄膜化、膜厚の不均一化が起こった。特に比較例１２−１のＴＦＴでは過剰エッチングが大きく起こった。またエッチングダメージにより、活性層中にリークパスが発生し、オフ電流の値が実施例１２と比較して大きくなった。
【０１３８】
以上のことから、本発明の半導体素子を含むＴＦＴは優れた特長を持つことがわかる。
【０１３９】
【表１】
【０１４０】
【表２】
【０１４１】
光電変換効率は、比較例１−３の値を１に規格化したもの。
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
【０１４２】
【表３】
【０１４３】
【表４】
【０１４４】
光電変換効率、光劣化率は実施例２−１の値を１に規格化したもの。
【０１４５】
【表５】
【０１４６】
【表６】
【０１４７】
【表７】
【０１４８】
【表８】
【０１４９】
【表９】
【０１５０】
【表１０】
【０１５１】
【表１１】
【０１５２】
それぞれの値は、導電性基板と高周波導入部間の距離３ｍｍのときの値を１に規格化したもの。
【０１５３】
【表１２】
【０１５４】
光電変換効率は、半導体形成容器２１３内の圧力が５０Ｐａのときの値を１に規格化した値
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１５５】
【表１３】
【０１５６】
光電変換効率は、半導体形成容器２１２、２１３内の滞留時間が０．００８秒のときの値を１に規格化した値
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１５７】
【表１４】
【符号の説明】
【０１５８】
１０１ 基板
１０１−１ 基体
１０１−２ 金属層
１０１−３ 第一の透明導電層
１０２ 半導体層
１０２−１ 第一の導電型を示す半導体層
１０２−１Ａ アモルファスｎ型半導体層
１０２−２ ｉ型半導体層
１０２−２Ａ 微結晶ｉ型半導体層
１０２−３ 第二の導電型を示す半導体層
１０２−３Ａ 微結晶ｐ型半導体層
１０２−４ アモルファスｎ型半導体層
１０２−５ アモルファスｉ型半導体層
１０２−６ 微結晶ｐ型半導体層
１０２−１０ 非晶質シリコン層
１０３ 透明電極
１０４ 集電電極
２０１ 堆積膜形成装置
２０２ 基板送り出し容器
２０３ 基板巻き取り容器
２０４ 導電性基板
２１１〜２１８ 半導体形成用真空容器
２２１〜２２９ ガスゲート
２３１〜２３８ ガス導入管
２３３−１、２３３−２ ガス導入管
２４１〜２４８ 高周波導入部
２５１〜２５８ 高周波電源
３０１ ガラス基板
３０２ ゲート電極
３０３ ゲート絶縁膜
３０４ 活性層
３０５ オーミックコンタクト層
３０６ ソース、ドレイン電極
【技術分野】
【０００１】
本発明はシリコン系薄膜からなり半導体接合を有する半導体素子、及びシリコン系薄膜の形成方法に関するものである。
【背景技術】
【０００２】
ｐｉｎ接合を有する光起電力素子において実質的に光吸収層として機能するｉ型半導体層を結晶相を含むｉ型半導体層とした場合には、アモルファスの場合に問題になるステブラー−ロンスキー（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ）効果による光劣化現象を抑制することができるメリットがあるために、ｉ型半導体層を結晶相を含む構成とすることは効果的である。また高精細高輝度の液晶パネルのためには高移動度のＴＦＴが求められているが、結晶相のシリコンＴＦＴは、非晶質相のシリコンＴＦＴに比べて２桁以上大きな移動度を持つために、ＴＦＴ特性が大幅に向上し、ＴＦＴのゲート幅を微細化しても、回路動作に必要な電流値を十分に確保することができ、非晶質のシリコンＴＦＴと比べて画素ピッチを細かくとることができるために、装置の小型化、高精細化が比較的容易になる。
【０００３】
以上のことを背景に、結晶相を含むシリコン系薄膜について、さまざまな取り組みが行なわれている。
【０００４】
高周波プラズマＣＶＤ法は、大面積化や低温形成が容易であり、プロセススループットが向上する点からも、シリコン系薄膜の量産化に対してすぐれた方法の一つである。シリコン系薄膜を製品へと応用した例として太陽電池やカラー液晶ＴＦＴなどがあげられるが、普及を進めるためにはさらなる低コスト化、高性能化が必要である。そのためには、高周波プラズマＣＶＤ法に関する技術の確立は重要な技術課題の一つとなっている。
【０００５】
結晶質シリコン系薄膜層に関しては、（２２０）面を成長面としたものとして、特許文献１に、（２２０）の回折強度の割合が全回折強度の割合の３０％以上であることを特徴としたシリコン系薄膜が開示されている。
【０００６】
また、ｉ型半導体層が微結晶シリコンからなるｐｉｎ接合を有する半導体層を有するものの一例として、前記ｉ型半導体内部の結晶の配向性が層の深さ方向で変化している光起電力素子が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３１０４９５号公報
【特許文献２】特開平１１−２３３８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述のようにすでに開示されているシリコン系薄膜は優れた特性を示すものであるが、特許文献１のシリコン系薄膜では（２２０）面が優先配向したシリコン系薄膜ではあるものの、配向性の分布については触れられていない。また特許文献２のシリコン系薄膜では、（２２０）面に優先配向されたシリコン系薄膜については触れられていない。
【０００９】
本発明は、さらなる低コストで、優れた性能をもつシリコン系薄膜を提供するために、タクトタイムが短くて、さらなる高速の成膜速度で特性のすぐれたシリコン系薄膜と、それを含む半導体素子。さらにこのシリコン系薄膜を用いた密着性、耐環境性などに優れた半導体素子を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、基板上にシリコン原子を主成分としたｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを備えたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、前記ｉ型半導体層が微結晶と、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子と、を含み、前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化することを特徴とする光起電力素子を提供する。また本発明は、基板上にゲート電極、ゲート絶縁膜、活性層、コンタクト層、ソース電極、ドレイン電極とを有するＴＦＴであって、前記ゲート電極と前記活性層との間に前記ゲート絶縁膜が配され、前記活性層と前記ソース電極又は前記ドレイン電極との間に前記コンタクト層が配されており、前記活性層は微結晶と、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子と、を含み、前記活性層と前記活性層の下地層である前記ゲート絶縁層との界面領域であって前記活性層と前記ゲート絶縁層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記活性層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ゲート絶縁膜側では小さく、前記ゲート絶縁膜から離れるに伴って大きくなるように変化することを特徴とするＴＦＴを提供する。
【００１１】
本発明は、シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含むシリコン系薄膜が、真空容器内に、水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、高周波プラズマ法を用いて前記真空容器内に導入した基板上に形成された微結晶を含むシリコン系薄膜であって、前記基板の加熱手段が前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置され、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることを特徴とした半導体素子を提供する。
【００１２】
本発明は、ｐ型半導体層、ｎ型半導体層又は絶縁層から選択される下地層の上に微結晶を含んだシリコン原子を主成分とするｉ型半導体層の形成方法であって、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスとを導入し、前記水素化シリコン、フッ素化シリコンガスの少なくとも一方又は前記水素を含む原料ガス流量の比率を変化させて、エッチング効果の低い雰囲気で、水素を成長面に供給することにより、前記ｉ型半導体層が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子を含み、前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、前記ｉ型半導体層の膜厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記シリコン系薄膜の形成初期には小さく、膜の堆積に伴って大きくなるように変化させることを特徴とするｉ型半導体層の形成方法を提供する。
【００１３】
本発明は、微結晶を含んだシリコン系薄膜の形成方法であって、前記微結晶を含むシリコン系薄膜が、真空容器内に、水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、高周波プラズマ法を用いて前記真空容器内に導入した基板上に形成された微結晶を含むシリコン系薄膜の形成方法であって、前記基板の加熱手段が前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置され、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることを特徴としたシリコン系薄膜の形成方法を提供する。
【００１４】
前記半導体素子が、基板上にシリコン原子を主成分とした第一の導電型を示す半導体層、ｉ型半導体層、第二の導電型を示す半導体層が順次積層されたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、前記ｉ型半導体層の少なくともひとつが微結晶を含んだシリコン系薄膜を含み、前記シリコン系薄膜中の前記微結晶の配向性が、前記シリコン系薄膜の膜厚方向で変化することが好ましい。前記微結晶を含むシリコン系薄膜と、前記シリコン系薄膜に対して光入射側に配置されている導電形を示す半導体層の間に、非晶質シリコン層を配置したことが好ましい。前記微結晶を含むシリコン系薄膜と、前記第二の導電形を示す半導体層の間に、非晶質シリコン層を配置することが好ましい。前記非晶質シリコン層の膜厚が３０ｎｍ以下であることが好ましい。前記微結晶の配向性の変化は、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が、前記シリコン系薄膜の膜厚方向で変化することであることが好ましい。前記微結晶の配向性の変化が、前記微結晶を含むシリコン系薄膜における、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が、成膜初期において相対的に小さいことが好ましい。前記微結晶の配向性の変化が連続的であることが好ましい。前記微結晶を含むシリコン系薄膜が、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が８０％以上である領域を含むことが好ましい。前記微結晶を含むシリコン系薄膜中で、（１１０）面の優先配向をしている微結晶が、前記基板に対して鉛直方向に伸びた柱状の形状をしていることが好ましい。前記微結晶を含むシリコン系薄膜の界面領域の微結晶が（１００）面の優先配向をしていることが好ましい。前記界面領域の微結晶が概球状の形状をしていることが好ましい。前記界面領域の厚さが１．０ｎｍ以上２０ｎｍ以下であることが好ましい。前記微結晶を含むシリコン系薄膜が、酸素原子、炭素原子、窒素原子の少なくともひとつを含み、それらの総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。前記微結晶を含むシリコン系薄膜が、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のフッ素原子を含むことが好ましい。前記微結晶を含むシリコン系薄膜が、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスを導入し、前記真空容器内の高周波導入部に高周波を導入して、前記真空容器内に導入した基板上に前記シリコン系薄膜を形成する高周波プラズマＣＶＤ法によって行なわれたものであることが好ましい。前記微結晶を含むシリコン系薄膜を形成する過程で、前記原料ガス中のガス流量の比率を変化させることが好ましい。前記原料ガスを前記真空容器内に複数のガス導入部を用いて導入し、前記複数のガス導入部のうち少なくともひとつは他とは異なったガス流量比の原料ガスを流していることが好ましい。前記高周波の周波数が１０ＭＨｚ以上１０ＧＨｚ以下であることが好ましい。前記高周波の周波数が２０ＭＨｚ以上３００ＭＨｚ以下であることが好ましい。前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の前記原料ガスの滞留時間が、０．０１秒以上１０秒以下であることが好ましい。前記微結晶を含むシリコン系薄膜を形成する際の前記原料ガスの滞留時間が、０．１秒以上３秒以下であることが好ましい。
【発明の効果】
【００１５】
シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含んだシリコン系薄膜中の前記微結晶の配向性が、前記微結晶を含んだシリコン系薄膜中の膜厚方向で変化することを特徴とした半導体素子では、良好な電気特性をもち、密着性、耐環境性に優れた半導体素子を、低コストで形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図２】本発明の半導体素子及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。
【図３】本発明の半導体素子を含む半導体層の一例を示す模式的な断面図である。
【図４】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図５】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図６】本発明の半導体素子及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。
【図７】本発明の半導体素子を含む光起電力素子の一例を示す模式的な断面図である。
【図８】本発明の半導体素子を含むＴＦＴの一例を示す模式的な断面図である。
【発明を実施するための形態】
【００１７】
前述した課題を解決するために鋭意研究を重ねた結果本発明者は、シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含んだシリコン系薄膜中の前記微結晶の配向性が、前記微結晶を含んだシリコン系薄膜中の膜厚方向で変化することを特徴とした半導体素子では、良好な電気特性をもち、密着性、耐環境性に優れた半導体素子を、低コストで形成することが可能になったことを見出した。
【００１８】
上記の構成にすることにより、以下の作用がある。
【００１９】
結晶相のシリコンは、非晶質相のシリコンと比較して、Ｓｉ−Ｓｉ結合の欠陥密度が低く、熱力学的に非平衡状態にある非晶質相のシリコンと比較して、キャリアの移動度が大きく、再結合寿命が長いといった特性を有し、さらに長時間にわたる特性の安定性に優れ、また高温多湿などの環境下においても、その特性が変化しにくいという特長を有する。そのため、シリコン系薄膜からなる半導体接合を有する半導体素子において、たとえば光起電力素子やＴＦＴなどに結晶相を含んだシリコン系薄膜を用いることにより、より優れた特性をもち、かつ安定性に優れた半導体素子の形成できる可能性がある。
【００２０】
一方で、結晶相を含むシリコン系薄膜をｉ型半導体層に採用した場合の問題点として、結晶粒界が多数キャリア、少数キャリア双方に影響を与えて性能を劣化させることが考えられる。結晶粒界の影響を抑制するためには、ｉ型半導体層内の結晶粒径を大きくして結晶粒界密度を低下させることが有効な手段の一つであると考えられる。
【００２１】
結晶粒径を大きくするための手段としては、結晶核の発生を抑制し、結晶の配向性を高めることが好ましいものである。ランダムな結晶方位で膜の形成が進行した場合には、成長の過程でそれぞれの結晶粒が衝突しあい相対的に結晶粒の大きさが小さくなると考えられるが、特定の方位に配向させ、さらに結晶核の形成を制御して成長の方向性をそろえることで、結晶粒同士のランダムな衝突を抑制することができ、その結果結晶粒径をより大きくすることが可能であると考えられる。また一方、シリコン系薄膜内に内部ストレスが生じた場合には、バンドプロファイルの歪が生じたり、キャリア発生層における光照射時の電界が低下する領域が発生したり、またＴＦＴにおいては、スイッチングのオフ時に流れるリーク電流が増加してしまうなどの問題が生じる。ここで、シリコン系薄膜、特にシリコン系薄膜の界面領域においては、堆積膜の形成の過程において膜厚方向でその配向性を変化させることで、シリコン系薄膜内の内部ストレスをより低減することができるために好ましいものである。内部ストレスを低減できる理由としては、界面領域と、シリコン系薄膜の内部領域で異なる機械的な応力環境に対して、配向性を変化させ、Ｓｉ−Ｓｉ結合の方向性を変えることができるためであると考えられる。
【００２２】
ここで、ダイヤモンド構造をとる結晶性シリコンにおいては、（２２０）面は、面内の原子密度が最も高く、成長最表面内のシリコン原子は、４本の結合手のうち３本を他のシリコン原子と共有結合で結合されている構造のため、この面を成長面とした場合に、微結晶内、及び微結晶相互の密着性及び耐候性の良好なシリコン系薄膜を形成することができるものと考えられ、好ましいものである。また、アクティブマトリクス方液晶装置のデバイスとして逆スタガー型のＴＦＴを用いる場合に、活性層のオーミックコンタクト層と接する領域を（２２０）面に優先配向した微結晶を含むシリコン系薄膜とすることにより、その形成過程におけるオーミックコンタクト層のドライエッチ時に、活性層をエッチングすることなく、オーミックコンタクト層を完全に除去することが、窒化膜などのエッチングストッパー材などを用いることなく可能になる。これは、（２２０）面が耐エッチング性に富むことに起因する。ＡＳＴＭカードから、無配向の結晶性シリコンでは、低角側から１１反射分の回折強度の総和に対する（２２０）面の回折強度の割合は約２３％であり、（２２０）面の回折強度の割合が２３％を上回る構造は、この面方向に配向性を有することになる。特に（２２０）面の回折強度の割合が８０％以上である領域を含む構造においては、上記の効果がより促進され特に好ましいものである。
【００２３】
上記述べたことを総合すると、シリコン系薄膜に含まれる微結晶の配向性がシリコン系薄膜の膜厚方向で変化し、かつ前記微結晶が（２２０）面に優先配向している領域を含む構成が好ましいものと思われる。
【００２４】
第一の導電型を示す半導体層、ｉ型半導体層、第二の導電型を示す半導体層が順次積層されたｐｉｎ型の半導体接合光起電力素子においては、前記微結晶を含むシリコン系薄膜と、前記シリコン系薄膜に対して光入射側に配置されている導電形を示す半導体層の間に、非晶質シリコン層を配置することにより、開放電圧を増大する効果があるため好ましいものである。同時に界面近傍のバンドプロファイルを改善し、キャリアの再結合を防止し、より多くのキャリアを取り出すことができる効果がある。さらには、導電型層からのドーパント原子が、ｉ型半導体層内部に拡散することを防止する。また前記非晶質シリコン層に含まれる水素濃度を、前記微結晶を含むシリコン系薄膜との界面方向で大きくすることで、界面近傍に発生する応力を緩和する効果があると思われるので好ましいものである。これは、水素濃度の高い領域においては水素原子を含んだクラスター領域が形成され、界面を挟んだ両方の構造の不一致に起因する内部応力を吸収する機能が高まるためであると考えられる。ここで、前記非晶質シリコン層の膜厚が大きすぎると、光照射による膜の劣化の影響が光起電力素子の特性として現れてくるので、前記非晶質シリコン層の膜厚は３０ｎｍ以下であることが好ましいものである。
【００２５】
結晶相を含むシリコン系薄膜を、高周波を用いたプラズマＣＶＤ法により形成する方法は、固相反応と比較してプロセス時間が短く、プロセス温度も低くすることが可能なため、基板の選択範囲が広がり、よりガラス基板やステンレス基板などの安価な材料を採用することが可能になるために、低コスト化に有利である。特に、ｐｉｎ接合を有する光起電力素子において、膜厚の大きなｉ型半導体層に適用することで、この効果は大きく発揮される。特にｉ型半導体層が、２．０ｎｍ／秒以上の成膜速度で形成できるのは好ましいものである。
【００２６】
ここで配向性をもつシリコン系薄膜を高周波プラズマＣＶＤ法で形成する場合には、シリコン系薄膜の堆積に寄与する活性種に加えて、エッチングに寄与する活性種もある雰囲気下で形成が行なわれていると考えることができる。そして、形成された膜表面の相対的に結合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆積が進むことで、特定の面を優先配向面としたシリコン系薄膜の形成が可能になるものと考えられる。ここで、配向度の制御は、これらの活性種の制御によって行なうことができるものである。
【００２７】
このような反応機構で膜の形成を行なう場合には、膜の形成初期には（２２０）配向性を持つ結晶核密度が小さいことが望まれる。（２２０）配向性をもつ結晶核密度が高いと、その結晶核を起点としたシリコン系薄膜の形成が行なわれることによって、シリコン系薄膜全体の結晶粒が相対的に小さくなってしまうと考えられる。また、界面領域において配向度が高くなる雰囲気下で膜の形成を行なった場合には、すなわち、エッチング効果が高い雰囲気下で膜の形成を行なった場合には、下地層に対してもダメージを与えることが懸念される。そのために微結晶を含んだシリコン系薄膜の形成初期においては、高い結晶性を確保しながら、（２２０）面の配向性が相対的に小さい構成にすることが好ましいものである。
【００２８】
ここで、相対的にエッチング効果の小さな雰囲気下では、（１００）面の成長は（２２０）面に比較して大きな成長速度を持つと思われるために、（２２０）面に配向する結晶核密度を小さくし、かつ高い結晶化度を両立することが可能になるため、前記微結晶を含むシリコン系薄膜の界面領域の微結晶が（１００）面の優先配向をしていることが好ましいものである。また、特にＴＦＴでは、ゲート絶縁膜と接する領域に電導度が高い領域を形成することができ、さらに平滑度の高い表面を形成することができるために特に好ましいものである。上記の効果を発現するためには、前記界面領域の膜厚は１．０ｎｍ以上２０ｎｍ以下であることが好ましいものである。
【００２９】
また、界面における密着性、内部ストレスを緩和するために、界面領域の微結晶の外形が、特定の方位を持たない概球状の形状をしていることが好ましいものである。
【００３０】
界面領域に引き続いた領域におけるシリコン系薄膜内の微結晶は、界面領域の（２２０）面に配向した結晶核を種結晶として、界面領域よりも大きな（２２０）面の配向性を有しているのが好ましいものである。光起電力素子においては、微結晶がキャリアの走行方向に柱状構造をしているのが、キャリアの走行性が良好になりより好ましいものである。
【００３１】
また前記微結晶を含むシリコン系薄膜が、酸素原子、炭素原子、窒素原子の少なくともひとつを含むと、結晶粒界のボイド状の空間に配置されることにより構造安定性を高めるために好ましいものである。また、結晶粒界の抵抗を高めることにより、リーク電流の発生を抑制することが可能になる。さらにその理由の詳細は明らかではないが、成長面における新たなる結晶核の発生を抑制するために、微結晶の断面サイズの均一性を高める効果があるために好ましいものである。これらの効果は、酸素原子、炭素原子、窒素原子の総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上で効果的に出現する。ここで、酸素原子、炭素原子、窒素原子の総量が多すぎると、微結晶のバルク内に取り込まれ、結晶性を低下させる。酸素原子、炭素原子、窒素原子の総量は、５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい範囲である。
【００３２】
また前記微結晶を含むシリコン系薄膜が、フッ素原子を含むと、微結晶の粒界のパシベーションが効率良く行なわれ、またまた電気陰性度の大きなフッ素原子により、微結晶粒界に顕在化しているシリコン原子のダングリングボンドが不活性化されるため好ましいものである。フッ素原子の量としては、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましい範囲としてあげられる。
【００３３】
真空容器内に原料ガスを導入し、前記真空容器内に導入した基板上に高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法において、高周波導入部と基板の距離を近づけることにより、放電空間体積当りのプラズマ密度が増大し、堆積膜形成に寄与する反応種を高密度で形成させることが可能になり、成膜速度のより高速化が実現できると考えられる。
【００３４】
一方で、高周波導入部と基板の距離を近づけたときには、プラズマ中の電子密度が増大し、それに伴ないイオンの発生量が増加することが考えられる。イオンは放電空間内のシース領域において静電引力によって加速されるため、イオン衝撃としてバルク内の原子配置を歪ませたり、膜中にボイドを形成する要因となり、高品質のシリコン系薄膜形成のための障害となったり、下地層との密着性や、耐環境性を低下させることなどが考えられる。ここで、成膜空間内の圧力を増大させることにより、プラズマ中のイオンは、他のイオン、活性種などとの衝突機会が増加することにより、イオンの衝撃力が低下し、またイオンの量そのものを減少させたりすることが可能になると考えられ、相対的にイオン衝撃が低下することが期待できる。
【００３５】
ここで、原料ガスに水素化シリコン、フッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、ＳｉＦｎＨｍ（０≦ｎ、ｍ≦４）、ＨＦ、Ｆ、Ｈなどの活性種の生成が考えられる。これらの活性種を含むプラズマ雰囲気は、シリコン系薄膜の堆積に寄与する活性種に加えて、エッチングに寄与する活性種もある点が特徴であると思われる。このため、膜表面の相対的に結合力の弱いＳｉ−Ｓｉ結合をエッチングしながら膜の堆積が進むことで、アモルファスの領域の少ない結晶化度の大きなシリコン系薄膜の形成が可能になると考えられる。また、エッチングの過程では、結合が切断されることに伴ないラジカルが形成され、構造緩和が促進されるため、より低温のプロセス温度下での良質なシリコン系薄膜の形成が可能になると考えられる。
【００３６】
ここで、原料ガスにフッ素化シリコン及び水素を含んだ原料ガスを用いた高周波プラズマＣＶＤ法では、フッ素化シリコンに水素を加えることによって形成されるＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成することで、高速成膜が可能になると考えられる。前記ＳｉＦ２Ｈ、ＳｉＦＨ２などの、水素を含むフッ素化シラン系活性種を形成するためには、フッ素化シリコンを効率よく分解してＳｉＦを形成することが重要であり、さらに形成されたＳｉＦと活性化水素による活発な反応過程が重要なものであると考えられる。特にプラズマ中に十分なＳｉＦが存在することが特に重要であると考えられる。
【００３７】
上記のような配向性と結晶化度を持つシリコン系薄膜の形成を、堆積しつつエッチングも行ないながら、トータルとして高速成膜で実現するためには、プラズマプロセスの制御が重要な技術課題となる。ここで、ＳｉＦと活性化水素による活発な反応過程を行なうためには、前述のように放電空間体積当りのプラズマ密度が増大させることが重要であるが、プラズマ中の電子密度が増大した雰囲気の中で、より多くの活性化水素を形成するためには、水素分子の枯渇を抑制するように原料ガスの導入をする必要がある。さらにプラズマ中でＳｉＨやＳｉＨ２などのラジカル密度が増大した場合には、これを核とした結晶化が、放電空間中及び、堆積膜表面において起こりやすくなるために、ポリシランなどの反応副生成物の形成や、結晶粒径拡大に対する阻害要因として働いてしまうために、ＳｉＨやＳｉＨ２などのラジカル密度も抑制させる必要がある。これらのことを達成するためには、原料ガスの分解を進めながら、新たな原料ガスの供給を活発にし、ＳｉＨやＳｉＨ２などのラジカルを消滅を促進させる２次反応を活発に行なわせることが効果的であると考えられる。
【００３８】
ここで、プラズマのパラメータとして、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ（秒）と、プラズマの発光強度を、プラズマ制御のパラメータとして着目することで、所望のプラズマ雰囲気をもつプラズマの生起が可能になると考えられる。高品質なシリコン系薄膜を得るためには、高周波導入部と基板の距離、圧力といった上記のパラメータに加えて、滞留時間を制御することが重要であると考えられる。
【００３９】
以上のことを鑑み、本発明者が鋭意検討を重ねた結果、欠陥密度の少ない優れた特性のシリコン系薄膜をさらなる高速度で成膜するためには、前記高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下であり、放電空間内の圧力が９０Ｐａ（０．６８Ｔｏｒｒ）以上１．５×１０４Ｐａ（１１３Ｔｏｒｒ）以下であり、前記プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τを、０．０１秒以上１０秒以下の領域において、ＳｉＨやＳｉＨ２などのラジカル密度が抑制でき、所望のシリコン系薄膜の形成が可能であることを見出したものである。ここで周波数が１０ＭＨｚ〜１０ＧＨｚの高周波を用いたＣＶＤ法で形成する方法は好ましいものである。さらにプラズマ中の電子温度を抑制し、かつ大面積で均一なプラズマが形成されやすいために２０ＭＨｚ〜３００ＭＨｚの高周波を用いたＣＶＤ法で形成する方法は特に好ましいものである。
【００４０】
また光起電力素子などのデバイスの形成時に、上記された範囲においてはプラズマ雰囲気中の水素による還元作用によって下地層の成分、膜質、特性などが変質してしまうのを抑制し、下地への悪影響を排除することができる。下地層として酸化亜鉛などの金属の酸化物からなる透明導電膜を用いた場合には、還元による透明導電膜の透過率の低下、それにともなう光起電力素子の特性の低下を防止できるので、特に効果的である。
【００４１】
さらに別の作用としては、シリコン系薄膜と下地層との密着性が向上することがあげられる。これは、ＳｉＦ２Ｈ、ＳｉＦＨ２ラジカルの活発な表面拡散により、表面近傍の応力歪みを常に緩和させながら堆積膜が形成されるために、この効果が発現されるのではないかと思われる。とくに、シリコン系薄膜中の配向度が膜厚方向で変化する構成においては、とくに効果的であると思われる。また、水素分圧が相対的に高まるために、結晶粒界のパシベーション効果が高まり結晶粒界の不活性化が促進され、シリコンネットワーク中に組み込まれた水素原子の急激な離脱が抑制され、シリコンネットワーク内の不規則領域の発生に起因する塑性流動や、それにともったクラックや凝集の発生を防ぐことができるために、膜質や密着性に優れたシリコン系薄膜の形成が可能になり、このシリコン系薄膜を含んだ構成にすることによって、耐環境性に優れた光起電力素子を提供することができると考えられる。
【００４２】
下地への影響や密着性、耐環境性、光劣化率の低減の効果の点に鑑みると、圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下、滞留時間が０．１秒以上３秒以下がより好ましい範囲としてあげられる。
【００４３】
シリコン系薄膜の形成の過程で原料ガス中のガス流量の比率を変化させることで、プラズマ中の堆積に寄与する活性種と、エッチングに寄与する活性種の比率を制御することが可能になり、シリコン系薄膜中の微結晶の配向性を制御することが可能になる。配向性の高いプラズマ雰囲気を形成するためには、フッ素化シリコンガスと水素の系においては原料ガス中のフッ素化シリコンガスの分圧を高め、水素化シリコンガスと水素の系においては原料ガス中の水素の分圧を高め、フッ素化シリコンガスと水素化シリコンガスの混合系においては、フッ素化シリコンガスの分圧を高める条件下で実現することが可能である。膜を堆積していく過程でプラズマ雰囲気を変化させる手段としては、導入する原料ガス中の流量比を変化させる方法や、ロール・ツー・ロール法のような、プラズマ空間を基板が移動する成膜法では、プラズマ中の各活性種の密度に分布をつけることで行なうこともできる。その方法としては、ひとつのプラズマ空間中に複数のガス導入部から原料ガスを導入し、そのうちの少なくともひとつは他とは異なったガス流量比の原料ガスを流す方法などが好ましいものである。
【００４４】
高周波を用いたプラズマＣＶＤ法で結晶相を含むシリコン系薄膜を形成する場合には、堆積膜形成表面における吸着、離脱、引き抜き、打ち込み、表面拡散などの反応過程を好ましく進めるために、堆積膜形成表面の温度管理を適切に行なわなければならない。そのためには、結晶相を含むシリコン系薄膜を形成する前に、抵抗加熱ヒーターやランプヒーターなどの加熱手段を用いて、直接あるいは間接的に基板表面を加熱しておく必要がある。一方でプラズマを生起することは、プラズマからの活性種の衝撃などにより、基板表面温度を上昇させる要因となる。特に、高周波導入部と基板の距離を近づけたり、放電空間体積当りのプラズマ密度を増大させるように高周波パワーを増大させた場合にはこのことが顕著になる。基板の成膜表面の温度が高くなりすぎると表面の各反応過程のバランスが乱れ、結晶核の形成による結晶粒界密度の上昇、結晶性の低下、パシベーションによる粒界の不活性化が不十分になるなどが起こる。また、成膜に寄与する活性種の制御が乱れることによって、結晶相の配向性の制御も乱れることになる。
【００４５】
ここで、基板の温度を、前記基板に対して前記微結晶を含むシリコン系薄膜の形成面とは反対側に配置された加熱手段を用いて制御する場合には、前記加熱手段の出力を前記微結晶を含むシリコン系薄膜の形成とともに低下させることは、成膜表面の過剰加熱を抑制できるので好ましいものである。ここで、ロール・ツー・ロール法のような、プラズマ空間を基板が移動する成膜法では、前記基板の搬送方向に配置された複数の前記加熱手段の出力を、堆積膜形成の過程に応じて変化させることが好ましい。具体的には、成膜開始直前の位置のヒーターの出力が最も高く、搬送の下流方向に向かって配置されているヒーターの出力を徐々に低下させる方法、あるいは成膜中のヒーターの少なくとも一部の出力をゼロにする方法などが好ましいものである。
【００４６】
次に本発明の半導体素子として光起電力素子を例にあげ、その構成要素について説明する。
【００４７】
図１は本発明の光起電力素子の一例を示す模式的な断面図である。図中１０１は基板、１０２は半導体層、１０３は第二の透明導電層、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は第一の透明導電層である。これらは基板１０１の構成部材である。
【００４８】
（基体）
基体１０１−１としては、金属、樹脂、ガラス、セラミックス、半導体バルク等からなる板状部材やシート状部材が好適に用いられる。その表面には微細な凸凹を有していてもよい。透明基体を用いて基体側から光が入射する構成としてもよい。また、基体を長尺の形状とすることによってロール・ツー・ロール法を用いた連続成膜を行うことができる。特にステンレス、ポリイミド等の可撓性を有する材料は基体１０１−１の材料として好適である。
【００４９】
（金属層）
金属層１０１−２は電極としての役割と、基体１０１−１にまで到達した光を反射して半導体層１０２で再利用させる反射層としての役割とを有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。その形成方法としては、蒸着、スパッタ、電析、印刷等の方法が好適である。金属層１０１−２は、その表面に凸凹を有することが好ましい。それにより反射光の半導体層１０２内での光路長を伸ばし、短絡電流を増大させることができる。基体１０１−１が導電性を有する場合には金属層１０１−２は形成しなくてもよい。
【００５０】
（第一の透明導電層）
第一の透明導電層１０１−３は、入射光及び反射光の乱反射を増大し、半導体層１０２内での光路長を伸ばす役割を有する。また、金属層１０１−２の元素が半導体層１０２へ拡散あるいはマイグレーションを起こし、光起電力素子がシャントすることを防止する役割を有する。さらに、適度な抵抗をもつことにより、半導体層のピンホール等の欠陥によるショートを防止する役割を有する。さらに、第一の透明導電層１０１−３は、金属層１０１−２と同様にその表面に凸凹を有していることが望ましい。第一の透明導電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物からなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析等の方法を用いて形成されることが好ましい。これらの導電性酸化物に導電率を変化させる物質を添加してもよい。
【００５１】
また、酸化亜鉛層の形成方法としては、スパッタ、電析等の方法、あるいはこれらの方法を組み合わせて形成されることが好ましい。
【００５２】
スパッタ法によって酸化亜鉛膜を形成する条件は、方法やガスの種類と流量、内圧、投入電力、成膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣマグネトロンスパッタ法で、酸化亜鉛ターゲットを用いて酸化亜鉛膜を形成する場合には、ガスの種類としてはＡｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ２などがあげられ、流量は、装置の大きさと排気速度によって異なるが、例えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍから１００ｓｃｃｍが望ましい。また成膜時の内圧は１×１０−４Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投入電力は、ターゲットの大きさにもよるが、直径１５ｃｍの場合、１０Ｗから１００ＫＷが望ましい。また基板温度は、成膜速度によって好適な範囲が異なるが、１μｍ／ｈで成膜する場合は、７０℃から４５０℃であることが望ましい。
【００５３】
また電析法によって酸化亜鉛膜を形成する条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌから０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にあるのがさらに望ましい。硝酸イオン、亜鉛イオンの供給源としては特に限定するものではなく、両方のイオンの供給源である硝酸亜鉛でもよいし、硝酸イオンの供給源である硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イオンの供給源である硫酸亜鉛などの亜鉛塩の混合物であってもよい。さらに、これらの水溶液に、異常成長を抑制したり密着性を向上させるために、炭水化物を加えることも好ましいものである。炭水化物の種類は特に限定されるものではないが、グルコース（ブドウ糖）、フルクトース（果糖）などの単糖類、マルトース（麦芽糖）、サッカロース（ショ糖）などの二糖類、デキストリン、デンプンなどの多糖類などや、これらを混合したものを用いることができる。水溶液中の炭水化物の量は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌから３００ｇ／ｌの範囲にあるのが望ましく、０．００５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望ましく、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることがさらに望ましい。電析法により酸化亜鉛膜を堆積する場合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を陰極にし、亜鉛、白金、炭素などを陽極とするのが好ましい。このとき負荷抵抗を通して流れる電流密度は、１０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００５４】
（基板）
以上の方法により、基体１０１−１上に必要に応じて、金属層１０１−２、第一の透明導電層１０１−３を積層して基板１０１を形成する。また、素子の集積化を容易にするために、基板１０１に中間層として絶縁層を設けてもよい。
【００５５】
（半導体層）
本発明のシリコン系薄膜がその一部を構成する半導体層１０２の主たる材料としてはＳｉが用いられる。Ｓｉに加えて、ＳｉとＣ又はＧｅとの合金を用いても構わない。半導体層をｐ型半導体層とするにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元素を含有する。ｐ型層及びｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。スタックセル（ｐｉｎ接合を複数有する光起電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接合になるに随いバンドギャップが狭くなるのが好ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少ない結晶性の半導体か、又はバンドギャップの広い半導体が適している。
【００５６】
本発明の構成要素である半導体層１０２についてさらに説明を加えると、図３は本発明の光起電力素子の一例として、一組のｐｉｎ接合をもつ半導体層１０２を示す模式的な断面図である。図中１０２−１は第一の導電型を示す半導体層であり、さらに、本発明のシリコン系薄膜からなるｉ型半導体層１０２−２、第二の導電型を示す半導体層１０２−３を積層する。ｐｉｎ接合を複数持つ半導体層においては、そのなかのうちの少なくとも一つが前記の構成であることが好ましい。
【００５７】
ｐｉｎ接合を２組積層したスタックセルの例としては、ｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層）、（微結晶を含んだシリコン半導体層、微結晶を含んだシリコン半導体層）となるものがあげられる。また、ｐｉｎ接合を３組積層した光起電力素子の例としてはｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層、微結晶を含んだシリコン半導体層）、（アモルファスシリコン半導体層、微結晶を含んだシリコン半導体層、アモルファスシリコンゲルマニウム半導体層）、となるものなどがあげられる。ｉ型半導体層としては光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ−１以上、ソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）による擬似太陽光照射化の光伝導度（σｐ）が１０×１０−５Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×１０−６Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下であるのが好ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型になっているものでも使用することができる。またｉ型半導体層にシリコンゲルマニウム半導体層を用いた場合には、界面準位低減や開放電圧を高める目的で、ｐ／ｉ界面、ｎ／ｉ界面の少なくともどちらか一方に、ゲルマニウムを含有していないｉ型半導体層を挿入した構成をとってもよい。
【００５８】
（半導体層の形成方法）
本発明のシリコン系薄膜及び半導体層１０２を形成するには、高周波プラズマＣＶＤ法が適している。以下、高周波プラズマＣＶＤ法によって半導体層１０２を形成する手順の好適な例を示す。
【００５９】
減圧状態にできる半導体形成用真空容器内を所定の堆積圧力に減圧する。
【００６０】
堆積室内に原料ガス、希釈ガス等の材料ガスを導入し、堆積室内を真空ポンプによって排気しつつ、堆積室内を所定の堆積圧力に設定する。
【００６１】
基板１０１をヒーターによって所定の温度に設定する。
【００６２】
高周波電源によって発振された高周波を前記堆積室に導入する。前記堆積室への導入方法は、高周波がマイクロ波の場合には導波管によって導き石英、アルミナ、窒化アルミニウムなどの誘電体窓を介して堆積室内に導入したり、高周波がＶＨＦやＲＦの場合には同軸ケーブルによって導き、金属電極を介して堆積室内に導入したりする方法がある。
【００６３】
堆積室内にプラズマを生起させて原料ガスを分解し、堆積室内に配置された基板１０１上に堆積膜を形成する。この手順を必要に応じて複数回繰り返して半導体層１０２を形成する。
【００６４】
半導体層１０２の形成条件としては、堆積室内の基板温度は１００〜４５０℃、圧力は０．０６７Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０４Ｐａ（１１３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／ｃｍ３が好適な条件としてあげられる。さらに本発明のシリコン系薄膜を形成する場合には、高周波導入部と前記基板との距離が３ｍｍ以上３０ｍｍ以下、圧力が１００Ｐａ（０．７５Ｔｏｒｒ）以上５０００Ｐａ（３７．５Ｔｏｒｒ）以下、プラズマの生起している放電空間の体積をＶ（ｍ３）、前記原料ガスの流量をＱ（ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τが、０．０１秒以上１０秒以下であるようにすることが必要である。また、高周波パワー密度としては０．０５〜２Ｗ／ｃｍ３が好適な条件である。
【００６５】
本発明のシリコン系薄膜及び半導体層１０２の形成に適した原料ガスとしては、ＳｉＦ４、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６などのフッ素化シリコン、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコン化合物、合金系にする場合にはさらに、ＧｅＨ４やＣＨ４などのようにＧｅやＣを含有したガス化しうる化合物を水素ガスで希釈して堆積室内に導入することが望ましい。さらにＨｅなどの不活性ガスを添加してもよい。さらに窒素、酸素等を含有したガス化しうる化合物を原料ガス乃至希釈ガスとして添加してもよい。半導体層をｐ型層とするためのドーパントガスとしてはＢ２Ｈ６、ＢＦ３等が用いられる。また、半導体層をｎ型層とするためのドーパントガスとしては、ＰＨ３、ＰＦ３等が用いられる。結晶相の薄膜や、ＳｉＣ等の光吸収が少ないかバンドギャップの広い層を堆積する場合には、原料ガスに対する希釈ガスの割合を増やし、比較的高いパワー密度の高周波を導入するのが好ましい。
【００６６】
（第二の透明導電層）
第二の透明導電層１０３は、光入射側の電極であるとともに、その膜厚を適当に設定することにより反射防止膜の役割をかねることができる。第二の透明導電層１０３は、半導体層１０２の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。抵抗率は５×１０−３Ωｃｍ以下、より好ましくは１×１０−３Ωｃｍ以下であることが好ましい。第二の透明導電層１０３の材料としては、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等を好適に用いることができる。その形成方法としては、蒸着、ＣＶＤ、スプレー、スピンオン、浸漬などの方法が好適である。これらの材料に導電率を変化させる物質を添加してもよい。
【００６７】
（集電電極）
集電電極１０４は集電効率を向上するために透明電極１０３上に設けられる。その形成方法として、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などが好適である。
【００６８】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に光起電力素子の裏面（光入射側と反射側）などに鋼板等の補教材を併用してもよい。
【実施例】
【００６９】
以下の実施例では、半導体素子として太陽電池とＴＦＴとを例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００７０】
［実施例１］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した。図４は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００７１】
図２は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図２に示す堆積膜形成装置２０１は、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１８、基板巻き取り容器２０３が、ガスゲート２２１〜２２９を介して結合することによって構成されている。この堆積膜形成装置２０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板２０４がセットされる。帯状の導電性基板２０４は、基板送り出し容器２０２に設置されたボビンから巻き出され、基板巻き取り容器２０３で別のボビンに巻き取られる。
【００７２】
半導体形成用真空容器２１１〜２１８は、それぞれプラズマ生起領域を形成する堆積室を有している。概堆積室は、プラズマの生起している放電空間を、前記導電性基板と前記高周波導入部で上下を限定し、高周波導入部を取り囲むように設置された放電板で横方向を限定するように構成されている。
【００７３】
該堆積室内の平板状の高周波導入部２４１〜２４８には、高周波電源２５１〜２５８から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板２０４上に半導体層を堆積させる。高周波導入部２４１〜２４８は、導電性基板２０４と対向しており、不図示の高さ調整機構が具備されている。前記高さ調整機構により、前記導電性基板と高周波導入部との間の距離を変えることができ、同時に放電空間の体積を変えることができる。また、各半導体形成用真空容器２１１〜２１８には、原料ガスや希釈ガスを導入するためのガス導入管２３１〜２３８が接続されている。
【００７４】
図２に示した堆積膜形成装置２０１は、半導体形成用真空容器を８個具備しているが、以下の実施例においては、すべての半導体形成用真空容器でグロー放電を生起させる必要はなく、製造する光起電力素子の層構成にあわせて各容器でのグロー放電の有無を選択することができる。また、各半導体形成用真空容器には、各堆積室内での導電性基板２０４と放電空間との接触面積を調整するための、不図示の成膜領域調整板が設けられている。
【００７５】
まず、光起電力素子形成に先立って、シリコン系薄膜の配向性の確認実験を行なった。ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｇ電極をターゲットとして、厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ１．２μｍのＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の導電性基板２０４を形成した。
【００７６】
次に基板送り出し容器２０２に、導電性基板２０４を巻いたボビンを装着し、導電性基板２０４を搬入側のガスゲート、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、搬出側のガスゲートを介し、基板巻き取り容器２０３まで通し、帯状の導電性基板２０４がたるまないように張力調整を行った。そして、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【００７７】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１２へガス導入管２３２から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２内の堆積室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１２以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１２内の圧力を所定の圧力に調整した。形成条件は表１の２１２の形成条件に示す通りである。
【００７８】
半導体形成用真空容器２１２内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００７９】
次に、半導体形成用真空容器２１２内の高周波導入部２４２に高周波電源２５２より高周波を導入し、高さ調整機構により前記導電性基板と高周波導入部との間の距離を９ｍｍとして、半導体形成用真空容器２１２内の堆積室内にグロー放電を生起し、導電性基板２０４上に、シリコン系薄膜を１μｍ形成した。ここで、半導体形成用真空容器２１２には周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から導入した（比較例１−１）。
【００８０】
次に、半導体形成用真空容器２１３内の高周波導入部２４３に高周波電源２５３より高周波を導入し、高さ調整機構により前記導電性基板と高周波導入部との間の距離を９ｍｍとして、半導体形成用真空容器２１３内の堆積室内にグロー放電を生起し、導電性基板２０４上に、シリコン系薄膜を１μｍ形成した。形成条件は表１の２１３の形成条件に示す通りである。ここで、半導体形成用真空容器２１３には周波数６０ＭＨｚの高周波を、パワー密度が３００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４３から導入した（比較例１−２）。
【００８１】
形成したそれぞれのシリコン系薄膜をエックス線回折装置により回折ピークを測定したところ、比較例１−１のシリコン系薄膜は、（４００）の回折強度が最大強度となっており、低角側から１１反射分の回折強度の総和に対する（４００）の回折強度の割合が８０％となっており、比較例１−１のシリコン系薄膜は（１００）面に優先配向していることが確認できた。また比較例１−２のシリコン系薄膜は、（２２０）の回折強度が最大強度となっており、低角側から１１反射分の回折強度の総和に対する（２２０）の回折強度の割合が９０％となっており、比較例１−２のシリコン系薄膜は（１１０）面に優先配向していることが確認できた。
【００８２】
次に光起電力素子の作成を行なった。真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３、２１５へガス導入管２３１、２３２、２３３、２３５から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２、２１３内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また、半導体形成用真空容器２１１、２１２、２１３、２１５以外の半導体形成用真空容器にはガス導入管から２００ｃｍ３／ｍｉｎ（ｎｏｒｍａｌ）のＨ２ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３、２１５内の圧力を所定の圧力に調整した。形成条件は表１に示す通りである。
【００８３】
半導体形成用真空容器２１１、２１２、２１３、２１５内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【００８４】
次に、半導体形成用真空容器２１１、２１２、２１３、２１５内の高周波導入部２４１、２４２、２４３、２４５に高周波電源２５１、２５２、２５３、２５５より高周波を導入し、半導体形成用真空容器２１１、２１２、２１３、２１５内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、ｉ型半導体層（膜厚１．５μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここでｉ型半導体層は、トータルの膜厚が１．５μｍとなるようにし、半導体形成用真空容器２１２、２１３内の成膜領域調整板を調整して、表２に示すようにそれぞれの半導体形成用真空容器で形成されるシリコン系薄膜の膜厚を調整した。（比較例１−３、実施例１−１、１−２、１−３、１−４）。
【００８５】
ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１から、半導体形成用真空容器２１２、２１３には上記のシリコン系薄膜と同様に、半導体形成用真空容器２１４には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４４から導入した。
【００８６】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００８７】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。結果を表２に示す。
【００８８】
さらに実施例１−１の光起電力素子の断面ＴＥＭ観察を行ったところ、ｉ型半導体層中は半導体形成容器２１２で形成した領域においては微結晶の形状は球状をしており、半導体形成容器２１３で形成した領域においては微結晶の形状は基板に対して鉛直に伸びた柱状の形状をしていることがわかった。また、それぞの光起電力素子において、ｉ型半導体層まで形成した形成したサンプルのＲＨＥＥＤ図形から、それぞれのｉ型半導体層の表面層は（１１０）面に優先配向していることが確認できた。
【００８９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。（１００）面が優先配向している領域が１．０ｎｍ以上２０ｎｍ以下のものは、特に優れていた。
【００９０】
［実施例２］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した。図５は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２Ａと非晶質シリコン層１０２−１０と微結晶ｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００９１】
次に、半導体形成用真空容器２１１〜２１５内の高周波導入部２４１〜２４５に高周波電源２５１〜２５５より高周波を導入し、半導体形成用真空容器２１１〜２１５内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚１．５μｍ）、非晶質シリコン層、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。
【００９２】
ここで、半導体形成用真空容器２１１、２１２、２１３、２１５内の条件は、実施例１−２と同様にし、半導体形成用真空容器２１４内の条件は表３に示す。また半導体形成用真空容器２１４には周波数１００ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４５から導入した。ここで半導体形成用真空容器２１４内の成膜領域調整板により、表４に膜厚ごとに光起電力素子を形成した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例２−１、２−２、２−３、２−４）。
【００９３】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを５０℃に保持した状態で、ＡＭ１．５、１００ｍＷ／ｃｍ２の擬似太陽光を５００時間照射した後に、再度光電変換効率を測定し、光劣化試験による光電変換効率の変化を調べたこれらの結果を表４に示す。
【００９４】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。また非晶質シリコン層が３０ｎｍ以下のものは、特に優れていた。
【００９５】
［実施例３］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【００９６】
形成方法は、半導体形成用真空容器２１３内に導入するＳｉＦ４ガスを表５に示すように酸素を導入したものを用いた以外は実施例１−２と同様の方法で行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例３−１、３−２、３−３、３−４）。
【００９７】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。またそれぞれの太陽電池モジュールのＳＩＭＳ測定を行い、半導体形成用真空容器２１３で形成したシリコン系薄膜に含まれる酸素濃度を評価した。これらの結果を表６に示す。
【００９８】
またそれぞれの太陽電池モジュールの断面断面ＴＥＭ観察を行ったところ、ｉ型半導体層中は半導体形成容器２１２で形成した領域においては微結晶の形状は球状をしており、半導体形成容器２１３で形成した領域においては微結晶の形状は基板に対して鉛直に伸びた柱状の形状をしており、実施例３−１、３−２、３−３の太陽電池モジュールの概柱状形状は、実施例１−２、実施例３−４のものと比べて、柱状形状サイズの均一性に特に優れていることがわかった。
【００９９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。また膜中の酸素濃度が、１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下のものは、特に優れていた。
【０１００】
［実施例４］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０１】
形成方法は、半導体形成用真空容器２１３内に導入する原料ガスを表７に示すものを用いた以外は実施例１−２と同様の方法で行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例４−１、４−２、４−３、４−４、４−５）。
【０１０２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。またそれぞれの太陽電池モジュールのＳＩＭＳ測定を行い、半導体形成用真空容器２１３で形成したシリコン系薄膜に含まれるフッ素濃度を評価した。これらの結果を表７に示す。
【０１０３】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性をもつことがわかる。膜中のフッ素濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上２．５×１０２０ａｔｏｍｓ／ｃｍ３以下のものは特に優れていた。
【０１０４】
［実施例５］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０５】
形成方法は、半導体形成用真空容器２１３内でｉ型半導体層を形成するときに導電性基板の搬送を停止して、半導体形成用真空容器２１３内に導入するガスの流量比を表８に示すように変化させながら（２２０）の配向性を成膜方向に徐々に大きくするように変化させるように行ない、それ以外は実施例２−２と同様の方法で行なった。ここで成膜途中の各ガスの流量は、成膜開始時の流量から成膜終了時の流量にむけて直線的に変化させるように行なった。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例５）。
【０１０６】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例５の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．１倍の光電変換効率であることがわかった。
【０１０７】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１０８】
［実施例６］
図６に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１０９】
形成方法は、半導体形成用真空容器２１３内に接続するガス導入管を２系統とし（ガス導入管２３３−１、２３３−２）、ガス導入管２３３−１をガス導入管２３３−２に対して導電性基板の搬送方向に対して上流側に配置し、それぞれのガス導入管から流す各原料ガスの流量比を表９に示すように変えて、半導体形成用真空容器２１３内のプラズマ中の活性種の密度を導電性基板の搬送方向で変化させるように行ない、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例６）。
【０１１０】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例６の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．１５倍の光電変換効率であることがわかった。
【０１１１】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１１２】
［実施例７］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１１３】
形成方法は、半導体形成用真空容器２１３内のランプヒーターの温度調整により、半導体形成用真空容器２１３内の成膜温度を成膜開始時に高く（搬送上流の位置の温度が高く）、成膜終了時に低く（搬送下流の位置の温度が低く）なるように行い、それ以外は実施例２−２と同様の方法で行なった。半導体形成用真空容器２１３での形成条件を表１０に示す。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例７）。
【０１１４】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。実施例６の太陽電池モジュールは、実施例２−２の太陽電池モジュールと比較して、１．２５倍の光電変換効率であることがわかった。
【０１１５】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１１６】
［実施例８］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１１７】
形成の方法は、半導体形成用真空容器２１２、２１３内の高さ調整機構により前記導電性基板と高周波導入部との間の距離を表１１に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１１８】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。結果を表１０に示す。ここで、距離が２ｍｍのｉ型半導体層は、膜厚の均一性が悪く、太陽電池モジュールごとの光電変換効率のばらつきが大きかった。そして、導電性基板と高周波導入部間の距離が３ｍｍ以上３０ｍｍ以下の太陽電池モジュールの光電変換効率が優れていた。
【０１１９】
以上のことより、本発明の半導体素子を含む太陽電池は優れた特性を持つことがわかる。
【０１２０】
［実施例９］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１２１】
形成の方法は、半導体用真空容器２１３内の圧力を表１２に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１２２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定した。また碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数１００）を用いて導電性基板と半導体層との間の密着性を調べた。またあらかじめ初期光電変換効率を測定しておいた太陽電池モジュールを、温度８５℃、湿度８５％の暗所に設置し３０分保持、その後７０分かけて温度−２０℃まで下げ３０分保持、再び７０分かけて温度８５℃ｍ湿度８５％まで戻す、このサイクルを１００回繰り返した後に再度光電変換効率を測定し、温湿度試験による光電変換効率の変化を調べた。これらの結果を表１２に示す。
【０１２３】
表１２より、半導体形成容器２１３内の圧力が、９０Ｐａ以上１５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、の各項目ですぐれており、特に、１００Ｐａ以上５０００Ｐａ以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の半導体素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【０１２４】
［実施例１０］
図２に示した堆積膜形成装置２０１を用い、図４に示した光起電力素子を形成した。
【０１２５】
形成の方法は、半導体用真空容器２１２、２１３内の滞留時間を表１３に示すように変えながら行い、それ以外は実施例２−２と同様の方法で行なった。形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１２６】
表１３より、半導体形成容器２１２内の滞留時間が、０．１秒以上１０秒以下で作製した光起電力素子を含む太陽電池モジュールは、光電変換効率、はがれ試験、温湿度試験、光劣化率の各項目ですぐれており、特に、０．２秒以上３．０秒以下で作製した光起電力素子を含む太陽電池モジュールは、特にはがれ試験に優れた特長を持つことがわかる。以上のことから本発明の半導体素子を含む太陽電池モジュールは、優れた特長を持つことがわかる。
【０１２７】
［実施例１１］
図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した。図７は本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１Ａ、１０２−４、微結晶ｉ型半導体層１０２−２Ａ、アモルファスｉ型半導体層１０２−５。非晶質シリコン層１０２−１０と微結晶ｐ型半導体層１０２−３Ａ、１０２−６とからなっている。すなわち、この光起電力素子はいわゆるｐｉｎｐｉｎ型ダブルセル光起電力素子である。
【０１２８】
実施例１と同様に、帯状の導電性基板２０４を作成し、堆積膜形成装置２０１に装着し、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、６．７×１０−４Ｐａ（５×１０−６Ｔｏｒｒ）以下まで充分に真空排気した。
【０１２９】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１〜２１８へガス導入管２３１〜２３８から原料ガス及び希釈ガスを供給した。ここで半導体形成用真空容器２１２、２１３内の放電室は、長手方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。また不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｓｃｃｍのＨ２ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１〜２１６内の圧力を所定の圧力に調整した。形成条件は半導体形成用真空容器２１１から２１５に関しては実施例２−２と同様の方法で行い、半導体形成用真空容器２１６〜２１８に関しては表１４に示す通りである。
【０１３０】
半導体形成用真空容器２１１〜２１８内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、導電性基板２０４の移動を開始した。
【０１３１】
次に、半導体形成用真空容器２１１〜２１８内の高周波導入部２４１〜２４８に高周波電源２５１〜２５８より高周波を導入し、半導体形成用真空容器２１１〜２１８内の堆積室内にグロー放電を生起し、導電性基板２０４上に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結晶ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）、アモルファスｎ型半導体層（膜厚３０ｎｍ）、アモルファスｉ型半導体層（膜厚３００ｎｍ）、微結晶ｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。ここで微結晶ｉ型半導体層のうち、半導体形成用真空容器２１２内で１０ｎｍ形成した。ここで、半導体形成用真空容器２１１、２１６には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４１、２４６から、半導体形成用真空容器２１２には、周波数６０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４２から、半導体形成用真空容器２１３には、周波数６０ＭＨｚの高周波を、パワー密度が３００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４３から、半導体形成用真空容器２１４、２１７には、周波数１００ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ３になるように調整しながらＡｌ製の金属電極からなる高周波導入部２４４、２４７から、半導体形成用真空容器２１５、２１８には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ３の高周波電力をＡｌ製の金属電極からなる高周波導入部２４５、２４８から導入した。次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１３２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ２）を用いて測定したところ、実施例２−２におけるシングルの太陽電池モジュールに比べて光電変換効率の値は１．２倍を示した。またはがれ試験、温湿度試験においても良好な結果を示し、以上のことから、本発明の半導体素子を含む太陽電池モジュールは優れた特長を持つことがわかる。
【０１３３】
［実施例１２］
以下の手順で逆スタガー型のＴＦＴを形成した。図８は本発明の半導体素子を有する逆スタガー型のＴＦＴの一例を示す模式的な断面図である。絶縁性の基板としてガラス基板３０１を用い、この上にゲート電極３０２が形成され、さらにゲート絶縁膜３０３、アンドープのシリコン層からなる活性層３０４、活性層３０４上のソース、ドレイン領域に低抵抗のｎ＋型非晶質シリコンからなるオーミックコンタクト層３０５、さらにソース、ドレイン電極３０６が形成される構成からなる。
【０１３４】
まずガラス基板３０１上に、スパッタ法によりＭｏ−Ｔａ合金膜層を形成し、パターニングしてゲート電極３０２を形成した。つぎにＣＶＤ法により、シリコン酸化膜からなるゲート絶縁膜３０３を形成した。その後、図２の半導体形成用真空容器２１２内にガラス基板をセットして、実施例１の（１００）面に優先配向したシリコン系薄膜を１５ｎｍ形成し、次に半導体形成用真空容器２１３内にガラス基板をセットして、実施例１の（１１０）面に優先配向したシリコン系薄膜を６５ｎｍ形成し、あわせて８０ｎｍの活性層３０４を形成した。次に半導体形成用真空容器２１１内にガラス基板をセットしてｎ＋型非晶質シリコンからなるオーミックコンタクト層３０５を堆積し、リソグラフィ工程を経てパターニングした。さらに、金属膜の形成とパターニングを行なって、ソース、ドレイン電極３０６を形成した。最後に、ＣＦ４とＯ２の混合ガスを用いてソース、ドレイン電極３０６間に露出しているオーミックコンタクト層３０５をエッチングして、ＴＦＴを形成した（実施例１２）。
【０１３５】
活性層３０４を非晶質シリコン層で８０ｎｍ形成した以外は実施例１２と同様の方法でＴＦＴを形成した（比較例１２−１）。
【０１３６】
活性層３０４を（１００）面に優先配向したシリコン系薄膜のみで８０ｎｍ形成した以外は実施例１２と同様の方法でＴＦＴを形成した（比較例１２−２）。
【０１３７】
実施例１２のＴＦＴは、オーミックコンタクト層３０５のエッチングを行なったときに活性層３０４の過剰エッチングは起こらなかったが、比較例のＴＦＴでは過剰エッチングが起こり活性層の薄膜化、膜厚の不均一化が起こった。特に比較例１２−１のＴＦＴでは過剰エッチングが大きく起こった。またエッチングダメージにより、活性層中にリークパスが発生し、オフ電流の値が実施例１２と比較して大きくなった。
【０１３８】
以上のことから、本発明の半導体素子を含むＴＦＴは優れた特長を持つことがわかる。
【０１３９】
【表１】
【０１４０】
【表２】
【０１４１】
光電変換効率は、比較例１−３の値を１に規格化したもの。
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
【０１４２】
【表３】
【０１４３】
【表４】
【０１４４】
光電変換効率、光劣化率は実施例２−１の値を１に規格化したもの。
【０１４５】
【表５】
【０１４６】
【表６】
【０１４７】
【表７】
【０１４８】
【表８】
【０１４９】
【表９】
【０１５０】
【表１０】
【０１５１】
【表１１】
【０１５２】
それぞれの値は、導電性基板と高周波導入部間の距離３ｍｍのときの値を１に規格化したもの。
【０１５３】
【表１２】
【０１５４】
光電変換効率は、半導体形成容器２１３内の圧力が５０Ｐａのときの値を１に規格化した値
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１５５】
【表１３】
【０１５６】
光電変換効率は、半導体形成容器２１２、２１３内の滞留時間が０．００８秒のときの値を１に規格化した値
はがれ試験は、剥れたます目の数が◎０、○１〜２、△３〜１０、×１０〜１００を意味する
温湿度試験は、（試験後の光電変換効率）／（試験前の光電変換効率）の値
【０１５７】
【表１４】
【符号の説明】
【０１５８】
１０１ 基板
１０１−１ 基体
１０１−２ 金属層
１０１−３ 第一の透明導電層
１０２ 半導体層
１０２−１ 第一の導電型を示す半導体層
１０２−１Ａ アモルファスｎ型半導体層
１０２−２ ｉ型半導体層
１０２−２Ａ 微結晶ｉ型半導体層
１０２−３ 第二の導電型を示す半導体層
１０２−３Ａ 微結晶ｐ型半導体層
１０２−４ アモルファスｎ型半導体層
１０２−５ アモルファスｉ型半導体層
１０２−６ 微結晶ｐ型半導体層
１０２−１０ 非晶質シリコン層
１０３ 透明電極
１０４ 集電電極
２０１ 堆積膜形成装置
２０２ 基板送り出し容器
２０３ 基板巻き取り容器
２０４ 導電性基板
２１１〜２１８ 半導体形成用真空容器
２２１〜２２９ ガスゲート
２３１〜２３８ ガス導入管
２３３−１、２３３−２ ガス導入管
２４１〜２４８ 高周波導入部
２５１〜２５８ 高周波電源
３０１ ガラス基板
３０２ ゲート電極
３０３ ゲート絶縁膜
３０４ 活性層
３０５ オーミックコンタクト層
３０６ ソース、ドレイン電極
【特許請求の範囲】
【請求項１】
基板上にシリコン原子を主成分としたｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを備えたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、
前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化することを特徴とする光起電力素子。
【請求項２】
前記微結晶を含むｉ型半導体層と、前記ｉ型半導体層に対して光入射側に配置されている導電型を示す半導体層との間に、非晶質シリコン層を配置したことを特徴とする請求項１に記載の光起電力素子。
【請求項３】
前記非晶質シリコン層の膜厚が３０ｎｍ以下であることを特徴とする請求項２に記載の光起電力素子。
【請求項４】
前記微結晶を含むｉ型半導体層が、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が８０％以上である領域を含むことを特徴とする請求項１に記載の光起電力素子。
【請求項５】
前記微結晶を含むｉ型半導体層中で、（１１０）面の優先配向をしている微結晶が、前記基板に対して鉛直方向に伸びた柱状の形状をしていることを特徴とする請求項１に記載の光起電力素子。
【請求項６】
前記界面領域の微結晶が概球状の形状をしていることを特徴とする請求項１に記載の光起電力素子。
【請求項７】
前記微結晶を含むｉ型半導体層が、酸素原子、炭素原子、窒素原子の少なくともひとつを含み、それらの総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１に記載の光起電力素子。
【請求項８】
基板上にゲート電極、ゲート絶縁膜、活性層、コンタクト層、ソース電極、ドレイン電極とを有するＴＦＴであって、
前記ゲート電極と前記活性層との間に前記ゲート絶縁膜が配され、前記活性層と前記ソース電極又は前記ドレイン電極との間に前記コンタクト層が配されており、
前記活性層と前記活性層の下地層である前記ゲート絶縁層との界面領域であって前記活性層と前記ゲート絶縁層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記活性層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ゲート絶縁膜側では小さく、前記ゲート絶縁膜から離れるに伴って大きくなるように変化することを特徴とするＴＦＴ。
【請求項９】
ｐ型半導体層、ｎ型半導体層又は絶縁層から選択される下地層の上に微結晶を含んだシリコン原子を主成分とするｉ型半導体層の形成方法であって、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスとを導入し、
前記水素化シリコン、フッ素化シリコンガスの少なくとも一方又は前記水素を含む原料ガス流量の比率を変化させて、エッチング効果の低い雰囲気で、水素を成長面に供給することにより、
前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記ｉ型半導体層の膜厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記シリコン系薄膜の形成初期には小さく、膜の堆積に伴って大きくなるように変化させることを特徴とするｉ型半導体層の形成方法。
【請求項１】
基板上にシリコン原子を主成分としたｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを備えたｐｉｎ型の半導体接合を少なくとも１組含む光起電力素子であって、
前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記ｉ型半導体層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ｉ型半導体層の下地層である前記ｐ型半導体層又は前記ｎ型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化することを特徴とする光起電力素子。
【請求項２】
前記微結晶を含むｉ型半導体層と、前記ｉ型半導体層に対して光入射側に配置されている導電型を示す半導体層との間に、非晶質シリコン層を配置したことを特徴とする請求項１に記載の光起電力素子。
【請求項３】
前記非晶質シリコン層の膜厚が３０ｎｍ以下であることを特徴とする請求項２に記載の光起電力素子。
【請求項４】
前記微結晶を含むｉ型半導体層が、前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合が８０％以上である領域を含むことを特徴とする請求項１に記載の光起電力素子。
【請求項５】
前記微結晶を含むｉ型半導体層中で、（１１０）面の優先配向をしている微結晶が、前記基板に対して鉛直方向に伸びた柱状の形状をしていることを特徴とする請求項１に記載の光起電力素子。
【請求項６】
前記界面領域の微結晶が概球状の形状をしていることを特徴とする請求項１に記載の光起電力素子。
【請求項７】
前記微結晶を含むｉ型半導体層が、酸素原子、炭素原子、窒素原子の少なくともひとつを含み、それらの総量が１．５×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１に記載の光起電力素子。
【請求項８】
基板上にゲート電極、ゲート絶縁膜、活性層、コンタクト層、ソース電極、ドレイン電極とを有するＴＦＴであって、
前記ゲート電極と前記活性層との間に前記ゲート絶縁膜が配され、前記活性層と前記ソース電極又は前記ドレイン電極との間に前記コンタクト層が配されており、
前記活性層と前記活性層の下地層である前記ゲート絶縁層との界面領域であって前記活性層と前記ゲート絶縁層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記活性層の層厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記ゲート絶縁膜側では小さく、前記ゲート絶縁膜から離れるに伴って大きくなるように変化することを特徴とするＴＦＴ。
【請求項９】
ｐ型半導体層、ｎ型半導体層又は絶縁層から選択される下地層の上に微結晶を含んだシリコン原子を主成分とするｉ型半導体層の形成方法であって、真空容器内に水素化シリコン、フッ素化シリコンガスの少なくとも一方と、水素を含む原料ガスとを導入し、
前記水素化シリコン、フッ素化シリコンガスの少なくとも一方又は前記水素を含む原料ガス流量の比率を変化させて、エッチング効果の低い雰囲気で、水素を成長面に供給することにより、
前記ｉ型半導体層と前記ｉ型半導体層の下地層である前記ｐ型半導体層またはｎ型半導体層との界面領域であって前記ｉ型半導体層と前記ｐ型半導体層またはｎ型半導体層との界面から１．０ｎｍ以上２０ｎｍ以下の界面領域の微結晶が（１００）面に優先配向しており、
前記ｉ型半導体層の膜厚方向における前記微結晶のエックス線または電子線による（２２０）面の回折強度の全回折強度に対する割合である（２２０）面の配向性が前記シリコン系薄膜の形成初期には小さく、膜の堆積に伴って大きくなるように変化させることを特徴とするｉ型半導体層の形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２５８９６２（Ｐ２０１１−２５８９６２Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１１−１５３７１６（Ｐ２０１１−１５３７１６）
【出願日】平成２３年７月１２日（２０１１．７．１２）
【分割の表示】特願２００１−６９３５５（Ｐ２００１−６９３５５）の分割
【原出願日】平成１３年３月１２日（２００１．３．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２３年７月１２日（２０１１．７．１２）
【分割の表示】特願２００１−６９３５５（Ｐ２００１−６９３５５）の分割
【原出願日】平成１３年３月１２日（２００１．３．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]