Fターム[5J055AX00]の内容
電子的スイッチ (55,123) | 目的、効果 (5,153)
Fターム[5J055AX00]の下位に属するFターム
スイッチの基本性能向上 (933)
性能の向上 (482)
物理量(温度等)変化の補償 (146)
スイッチ状態の表示、マンインターフェイス (2)
スイッチの操作性向上、誤操作の防止 (16)
誤動作防止 (777)
故障対策 (573)
信頼性向上のための変形 (218)
電源電圧変動の対策 (81)
試験、調整 (60)
構造上の改善、配置、配線等 (18)
簡素化、小型化 (492)
特定の規格を考慮しているもの (2)
課題の発生する時、注目している時 (638)
課題の解決手段 (518)
Fターム[5J055AX00]に分類される特許
81 - 100 / 197
電子機器、及び電子機器における切換制御方法
【課題】複数種のどの周波数でも最適化された状態で信号を伝送することを可能した電子機器、及び電子機器における切換制御方法を提供する。
【解決手段】本願は、複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行う切換制御手段と、を備える。
(もっと読む)
半導体デバイス、表示パネル及び電子機器
【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、(a)第1及び第2の薄膜トランジスタが直列に接続された回路構成を有し、第1及び第2の薄膜トランジスタの接続中点を出力端とする第1の出力段と、(b)第1の制御配線に制御電極が接続される第7の薄膜トランジスタと、第2の制御配線に制御電極が接続される第8の薄膜トランジスタが直列に接続された回路構成を有し、第7及び第8の薄膜トランジスタの接続中点に現れる電位を第3の制御配線に与える第2の出力段と、(c)一方の主電極が第1の制御配線に接続され、制御電極が第3の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第1の制御配線に印加する第9の薄膜トランジスタとで構成される。
(もっと読む)
分周器ユニットの同期化のための方法及び装置
【解決手段】一つまたはそれ以上の分周器ユニットの位相を同期させる方法装置は、参照信号を供給するためにマスター分周器ユニットをパワーオンすることを備える。スレーブ分周器ユニットの位相は、スレーブ分周器ユニットにパワーオンパルスを供給することと、デジタル制御発振器を用いて、参照信号にスレーブ分周器ユニットの位相を同期させることと、及びパワーオンパルスの立ち上がりエッジの後の第1の所定の遅延期間の後、スレーブ分周器ユニットをパワーオンすることにより、マスター分周器ユニットからの参照信号に同期される。スレーブ分周器ユニットをマスター分周器ユニットからの参照信号に同期させることで、任意の数のスレーブ分周器ユニットがパワーオンされ、互いに同相とされ得る。 (もっと読む)
スイッチ制御装置、開閉器及びスイッチ制御方法
【課題】スイッチを閉じた場合に、電源から負荷装置に突入電流が流れ込んで、スイッチに大きな負荷がかかることを防ぐことができるスイッチ制御装置、開閉器及びスイッチ制御方法を提供する。
【解決手段】電源と負荷装置との間に接続されるスイッチ21を制御するスイッチ制御装置22であって、スイッチ21の閉命令を取得する開閉命令取得部221と、開閉命令取得部21が閉命令を取得した場合にスイッチ21を閉時間だけ閉じる第1の処理と、スイッチ21を開時間だけ開く第2の処理とを交互に行なう制御部225とを備え、閉命令を取得後の通電開始時にスイッチ21の開閉を繰り返すことによってスイッチ21に流れる突入電流を抑制する。
(もっと読む)
インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
【課題】出力の最大振幅の幅が狭まることを軽減することができるインバータ回路を提供する。
【解決手段】第1トランジスタの一方のソース/ドレイン領域は第2トランジスタの一方のソース/ドレイン領域に、第2トランジスタの他方のソース/ドレイン領域は一方の電圧供給線に、ゲート電極は第3トランジスタの一方のソース/ドレイン領域に、第3トランジスタのゲート電極は他方のソース/ドレイン領域に、第3トランジスタの他方のソース/ドレイン領域は一方の電圧供給線に接続され、第2トランジスタのゲート電極と第3トランジスタの一方のソース/ドレイン領域とが接続されたノード部には第4トランジスタの一方のソース/ドレイン領域が、第1トランジスタ及び第4トランジスタの他方のソース/ドレイン領域は他方の電圧供給線に接続され、第1トランジスタのゲート電極及び第4トランジスタのゲート電極には入力信号が印加される。
(もっと読む)
インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路
【課題】同一導電型のトランジスタから成るインバータ回路を提供する。
【解決手段】インバータ回路は否定論理構成部と出力回路部とから構成されており、出力回路部は同一導電型の2つのトランジスタから構成されており、出力回路部を構成する2つのトランジスタを、第1出力トランジスタ、及び、第2出力トランジスタと表すとき、第1出力トランジスタの一方のソース/ドレイン領域と第2出力トランジスタの一方のソース/ドレイン領域とは接続されており、第2出力トランジスタのゲート電極は、否定論理構成部の出力側に接続されており、第1出力トランジスタの他方のソース/ドレイン領域には第1電圧が印加され、第2出力トランジスタの他方のソース/ドレイン領域には第2電圧が印加され、第1出力トランジスタのゲート電極、及び、否定論理構成部の入力側には、入力信号が印加される。
(もっと読む)
出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路並びに伝送方法
【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路23と、反転回路22と、出力バッファ3〜7とを備え、伝送線路2に論理信号を送信し、伝送線路2の信号減衰量に応じて、送信側で4種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路10であって、出力バッファ3はオン抵抗に可変抵抗部分12を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ3は、前段にセクレタ20を有し、オン抵抗に可変抵抗部分12を有しており、反転回路22は、セレクタ論理により出力バッファ6に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。
(もっと読む)
多値出力回路及びこれを用いた液晶駆動装置
【課題】本発明は、小規模な回路構成でありながら、設定電圧の増加や変更にも柔軟に対応することが可能な多値出力回路を提供することを目的とする。
【解決手段】本発明に係る多値出力回路は、デジタル信号(電圧設定信号SET)からアナログ電圧Va〜Vdを生成するデジタル/アナログ変換部3と;電圧選択信号A1に基づいて、アナログ電圧Va〜Vdのいずれか一を選択的に出力する電圧選択部41〜4nと;電圧選択部41〜4nの出力電圧を液晶パネル7に供給するバッファ51〜5nと;を有して成る構成とされている。
(もっと読む)
集積III族窒化物電力変換回路
電力段及びドライバ段を含み、全ての段がIII族窒化物電力デバイスを用いる集積回路。
(もっと読む)
スイッチ装置
【課題】 双方向スイッチの低コスト化及び高耐圧化が要求されている。
【解決手段】 双方向スイッチ機能を有するスイッチ装置10は、第1及び第2の主端子11,12と、HEMT構成のノーマリオン型主半導体スイッチング素子13と、第1の主端子11と主半導体スイッチング素子13の第1の主電極20との間に接合された低耐圧ノーマリオフ型の第1のMOSFET14と、第2の主端子12と主半導体スイッチング素子13との間に接続された低耐圧ノーマリオフ型の第2のMOSFET15と、第1及び第2のMOSFET14,15に逆方向並列に接続された第1及び第2のダイオード16,17と、主半導体スイッチング素子13のゲート電極22と第1及び第2の主端子11,12との間に接続された第3及び第4のダイオード18,19とを有する。このスイッチ装置10はノーマリオフ特性を有する。
(もっと読む)
半導体スイッチ
【課題】SPnTスイッチの広帯域化ならびに小型化・低コスト化を実現可能な半導体スイッチを提供する。
【解決手段】例えばSP4Tスイッチの場合、半導体基板上に、1個の第1の端子と接続する配線210の他端の分岐点Aから4本の配線211〜214に分岐し、配線211〜214の他端それぞれをソースまたはドレインに接続した4個のFET41〜44について、該FET41〜44の他方の端子であるドレインまたはソースからそれぞれ配線221〜224を経由して4個の第2の端子に接続する構成とする際に、4個のFET41〜44のうち、配線210の他端の分岐点Aから遠い位置になるFETほど、配線210の他端の分岐点Aに近づけるように配置することによって、4本の配線211〜214の長さを互いに等しくする。
(もっと読む)
データ変換装置、演算処理装置、および演算処理制御方法、並びにコンピュータ・プログラム
【課題】過渡遷移に基づく解析を困難とし、例えばDPA攻撃に対する耐性の高い演算構成を実現する。
【解決手段】非線形変換処理などのデータ変換処理を行う演算装置において、論理回路を構成するセレクタ入力値をすべて同一値に維持したプリチャージ・フェーズにおいて入力ビット遷移処理を実行させ、遷移処理終了後にエバリュエーション・フェーズへ移行してデータ変換処理に基づく出力ビット生成を行なう。プリチャージ・フェーズにおいては全てのセレクタ入力値を同一値とするリセットを実行するので、入力ビット遷移処理時の過渡遷移に基づく解析が困難となり、例えばDPA(Differential Power Analysis)攻撃に対する耐性の高い演算装置が実現される。
(もっと読む)
有効電力のマルチレンジおよび局所的検出を備えたシステムおよび回路
電力有効検出を自動的および/または局所的に適合させる方法およびシステム。実施形態の1つの種類では、ローカルパワーオンリセット回路は、個々の電力アイランドに含まれ、実施形態の他の種類では、パワーオンリセット回路は、どちらのケースでも同じ回路を電力有効検出に使用するために、検出されたインターフェイス電圧レベルに応じて、自動的に再プログラムされる。
(もっと読む)
複数の電力領域を有する集積回路内の出力I/O信号の維持
【課題】選択的にパワーアップまたはパワーダウンさせることができる電力領域PD0,PD1,PD2,PD3を集積回路に設ける。
【解決手段】電力領域内のコア回路10によって生成された信号12をバッファする働きをする出力回路8は、それぞれ出力電力供給電圧IOVddを有している。適応型電圧感知回路24は、コア回路10へのコア電力供給電圧が閾値レベルを下回ったことを感知するとともに、低電圧信号を生成する。出力信号保持が事前に選択され、関係する出力信号に対してアクティブにされた場合に、出力回路8は、出力状態(低電圧で駆動される出力信号、高電圧で駆動される出力信号、またはハイインピーダンス駆動状態における出力信号)を維持することによって、低電圧信号に応答する。保持モードは、保持が要求されているか否かを示すモードラッチ24内に格納された値とともにオンショットパルスによって事前に選択される。
(もっと読む)
並列駆動装置
【課題】並列接続される複数の半導体スイッチング素子の温度および流れる電流のアンバランスを容易で簡便に抑制する。
【解決手段】基準駆動信号Linのターンオンとターンオフの双方のタイミングが所定時間遅れた遅延駆動信号Ldを遅延回路9にて発生し、基準駆動信号Linと遅延駆動信号Ldとを切り替えて、並列接続される各IGBT1、4の駆動信号S1、S2を生成する信号生成回路7を備え、各IGBT1、4の温度を比較して、低温側のIGBT1に遅延駆動信号Ldを用い、高温側のIGBT4に基準駆動信号Linを用いることで、低温側のIGBT1のスイッチング損失を増大させる。
(もっと読む)
電流制御回路
【課題】より確実にソレノイドに目標電流を流すことが可能な電流制御回路を提供することを目的とする。
【解決手段】ソレノイド42の低電位側に接続されるMOSFET43と、MOSFET43とグランドとの間に設けられる抵抗47と、ソレノイド42に流れる実電流I1が目標電流Iに近づくようにMOSFET43の動作を制御する制御信号fの平均デューティを算出すると共に、目標電流I2の平均値及び目標電流I2の振幅値に基づいて平均デューティのオン期間における振幅デューティAと平均デューティのオフ期間における振幅デューティBを算出して制御信号fを生成するCPU2とを備えて電流制御回路1を構成し、CPU2により制御信号fの各デューティをソレノイド42に流れる電流の1周期以内に複数回算出させる。
(もっと読む)
バックゲート切替回路、充電制御装置、電子機器
【課題】本発明は、電界効果トランジスタのソース・ドレインいずれが高電位となるか不定であるシステムにも好適に用いることが可能なバックゲート切替回路、並びに、これを用いた充電制御装置及び電子機器を提供することを目的とする。
【解決手段】本発明に係るバックゲート切替回路20は、端子T2から電力供給を受けて電圧Va、Vbの比較信号を生成する比較部(CMP、R1〜R5、N1)と;端子T3から電力供給を受けて反転比較信号を生成するインバータINVと;トランジスタ14のバックゲートと端子T2との間に接続され、反転比較信号に応じてオン/オフ制御されるトランジスタP1と;トランジスタ14のバックゲートと端子T3との間に接続され、比較信号に応じてオン/オフ制御されるトランジスタP2と;インバータINVの入力端及びトランジスタP2のゲートをプルダウンする抵抗(R6、R7)と;を有して成る。
(もっと読む)
電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置
【課題】電子回路のブートストラップポイントの電圧を低下させる方法とそれを用いた装置を提供する。
【解決手段】シフトレジスタ回路等の電子回路において、ブートストラップポイント電圧レベルを低下させる放電装置を提供する。この回路において、第1トランジスタは、導通の際、入力パルスを受信し、入力パルスを第2トランジスタのゲート端に伝送して、第二トランジスタを導通状態にする。このゲート端がいわゆるブートストラップポイントである。入力パルスを受信した時、出力パルスが第2トランジスタのドレイン/ソース端に生成される。出力パルスの時間周期において、第1トランジスタは非導通態で、且つ、ブートストラップポイントは高電圧レベルにあり、第1トランジスタに対し電圧を印加する。放電回路は、少なくとも一つのトランジスタから構成され、ブートストラップポイントに接続されて、出力パルス周期内の電圧レベルを低下させる。
(もっと読む)
等位相間隔の閉ループリレードライバ
【課題】一つのシステムに複数のリレーが存在する場合のリレーへの電流を制御するための方法、システムを提供する。
【解決手段】出力分配システムは、少なくとも2つのリレーと等位相間隔にパルス信号を発信する等位相間隔パルス発生器と、パルス信号に基づき、少なくとも2つのリレーへの電流を制御する、少なくとも2つのリレーのそれぞれに1つずつ接続され、パルス信号に基づき、少なくとも2つのリレーに送り込む電流を制御する少なくとも2つのドライバを備える。
(もっと読む)
半導体集積回路装置
【課題】簡単な構成のインピーダンス調整回路を備えた半導体集積回路装置を提供する。
【解決手段】第1インピーダンスコードにより出力インピーダンスが可変にされてなる複数組の出力回路と外部端子に接続された第1抵抗素子に対応して上記第1インピーダンスコードを生成する第1インピーダンス制御回路と有する。上記第1インピーダンス制御回路は、上記第1インピーダンスコードをシリアルデータに変換して送出するエンコーダを有する。上記複数組の出力回路のそれぞれは、上記シリアルデータを受けて上記第1インピーダンスコードを再生するデコーダを有する。
(もっと読む)
81 - 100 / 197
[ Back to top ]