【課題】周波数が、中心周波数近辺の同調範囲内の周波数で制御される発振信号を形成するＬＣ電圧制御発振器の提供。
【解決手段】位相補間電圧制御発振器は、複数のｎ個の位相シフトセルＡ及びｎ−１レベルの加算セルＳを内含する。位相シフトセルＡは、共通の入力信号を受理し、各々は、その他の位相シフトセルＡとは異なる量だけ入力信号を位相シフトさせる。第１レベルの加算セルＳは、少なくとも２つの位相シフトセルＡの出力を受信し加算し、残りの加算セルレベルの各々は、加算セルＳの先行レベルの出力を受理する。最後のレベルは、位相シフトセルＡの共通の入力信号としてフィードバックされる出力信号を生成する単一の加算セルＳを含む。 （もっと読む）

【課題】小型でＩＣ化が可能な位相同期発振器を実現すること。
【解決手段】 位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタＦと、を設けたことを特徴とする位相同期発振器アレイ。フィルタＦは、一方の差動増幅器１の第２入力端子Ｂ１２と接地間に配設された第２インダクタＬ１２と、他方の差動増幅器２の第１入力端子Ｂ２１と接地間に配設された第１インダクタとＬ２１、一方の差動増幅器１の第２入力端子と他方の差動増幅器２の第１入力端子との間を接続する第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路とを有する。 （もっと読む）

【課題】半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させる。
【解決手段】リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較し、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏ１の振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限する。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【解決手段】（例えばＦＭ受信機中の）ＶＣＯは、ＬＣ共振タンクを含む。ＬＣ共振タンクは、粗同調キャパシタバンクおよび微同調キャパシタバンクを含む。粗同調キャパシタバンクは複数のデジタル制御粗同調キャパシタエレメントを含み、アクティブな際に各々は第１キャパシタンス値を供給する。微同調キャパシタバンクは複数のデジタル制御微同調キャパシタエレメントを含み、アクティブな際に各々は第２キャパシタンス値を供給する。キャパシタミスマッチの現実的な問題に対処するため、ＶＣＯチューニング範囲の全体にわたるキャパシタンスオーバーラップが、微キャパシタバンクのデジタル制御微同調キャパシタエレメントの全てがアクティブな場合に、微キャパシタバンクのキャパシタンス値が第１キャパシタンス値より大きくなるように第１及び第２キャパシタンス値を選択することによって生成される。 （もっと読む）

【課題】高周波発振であっても安定した発振を行なえる。
【解決手段】発振回路１は、圧電振動子を所定の周波数で励振させる発振回路部を備え、発振回路部の等価回路ＥＣは、負性抵抗Ｒ_Lと容量性リアクタンスＣ_Lが直接接続された直列モデルで構成されている。発振回路部の一方の端子ＥＣＡにコイルＬ_Sの一方の端子が直列接続され、発振回路部の他方の端子ＥＣＢとコイルＬ_Sの他方の端子との間に抵抗Ｒ_Pが並列接続されている。コイルＬ_Sの他方の端子と抵抗Ｒ_Pの一方の端子との接続点が、圧電振動子との接続を行う一方の圧電振動子接続用端子Ａとされ、抵抗Ｒ_Pの他方の端子と発振回路部の他方の端子ＥＣＢとの接続点が、圧電振動子との接続を行う他方の圧電振動子接続用端子Ｂとされている。また、抵抗Ｒ_Pの絶対値は、負性抵抗Ｒ_Lの絶対値よりも大きい。 （もっと読む）

【課題】粗調整用と微調整用のコンデンサを切り替えて発振回路の発振周波数を調整する際に、粗調整区間に生じるサイクルスリップに起因して発振周波数可変範囲が狭くなるのを回避可能なデジタルＰＬＬ回路及び半導体集積回路を提供することである。
【解決手段】インダクタンス素子に並列接続される容量素子の数を変えて発振周波数が制御される発振回路４と、基準クロック及びその遅延クロックと発振回路出力とをデジタル位相比較し、その比較結果に基づいて容量素子の並列接続数を制御し、発振回路出力の位相を基準クロック位相に近づける制御をする位相比較部６とを具備し、容量素子は、インダクタンス素子に並列接続可能な所定容量の粗調整用コンデンサ４３と、これに並列接続可能で粗調整用コンデンサの１／ｎ容量を有し、粗調整時に所定数の微調整用コンデンサが１つの粗調整用として制御される複数の微調整用コンデンサ４４を備える。 （もっと読む）

【課題】電圧制御発振器のための補償回路を提供する。
【解決手段】電圧制御発振器（ＶＣＯ）の電圧を制御するために使用され得る回路は、第１の比較器、第２の比較器、アキュムレータ、及び出力装置を備え得る。第１の比較器は、制御電圧が高電位側しきい値電圧より高い場合に第１のパルス信号を出力する。第２の比較器は、制御電圧が低電位側しきい値電圧より低い場合に第２のパルス信号を出力する。アキュムレータは、もし第１のパルス信号が受信されるならばスイッチ制御信号の値を増加させ、もし第２のパルス信号が受信されるならばスイッチ制御信号の値を減少させる。出力装置は、スイッチ制御信号の値に応じてＶＣＯの制御電圧を補償する補償電圧を生成する。 （もっと読む）

【課題】負荷容量に応じて最適な波形を出力可能な発振器を提供する。
【解決手段】発振回路１２からの出力を、出力バッファ（前段出力バッファ１４、出力バッファ２２）を介して負荷回路に出力する発振器１０であって、発振器１０は、出力バッファ２２の駆動能力を出力バッファから流れる電流に応じて調整可能なバッファ制御回路４８を有する。ここで出力バッファ２２は、発振回路１２の後段に複数並列に接続されるとともに、バッファ制御回路４８は、出力バッファから流れる電流に応じて出力バッファ２２の稼動数を調整する信号を出力バッファ２２に出力することにより出力バッファ２２の駆動能力を調整している。 （もっと読む）

【課題】発振開始時からデューティが５０％に安定する発振制御回路を提供する。
【解決手段】作動制御回路３が、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位よりも低い第１基準電位よりも低くなるまでＭＯＳトランジスタＴ１１及びＴ１２をオフ状態、ＭＯＳトランジスタＴ２をオン状態に保持する。作動制御回路３が、発振信号の発振電位が第１基準電位よりも低くなったとき出力が反転するＣＭＯＳインバータＩＶ３１と、ＣＭＯＳインバータ３１の後段に設けた抵抗Ｒ３１とコンデンサＣ３１とからなるローパスフィルタ３１と、ローパスフィルタ３１の出力が閾値を越えると出力が反転するＣＭＯＳインバータ３３と、を有している。 （もっと読む）

【課題】安全なデータ伝送を行うスプリット遅延ライン発振器における装置、システム及び方法を提供すること。
【解決手段】安全なデータ伝送を行うスプリット遅延ライン発振器における本装置は、第１装置における第１の変調/復調ブロックを有し、その第１の変調/復調ブロックは、第１の可変遅延を設定し、第１の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第２装置における第２の変調/復調ブロックは、第２の可変遅延を設定し、第２の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第１及び第２装置は、周波数変調された共有キャリア信号にデータを与えることで、共有する秘密情報を作成する。 （もっと読む）

【課題】LC型発振器において、高調波歪みによる位相雑音の劣化が小さく、かつ発振振幅の増大化を図り、これにより良好な低位相雑音特性を有する発振器及びそれを用いた通信システムを提供する。
【解決手段】トランジスタからなる少なくとも１つ以上の電圧-電流変換部と、１対の容量性素子と誘導性素子からなるLCタンクを２つ有している共振器とを具備して成り、前記の電圧-電流変換部の出力端子は、前記の共振器に接続され電流-電圧変換されたのちに、前記電圧-電流変換部の入力端子に接続されることにより、帰還ループが構成されて成り、前記共振器を構成している２つのLCタンクを構成する誘導性素子が相互誘導結合されており、前記相互結合係数がおおよそ-０．６であることを特徴とする。 （もっと読む）

【課題】 位相雑音特性の良好な電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路を提供することを目的とする。
【解決手段】
電圧制御発振器１０は、共振器Ｒｅｓと、共振器Ｒｅｓに入力側が接続された増幅器ＡＭＰ１と、増幅器ＡＭＰ１の出力側と共振器Ｒｅｓとの間に接続されたキャパシタＣ１ａと、増幅器ＡＭＰ１の入力側と出力側の間に、互いに直列になるように接続されたキャパシタＣ１ｂとインダクタＬ１を備える。さらに、共振器Ｒｅｓに入力側が接続された増幅器ＡＭＰ２と、増幅器ＡＭＰ２の出力側と共振器Ｒｅｓとの間に接続されたキャパシタＣ２ａと、増幅器ＡＭＰ２の入力側と出力側の間に、互いに直列になるように接続されたキャパシタＣ２ｂとインダクタＬ２とを備える。 （もっと読む）

【課題】 信号振幅が大きい高調波信号を提供することができる発振器を提供する。
【解決手段】 一導電型又は逆導電型の第１のＭＯＳトランジスタ２０と、第１のＭＯＳトランジスタ２０のドレイン端子に接続された負荷素子３０と、第１のＭＯＳトランジスタ２０のソース端子に接続され、高調波信号を出力する基本発振器４０とを備え、第１のＭＯＳトランジスタ２０のドレイン端子から、基本発振器４０から出力される高調波信号の増幅信号を出力することを特徴とする発振回路。 （もっと読む）

【課題】小さい面積で低ノイズのバイアスを生成する。
【解決手段】 元バイアス電圧を発生するバイアス発生部と、前記元バイアス電圧と比較電圧とを比較し、比較結果を出力する比較部と、可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、前記比較部の比較結果に基づいて、前記比較電圧を前記元バイアス電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記比較電圧をバイアス電圧として出力させる記憶部とを具備したことを特徴とする。 （もっと読む）

【解決手段】低電圧源で動作可能な変圧器に基づいたＣＭＯＳ発振器を提供するための技術である。ＬＣタンクは、トランジスタペアのドレインに設けられ、ＬＣタンクのインダクタンスは、トランジスタペアのゲート間のインダクタンスに相互磁気結合される。分離相補型トランジスタペアはＬＣタンクにも結合される。典型的な実施形態によって、タンク間の３方向結合、トランジスタペアのゲート間のインダクタンス、及び相補型トランジスタペアのゲート間のインダクタンスだけでなくトランジスタペアのゲートにＬＣタンクが更に供給される。 （もっと読む）

【課題】実装スペースとコストの更なる低減のため、電子機器内の水晶部品を１つに集約するためには、消費電流や周波数精度の問題があった。
【解決手段】本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。このような構成にすることにより、電子機器内で必要とされる全てのクロック信号を、精度良く提供することができる。 （もっと読む）

【課題】ＬＣの並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを提供すること。
【解決手段】可変インダクタ１００は、線対称軸Ｙ−Ｙ’を有し、Ｙ−Ｙ’上の点Ｂを通るＹ−Ｙ’に関して線対称なインダクタ部Ｉｎｄ１及びＩｎｄ２を備える。インダクタ部Ｉｎｄ２は、点Ｂ以外でインダクタ部Ｉｎｄ１と交わらず、インダクタ部Ｉｎｄ１及びＩｎｄ２は共に曲線のみで構成される。インダクタ部Ｉｎｄ１の線路長はＩｎｄ２の線路長よりも短い。Ｉｎｄ１は、Ｙ−Ｙ’上の点Ｚ１を中心点とした円周上の円弧で構成され、端子Ｄ’から点Ｂを通って端子Ｄ’とＹ−Ｙ’に関して線対称な端子Ｄ’’まで延在する。Ｉｎｄ２は、Ｙ−Ｙ’上の点Ｚ２を中心点とした円周上の円弧で構成され端子Ｅ’から点Ｂを通って端子Ｅ’とＹ−Ｙ’に関して線対称な端子Ｅ’’まで延在する。 （もっと読む）

【課題】基準周波数生成回路は、ロジック回路の電源ノイズの影響を受けて、周波数偏差やピリオドジッターの悪化を引き起こしていた。
【解決手段】ＣＰＵや周辺回路などのロジック回路１２の電源はレギュレータ１３より供給し、基準周波数生成回路１１の電源には電源の高周波ノイズを１０ｄＢ以上の減衰量を持つローパスフィルター１０を介してから供給する。これによりロジック回路１２で発生する高周波ノイズ起因での周波数偏差やジッターの悪化を抑えることができ、この基準周波数をＵＡＲＴシリアル回路に接続して通信ができる。 （もっと読む）

【課題】 基準周波数を生成する発振回路の発振周波数の変化を抑制可能な基準周波数制御回路を提供する。
【解決手段】 入力信号のレベルに応じた周波数で発振する発振回路からの発振信号が入力され、前記発振信号の周波数に応じた出力電圧を出力する周波数電圧変換回路と、前記出力電圧が所定レベルとなるよう前記入力信号のレベルを制御する制御回路と、を備えることを特徴とする基準周波数制御回路。 （もっと読む）