【課題】本発明の目的は、支持基板の破損を防止するとともに、支持基板とプローブヘッドが有するプローブピンとを確実に接触させ、信頼性に優れる検査を行うことのできる検査方法および検査装置を提供すること。
【解決手段】複数の振動子９を支持する支持基板２００にプローブピン１７２を押し当て、振動子９の特性を検査する検査方法であって、支持基板２００の撓みの度合いを検出する検出工程と、検出工程で検出した支持基板２００の撓みの度合いに応じて、複数のプローブピン１７２によって支持基板２００に加えられる荷重の分布を設定する荷重設定工程と、複数のプローブピン１７２を備えているプローブヘッド１７０を準備する準備工程と、を含んでいる。 （もっと読む）

【課題】スキャン・テスト回路およびスキャン・テスト回路を使用して試験を受けるさらなる回路を備える集積回路を提供すること。
【解決手段】スキャン・テスト回路は、それぞれ別個のクロック領域に関連した複数のサブチェーンを有する少なくとも１つのスキャン・チェーン、および１つまたは複数のサブチェーンを選択的にバイパスするように構成されたクロック領域バイパス回路を備える。スキャン・チェーンは、スキャン・シフト・モードの動作において、サブチェーンを全部よりは少なく含む直列シフト・レジスタを形成するように構成可能であり、サブチェーンの少なくとも残りの１つが、スキャン・シフト・モードにおいて直列シフト・レジスタの部分でないように、クロック領域バイパス回路によりバイパスされる。特定のクロック領域に関連するスキャン・チェーンの部分を選択的にバイパスすることにより、クロック領域バイパス回路は、スキャン・テスト期間の試験時間と電力消費を減らす役割を果たす。 （もっと読む）

【課題】廃棄されたダイから使用可能なメモリ空間を回収するメモリ容量を有するメモリを回収する方法を提供する。
【解決手段】再構築したメモリ空間の回収方法は、廃棄されたダイを回収し、使用可能なメモリ空間に応用し、規格化又は非規格化のメモリ容量を有するメモリを形成する。再構築したメモリ空間の回収方法は、ブロックエリア、ページエリア及びセルエリアを有するダイを準備するステップと、ダイのブロックエリア、ページエリア及びセルエリアのうちの１つを走査し、ダイに対応したエリア中にテストデータを書き入れ、ダイによりテストデータの読み書き及び比較を行ってテスト結果を得て、このテスト結果に基づき、正常及び異常なブロックエリア、ページエリア又はセルエリアを標記するステップとを含む。 （もっと読む）

【課題】 論理ゲートの一方の入力を含む信号パスの遅延故障と、論理ゲートの他方の入力を含む信号パスの遅延故障とを、１つの制御点により検出する。
【解決手段】 第１および第２ユーザロジックと、第１ユーザロジックの出力に接続される第１入力を有する第１論理ゲートと、第１論理ゲートの出力に接続された第３ユーザロジックと、第２ユーザロジックと第１論理ゲートとの間に挿入された制御点とを有する。制御点は、第１または第３ユーザロジックの第１スキャンフリップの１つのデータ出力がデータ入力に接続された第２スキャンフリップフロップと、一対の入力が第２スキャンフリップフロップのデータ出力および第２ユーザロジックの出力にそれぞれ接続され、出力が第１論理ゲートの第２入力に接続された第２論理ゲートとを有する。 （もっと読む）

【課題】 スキャンチェーンの検査を好適に行うことが可能なスキャンチェーン検査装置及び検査方法を提供する。
【解決手段】 半導体装置１０のスキャンチェーンに検査信号を供給する検査信号供給部１８と、スキャンチェーンの各レジスタでの検査信号の信号レベルの時間変化を測定するレジスタ測定部２０と、測定部２０による測定結果に基づいて各レジスタにレジスタ番号を付与するレジスタ番号解析部５１を有する検査解析装置５０とによってスキャンチェーン検査装置１Ａを構成する。供給部１８は、信号長ｎが異なるｍ種類の検査信号列を供給する。解析部５１は、信号長ｎの検査信号列を用いた測定結果からスキャンチェーンの複数のレジスタをｎ個のグループに分けるグループ分けをｍ種類の検査信号列のそれぞれについて行い、その結果に基づいて各レジスタにレジスタ番号を付与する。 （もっと読む）

【課題】電源電圧変動を制御可能な試験装置を提供する。
【解決手段】試験装置２は、被試験デバイス（ＤＵＴ）１を試験する。メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電力信号Ｖ_ＤＤを生成する。メイン電源１０の出力端子Ｐ４とＤＵＴ１の電源端子Ｐ１の間の電源ライン上には、可変電源経路部３０が設けられる。可変電源経路部３０は、その電気的特性が可変に構成される。制御部３２は、可変電源経路部３０の電気的特性を制御する。 （もっと読む）

【課題】半導体集積回路のクロックに一定周波数のクロックのみを供給しつつ半導体集積回路の内部クロックを動的に変化させて半導体集積回路のランダム・ロジックを検査する。
【解決手段】複数の組み合わせ回路と当該複数の組み合わせ回路のスキャンテストを行うためのスキャンチェーンを構成する複数のスキャンフリップフロップとを有する半導体集積回路、の検査方法を、クロック生成装置から前記半導体集積回路に一定周波数の第１クロックを入力する入力工程と、前記半導体集積回路の内蔵する分周器が前記第１クロックを分周して第２クロックを生成する分周工程と、前記複数のスキャンフリップフロップに入力するクロックを、前記第１クロックと前記第２クロックとの間で動的に切り替えつつ前記半導体集積回路を検査する検査工程と、により構成する。 （もっと読む）

【課題】電源電圧の変動を抑制する。
【解決手段】メイン電源は、ＤＵＴ１の電源端子Ｐ１の電位を所定の目標値に近づくように帰還制御する。制御端子Ｐ_ＣＮＴには、補償電源が生成すべき補償電流の目標波形ＲＥＦを指示する電流制御信号Ｓ_ＣＮＴが入力される。電流検出回路２２は、インダクタＬ１に流れる電流Ｉ_Ｌに応じた検出信号Ｖ_ＣＳを生成する。パルス変調器２４は、検出信号Ｖ_ＣＳを電流制御信号Ｓ_ＣＮＴに応じた目標波形ＲＥＦと比較し、比較結果に応じてレベルが変化するパルス信号Ｓｐを生成する。ドライバ２６は、パルス信号Ｓｐにもとづいて、第１スイッチＳＷ１および第２スイッチＳＷ２を相補的にスイッチングする。 （もっと読む）

【課題】汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供する。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。 （もっと読む）

【課題】 多様な方式でスキャンテスト経路を形成することができる半導体装置を提供する。
【解決手段】第１チップおよび第２チップを電気的に連結する第１貫通ビアおよび第２貫通ビアと、前記第１チップに配置され、テストデータを受信するとともに前記第１貫通ビアと接続される第１回路部と、前記第１チップに配置され、前記第２貫通ビアおよび前記第１回路部と接続される第２回路部と、前記第２チップに配置され、前記第１貫通ビアと接続される第３回路部と、を含み、前記第１回路部は第１制御信号に応答して前記第１貫通ビアおよび前記第２回路部のうちいずれか一つに前記第１回路の出力信号を出力する。 （もっと読む）