【課題】スイッチ素子の耐圧保護回路について、損失を抑制しつつ、設計容易性を向上させること。
【解決手段】耐圧保護回路１は、キャパシタＣ１、Ｃ３と、インダクタＬ１、Ｌ２と、スイッチ素子Ｑ３と、制御回路１０と、を備える。キャパシタＣ１の他方の電極には、直流電源Ｖｉｎの正極が接続され、キャパシタＣ１はサージ電圧を吸収する。キャパシタＣ３の一方の電極には、ダイオードＤ４を介して直流電源Ｖｉｎの正極が接続される。キャパシタＣ１の一方の電極には、インダクタＬ１を介してキャパシタＣ３の他方の電極が接続されるとともに、スイッチ素子Ｑ３のドレインが接続される。スイッチ素子Ｑ３のソースには、直流電源Ｖｉｎの負極が接続され、スイッチ素子Ｑ３のゲートには、制御回路１０が接続される。制御回路１０は、キャパシタＣ１の端子間電圧が閾値電圧以上であれば、スイッチ素子Ｑ３をスイッチングさせる。 （もっと読む）

【課題】 半導体装置における負荷電流のゼロ交差検出を提供する。
【解決手段】 ゲート電極と、エミッタとコレクタ電極との間の負荷電流経路と、を有する逆導通トランジスタを含む回路装置が開示される。トランジスタは、負荷電流経路を介し順方向と逆方向に負荷電流を導通できるようにするとともにゲート電極においてそれぞれの信号により活性化または非活性化されるように構成される。回路装置はさらにゲート制御手段と監視手段を含む。ゲート制御手段はゲート電極に接続されるとともに、トランジスタが逆導通状態である場合にゲート電極を介しトランジスタを非活性化するまたはトランジスタの活性化を防止するように構成される。監視手段は、トランジスタが非活性化されるまたは非活性化がゲート制御手段により防止されている間に負荷電流がゼロを交差するときに発生する逆導通トランジスタのコレクタ−エミッタ電圧の突然の上昇を検出するように構成される。 （もっと読む）

【課題】スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立させる。
【解決手段】半導体装置は、スイッチング素子１のセンス端子に流れるセンス電流を電圧（センス電圧）に変換するセンス抵抗４と、センス電圧が閾値を越えたときにスイッチング素子１の保護動作を行う過電流保護回路３とを備える。過電流保護回路３は、上記閾値を、第１基準電圧Ｖ_REF1またはそれよりも低い第２基準電圧Ｖ_REF2に切り替えることができる。過電流保護回路３は、スイッチング素子１が定常状態のときは、上記閾値を第２基準電圧Ｖ_REF2とし、スイッチング素子１のターンオン直後のミラー期間のときは、上記閾値を第１基準電圧Ｖ_REF1に設定する。 （もっと読む）

【課題】複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができるインバータ装置を提供する。
【解決手段】インバータ装置は、ＰＮ母線に接続された第１インバータと、ＰＮ母線に接続された第２インバータと、ＰＮ母線における第１インバータと第２インバータの間に接続されたクランプ回路とを備える。クランプ回路は、ツェナーダイオードと、スイッチング素子とを備える。ツェナーダイオードは、ＰＮ母線におけるＰ母線にカソードが接続しＮ母線にアノードが接続する。スイッチング素子は、Ｐ母線とＮ母線との間に介在し、制御端子がツェナーダイオードのアノードと接続したものである。 （もっと読む）

【課題】回路素子の耐圧を超える過電圧から回路を保護することができる過電圧保護回路を提供する。
【解決手段】コンパレータＣＰ１は、検出電圧Ｖdetおよび電圧Ｖth1を比較し、その比較結果を表す比較信号Ｓc1を制御回路７に出力する。コンパレータＣＰ２は、検出電圧Ｖdetおよび電圧Ｖth1より高い電圧Ｖth2を比較し、その比較結果を表す比較信号Ｓc2を制御回路７に出力する。制御回路７は、比較信号Ｓc1が反転する時点から比較信号Ｓc2が反転する時点までの経過時間が所定時間未満である場合、電圧ＶＢの電圧変化率が所定値以上であり、直流電源線３、４間に回路素子の耐圧を超える過電圧が生じると判断する。制御回路７は、耐圧を超える過電圧が生じると判断した場合、短絡用トランジスタＴ２をオン駆動するなどの保護動作を実行する。 （もっと読む）

【課題】プリント配線基板上に搭載されるＦＥＴに流れる電流を、ＦＥＴオン時のオン抵抗Ｒｏｎと配線パターン抵抗Ｒｐによる電圧降下Ｖ_ＤＧを基に検出する際に、配線パターンの抵抗Ｒｐにより発生する電圧降下分（オフセット分）をキャンセルして、ＦＥＴ（Ｑｏ）のドレイン・ソース間電圧Ｖ_ＤＳを検出する。
【解決手段】本発明の電流検出回路１は、ＦＥＴ（Ｑｏ）のドレイン端子Ｄと回路グランドＧとの間に、第１の抵抗Ｒｄと第２の抵抗Ｒｏの抵抗直列回路を接続する。そして、第２の抵抗Ｒｏｎと第１の抵抗Ｒｄの抵抗値の比（Ｒｏ／Ｒｄ）が、ＦＥＴ（Ｑｏ）のオン抵抗Ｒｏｎと配線パターンＲｐの抵抗値の比（Ｒｏｎ／Ｒｐ）に一致するように設定する。そして、この第１の抵抗Ｒｄと第２の抵抗Ｒｏとの接続点（ノードＮ１）と回路グランドＧとの間の電圧ＶＲｏを、ＦＥＴ（Ｑｏ）に流れる電流の検出信号として出力する。 （もっと読む）

【課題】過電流から電源スイッチ回路を適切に保護する技術を提供する。
【解決手段】電源スイッチ保護回路は、電源スイッチ回路と、第１回路素子及び第２回路素子の両方がオン状態を示す場合に電源スイッチ回路をオン状態とし、第１回路素子及び第２回路素子の少なくとも一方がオフ状態を示す場合に電源スイッチ回路をオフ状態とする電源スイッチ制御回路と、電源スイッチ回路の出力側の短絡を検出し、短絡が検出されているか否かを示しかつ第１回路素子のオフ状態及びオン状態を切り換えるための短絡検出信号を出力する短絡検出回路と、所定時間内における短絡検出信号の状態変化に応じて、短絡が発生しているか否かを判定し、短絡が発生していると判定すると、第２回路素子がオフ状態を維持するように電源スイッチ制御回路を制御する制御部と、を備える。 （もっと読む）

【課題】ノイズ耐性が高く、且つ、製造プロセス、電源、及び電源電圧が変動するような場合においても精度が高い、出力トランジスタに対する電流制限回路を提供する。
【解決手段】電流制限回路が、基準トランジスタと、基準トランジスタに所定の電流を流す電流源と、出力トランジスタがオンした時の両端の第１の電位差と基準トランジスタの両端の第２の電位差を比較する比較器であって、第１の電位差が第２の電位差よりも大きくなった場合に、出力トランジスタをオフするように制御する電流制限信号を出力する、比較器とを備える。基準トランジスタは、出力トランジスタとは素子サイズの異なる同型のトランジスタであり、基準トランジスタがオンした時のオン抵抗は、出力トランジスタがオンした時のオン抵抗の１／Ｎの大きさ（Ｎは１より大きい数）であり、更に、基準トランジスタがオンするように基準トランジスタのゲートにバイアスがかけられている。 （もっと読む）

【課題】並列に接続したＭＯＳＦＥＴの発熱を均一化することが可能な負荷回路の制御装置を提供する。
【解決手段】電源と負荷とを接続する負荷回路に、２個のＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を並列に配置する。そして、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）が交互にオン、オフとなるように制御する。その結果、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のいずれか一方にのみ電流が流れることになるので、電流センサ１２，２２で検出されるオフセット誤差は、いずれか一方のオフセット誤差のみとなり、高精度な電流検出が可能となる。従って、負荷に流れる電流が過電流となった際に回路を遮断する制御を行う際に、高精度な遮断制御が可能となる。 （もっと読む）

【課題】電力変換器のヒートシンクに実装された複数のサーマルリードスイッチを使用した温度検知回路において、最小の構成にて、動作したサーマルリードスイッチを特定することが可能な温度検知回路を提供することである。
【解決手段】設定温度以上で開放するサーマルリードスイッチと並列に抵抗器を接続し、測定点分を直列に接続し、各抵抗器の抵抗値は異なる値とする。開放するサーマルリードスイッチにより、この直列体のインピーダンスが変化するため、抵抗値や分圧された電圧値を判別することで動作したサーマルリードスイッチを特定することができる。複数使用したサーマルリードスイッチの動作部位を簡略な回路構成にて判別することが可能である。 （もっと読む）