カソード基板の作製方法及びカソード基板、並びに表示素子の作製方法及び表示素子
【課題】 カーボン系エミッタ作製による電極間に堆積した導電性物質の除去。
【解決手段】基板Ｓ上に、カソード電極１１、絶縁層１２及びゲート電極１３を順次積層し、次いで、このゲート電極１３にゲートホール１３ｂを形成した後に、このゲートホール１３ｂを介して絶縁層１２にホールを形成し、その後、このホール底部に触媒層１５を形成し、この触媒層１５に炭素原子含有ガスを接触させてカーボン系エミッタ１６を成長させてなるカソード基板の作製方法において、基板表面に紫外線照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所（例えばゲート電極間）に生成された導電性物質１７を除去することを特徴とする。
【解決手段】基板Ｓ上に、カソード電極１１、絶縁層１２及びゲート電極１３を順次積層し、次いで、このゲート電極１３にゲートホール１３ｂを形成した後に、このゲートホール１３ｂを介して絶縁層１２にホールを形成し、その後、このホール底部に触媒層１５を形成し、この触媒層１５に炭素原子含有ガスを接触させてカーボン系エミッタ１６を成長させてなるカソード基板の作製方法において、基板表面に紫外線照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所（例えばゲート電極間）に生成された導電性物質１７を除去することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード基板及びその作製方法、並びに表示素子及びその表示素子の作製方法に関するものである。
【背景技術】
【０００２】
近年、陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤを構成する素子としては、カソード電極、ゲート電極及びエミッタを少なくとも有するカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される３極構造型の表示素子や、カソード電極、ゲート電極及びエミッタに加えてフォーカス電極を少なくとも有するカソード基板と、アノード電極を有するアノード基板とからなる４極構造型の表示素子がある。
【０００３】
これらの表示素子に用いられるエミッタは、Ｓｉなどから構成されることもあるが、微細加工に適しているという点に鑑みて、ＣＶＤ法を用いて触媒層に炭素原子含有ガスを接触させて成長させた炭素系材料（例えば、グラファイトナノファイバー）から構成されることが多い。しかし、ＣＶＤ法を実施している間に、炭素原子含有ガスに起因する導電性物質（例えば、アモルファスカーボン、ダイヤモンドライクカーボン、カーボンファイバー等）が、基板上のゲート電極間や、フォーカス電極−ゲート電極間等に堆積してしまうことがあり、各電極間が狭いと、堆積した導電性物質同士が接触して短絡が生じてしまう。これは、ディスプレイの高精細化が進むにつれて大きな問題となる。
【０００４】
例えば、第１電極（カソード）と第２電極（制御電極）とを短絡するカーボンファイバーを除去するために、第１電極と第２電極との間に通電して、ジュール熱により短絡の原因であるカーボンファイバーを除去する方法が知られている（例えば、特許文献１）。
【特許文献１】特開２００５−１６６３４６号（図１及び図６等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記通電加熱処理を行うと、局所的に加熱される部位ができてしまい、カソード基板の構造が破壊されやすいという問題がある。また、通常、ゲート電極（４極構造の場合には、フォーカス電極）は、同一面に形成されているので、ゲート電極間に通電するために、特別な回路を形成する必要があり、煩雑であるという問題がある。
【０００６】
そこで、本発明の課題は、前記従来技術の問題点を解決することにあり、簡易に短絡の原因である導電性物質を除去できるカソード基板の作製方法及びその方法により得られたカソード基板を提供することにある。また、この方法を用いて短絡のない表示素子を簡易に作製する表示素子の作製方法並びにその方法により得られた表示素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面に紫外線を照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とする。
【０００８】
紫外線を照射して導電性物質を除去することで、簡易に電極間の短絡を防止し、かつ、カソード基板の構造を破壊することもなく、カソード基板を得ることができる。
【０００９】
この場合、前記紫外線の波長は、２５０ｎｍ以下であることが好ましい。２５０ｎｍより長い波長であると、エネルギーが低いために、導電性物質を除去できないからである。
【００１０】
この紫外線照射は、導電性物質を除去するためには３０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。
【００１１】
また、電極間での短絡を防止して簡易にカソード基板を作製しうる本発明の別のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面にオゾンを曝露して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することである。オゾン曝露によっても、簡易に、かつ、カソード基板の構造を破壊せずに導電性物質を除去することができる。
【００１２】
この場合、オゾン曝露を導電性物質を除去するためには１０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。
【００１３】
上記いずれの方法におけるカーボン系エミッタも、グラファイトナノファイバー又はカーボンナノチューブであることが好ましい。また、前記導電性物質は、アモルファスカーボンである。
【００１４】
前記カーボン系エミッタを作製する方法は、熱ＣＶＤ法、プラズマＣＶＤ法、及びホットフィラメントＣＶＤ法のいずれかであることが好ましい。
【００１５】
また、カソード電極、絶縁層及びゲート電極を有する３極構造の表示素子に用いるカソード基板の場合には、ゲート電極−ゲート電極間に生成された導電性物質を除去することが好ましい。カソード電極、絶縁層、ゲート電極及びフォーカス電極を有する４極構造の表示素子に用いるカソード基板の場合には、ゲート電極−フォーカス電極間に生成された導電性物質を除去することが好ましい。
【００１６】
本発明のカソード基板は、前記のカソード基板の作製方法に従って作製されたことを特徴とする。
【００１７】
また、表示素子の作製方法は、前記のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とするものであり、また、本発明の表示素子は、この表示素子の作製方法に従って作製されたことを特徴とする。
【発明の効果】
【００１８】
本発明のカソード基板の作製方法及びカソード基板によれば、簡易に、かつ、カソード基板の構造が破壊されずに導電性物質を除去できるので、品質のよいカソード基板を簡易に得ることができるという優れた効果を奏する。本発明の表示素子の作製方法及び表示素子によれば、カソード基板の構造を破壊せずに簡易に導電性物質を除去したカソード基板を作製して用いるので、品質がよく、ディスプレイの高精細化に対応しうる表示素子を作製できるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明のカソード基板の作製方法を説明するために、各工程におけるカソード基板の模式的断面図を図１（ａ）〜（ｆ）に示す。
【００２０】
図１（ａ）によれば、初めに、基板Ｓ上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層１１（厚さ５０〜３００ｎｍ）を形成する。次いで、このカソード電極層１１をライン状にパターニングする。
【００２１】
パターニングしたカソード電極層１１及び露出している基板Ｓ表面に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層１２（厚さ１〜６μｍ）を形成する。基板加熱を行なうのは、絶縁層１２の応力による破損を防ぐためである。この絶縁層１２を形成する場合、２回以上にわけて形成することが好ましい。絶縁層１２の上に、２００〜４００℃の基板加熱をしながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、ゲート電極層１３（厚さ５０〜３００ｎｍ）を形成する（図１（ａ）参照）。
【００２２】
次いで、ゲート電極層１３上にレジスト層を塗布した後、例えばフォトリソグラフィ法で、所定のレジストパターンをゲート電極層上に形成し、ウェットエッチングまたはドライエッチングによりカソードラインに直交するようにライン状のゲート電極１３ａを形成する。
【００２３】
その後、ゲート電極１３ａ及び露出している絶縁層１２上に、レジストを塗布し、このレジストにパターンを転写してレジストパターン１４を形成すると共に、レジストホールを形成する。次いで、このレジストホールからウェットエッチングまたはドライエッチングしてライン状のゲート電極１３ａにゲートホール１３ｂを形成する（図１（ｂ）参照）。この場合、各ライン上のゲート電極１３ａの幅をＤ１とし、ライン状のゲート電極１３ａの間隔をＤ２としている。
【００２４】
その後、図１（ｃ）に示すように、ゲートホール１３ｂから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層１２下に形成されていたカソード電極１１が露出するまで絶縁層をエッチングして絶縁層ホール１２ａを形成する。
【００２５】
次いで、図１（ｄ）に示すように、露出したカソード電極１１上に、カーボン系エミッタを形成するために、触媒層１５を５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。
【００２６】
その後、図１（ｅ）に示すように、レジストパターン１４及びこのレジスト１４パターン上に堆積した触媒層をリフトオフする。そして、ＣＶＤ法により、絶縁層ホール１２ａ底部の触媒層１５上にカーボン系エミッタ１６を成長させる（図１（ｆ））。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、又はホットフィラメントＣＶＤ法があげられる。例えば、熱ＣＶＤ法の場合、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなる炭素原子含有ガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、カーボン系エミッタ１６を成長させる。また、プラズマＣＶＤ法の場合には、例えば、プラズマＣＶＤ装置内を成膜圧力１Ｐａとし、成長ガスとして、メタンと水素ガスとを、それぞれ３：７で混合したガス（１００ｓｃｃｍ）を導入し、この成長ガスをプラズマで分解して得られた活性種を用いて成膜を行い、カーボン系エミッタ１６を成長させる。ホットフィラメントＣＶＤ法の場合には、例えば、フィラメント温度を２０００℃、基板温度を６００℃とし、成膜装置内圧力を１Ｐａに設定して成長ガスとしてアセチレンを導入し、アセチレンがフィラメントに接触して分解され得られた活性種を用いてカーボン系エミッタ１６を成長させる。このようなカーボン系エミッタを有する表示素子は、シリコン系エミッタを有する表示素子に比べて、簡易に作製できると共に、電子放出がよい。
【００２７】
ところで、これらの３極構造の表示素子のカーボン系エミッタ成長中、基板表面の触媒層以外の部分（例えば、ライン状のゲート電極間Ｄ２）に炭素原子含有ガスに起因する導電性物質（主にアモルファスカーボン）１７が生成され（図１（ｆ）参照）、短絡を起こす場合や、後述する４極構造の表示素子において、基板表面の触媒層以外の部分（例えば、ゲート電極間Ｄ２、絶縁層１２ａの側壁や、ゲート電極−フォーカス電極間等）に導電性物質（主にアモルファスカーボン）が堆積し、短絡を起こす場合がある。
【００２８】
そこで、本発明では、上記のようにカーボン系エミッタを成長させた後に、紫外線を照射するか又はオゾンを曝露することで電極間に存在する導電性物質を除去し、電極間の短絡を防止することが可能である。
【００２９】
以下、紫外線照射により導電性物質を除去する方法を図２に示す紫外線照射装置２を用いて説明する。
【００３０】
紫外線照射装置２は、チャンバー２１を有し、このチャンバー２１底部に基板Ｓの載置台２２を備えている。また、チャンバー２１には、載置台２２に対向するようにランプハウジング２３によって保持されたＵＶランプ２４が設けられている。
【００３１】
このＵＶランプ２４を作動させて、載置台２２上に載置した基板Ｓに波長２５０ｎｍ以下の紫外線を３０〜３６００秒間、好ましくは６００秒間以上照射すると、基板表面の触媒層以外の部分、例えば、ライン状のゲート電極１３ａ間に堆積していた短絡の原因である導電性物質１７が除去される。
【００３２】
次に、図３に示すオゾン曝露装置３を用いて堆積した導電性物質を除去する方法について説明する。
【００３３】
オゾン曝露装置３は、排気手段３１を備えたチャンバー３２を備え、このチャンバー３２の底部には基板を載置する載置台３３が設けられている。そして、このチャンバー３２には、オゾン導入バルブ３４を介してオゾナイザー３５（例えば、定格電力５００Ｗ）が接続されている。オゾナイザー３５は、放電手段３６を有している。この放電手段３６は、電極３６ａ及び３６ｂからなり、この電極３６ａ−電極３６ｂ間に電圧を印加して放電させるものである。
【００３４】
このオゾナイザー３５に設けられたガス導入バルブ３７を介して酸素含有ガス（例えば、空気又は酸素）がオゾナイザー３５内部に導入すると共に、オゾン導入バルブ３４と排気手段３１との間にチャンバー３２と並列になるように設けられたバイパスライン３８を開き、このバイパスライン３８を介して酸素含有ガスを排気手段３１から排出する。同時に、オゾナイザー３５を作動させ、放電手段３６により放電が始まると、この放電により、オゾナイザー３５内の酸素含有ガスが分解され、オゾンが生成される。次いでバイパスライン３８を閉じ、生成されたオゾンを、オゾン導入バルブ３４を介してチャンバー３２に導入し、チャンバー３２内の基板載置台３３に載置された基板Ｓをオゾンに曝す。これにより、短絡の原因である導電性物質が除去される。
【００３５】
この場合、酸素含有ガスの流量は、２Ｌ／ｍｉｎである。
【００３６】
前記基板Ｓとしては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。触媒層材料としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。
【００３７】
上記では、３極構造の表示素子に用いられるカソード基板の作製方法について述べたが、以下４極構造の表示素子に用いられるカソード基板の作製方法について説明する。初めに、３極構造の表示素子のカソード基板と同一の工程で絶縁層（第１の絶縁層とする）上に設けたゲート電極をライン状にパターニングする。その後、該ゲート電極上に第２の絶縁層及びフォーカス電極を順次形成し、フォーカス電極にフォーカスホールを形成し、このフォーカスホールを用いて、第２の絶縁層、ゲート電極、第１の絶縁層をそれぞれエッチングしてひとつの連なったホールを形成すると共に、そのホールの底部にカソード電極を露出させる。次いで、露出されたカソード電極上に触媒層を形成し、ＣＶＤ法によって触媒層上にカーボン系エミッタを成長させ、所望の４極構造の表示素子用カソード基板を作製する。そして、このカーボン系エミッタ作製後、上記の紫外線照射又はオゾン曝露により基板表面に生成された導電性物質、特にゲート電極間や、ゲート電極−フォーカス電極間などに生成されたアモルファスカーボンを除去する。これにより、電極間の短絡を防止することができる。
【００３８】
以下、この短絡の原因である導電性物質が除去されたカソード基板を用いて表示素子を作製する方法について説明する。
【００３９】
公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極層上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。
【００４０】
そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ数ｍｍのリブ）を介して、蛍光体層がゲート電極層（４極構造の表示素子の場合には、フォーカス電極）に対向するように貼り合わせて表示素子を構成する。
【実施例１】
【００４１】
本実施例では、図１（ａ）〜（ｆ）に示す作製工程に従ってカソード基板を作製し、その後、図２に示す紫外線照射装置２を用いて導電性物質の除去を行った。初めに、商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、２００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１１の上に、スパッタ法により膜厚３μｍのＳｉＯ２からなる絶縁層１２を形成した。次いで、２００℃の基板加熱をしながらスパッタ法により膜厚３００ｎｍのＣｒからなるゲート電極層１３を形成した。得られたゲート電極層１３をリソグラフィ法により、カソード電極層１１に直交するライン状にパターニングした後、レジストを塗布した。次いで、ＫＯＨを用いたエッチングにより、レジストホールを直径５μｍで形成した後に、硝酸第二セリウムアンモニウムを用いたエッチングによりゲートホール１３ｂを直径５μｍで作製した。
【００４２】
そして、エッチャントとしてバッファードフッ酸を使用して、絶縁層１２をエッチングし、ゲートホール１３ａ下に絶縁層ホール１２ａを形成し、絶縁層ホール１２ａ底部にカソード電極１１を露出させた。
【００４３】
その後、膜厚５ｎｍの４２ニッケルからなる触媒層１５をスパッタにより成膜し、レジスト及びレジスト上の触媒層をリフトオフした。ここで、隣り合うライン状のゲート電極間Ｄ２の抵抗値を、測定した。即ち、図４に示す得られた基板の上面模式図のＰ１間〜Ｐ４間の各位置で測定した。図４中、例として、ゲートホール１３ｃは、各ゲート電極中１１個示してある。また、Ｌ−Ｌ間での断面図が図１（ｆ）に相当し、導電性物質１７は図４中では図示していない。
【００４４】
次いで、熱ＣＶＤ法により、成長温度：６００℃、成長時間：２０分、プロセスガス比：ＣＯ／Ｈ２＝１、及びプロセスガスの総流量４００ｓｃｃｍの条件で、露出したカソード電極１１に残った触媒層１５上にグラファイトナノファイバーを成長させてカーボン系エミッタ１６とし、カソード基板を作製した。カソード基板作製後、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。その後、基板を図２に示す紫外線照射装置２の載置台２２に載置し、ＵＶランプ（Ｘｅエキシマランプ）を作動させて波長１７２ｎｍの紫外線を１５分間照射したあとに、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。
【００４５】
表１に、測定したゲート電極間の抵抗値を示す。
（表１）
【００４６】
表１から、ＧＮＦ成長前には全てのライン状のゲート電極１３ａ間の抵抗値が高く、各電極間は短絡していなかったが、ＧＮＦ成長時に、導電性物質がライン状のゲート電極１３ａ間に堆積され、電極が短絡していたことがわかった。そして、紫外線を１５分照射することで、Ｐ３間及びＰ４間においては抵抗がＧＮＦ成長前まで回復し、Ｐ１間及びＰ２間についても紫外線照射前よりも１０００倍以上抵抗が増大し、回復した。これにより、所定の紫外線を照射することでゲート電極間の導電性物質を除去できることがわかった。
【実施例２】
【００４７】
本実施例では、紫外線照射時間を変化させて紫外線照射による導電性物質の除去を行った。実施例１と同一条件で３枚のカソード基板（１）〜（３）を作製し、ＧＮＦ作製前とＧＮＦ作製後でそれぞれ図４に示すゲート電極間の各位置（Ｐ１〜Ｐ４）で抵抗値を測定した。次いで、各基板に対し、波長１７２ｎｍの紫外線を以下の（１）〜（３）の各条件で２回に分けて照射し、各基板での紫外線照射時間が合計３０分になるようにして、１回目及び２回目の照射が終了した後に、ゲート電極間の各位置（Ｐ１〜Ｐ４）で、抵抗値を測定した。
（１）基板１、ＵＶ照射１回目：１０分 ＵＶ照射２回目：２０分
（２）基板２、ＵＶ照射１回目：１５分 ＵＶ照射２回目：１５分
（３）基板３、ＵＶ照射１回目：２０分 ＵＶ照射２回目：１０分
結果を表２に示す。
（表２）
【００４８】
表２から、１回目の測定における処理時間が長いほど、抵抗値が高くなったことがわかる。また、１５分以上照射すれば、抵抗値が１ＭΩ以上と十分に高くなり、３０分を超えればＧＮＦ成長前まで抵抗値が回復することがわかった。
【００４９】
（比較例１）
実施例１と同一の条件でカソード基板を作製し、波長が２５４ｎｍの紫外線を６０分間照射した。抵抗値は基板上のどの位置においても１ｋΩ程度であり、ゲート電極は短絡したままであった。
【実施例３】
【００５０】
ＧＮＦの成長温度を５６０℃とした以外は実施例１と同一の条件でカソード基板を作製し、同一の紫外線を２０分間照射した。この場合において、ＧＮＦ成長前、ＧＮＦ成長後、紫外線照射後に、それぞれＰ１〜Ｐ４の各位置でのゲート電極間抵抗を測定した。結果を表３に示す。
【００５１】
（表３）
【００５２】
表３から、実施例１及び２に比べて、ＧＮＦ成長後の抵抗値があがっていた。これは、低温で成長させたために、導電性物質の堆積量が少なかったためと考えられる。これにより、堆積物が少ないと、２０分の紫外線照射により、短絡の原因である導電性物質が除去されて、抵抗値がＧＮＦ成長前まで回復することがわかった。
【実施例４】
【００５３】
本実施例では、実施例１と同一の条件でカソード基板を作製し、ＧＮＦ成長前後で基板上の同一の位置（図４のＰ１〜Ｐ４）でライン状のゲート電極間の抵抗値を測定した。その後、紫外線ランプとして波長２２２ｎｍのＫＣｌエキシマランプを用いた以外は実施例１と同一の条件で紫外線を１５分間照射したあとに、再度基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。この場合であっても、ＧＮＦ成長後に低下したゲート電極間の抵抗値は、紫外線照射によりＧＮＦ成長前まで回復した。
【実施例５】
【００５４】
紫外線照射の代わりに、図３に示すオゾン曝露装置３を用いて、オゾナイザー３５（定格電力５００Ｗ）を作動させて基板を３分間オゾンに曝した以外は実施例３と同一の条件でカソード基板を作製し、導電性物質を除去した。この場合に、オゾン曝露装置３の実施条件は、ガス流量：２Ｌ／ｍｉｎである。
【００５５】
ＧＮＦ成長前、ＧＮＦ成長後、オゾン曝露後において、カソード基板の各位置（Ｐ１〜Ｐ４）でゲート電極間の抵抗値を測定した。結果を表４に示す。
（表４）
【００５６】
表４から、オゾンを照射した場合には、３分後であってもＧＮＦ成長前の抵抗値まで回復した。これにより、オゾンを照射してもゲート電極間に堆積した導電性物質が除去されて、短絡を防止できることがわかった。
【実施例６】
【００５７】
本実施例では、実施例１と同一の条件でカソード基板を作製した後に、紫外線を照射して導電性物質を除去した。また、高歪点ガラスからなる上部基板に、ＩＴＯからなる透明電極層及びブラックマトリクスのパターンを順次スパッタ法で形成し、スクリーン印刷法等により、蛍光体を塗布して蛍光体層を形成し、アノード基板を作製した。次いで、３極構造型カソード基板のゲート電極層１３上に高さ１ｍｍのリブを設けて、カソード基板と得られたアノード基板とを、蛍光体層がゲート電極層１３に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極１３−カソード電極１１間に６０Ｖを印加し、アノードに５００Ｖ印加すると、蛍光体が発光したので、エミッタからの電子放出を確認することができた。これにより、紫外線照射により、堆積された炭素系の導電性物質は除去されたが、カーボン系エミッタは除去されずに残っており、十分に実用化に耐えうることがわかった。
【産業上の利用可能性】
【００５８】
本発明のカソード基板の作製方法によれば、電極間が短絡しないカソード基板を簡易に作製することができる。また、本発明のカソード基板の作製方法により得られたカソード基板を用いれば、エミッタ形成時における導電性物質の生成に起因する電極間の短絡が防止されているため、表示素子の特性を大きく向上させることができる。さらに、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示素子の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明のカソード基板の作製方法を説明するための各工程における基板の模式的断面図である。
【図２】本発明の実施に用いられる紫外線照射装置の構成を示す模式図である。
【図３】本発明の実施に用いられるオゾン曝露装置の構成を示す模式図である。
【図４】実施例における抵抗測定位置を示すための本発明のカソード基板の上面模式図。
【符号の説明】
【００６０】
２ 紫外線照射装置 ３ オゾン曝露装置
１１ カソード電極 １２ 絶縁層
１２ａ 絶縁層ホール １３ ゲート電極層
１３ａ ゲート電極 １３ｂ ゲートホール
１４ レジスト １５ 触媒層
１６ カーボン系エミッタ １７ 導電性物質
２１ チャンバー ２３ ランプハウジング
２４ ＵＶランプ ３１ 排気手段
３２ チャンバー ３４ オゾン導入バルブ
３５ オゾナイザー ３６ 放電手段
３６ａ 電極 ３６ｂ 電極
３７ ガス導入系 ３８ バイパスライン
Ｓ 基板
【技術分野】
【０００１】
本発明は、カソード基板及びその作製方法、並びに表示素子及びその表示素子の作製方法に関するものである。
【背景技術】
【０００２】
近年、陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤを構成する素子としては、カソード電極、ゲート電極及びエミッタを少なくとも有するカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される３極構造型の表示素子や、カソード電極、ゲート電極及びエミッタに加えてフォーカス電極を少なくとも有するカソード基板と、アノード電極を有するアノード基板とからなる４極構造型の表示素子がある。
【０００３】
これらの表示素子に用いられるエミッタは、Ｓｉなどから構成されることもあるが、微細加工に適しているという点に鑑みて、ＣＶＤ法を用いて触媒層に炭素原子含有ガスを接触させて成長させた炭素系材料（例えば、グラファイトナノファイバー）から構成されることが多い。しかし、ＣＶＤ法を実施している間に、炭素原子含有ガスに起因する導電性物質（例えば、アモルファスカーボン、ダイヤモンドライクカーボン、カーボンファイバー等）が、基板上のゲート電極間や、フォーカス電極−ゲート電極間等に堆積してしまうことがあり、各電極間が狭いと、堆積した導電性物質同士が接触して短絡が生じてしまう。これは、ディスプレイの高精細化が進むにつれて大きな問題となる。
【０００４】
例えば、第１電極（カソード）と第２電極（制御電極）とを短絡するカーボンファイバーを除去するために、第１電極と第２電極との間に通電して、ジュール熱により短絡の原因であるカーボンファイバーを除去する方法が知られている（例えば、特許文献１）。
【特許文献１】特開２００５−１６６３４６号（図１及び図６等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記通電加熱処理を行うと、局所的に加熱される部位ができてしまい、カソード基板の構造が破壊されやすいという問題がある。また、通常、ゲート電極（４極構造の場合には、フォーカス電極）は、同一面に形成されているので、ゲート電極間に通電するために、特別な回路を形成する必要があり、煩雑であるという問題がある。
【０００６】
そこで、本発明の課題は、前記従来技術の問題点を解決することにあり、簡易に短絡の原因である導電性物質を除去できるカソード基板の作製方法及びその方法により得られたカソード基板を提供することにある。また、この方法を用いて短絡のない表示素子を簡易に作製する表示素子の作製方法並びにその方法により得られた表示素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面に紫外線を照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とする。
【０００８】
紫外線を照射して導電性物質を除去することで、簡易に電極間の短絡を防止し、かつ、カソード基板の構造を破壊することもなく、カソード基板を得ることができる。
【０００９】
この場合、前記紫外線の波長は、２５０ｎｍ以下であることが好ましい。２５０ｎｍより長い波長であると、エネルギーが低いために、導電性物質を除去できないからである。
【００１０】
この紫外線照射は、導電性物質を除去するためには３０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。
【００１１】
また、電極間での短絡を防止して簡易にカソード基板を作製しうる本発明の別のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面にオゾンを曝露して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することである。オゾン曝露によっても、簡易に、かつ、カソード基板の構造を破壊せずに導電性物質を除去することができる。
【００１２】
この場合、オゾン曝露を導電性物質を除去するためには１０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。
【００１３】
上記いずれの方法におけるカーボン系エミッタも、グラファイトナノファイバー又はカーボンナノチューブであることが好ましい。また、前記導電性物質は、アモルファスカーボンである。
【００１４】
前記カーボン系エミッタを作製する方法は、熱ＣＶＤ法、プラズマＣＶＤ法、及びホットフィラメントＣＶＤ法のいずれかであることが好ましい。
【００１５】
また、カソード電極、絶縁層及びゲート電極を有する３極構造の表示素子に用いるカソード基板の場合には、ゲート電極−ゲート電極間に生成された導電性物質を除去することが好ましい。カソード電極、絶縁層、ゲート電極及びフォーカス電極を有する４極構造の表示素子に用いるカソード基板の場合には、ゲート電極−フォーカス電極間に生成された導電性物質を除去することが好ましい。
【００１６】
本発明のカソード基板は、前記のカソード基板の作製方法に従って作製されたことを特徴とする。
【００１７】
また、表示素子の作製方法は、前記のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とするものであり、また、本発明の表示素子は、この表示素子の作製方法に従って作製されたことを特徴とする。
【発明の効果】
【００１８】
本発明のカソード基板の作製方法及びカソード基板によれば、簡易に、かつ、カソード基板の構造が破壊されずに導電性物質を除去できるので、品質のよいカソード基板を簡易に得ることができるという優れた効果を奏する。本発明の表示素子の作製方法及び表示素子によれば、カソード基板の構造を破壊せずに簡易に導電性物質を除去したカソード基板を作製して用いるので、品質がよく、ディスプレイの高精細化に対応しうる表示素子を作製できるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明のカソード基板の作製方法を説明するために、各工程におけるカソード基板の模式的断面図を図１（ａ）〜（ｆ）に示す。
【００２０】
図１（ａ）によれば、初めに、基板Ｓ上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層１１（厚さ５０〜３００ｎｍ）を形成する。次いで、このカソード電極層１１をライン状にパターニングする。
【００２１】
パターニングしたカソード電極層１１及び露出している基板Ｓ表面に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層１２（厚さ１〜６μｍ）を形成する。基板加熱を行なうのは、絶縁層１２の応力による破損を防ぐためである。この絶縁層１２を形成する場合、２回以上にわけて形成することが好ましい。絶縁層１２の上に、２００〜４００℃の基板加熱をしながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、ゲート電極層１３（厚さ５０〜３００ｎｍ）を形成する（図１（ａ）参照）。
【００２２】
次いで、ゲート電極層１３上にレジスト層を塗布した後、例えばフォトリソグラフィ法で、所定のレジストパターンをゲート電極層上に形成し、ウェットエッチングまたはドライエッチングによりカソードラインに直交するようにライン状のゲート電極１３ａを形成する。
【００２３】
その後、ゲート電極１３ａ及び露出している絶縁層１２上に、レジストを塗布し、このレジストにパターンを転写してレジストパターン１４を形成すると共に、レジストホールを形成する。次いで、このレジストホールからウェットエッチングまたはドライエッチングしてライン状のゲート電極１３ａにゲートホール１３ｂを形成する（図１（ｂ）参照）。この場合、各ライン上のゲート電極１３ａの幅をＤ１とし、ライン状のゲート電極１３ａの間隔をＤ２としている。
【００２４】
その後、図１（ｃ）に示すように、ゲートホール１３ｂから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層１２下に形成されていたカソード電極１１が露出するまで絶縁層をエッチングして絶縁層ホール１２ａを形成する。
【００２５】
次いで、図１（ｄ）に示すように、露出したカソード電極１１上に、カーボン系エミッタを形成するために、触媒層１５を５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。
【００２６】
その後、図１（ｅ）に示すように、レジストパターン１４及びこのレジスト１４パターン上に堆積した触媒層をリフトオフする。そして、ＣＶＤ法により、絶縁層ホール１２ａ底部の触媒層１５上にカーボン系エミッタ１６を成長させる（図１（ｆ））。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、又はホットフィラメントＣＶＤ法があげられる。例えば、熱ＣＶＤ法の場合、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなる炭素原子含有ガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、カーボン系エミッタ１６を成長させる。また、プラズマＣＶＤ法の場合には、例えば、プラズマＣＶＤ装置内を成膜圧力１Ｐａとし、成長ガスとして、メタンと水素ガスとを、それぞれ３：７で混合したガス（１００ｓｃｃｍ）を導入し、この成長ガスをプラズマで分解して得られた活性種を用いて成膜を行い、カーボン系エミッタ１６を成長させる。ホットフィラメントＣＶＤ法の場合には、例えば、フィラメント温度を２０００℃、基板温度を６００℃とし、成膜装置内圧力を１Ｐａに設定して成長ガスとしてアセチレンを導入し、アセチレンがフィラメントに接触して分解され得られた活性種を用いてカーボン系エミッタ１６を成長させる。このようなカーボン系エミッタを有する表示素子は、シリコン系エミッタを有する表示素子に比べて、簡易に作製できると共に、電子放出がよい。
【００２７】
ところで、これらの３極構造の表示素子のカーボン系エミッタ成長中、基板表面の触媒層以外の部分（例えば、ライン状のゲート電極間Ｄ２）に炭素原子含有ガスに起因する導電性物質（主にアモルファスカーボン）１７が生成され（図１（ｆ）参照）、短絡を起こす場合や、後述する４極構造の表示素子において、基板表面の触媒層以外の部分（例えば、ゲート電極間Ｄ２、絶縁層１２ａの側壁や、ゲート電極−フォーカス電極間等）に導電性物質（主にアモルファスカーボン）が堆積し、短絡を起こす場合がある。
【００２８】
そこで、本発明では、上記のようにカーボン系エミッタを成長させた後に、紫外線を照射するか又はオゾンを曝露することで電極間に存在する導電性物質を除去し、電極間の短絡を防止することが可能である。
【００２９】
以下、紫外線照射により導電性物質を除去する方法を図２に示す紫外線照射装置２を用いて説明する。
【００３０】
紫外線照射装置２は、チャンバー２１を有し、このチャンバー２１底部に基板Ｓの載置台２２を備えている。また、チャンバー２１には、載置台２２に対向するようにランプハウジング２３によって保持されたＵＶランプ２４が設けられている。
【００３１】
このＵＶランプ２４を作動させて、載置台２２上に載置した基板Ｓに波長２５０ｎｍ以下の紫外線を３０〜３６００秒間、好ましくは６００秒間以上照射すると、基板表面の触媒層以外の部分、例えば、ライン状のゲート電極１３ａ間に堆積していた短絡の原因である導電性物質１７が除去される。
【００３２】
次に、図３に示すオゾン曝露装置３を用いて堆積した導電性物質を除去する方法について説明する。
【００３３】
オゾン曝露装置３は、排気手段３１を備えたチャンバー３２を備え、このチャンバー３２の底部には基板を載置する載置台３３が設けられている。そして、このチャンバー３２には、オゾン導入バルブ３４を介してオゾナイザー３５（例えば、定格電力５００Ｗ）が接続されている。オゾナイザー３５は、放電手段３６を有している。この放電手段３６は、電極３６ａ及び３６ｂからなり、この電極３６ａ−電極３６ｂ間に電圧を印加して放電させるものである。
【００３４】
このオゾナイザー３５に設けられたガス導入バルブ３７を介して酸素含有ガス（例えば、空気又は酸素）がオゾナイザー３５内部に導入すると共に、オゾン導入バルブ３４と排気手段３１との間にチャンバー３２と並列になるように設けられたバイパスライン３８を開き、このバイパスライン３８を介して酸素含有ガスを排気手段３１から排出する。同時に、オゾナイザー３５を作動させ、放電手段３６により放電が始まると、この放電により、オゾナイザー３５内の酸素含有ガスが分解され、オゾンが生成される。次いでバイパスライン３８を閉じ、生成されたオゾンを、オゾン導入バルブ３４を介してチャンバー３２に導入し、チャンバー３２内の基板載置台３３に載置された基板Ｓをオゾンに曝す。これにより、短絡の原因である導電性物質が除去される。
【００３５】
この場合、酸素含有ガスの流量は、２Ｌ／ｍｉｎである。
【００３６】
前記基板Ｓとしては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。触媒層材料としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。
【００３７】
上記では、３極構造の表示素子に用いられるカソード基板の作製方法について述べたが、以下４極構造の表示素子に用いられるカソード基板の作製方法について説明する。初めに、３極構造の表示素子のカソード基板と同一の工程で絶縁層（第１の絶縁層とする）上に設けたゲート電極をライン状にパターニングする。その後、該ゲート電極上に第２の絶縁層及びフォーカス電極を順次形成し、フォーカス電極にフォーカスホールを形成し、このフォーカスホールを用いて、第２の絶縁層、ゲート電極、第１の絶縁層をそれぞれエッチングしてひとつの連なったホールを形成すると共に、そのホールの底部にカソード電極を露出させる。次いで、露出されたカソード電極上に触媒層を形成し、ＣＶＤ法によって触媒層上にカーボン系エミッタを成長させ、所望の４極構造の表示素子用カソード基板を作製する。そして、このカーボン系エミッタ作製後、上記の紫外線照射又はオゾン曝露により基板表面に生成された導電性物質、特にゲート電極間や、ゲート電極−フォーカス電極間などに生成されたアモルファスカーボンを除去する。これにより、電極間の短絡を防止することができる。
【００３８】
以下、この短絡の原因である導電性物質が除去されたカソード基板を用いて表示素子を作製する方法について説明する。
【００３９】
公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極層上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。
【００４０】
そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ数ｍｍのリブ）を介して、蛍光体層がゲート電極層（４極構造の表示素子の場合には、フォーカス電極）に対向するように貼り合わせて表示素子を構成する。
【実施例１】
【００４１】
本実施例では、図１（ａ）〜（ｆ）に示す作製工程に従ってカソード基板を作製し、その後、図２に示す紫外線照射装置２を用いて導電性物質の除去を行った。初めに、商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、２００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１１の上に、スパッタ法により膜厚３μｍのＳｉＯ２からなる絶縁層１２を形成した。次いで、２００℃の基板加熱をしながらスパッタ法により膜厚３００ｎｍのＣｒからなるゲート電極層１３を形成した。得られたゲート電極層１３をリソグラフィ法により、カソード電極層１１に直交するライン状にパターニングした後、レジストを塗布した。次いで、ＫＯＨを用いたエッチングにより、レジストホールを直径５μｍで形成した後に、硝酸第二セリウムアンモニウムを用いたエッチングによりゲートホール１３ｂを直径５μｍで作製した。
【００４２】
そして、エッチャントとしてバッファードフッ酸を使用して、絶縁層１２をエッチングし、ゲートホール１３ａ下に絶縁層ホール１２ａを形成し、絶縁層ホール１２ａ底部にカソード電極１１を露出させた。
【００４３】
その後、膜厚５ｎｍの４２ニッケルからなる触媒層１５をスパッタにより成膜し、レジスト及びレジスト上の触媒層をリフトオフした。ここで、隣り合うライン状のゲート電極間Ｄ２の抵抗値を、測定した。即ち、図４に示す得られた基板の上面模式図のＰ１間〜Ｐ４間の各位置で測定した。図４中、例として、ゲートホール１３ｃは、各ゲート電極中１１個示してある。また、Ｌ−Ｌ間での断面図が図１（ｆ）に相当し、導電性物質１７は図４中では図示していない。
【００４４】
次いで、熱ＣＶＤ法により、成長温度：６００℃、成長時間：２０分、プロセスガス比：ＣＯ／Ｈ２＝１、及びプロセスガスの総流量４００ｓｃｃｍの条件で、露出したカソード電極１１に残った触媒層１５上にグラファイトナノファイバーを成長させてカーボン系エミッタ１６とし、カソード基板を作製した。カソード基板作製後、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。その後、基板を図２に示す紫外線照射装置２の載置台２２に載置し、ＵＶランプ（Ｘｅエキシマランプ）を作動させて波長１７２ｎｍの紫外線を１５分間照射したあとに、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。
【００４５】
表１に、測定したゲート電極間の抵抗値を示す。
（表１）
【００４６】
表１から、ＧＮＦ成長前には全てのライン状のゲート電極１３ａ間の抵抗値が高く、各電極間は短絡していなかったが、ＧＮＦ成長時に、導電性物質がライン状のゲート電極１３ａ間に堆積され、電極が短絡していたことがわかった。そして、紫外線を１５分照射することで、Ｐ３間及びＰ４間においては抵抗がＧＮＦ成長前まで回復し、Ｐ１間及びＰ２間についても紫外線照射前よりも１０００倍以上抵抗が増大し、回復した。これにより、所定の紫外線を照射することでゲート電極間の導電性物質を除去できることがわかった。
【実施例２】
【００４７】
本実施例では、紫外線照射時間を変化させて紫外線照射による導電性物質の除去を行った。実施例１と同一条件で３枚のカソード基板（１）〜（３）を作製し、ＧＮＦ作製前とＧＮＦ作製後でそれぞれ図４に示すゲート電極間の各位置（Ｐ１〜Ｐ４）で抵抗値を測定した。次いで、各基板に対し、波長１７２ｎｍの紫外線を以下の（１）〜（３）の各条件で２回に分けて照射し、各基板での紫外線照射時間が合計３０分になるようにして、１回目及び２回目の照射が終了した後に、ゲート電極間の各位置（Ｐ１〜Ｐ４）で、抵抗値を測定した。
（１）基板１、ＵＶ照射１回目：１０分 ＵＶ照射２回目：２０分
（２）基板２、ＵＶ照射１回目：１５分 ＵＶ照射２回目：１５分
（３）基板３、ＵＶ照射１回目：２０分 ＵＶ照射２回目：１０分
結果を表２に示す。
（表２）
【００４８】
表２から、１回目の測定における処理時間が長いほど、抵抗値が高くなったことがわかる。また、１５分以上照射すれば、抵抗値が１ＭΩ以上と十分に高くなり、３０分を超えればＧＮＦ成長前まで抵抗値が回復することがわかった。
【００４９】
（比較例１）
実施例１と同一の条件でカソード基板を作製し、波長が２５４ｎｍの紫外線を６０分間照射した。抵抗値は基板上のどの位置においても１ｋΩ程度であり、ゲート電極は短絡したままであった。
【実施例３】
【００５０】
ＧＮＦの成長温度を５６０℃とした以外は実施例１と同一の条件でカソード基板を作製し、同一の紫外線を２０分間照射した。この場合において、ＧＮＦ成長前、ＧＮＦ成長後、紫外線照射後に、それぞれＰ１〜Ｐ４の各位置でのゲート電極間抵抗を測定した。結果を表３に示す。
【００５１】
（表３）
【００５２】
表３から、実施例１及び２に比べて、ＧＮＦ成長後の抵抗値があがっていた。これは、低温で成長させたために、導電性物質の堆積量が少なかったためと考えられる。これにより、堆積物が少ないと、２０分の紫外線照射により、短絡の原因である導電性物質が除去されて、抵抗値がＧＮＦ成長前まで回復することがわかった。
【実施例４】
【００５３】
本実施例では、実施例１と同一の条件でカソード基板を作製し、ＧＮＦ成長前後で基板上の同一の位置（図４のＰ１〜Ｐ４）でライン状のゲート電極間の抵抗値を測定した。その後、紫外線ランプとして波長２２２ｎｍのＫＣｌエキシマランプを用いた以外は実施例１と同一の条件で紫外線を１５分間照射したあとに、再度基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。この場合であっても、ＧＮＦ成長後に低下したゲート電極間の抵抗値は、紫外線照射によりＧＮＦ成長前まで回復した。
【実施例５】
【００５４】
紫外線照射の代わりに、図３に示すオゾン曝露装置３を用いて、オゾナイザー３５（定格電力５００Ｗ）を作動させて基板を３分間オゾンに曝した以外は実施例３と同一の条件でカソード基板を作製し、導電性物質を除去した。この場合に、オゾン曝露装置３の実施条件は、ガス流量：２Ｌ／ｍｉｎである。
【００５５】
ＧＮＦ成長前、ＧＮＦ成長後、オゾン曝露後において、カソード基板の各位置（Ｐ１〜Ｐ４）でゲート電極間の抵抗値を測定した。結果を表４に示す。
（表４）
【００５６】
表４から、オゾンを照射した場合には、３分後であってもＧＮＦ成長前の抵抗値まで回復した。これにより、オゾンを照射してもゲート電極間に堆積した導電性物質が除去されて、短絡を防止できることがわかった。
【実施例６】
【００５７】
本実施例では、実施例１と同一の条件でカソード基板を作製した後に、紫外線を照射して導電性物質を除去した。また、高歪点ガラスからなる上部基板に、ＩＴＯからなる透明電極層及びブラックマトリクスのパターンを順次スパッタ法で形成し、スクリーン印刷法等により、蛍光体を塗布して蛍光体層を形成し、アノード基板を作製した。次いで、３極構造型カソード基板のゲート電極層１３上に高さ１ｍｍのリブを設けて、カソード基板と得られたアノード基板とを、蛍光体層がゲート電極層１３に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極１３−カソード電極１１間に６０Ｖを印加し、アノードに５００Ｖ印加すると、蛍光体が発光したので、エミッタからの電子放出を確認することができた。これにより、紫外線照射により、堆積された炭素系の導電性物質は除去されたが、カーボン系エミッタは除去されずに残っており、十分に実用化に耐えうることがわかった。
【産業上の利用可能性】
【００５８】
本発明のカソード基板の作製方法によれば、電極間が短絡しないカソード基板を簡易に作製することができる。また、本発明のカソード基板の作製方法により得られたカソード基板を用いれば、エミッタ形成時における導電性物質の生成に起因する電極間の短絡が防止されているため、表示素子の特性を大きく向上させることができる。さらに、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示素子の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明のカソード基板の作製方法を説明するための各工程における基板の模式的断面図である。
【図２】本発明の実施に用いられる紫外線照射装置の構成を示す模式図である。
【図３】本発明の実施に用いられるオゾン曝露装置の構成を示す模式図である。
【図４】実施例における抵抗測定位置を示すための本発明のカソード基板の上面模式図。
【符号の説明】
【００６０】
２ 紫外線照射装置 ３ オゾン曝露装置
１１ カソード電極 １２ 絶縁層
１２ａ 絶縁層ホール １３ ゲート電極層
１３ａ ゲート電極 １３ｂ ゲートホール
１４ レジスト １５ 触媒層
１６ カーボン系エミッタ １７ 導電性物質
２１ チャンバー ２３ ランプハウジング
２４ ＵＶランプ ３１ 排気手段
３２ チャンバー ３４ オゾン導入バルブ
３５ オゾナイザー ３６ 放電手段
３６ａ 電極 ３６ｂ 電極
３７ ガス導入系 ３８ バイパスライン
Ｓ 基板
【特許請求の範囲】
【請求項１】
基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面に紫外線を照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とするカソード基板の作製方法。
【請求項２】
前記紫外線の波長が、２５０ｎｍ以下であることを特徴とする請求項１記載のカソード基板の作製方法。
【請求項３】
前記紫外線を、基板表面に３０〜３６００秒間照射することを特徴とする請求項１又は２記載のカソード基板の作製方法。
【請求項４】
基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面にオゾンを曝露して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とするカソード基板の作製方法。
【請求項５】
前記オゾンを、基板表面に１０〜３６００秒間曝露することを特徴とする請求項４記載のカソード基板の作製方法。
【請求項６】
前記カーボン系エミッタが、グラファイトナノファイバー又はカーボンナノチューブであることを特徴とする請求項１〜５のいずれかに記載のカソード基板の作製方法。
【請求項７】
前記導電性物質が、アモルファスカーボンであることを特徴とする請求項１〜６のいずれかに記載のカソード基板の作製方法。
【請求項８】
前記エミッタを、熱ＣＶＤ法、プラズマＣＶＤ法、及びホットフィラメントＣＶＤ法のいずれかにより形成することを特徴とする請求項１〜７のいずれかに記載のカソード基板の作製方法。
【請求項９】
前記カソード基板が、カソード電極、絶縁層及びゲート電極を有する３極構造の表示素子に用いるカソード基板である場合には、ゲート電極−ゲート電極間に生成された導電性物質を除去することを特徴とする請求項１〜８のいずれかに記載のカソード基板の作製方法。
【請求項１０】
前記カソード基板が、カソード電極、絶縁層、ゲート電極及びフォーカス電極を有する４極構造の表示素子に用いるカソード基板の場合には、ゲート電極−フォーカス電極間に生成された導電性物質を除去することを特徴とする請求項１〜８のいずれかに記載のカソード基板の作製方法。
【請求項１１】
請求項１〜１０のいずれかに記載されたカソード基板の作製方法に従って作製されたことを特徴とするカソード基板。
【請求項１２】
請求項１〜１０のいずれかに記載されたカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
【請求項１３】
請求項１２に記載された表示素子の作製方法に従って作製されたことを特徴とする表示素子。
【請求項１】
基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面に紫外線を照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とするカソード基板の作製方法。
【請求項２】
前記紫外線の波長が、２５０ｎｍ以下であることを特徴とする請求項１記載のカソード基板の作製方法。
【請求項３】
前記紫外線を、基板表面に３０〜３６００秒間照射することを特徴とする請求項１又は２記載のカソード基板の作製方法。
【請求項４】
基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面にオゾンを曝露して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とするカソード基板の作製方法。
【請求項５】
前記オゾンを、基板表面に１０〜３６００秒間曝露することを特徴とする請求項４記載のカソード基板の作製方法。
【請求項６】
前記カーボン系エミッタが、グラファイトナノファイバー又はカーボンナノチューブであることを特徴とする請求項１〜５のいずれかに記載のカソード基板の作製方法。
【請求項７】
前記導電性物質が、アモルファスカーボンであることを特徴とする請求項１〜６のいずれかに記載のカソード基板の作製方法。
【請求項８】
前記エミッタを、熱ＣＶＤ法、プラズマＣＶＤ法、及びホットフィラメントＣＶＤ法のいずれかにより形成することを特徴とする請求項１〜７のいずれかに記載のカソード基板の作製方法。
【請求項９】
前記カソード基板が、カソード電極、絶縁層及びゲート電極を有する３極構造の表示素子に用いるカソード基板である場合には、ゲート電極−ゲート電極間に生成された導電性物質を除去することを特徴とする請求項１〜８のいずれかに記載のカソード基板の作製方法。
【請求項１０】
前記カソード基板が、カソード電極、絶縁層、ゲート電極及びフォーカス電極を有する４極構造の表示素子に用いるカソード基板の場合には、ゲート電極−フォーカス電極間に生成された導電性物質を除去することを特徴とする請求項１〜８のいずれかに記載のカソード基板の作製方法。
【請求項１１】
請求項１〜１０のいずれかに記載されたカソード基板の作製方法に従って作製されたことを特徴とするカソード基板。
【請求項１２】
請求項１〜１０のいずれかに記載されたカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
【請求項１３】
請求項１２に記載された表示素子の作製方法に従って作製されたことを特徴とする表示素子。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−３２３８４１（Ｐ２００７−３２３８４１Ａ）
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願番号】特願２００６−１４９９９０（Ｐ２００６−１４９９９０）
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００１０１７１０）アルバック成膜株式会社 (39)
【Ｆターム（参考）】
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００１０１７１０）アルバック成膜株式会社 (39)
【Ｆターム（参考）】
[ Back to top ]