ナノギャップを形成する方法、分子素子とバイオセンサーのためのナノ電界効果トランジスタを作製する方法、及びその方法により作製された分子素子とバイオセンサー
【課題】分子素子やバイオセンサーのためのナノギャップまたはナノ電界効果トランジスタ製作方法及びその構造を提供する。
【解決手段】ナノギャップの製作方法は、(a)シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、(b)前記マスクパターンをマスクにして第1金属層を蝕刻する段階と、(C)前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と、(D)前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階、(E)前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ固定を利用してとり除く段階と、(f)前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階とを含んでからなる。
【解決手段】ナノギャップの製作方法は、(a)シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、(b)前記マスクパターンをマスクにして第1金属層を蝕刻する段階と、(C)前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と、(D)前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階、(E)前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ固定を利用してとり除く段階と、(f)前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階とを含んでからなる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、分子素子やバイオセンサー(bio−sensor)のためのナノギャップ(nanogap)、ナノ電界効果トランジスタ(nano Field Effect Transistor;nanoFET)製作方法及びその構造に関し、詳くは分子またはそれに準する大きさの薄膜を利用して再現性が高いナノギャップの製作方法とその製作方法によって製作されたナノ電界効果トランジスタに関する。
【背景技術】
【0002】
ナノメートルサイズのギャップ(gap)の両側に設置される金属板が位置するようになる金属ナノギャップは、分子素子とバイオセンサーを製作するのに価値がある。
【0003】
絶えず繰り返される技術の発展により、半導体素子が高集積化し、その性能拡張および小型化が実現されてきた。
【0004】
半導体製造プロセスで使われるリソグラフィ(lithography)の技術的な制約(光源の波長、光の散乱、レンズのNA限界、photoresistの不在)のために、今では素子の小型化が限界になっている。
【0005】
このような半導体素子の小型化の限界を乗り越えるために分子素子が提案された。
【0006】
分子素子は分子をチャンネルとして利用する新しい概念の素子である。
【0007】
このような分子素子を具現するために、従来の電界効果トランジスタのソ−ス/ドレイン電極として機能する二つの金属板の間に、分子の長さに対応する大きさのギャップが形成されなければならない。
【0008】
しかし、前述したのように従来のリソグラフィプロセスを利用した分子の長さのギャップを形成することは技術的な限界にぶつかっている。
【0009】
バイオセンサーは酵素や抗体のように生物体を成している特定分子を検出する検出器である。
【0010】
特定分子を検出するには、化学的、光学的、電気的な方法があり、この中で電気的な検出方法は、少量の特定分子で迅速な検出ができるので、最も正確である。
【0011】
また、従来のシリコン工程技術を利用した小型・高集積の量産によって、低製造コストで携帯可能なセンサーを製作することができるという利点もある。
【0012】
ナノギャップ(nanogap)間に生体物質を含む溶液を注入した後ナノギャップ両端の電気的な特性の変化を通じて特定物質を検出することができるから数ナノメートルの幅を持ったナノギャップは電気的なセンサーで使われることができる。
【0013】
この時ナノギャップのギャップのサイズが小くなるほど感度が増し、さらに効果的な検出が可能である。
【0014】
ところが、既存のシリコン工程で使われるリソグラフィを利用して数ナノメートルよりも小さいサイズのギャップを形成することは、利用される光源の波長、光の分散現象などの技術的な限界がある。またリソグラフィを利用したナノギャップの形成は複雑な工程が必要となり、所望のギャップサイズが小くなるほど再現性が低くなるから、高性能のバイオセンサーに必要な数ナノメートルのサイズのギャップを形成しにくくなる。
【0015】
分子素子またはバイオセンサーを具現するため、数ナノメートルのサイズのナノギャップを形成する新しい方法が必須である。
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明は前記のような問題点を解決するためのもので、その目的はシリコン基板の上に二つの金属層と、SAM(Self−Assembled Monolayer)またはALD(Atomic Layer Deposition)工程を通じるAl2O3層を形成した後SAMまたはAl2O3層をエッチングまたは部分エッチングして数ナノメートルのナノギャップを製作する方法を提供することである。
【0017】
また、本発明の他の目的は前述したナノギャップ製作方法を利用して、簡単な方法で高集積、高性能のバイオセンサーと既存の素子を取り替える分子素子であるナノ電界効果トランジスタ(nano Field Effect Transistor;nanoFET)を製作する方法を提供することである。
【課題を解決するための手段】
【0018】
本発明の一実施例によるバイオセンサーのためのナノギャップの製作方法は、(a) シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、(b) 前記マスクパターンをマスクにして第1金属層を蝕刻する段階と, (c) 前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と, (d) 前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階と, (e) 前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(lift−off)固定を利用してとり除く段階と、 (f) 前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階とを含んでからなる。
【0019】
ここで、前記第1及び第2金属層に使われる金属は金(Au)であるのが望ましい。
【0020】
前記第1及び第2金属層は、気相成長法、スパッタリング(sputtering)またはPLD(Pulsed Laser Deposition)の工程の中で何れか一つの工程を利用して形成されることが望ましい。
【0021】
また、本発明の一実施例による垂直ナノギャップの製作方法は、(a) シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するためにSAM、第2金属層及びハードマスクを順次に形成する段階と、(c) 前記マスクパターンをマスクにして第2金属層、SAM及び第1金属層を蝕刻する段階と、 (d)前記SAMが形成されるパターンを確保するために(b)段階で形成されたハードマスクを蝕刻する段階と、(e)前記SAMを部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【0022】
ここで、前記第1及び第2金属層に使われる金属は金(Au)であるのが望ましい。
【0023】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するために誘電体、第2金属層及びハードマスクを順次に形成する段階と、(c) 前記ハードマスクをマスクにして第2金属層、誘電体、第1金属層を蝕刻する段階及び (d)前記(b)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【0024】
ここで、前記第1及び第2金属層の金属は金(Au)を利用するのが望ましい。
【0025】
前記(b)段階の誘電体はAl2O3であるのが望ましい。
【0026】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(a)シリコン基板、絶縁膜、第1シリコン窒化膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するために第1誘電体、第2金属層、第2シリコン窒化膜及びハードマスクを順次に形成する段階と、(c)前記ハードマスクをマスクにして前記第2シリコン窒化膜、第2金属層、第1誘電体、第1金属層及び第1シリコン窒化膜を蝕刻する段階と、(d)前記シリコン基板上に膜形成(Film Deposition)と異方蝕刻が可能な第2誘電体層を蒸着する段階と、(e)前記第2誘電体層をエチ-バック(Etch−back)工程を利用してゲート酸化膜を形成する段階と、(f)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、(g)前記(f)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、(h)前記(b)段階で形成された第1誘電体層を蝕刻して垂直ナノギャップを形成する段階と、(i)前記(h)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含んでから成る。
【0027】
ここで、前記第1及び第2金属層の金属は金(Au)を利用するのが望ましい。
【0028】
前記(b)段階の誘電体はAl2O3であるのが望ましい。
【0029】
前記(D)段階の誘電体はSiO2であるのが望ましい。
【発明の効果】
【0030】
本発明による分子素子やバイオセンサーのためのナノギャップまたはナノ電界効果トランジスタ作り方を通じて、簡単と再現性ある工程を通じて高集積のナノギャップ構造を製作することができる。
【0031】
また、適切なSAMの選択とALD工程を通じて既存工程では具現しにくい数ナノメートル大きさのナノギャップを製作することができる。
【0032】
また、多様な種類のSAMとALD工程を通じて検出しようとする生体物質に適当な大きさのナノギャップをサブナノメートル大きさのの正確度で製作することができる。
【0033】
また、本発明は現在半導体工程を利用した非常に実用的な技術でスケ−リング(scaling)に限界を見せる既存リソグラフィを取り替えることができるナノギャップ製作技術なのでバイオセンサーや分子素子産業全般にわたって波及効果が大きい。
【発明を実施するための最良の形態】
【0034】
以下、本発明の好ましい実施例に従い、分子素子やバイオセンサーのためのナノギャップを形成する方法、分子素子やバイオセンサーのためのナノ電界効果トランジスタ(nanoFET)の製作方法を図面を参照してより詳しく説明する。
【0035】
図1A〜図1Fは本発明の一実施例によるバイオセンサーのためのプラナー(Planar)ナノギャップを製作する方法を順次に示す断面図である。
【0036】
図示するように、シリコン基板上に第1Au層(金属層)を形成し、SAMを利用して第2Au層を第1Au層と分離させて形成することでSAMの長さに対応するプラナーナノギャップを形成する。
【0037】
先ず、シリコン基板101上に、ドーピングを利用したバックゲート(back−gate)薄膜101−1、絶縁膜102、第1Au層103およびハードマスク104を順次に形成する(100A)。ハードマスク104は、第1Au層で異方性エッチング時にエッチング(蝕刻)されない物質で構成するようにする。
【0038】
次に、ハードマスク104により、パターンが形成され、第1Au層103を異方性エッチングし、以後の工程でプラナーナノギャップの一つの電極として利用されるパターンを形成する(100B)。
【0039】
次に、第1Au層103と第2Au層106の間のギャップを形成するために第1Au層103の側面(表面)にSAM105を形成する(100C)。
【0040】
ここで、 Auと接着性(adhesion)が良いSAMを選択して使うのが望ましい。
【0041】
次に、プラナーナノギャップのための他の電極を形成するため、エッチングで露出した絶縁膜102に第2Au層106を形成する(100D)。
【0042】
ハードマスク104によっては、第1Au層103の側面に形成されたSAM105上には第2Au層106が形成されない。
【0043】
次に、ハードマスク104を除去する(取り除く)ことで二つの電極(第1及び第2Au層)の間にSAM105が形成されたパターンを得る。
【0044】
ハードマスク104上に形成された第2Au層106は、ハードマスクを除去するときに一緒にエッチングされる(100E)。
【0045】
次に、第1Au層103と第2Au層106の間に形成されたSAM105を除去する(100F)。
【0046】
ここで、プラナーナノギャップをナノ電界効果トランジスタとして利用するため、チャンネル分子層役目をするSAM105は除去されるべきではないので、本過程100Fが必要ではない。このような過程によって、本発明の一実施例によるバイオセンサーのためのプラナーナノギャップまたはナノ電界効果トランジスタを製作するのが可能となり、SAMの長さによってナノギャップの幅を調節するのが可能になる。
【0047】
SAMの鎖長さを原子単位で調節して検出しようとする生体物質の大きさに応じ、原子の大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【0048】
図2A〜図2Eは本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【0049】
図示するように、シリコン基板上に第1Au層を形成してSAMを利用して第2Au層を第1Au層と分離させて形成することでSAMの長さに対応する垂直ナノギャップを形成するようにする。
【0050】
シリコン基板201上に、絶縁膜202、第1Au層203、SAM204、および第2Au層205を順次に形成する(200A)。
【0051】
次に、第2Au層205上にハードマスク206を形成する(200B)。
【0052】
ハードマスク206は、以後の工程で第1Au層203、SAM204、第2Au層205を選択的にエッチングするために用いられるから、第1Au層203、SAM204、第2Au層205の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0053】
次に、ハードマスク206によりパターンを形成するように、第1Au層203、SAM204、および第2Au層205を異方性エッチングし、以後の工程で垂直ナノギャップになるパターンを形成する(200C)。
【0054】
次に、ハードマスク206を除去することで、二つの電極の間にSAM204が形成されるパターンを得る(200D)。
【0055】
次に、第1Au層203と第2Au層205の間に形成されているSAM204を部分エッチングしてナノギャップになる部分を形成する(200E)。
【0056】
このような過程によって、本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でSAMの長さよってナノギャップの幅を調節するのが可能になる。
【0057】
SAMの鎖長を原子単位で調節して検出しようとする生体物質の大きさによって原子大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【0058】
図3A〜図3Eは本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【0059】
図示するように、シリコン基板上に第1Au層を形成してAl2O3を利用して第2Au層を第1Au層と分離させて形成することでAl2O3の厚さにあたる垂直ナノギャップを形成するようにする。
【0060】
シリコン基板301上に、絶縁膜302、第1Au層303、Al2O3層304、第2Au層305を順次に形成する(300A)。
ここで、 Al2O3層304はALD(Atomic Layer Deposition)を利用して形成する。
【0061】
ここで、 ALDを使えば原子水準の大きさで層を形成するのが可能である。
【0062】
次に、第2Au層305上にハードマスク306を形成する(300B)。
【0063】
ここで、ハードマスク306は、以後の工程で第1Au層303、Al2O3層304、第2Au層305を選択的にエッチングするために用いられるので、第1Au層303、Al2O3層304、第2Au層305の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0064】
次に、ハードマスク306によりパターンをマスクにし、第1Au層303、 Al2O3層304、第2Au層305を異方性エッチングして、以後の工程で垂直ナノギャップになるパターンを形成する(300C)。
【0065】
次に、ハードマスク306を除去することで二つの電極の間にAl2O3層304が形成されたパターンを得る(300D)。
【0066】
次に、第1Au層303と第2Au層305の間に形成されているAl2O3層304を部分エッチングしてナノギャップになる部分を形成する(300E)。
【0067】
このような過程によって、本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でALDを通じて形成したAl2O3の厚さにしたがってサブナノメートル(sub−nanometer)大きさの精度でナノギャップの幅を調節するのが可能になる。
【0068】
すなわち、ALD工程上の様々な条件(gas pressure、工程時間など)を通じて人為的に厚さを調節して多様な厚さの薄膜を得ることが可能になる。
【0069】
図4A〜図4Fは本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をゲート誘電膜で使った分子素子を製作する方法を順次に示す断面図である。
【0070】
図示するように、シリコン基板上に第1Au層を形成してAl2O3を利用して第2Au層と第1Au層を分離させて形成することでAl2O3の厚さに対応する垂直ナノギャップを形成するようにする。
【0071】
その後に形成された垂直ナノギャップにゲート誘電膜の役目をするギャップ大きさと等しい長さを持つ分子を形成してナノ電界効果トランジスタを具現するようにする。
【0072】
シリコン基板401上に、絶縁膜402、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407、ハードマスク408を順次に形成する(400A)。
【0073】
ここで、Al2O3層405はALDを利用して形成する。
【0074】
ALDを使えば原子水準の大きさで層を形成するのが可能である。
【0075】
また、ハードマスク408は、以後の工程で第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407を選択的にエッチングするために用いられるから、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0076】
次に、ハードマスク408によりパターンをマスクにし、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407を異方性エッチングした後、ハードマスク408を除去する(400B)。
【0077】
次に、パターンにSiO2層409を蒸着する。
【0078】
ここで、SiO2層409は以後工程で形成されるゲートとAu層の間にSiO2サイドウォル(side−wall)を形成するためである(400C)。
【0079】
次に、 SiO2層409をエチ-バック(Etch−back)してゲートが形成される部分に二つのサイドウォルを形成する(400D)。
【0080】
次に、ゲート物質410を蒸着した後、感光膜パターンを利用してゲートを形成して、 Al2O3層405をエッチングして分子層が形成されるナノギャップを形成する(400E)。
【0081】
次に、Al2O3層405のエッチングで生じたナノギャップの幅と等しい長さを持つ分子層411を形成する(400F)。
【0082】
このような過程によって、本発明のさらに他の実施例による分子素子のための垂直ナノギャップを製作するのが可能で、ALDを通じて形成したAl2O3の厚さによってサブナノメートル大きさの精度でナノギャップの幅を調節するのが可能になる。
【0083】
また、先立った過程で製作されたナノギャップに分子層を形成することでナノ電界効果トランジスタを製作するのが可能になる。
【0084】
以上、図面を参照して本発明の実施例を説明したが、上述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的思想や必須特徴を変更しなくても他の具体的な形態で実施することができるということを理解することができるはずである。以上で記述した実施例はすべての面で例示的なことで限定的なものではないこととして理解されなければならない。また、本発明の範囲は前記詳細な説明よりは特許請求の範囲によって現わされて、特許請求の範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれることに解釈されなければならない。
【図面の簡単な説明】
【0085】
【図1A】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1B】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1C】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1D】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1E】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1F】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図2A】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2B】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2C】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2D】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2E】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3A】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3B】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3C】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3D】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3E】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図4A】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4B】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4C】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4D】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4E】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4F】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【符号の説明】
【0086】
101、201、301、401:シリコン基板
102、202、302、402:絶縁膜
103、203、303、404:第1Au層
104、206、306、408:ハードマスク
105、204:SAM(Self−Assembled Monolayer)
304、405:Al2O3層
106、205、305、406:第2Au層
403、407: Si3N4層
409: SiO2層(side−wall)
410:ゲート物質
411:チャンネル分子層
101―1:ドーピングされたバックゲート(back−gate)
【技術分野】
【0001】
本発明は、分子素子やバイオセンサー(bio−sensor)のためのナノギャップ(nanogap)、ナノ電界効果トランジスタ(nano Field Effect Transistor;nanoFET)製作方法及びその構造に関し、詳くは分子またはそれに準する大きさの薄膜を利用して再現性が高いナノギャップの製作方法とその製作方法によって製作されたナノ電界効果トランジスタに関する。
【背景技術】
【0002】
ナノメートルサイズのギャップ(gap)の両側に設置される金属板が位置するようになる金属ナノギャップは、分子素子とバイオセンサーを製作するのに価値がある。
【0003】
絶えず繰り返される技術の発展により、半導体素子が高集積化し、その性能拡張および小型化が実現されてきた。
【0004】
半導体製造プロセスで使われるリソグラフィ(lithography)の技術的な制約(光源の波長、光の散乱、レンズのNA限界、photoresistの不在)のために、今では素子の小型化が限界になっている。
【0005】
このような半導体素子の小型化の限界を乗り越えるために分子素子が提案された。
【0006】
分子素子は分子をチャンネルとして利用する新しい概念の素子である。
【0007】
このような分子素子を具現するために、従来の電界効果トランジスタのソ−ス/ドレイン電極として機能する二つの金属板の間に、分子の長さに対応する大きさのギャップが形成されなければならない。
【0008】
しかし、前述したのように従来のリソグラフィプロセスを利用した分子の長さのギャップを形成することは技術的な限界にぶつかっている。
【0009】
バイオセンサーは酵素や抗体のように生物体を成している特定分子を検出する検出器である。
【0010】
特定分子を検出するには、化学的、光学的、電気的な方法があり、この中で電気的な検出方法は、少量の特定分子で迅速な検出ができるので、最も正確である。
【0011】
また、従来のシリコン工程技術を利用した小型・高集積の量産によって、低製造コストで携帯可能なセンサーを製作することができるという利点もある。
【0012】
ナノギャップ(nanogap)間に生体物質を含む溶液を注入した後ナノギャップ両端の電気的な特性の変化を通じて特定物質を検出することができるから数ナノメートルの幅を持ったナノギャップは電気的なセンサーで使われることができる。
【0013】
この時ナノギャップのギャップのサイズが小くなるほど感度が増し、さらに効果的な検出が可能である。
【0014】
ところが、既存のシリコン工程で使われるリソグラフィを利用して数ナノメートルよりも小さいサイズのギャップを形成することは、利用される光源の波長、光の分散現象などの技術的な限界がある。またリソグラフィを利用したナノギャップの形成は複雑な工程が必要となり、所望のギャップサイズが小くなるほど再現性が低くなるから、高性能のバイオセンサーに必要な数ナノメートルのサイズのギャップを形成しにくくなる。
【0015】
分子素子またはバイオセンサーを具現するため、数ナノメートルのサイズのナノギャップを形成する新しい方法が必須である。
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明は前記のような問題点を解決するためのもので、その目的はシリコン基板の上に二つの金属層と、SAM(Self−Assembled Monolayer)またはALD(Atomic Layer Deposition)工程を通じるAl2O3層を形成した後SAMまたはAl2O3層をエッチングまたは部分エッチングして数ナノメートルのナノギャップを製作する方法を提供することである。
【0017】
また、本発明の他の目的は前述したナノギャップ製作方法を利用して、簡単な方法で高集積、高性能のバイオセンサーと既存の素子を取り替える分子素子であるナノ電界効果トランジスタ(nano Field Effect Transistor;nanoFET)を製作する方法を提供することである。
【課題を解決するための手段】
【0018】
本発明の一実施例によるバイオセンサーのためのナノギャップの製作方法は、(a) シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、(b) 前記マスクパターンをマスクにして第1金属層を蝕刻する段階と, (c) 前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と, (d) 前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階と, (e) 前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(lift−off)固定を利用してとり除く段階と、 (f) 前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階とを含んでからなる。
【0019】
ここで、前記第1及び第2金属層に使われる金属は金(Au)であるのが望ましい。
【0020】
前記第1及び第2金属層は、気相成長法、スパッタリング(sputtering)またはPLD(Pulsed Laser Deposition)の工程の中で何れか一つの工程を利用して形成されることが望ましい。
【0021】
また、本発明の一実施例による垂直ナノギャップの製作方法は、(a) シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するためにSAM、第2金属層及びハードマスクを順次に形成する段階と、(c) 前記マスクパターンをマスクにして第2金属層、SAM及び第1金属層を蝕刻する段階と、 (d)前記SAMが形成されるパターンを確保するために(b)段階で形成されたハードマスクを蝕刻する段階と、(e)前記SAMを部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【0022】
ここで、前記第1及び第2金属層に使われる金属は金(Au)であるのが望ましい。
【0023】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するために誘電体、第2金属層及びハードマスクを順次に形成する段階と、(c) 前記ハードマスクをマスクにして第2金属層、誘電体、第1金属層を蝕刻する段階及び (d)前記(b)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【0024】
ここで、前記第1及び第2金属層の金属は金(Au)を利用するのが望ましい。
【0025】
前記(b)段階の誘電体はAl2O3であるのが望ましい。
【0026】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(a)シリコン基板、絶縁膜、第1シリコン窒化膜及び第1金属層を順次に形成する段階と、(b)前記シリコン基板上にナノギャップを形成するために第1誘電体、第2金属層、第2シリコン窒化膜及びハードマスクを順次に形成する段階と、(c)前記ハードマスクをマスクにして前記第2シリコン窒化膜、第2金属層、第1誘電体、第1金属層及び第1シリコン窒化膜を蝕刻する段階と、(d)前記シリコン基板上に膜形成(Film Deposition)と異方蝕刻が可能な第2誘電体層を蒸着する段階と、(e)前記第2誘電体層をエチ-バック(Etch−back)工程を利用してゲート酸化膜を形成する段階と、(f)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、(g)前記(f)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、(h)前記(b)段階で形成された第1誘電体層を蝕刻して垂直ナノギャップを形成する段階と、(i)前記(h)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含んでから成る。
【0027】
ここで、前記第1及び第2金属層の金属は金(Au)を利用するのが望ましい。
【0028】
前記(b)段階の誘電体はAl2O3であるのが望ましい。
【0029】
前記(D)段階の誘電体はSiO2であるのが望ましい。
【発明の効果】
【0030】
本発明による分子素子やバイオセンサーのためのナノギャップまたはナノ電界効果トランジスタ作り方を通じて、簡単と再現性ある工程を通じて高集積のナノギャップ構造を製作することができる。
【0031】
また、適切なSAMの選択とALD工程を通じて既存工程では具現しにくい数ナノメートル大きさのナノギャップを製作することができる。
【0032】
また、多様な種類のSAMとALD工程を通じて検出しようとする生体物質に適当な大きさのナノギャップをサブナノメートル大きさのの正確度で製作することができる。
【0033】
また、本発明は現在半導体工程を利用した非常に実用的な技術でスケ−リング(scaling)に限界を見せる既存リソグラフィを取り替えることができるナノギャップ製作技術なのでバイオセンサーや分子素子産業全般にわたって波及効果が大きい。
【発明を実施するための最良の形態】
【0034】
以下、本発明の好ましい実施例に従い、分子素子やバイオセンサーのためのナノギャップを形成する方法、分子素子やバイオセンサーのためのナノ電界効果トランジスタ(nanoFET)の製作方法を図面を参照してより詳しく説明する。
【0035】
図1A〜図1Fは本発明の一実施例によるバイオセンサーのためのプラナー(Planar)ナノギャップを製作する方法を順次に示す断面図である。
【0036】
図示するように、シリコン基板上に第1Au層(金属層)を形成し、SAMを利用して第2Au層を第1Au層と分離させて形成することでSAMの長さに対応するプラナーナノギャップを形成する。
【0037】
先ず、シリコン基板101上に、ドーピングを利用したバックゲート(back−gate)薄膜101−1、絶縁膜102、第1Au層103およびハードマスク104を順次に形成する(100A)。ハードマスク104は、第1Au層で異方性エッチング時にエッチング(蝕刻)されない物質で構成するようにする。
【0038】
次に、ハードマスク104により、パターンが形成され、第1Au層103を異方性エッチングし、以後の工程でプラナーナノギャップの一つの電極として利用されるパターンを形成する(100B)。
【0039】
次に、第1Au層103と第2Au層106の間のギャップを形成するために第1Au層103の側面(表面)にSAM105を形成する(100C)。
【0040】
ここで、 Auと接着性(adhesion)が良いSAMを選択して使うのが望ましい。
【0041】
次に、プラナーナノギャップのための他の電極を形成するため、エッチングで露出した絶縁膜102に第2Au層106を形成する(100D)。
【0042】
ハードマスク104によっては、第1Au層103の側面に形成されたSAM105上には第2Au層106が形成されない。
【0043】
次に、ハードマスク104を除去する(取り除く)ことで二つの電極(第1及び第2Au層)の間にSAM105が形成されたパターンを得る。
【0044】
ハードマスク104上に形成された第2Au層106は、ハードマスクを除去するときに一緒にエッチングされる(100E)。
【0045】
次に、第1Au層103と第2Au層106の間に形成されたSAM105を除去する(100F)。
【0046】
ここで、プラナーナノギャップをナノ電界効果トランジスタとして利用するため、チャンネル分子層役目をするSAM105は除去されるべきではないので、本過程100Fが必要ではない。このような過程によって、本発明の一実施例によるバイオセンサーのためのプラナーナノギャップまたはナノ電界効果トランジスタを製作するのが可能となり、SAMの長さによってナノギャップの幅を調節するのが可能になる。
【0047】
SAMの鎖長さを原子単位で調節して検出しようとする生体物質の大きさに応じ、原子の大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【0048】
図2A〜図2Eは本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【0049】
図示するように、シリコン基板上に第1Au層を形成してSAMを利用して第2Au層を第1Au層と分離させて形成することでSAMの長さに対応する垂直ナノギャップを形成するようにする。
【0050】
シリコン基板201上に、絶縁膜202、第1Au層203、SAM204、および第2Au層205を順次に形成する(200A)。
【0051】
次に、第2Au層205上にハードマスク206を形成する(200B)。
【0052】
ハードマスク206は、以後の工程で第1Au層203、SAM204、第2Au層205を選択的にエッチングするために用いられるから、第1Au層203、SAM204、第2Au層205の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0053】
次に、ハードマスク206によりパターンを形成するように、第1Au層203、SAM204、および第2Au層205を異方性エッチングし、以後の工程で垂直ナノギャップになるパターンを形成する(200C)。
【0054】
次に、ハードマスク206を除去することで、二つの電極の間にSAM204が形成されるパターンを得る(200D)。
【0055】
次に、第1Au層203と第2Au層205の間に形成されているSAM204を部分エッチングしてナノギャップになる部分を形成する(200E)。
【0056】
このような過程によって、本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でSAMの長さよってナノギャップの幅を調節するのが可能になる。
【0057】
SAMの鎖長を原子単位で調節して検出しようとする生体物質の大きさによって原子大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【0058】
図3A〜図3Eは本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【0059】
図示するように、シリコン基板上に第1Au層を形成してAl2O3を利用して第2Au層を第1Au層と分離させて形成することでAl2O3の厚さにあたる垂直ナノギャップを形成するようにする。
【0060】
シリコン基板301上に、絶縁膜302、第1Au層303、Al2O3層304、第2Au層305を順次に形成する(300A)。
ここで、 Al2O3層304はALD(Atomic Layer Deposition)を利用して形成する。
【0061】
ここで、 ALDを使えば原子水準の大きさで層を形成するのが可能である。
【0062】
次に、第2Au層305上にハードマスク306を形成する(300B)。
【0063】
ここで、ハードマスク306は、以後の工程で第1Au層303、Al2O3層304、第2Au層305を選択的にエッチングするために用いられるので、第1Au層303、Al2O3層304、第2Au層305の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0064】
次に、ハードマスク306によりパターンをマスクにし、第1Au層303、 Al2O3層304、第2Au層305を異方性エッチングして、以後の工程で垂直ナノギャップになるパターンを形成する(300C)。
【0065】
次に、ハードマスク306を除去することで二つの電極の間にAl2O3層304が形成されたパターンを得る(300D)。
【0066】
次に、第1Au層303と第2Au層305の間に形成されているAl2O3層304を部分エッチングしてナノギャップになる部分を形成する(300E)。
【0067】
このような過程によって、本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でALDを通じて形成したAl2O3の厚さにしたがってサブナノメートル(sub−nanometer)大きさの精度でナノギャップの幅を調節するのが可能になる。
【0068】
すなわち、ALD工程上の様々な条件(gas pressure、工程時間など)を通じて人為的に厚さを調節して多様な厚さの薄膜を得ることが可能になる。
【0069】
図4A〜図4Fは本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をゲート誘電膜で使った分子素子を製作する方法を順次に示す断面図である。
【0070】
図示するように、シリコン基板上に第1Au層を形成してAl2O3を利用して第2Au層と第1Au層を分離させて形成することでAl2O3の厚さに対応する垂直ナノギャップを形成するようにする。
【0071】
その後に形成された垂直ナノギャップにゲート誘電膜の役目をするギャップ大きさと等しい長さを持つ分子を形成してナノ電界効果トランジスタを具現するようにする。
【0072】
シリコン基板401上に、絶縁膜402、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407、ハードマスク408を順次に形成する(400A)。
【0073】
ここで、Al2O3層405はALDを利用して形成する。
【0074】
ALDを使えば原子水準の大きさで層を形成するのが可能である。
【0075】
また、ハードマスク408は、以後の工程で第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407を選択的にエッチングするために用いられるから、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【0076】
次に、ハードマスク408によりパターンをマスクにし、第1Si3N4層403、第1Au層404、Al2O3層405、第2Au層406、第2Si3N4層407を異方性エッチングした後、ハードマスク408を除去する(400B)。
【0077】
次に、パターンにSiO2層409を蒸着する。
【0078】
ここで、SiO2層409は以後工程で形成されるゲートとAu層の間にSiO2サイドウォル(side−wall)を形成するためである(400C)。
【0079】
次に、 SiO2層409をエチ-バック(Etch−back)してゲートが形成される部分に二つのサイドウォルを形成する(400D)。
【0080】
次に、ゲート物質410を蒸着した後、感光膜パターンを利用してゲートを形成して、 Al2O3層405をエッチングして分子層が形成されるナノギャップを形成する(400E)。
【0081】
次に、Al2O3層405のエッチングで生じたナノギャップの幅と等しい長さを持つ分子層411を形成する(400F)。
【0082】
このような過程によって、本発明のさらに他の実施例による分子素子のための垂直ナノギャップを製作するのが可能で、ALDを通じて形成したAl2O3の厚さによってサブナノメートル大きさの精度でナノギャップの幅を調節するのが可能になる。
【0083】
また、先立った過程で製作されたナノギャップに分子層を形成することでナノ電界効果トランジスタを製作するのが可能になる。
【0084】
以上、図面を参照して本発明の実施例を説明したが、上述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的思想や必須特徴を変更しなくても他の具体的な形態で実施することができるということを理解することができるはずである。以上で記述した実施例はすべての面で例示的なことで限定的なものではないこととして理解されなければならない。また、本発明の範囲は前記詳細な説明よりは特許請求の範囲によって現わされて、特許請求の範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれることに解釈されなければならない。
【図面の簡単な説明】
【0085】
【図1A】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1B】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1C】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1D】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1E】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図1F】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図2A】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2B】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2C】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2D】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図2E】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3A】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3B】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3C】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3D】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図3E】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図4A】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4B】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4C】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4D】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4E】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図4F】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【符号の説明】
【0086】
101、201、301、401:シリコン基板
102、202、302、402:絶縁膜
103、203、303、404:第1Au層
104、206、306、408:ハードマスク
105、204:SAM(Self−Assembled Monolayer)
304、405:Al2O3層
106、205、305、406:第2Au層
403、407: Si3N4層
409: SiO2層(side−wall)
410:ゲート物質
411:チャンネル分子層
101―1:ドーピングされたバックゲート(back−gate)
【特許請求の範囲】
【請求項1】
(a)シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、
(b)前記マスクパターンをマスクにして第1金属層を蝕刻する段階と、
(c)前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と、
(d)前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階と、
(e)前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(lift−off)固定を利用してとり除く段階と、
(f)前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階を含むことを特徴とするバイオセンサーのためのナノギャップ製作方法。
【請求項2】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項1記載の
バイオセンサーのためのナノギャップ製作方法。
【請求項3】
前記(a)段階及び(d)段階で、
前記第1金属層及び第2金属層の形成は気象蒸着、スパッタリング(sputtering)またはPLD(Pulsed Laser Deposition)工程の中で何れ一つの工程を利用して形成されることを特徴とする、請求項1記載の バイオセンサーのためのナノギャップ製作方法。
【請求項4】
請求項1乃至3の内いずれ一つのバイオセンサーのためのプラナーナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項5】
(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するためにSAM、第2金属層及びハードマスクを順次に形成する段階と、
(c)前記マスクパターンをマスクにして第2金属層、SAM及び第1金属層を蝕刻する段階と、
(d)前記SAMが形成されるパターンを確保するために(b)段階で形成されたハードマスクを蝕刻する段階と、
(e)前記SAMを部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項6】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項5記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項7】
請求項5または6のバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項8】
(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するために誘電体、第2金属層及びハードマスクを順次に形成する段階と、
(c)前記ハードマスクをマスクにして第2金属層、誘電体、第1金属層を蝕刻する段階と、
(d)前記(b)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項9】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項8記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項10】
前記(b)段階の誘電体はAl2O3であることを特徴とする、請求項8記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項11】
請求項8乃至10の内いずれ一つのバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項12】
(a)シリコン基板、絶縁膜、第1シリコン窒化膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するために第1誘電体、第2金属層、第2シリコン窒化膜及びハードマスクを順次に形成する段階と、
(c)前記ハードマスクをマスクにして前記第2シリコン窒化膜、第2金属層、第1誘電体、第1金属層及び第1シリコン窒化膜を蝕刻する段階と、
(d)前記シリコン基板上に膜形成(film deposition)と異方蝕刻が可能な第2誘電体層を蒸着する段階と、
(e)前記第2誘電体層をエチ-バック(etch−back)工程を利用してゲート酸化膜を形成する段階と、
(f)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、
(g)前記(f)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、
(h)前記(b)段階で形成された第1誘電体層を蝕刻して垂直ナノギャップを形成する段階と、
(i)前記(h)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含むことを特徴とする、垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ(nanoFET)製作方法。
【請求項13】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、 請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項14】
前記(b)段階で第1誘電体はAl2O3であることを特徴とする、請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項15】
前記(d)段階で第2誘電体はSiO2であることを特徴とする、請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項16】
請求項12乃至15の内いずれ一つの垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法によって製作されことを特徴とするナノ電界効果トランジスト。
【請求項1】
(a)シリコン基板、絶縁膜、第1金属層及びハードマスクを順次に形成する段階と、
(b)前記マスクパターンをマスクにして第1金属層を蝕刻する段階と、
(c)前記シリコン基板上にナノギャップを形成するために第1金属層側面にSAM(Self−Assembled Monolayer)を形成する段階と、
(d)前記シリコン基板上に第2金属層を形成するために金属を蒸着する段階と、
(e)前記(a)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(lift−off)固定を利用してとり除く段階と、
(f)前記(c)段階で形成されたSAMを蝕刻してナノギャップを形成する段階を含むことを特徴とするバイオセンサーのためのナノギャップ製作方法。
【請求項2】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項1記載の
バイオセンサーのためのナノギャップ製作方法。
【請求項3】
前記(a)段階及び(d)段階で、
前記第1金属層及び第2金属層の形成は気象蒸着、スパッタリング(sputtering)またはPLD(Pulsed Laser Deposition)工程の中で何れ一つの工程を利用して形成されることを特徴とする、請求項1記載の バイオセンサーのためのナノギャップ製作方法。
【請求項4】
請求項1乃至3の内いずれ一つのバイオセンサーのためのプラナーナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項5】
(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するためにSAM、第2金属層及びハードマスクを順次に形成する段階と、
(c)前記マスクパターンをマスクにして第2金属層、SAM及び第1金属層を蝕刻する段階と、
(d)前記SAMが形成されるパターンを確保するために(b)段階で形成されたハードマスクを蝕刻する段階と、
(e)前記SAMを部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項6】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項5記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項7】
請求項5または6のバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項8】
(a)シリコン基板、絶縁膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するために誘電体、第2金属層及びハードマスクを順次に形成する段階と、
(c)前記ハードマスクをマスクにして第2金属層、誘電体、第1金属層を蝕刻する段階と、
(d)前記(b)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項9】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、請求項8記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項10】
前記(b)段階の誘電体はAl2O3であることを特徴とする、請求項8記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項11】
請求項8乃至10の内いずれ一つのバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項12】
(a)シリコン基板、絶縁膜、第1シリコン窒化膜及び第1金属層を順次に形成する段階と、
(b)前記シリコン基板上にナノギャップを形成するために第1誘電体、第2金属層、第2シリコン窒化膜及びハードマスクを順次に形成する段階と、
(c)前記ハードマスクをマスクにして前記第2シリコン窒化膜、第2金属層、第1誘電体、第1金属層及び第1シリコン窒化膜を蝕刻する段階と、
(d)前記シリコン基板上に膜形成(film deposition)と異方蝕刻が可能な第2誘電体層を蒸着する段階と、
(e)前記第2誘電体層をエチ-バック(etch−back)工程を利用してゲート酸化膜を形成する段階と、
(f)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、
(g)前記(f)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、
(h)前記(b)段階で形成された第1誘電体層を蝕刻して垂直ナノギャップを形成する段階と、
(i)前記(h)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含むことを特徴とする、垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ(nanoFET)製作方法。
【請求項13】
前記第1及び第2金属層の金属は金(Au)であることを特徴とする、 請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項14】
前記(b)段階で第1誘電体はAl2O3であることを特徴とする、請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項15】
前記(d)段階で第2誘電体はSiO2であることを特徴とする、請求項12記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項16】
請求項12乃至15の内いずれ一つの垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法によって製作されことを特徴とするナノ電界効果トランジスト。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【公開番号】特開2006−234799(P2006−234799A)
【公開日】平成18年9月7日(2006.9.7)
【国際特許分類】
【出願番号】特願2006−3103(P2006−3103)
【出願日】平成18年1月10日(2006.1.10)
【出願人】(592127149)韓国科学技術院 (129)
【Fターム(参考)】
【公開日】平成18年9月7日(2006.9.7)
【国際特許分類】
【出願日】平成18年1月10日(2006.1.10)
【出願人】(592127149)韓国科学技術院 (129)
【Fターム(参考)】
[ Back to top ]