マトリクス表示素子およびマトリクス表示装置
【課題】大きな曲率で曲げることができるマトリクス表示素子の実現。
【解決手段】並行に設けられた複数の第１帯状電極34を有する第１基板31と、並行に設けられた複数の第２帯状電極35を有する第２基板32とを対向して配置し、複数の第１帯状電極と複数の第２帯状電極の交差部に画素が形成されるマトリクス表示素子であって、第１基板31は、複数の第１帯状電極34を電気的に外部接続するための第１端子部36A,36Bを備え、第２基板32は、複数の第２帯状電極35を電気的に外部接続するための第２端子部37A,37Bを備え、第１端子部と第２端子部は、マトリクス表示素子の表示面の対向する所定の２辺に配置されており、対向する所定の２辺以外の辺には端子部が配置されない。
【解決手段】並行に設けられた複数の第１帯状電極34を有する第１基板31と、並行に設けられた複数の第２帯状電極35を有する第２基板32とを対向して配置し、複数の第１帯状電極と複数の第２帯状電極の交差部に画素が形成されるマトリクス表示素子であって、第１基板31は、複数の第１帯状電極34を電気的に外部接続するための第１端子部36A,36Bを備え、第２基板32は、複数の第２帯状電極35を電気的に外部接続するための第２端子部37A,37Bを備え、第１端子部と第２端子部は、マトリクス表示素子の表示面の対向する所定の２辺に配置されており、対向する所定の２辺以外の辺には端子部が配置されない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス表示素子およびマトリクス表示装置に関し、特に複数の帯状電極が交差するように配置して交差部に画素が形成されるマトリクス表示素子およびマトリクス表示装置に関する。
【背景技術】
【０００２】
近年、可撓性でフレキシブルな表示素子が、セグメント表示素子などで実現されており、セグメント表示素子より複雑な表示が可能なマトリクス表示素子でもフレキシブル化が要望されている。フレキシブルなマトリクス表示素子として電子ペーパーが注目されている。電子ペーパーの表示方式として、電気泳動方式、電子粉流体方式、ツイストボール方式、液晶表示ディスプレイ、有機ＥＬ表示ディスプレイなど各種の表示方式が提案されている。いずれの方式の電子ペーパーも、フレキシブルなフィルム基板をベースとすることで、可撓性を実現している。これらの方式のうち有機ＥＬ表示ディスプレイを除く電子ペーパーは、電源が無くても表示状態を保持可能で、電気的に書換え可能であるという特徴を有しており、超低消費電力の電子ペーパーが実現できる。
【０００３】
電子ペーパーには、上記の紙のような可撓性と共に、目にやさしく、疲れない反射型の表示が要望されている。電子ペーパーの有力な方式にコレステリック液晶を使用した液晶表示素子（ＬＣＤ）があり、反射型でカラー表示可能であることから注目されている。また、有機ＥＬ表示ディスプレイは自発光素子であるため、電源を切断することはできないが、可撓性のあるフレキシブルな素子を実現できる。
【０００４】
このようなマトリクス表示素子は、表示数と製造コストの関係から、複数の帯状電極を形成した２枚の基板を、複数の帯状電極が交差するように対抗して配置し、交差部に画素が形成される単純マトリクス構造を採用するのが一般的である。以下、単純マトリクス型の液晶表示素子を例として説明を行うが、開示の技術がこれに限定されず、可撓性のあるフレキシブルなマトリクス表示素子であればどのような表示素子にも適用可能である。
【０００５】
図１Ａから図１Ｄは、電子ペーパーとして使用される単純マトリクス型の液晶表示素子の概略構成を示す図である。図１Ａは表示素子の断面図であり、図１Ｂは上面図であり、図１Ｃは上側（第１）基板の上面図であり、図１Ｄは下側（第２）基板の上面図である。
【０００６】
図１Ａから図１Ｄに示すように、単純マトリクス型の液晶表示素子１０は、可撓性のあるフィルム製の上側基板１１と下側基板１２とを所定の間隔（ギャップ）で貼り合わせ、その間に液晶層１３を配置する。上側基板１１は、表面に形成された複数の第１帯状電極１４と、複数の第１帯状電極１４に電圧を印加するために一方の辺に形成された第１端子部１６と、を有する。下側基板１２は、表面に形成された複数の第２帯状電極１５と、複数の第２帯状電極１５に電圧を印加するために一方の辺に形成された第２端子部１７と、を有する。上側基板１１と下側基板１２は、上面から見た時に複数の第１帯状電極１４と複数の第２帯状電極１５が直角に交差するように配置される。複数の第１帯状電極１４と複数の第２帯状電極１５の交差部分に画素が形成される。第１端子部１６および第２端子部１７では、駆動回路に接続された複数のラインを有するフレキシブルケーブルが複数の第１帯状電極１４と複数の第２帯状電極１５にそれぞれ接続される。参照番号１８は、表示範囲を示す。なお、液晶層１３をシールする封止材なども設けられるが、図示を省略している。また、上側基板１１は透明であることが必要であるが、下側基板１２は透明でも不透明でもよく、下側基板１２の下側には図示していない光吸収層が設けられる。下側基板１２が光吸収層の機能を有することも可能である。
【０００７】
図１Ａから図１Ｄの液晶表示素子１０は、可撓性のあるフィルム基板１１、１２を使用しており、フレキシブルであるが、第１端子部１６および第２端子部１７のために曲げ可能な方向が制限される。図２Ａから図２Ｄはこの制限を説明する図であり、図２Ａは液晶表示素子１０の表示面は湾曲していない状態を、図２Ｂは液晶表示素子１０を横方向に若干曲げた状態を、図２Ｃは液晶表示素子１０を縦方向の柱に沿って曲げた状態を、図２Ｄは図２Ｃの状態におけるフレキシブルケーブルの状態を示す。
【０００８】
図２Ａに示すように、複数の第１帯状電極１４と駆動回路を接続するため、複数のラインを有するフレキシブルケーブル（ＦＰＣ）２１が、第１端子部１６において複数の第１帯状電極１４の端部に接続される。同様に、複数の第２帯状電極１５と駆動回路を接続するため、複数のラインを有するフレキシブルケーブル（ＦＰＣ）２２が、第２端子部１７において複数の第２帯状電極１５の端部に接続される。第１および第２端子部における帯状電極の端部とＦＰＣの接続は、異方性導電接着フィルム（ＡＣＦ）を介して圧着することにより行われるのが一般的である。ここでは、第１端子部１６の伸びる方向、すなわち、第１端子部１６における複数の第１帯状電極１４の配列方向をＸ方向、第２端子部１７の伸びる方向、すなわち、第２端子部１７における複数の第２帯状電極１５の配列方向をＹ方向で表す。
【０００９】
上下基板１１、１２は可撓性を有するため曲げることが可能であるが、端子部が湾曲する場合には、端子部に曲げ応力がかかる。図２Ｂに示すように、Ｙ方向が湾曲するように曲げた場合、第２端子部１７に応力がかかる。図２Ｂのように曲率が小さければ応力も小さい。そのため、図２Ｂに示すような小さな曲率であれば曲げることが可能である。しかしながら、図２Ｃに示すように、液晶表示素子１０を曲率の大きな柱５に巻き付けるように曲げた場合、第２端子部１７に大きな応力がかかり、第２端子部１７において接続不良が発生する。そして、図２Ｄに示すように曲率が大きくなりすぎると、接続部分が曲げ応力に耐え切れずに第２端子部１７からＦＰＣ２２が外れてしまうということが起きる。これは、Ｘ方向に湾曲するように曲げる場合も同様である。
【００１０】
【特許文献１】特開平０３−０６５９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そのため、マトリクス型で２方向の電極を異なる辺でケーブルに接続する構成では、可撓性を有する基板を使用しても、図２Ｃに示すように細い柱に巻き付けるという大きな曲率で曲げることはできなかった。
【００１２】
開示の実施形態は、細い柱に巻き付けるという大きな曲率で曲げることができるマトリクス表示素子を記載する。
【課題を解決するための手段】
【００１３】
開示の実施形態のマトリクス表示素子は、並行に設けられた複数の第１電極を有する第１基板と、並行に設けられた複数の第２電極を有する第２基板とを対向して配置し、前記複数の第１電極と前記複数の第２電極の交差部に画素が形成されるマトリクス表示素子であって、前記第１基板は、前記複数の第１電極を電気的に外部接続するための第１端子部を備え、前記第２基板は、前記複数の第２電極を電気的に外部接続するための第２端子部を備え、前記第１端子部と前記第２端子部は、前記マトリクス表示素子の表示面の対向する所定の２辺に配置されており、前記対向する所定の２辺以外の辺には端子部が配置されない。
【発明を実施するための最良の形態】
【００１４】
以下、単純マトリクス液晶表示素子を例として実施形態を説明するが、開示の技術はこれに限定されるものではない。以下、単純マトリクス液晶表示素子を、単に表示素子と称する場合がある。
【００１５】
図３は、実施形態の単純マトリクス液晶表示素子３０の原理構成を説明する図である。実施形態の単純マトリクス液晶表示素子は、図３に示すように、並行に設けられた複数の第１帯状電極３４を有する上側（第１）基板３１と、並行に設けられた複数の第２帯状電極３５を有する下側（第２）基板３２とを対向して配置する。複数の第１帯状電極３４の端部は、上側基板３１の第１端子部３６に配列され、第１端子部３６で図示しない外部のケーブル（フレキシブルケーブル：ＦＰＣ）と接続される。複数の第２帯状電極３５の端部は、下側基板３２の第２端子部３７に配列され、第２端子部３７で図示しない外部のケーブル（フレキシブルケーブル：ＦＰＣ）と接続される。第１端子部３６における複数の第１帯状電極３４の端部の配列と、第２端子部３７における複数の第２帯状電極３５の端部の配列は並行である。言い換えれば、上側基板３１および下側基板３２の第１端子部３６および第２端子部３７が設けられる以外の辺には、端子部は設けられておらず、ＦＰＣも接続されない。そのため、上側基板３１および下側基板３２の第１端子部３６および第２端子部３７が設けられる以外の辺が湾曲するように表示素子３０を曲げても、ＦＰＣが外れるといった問題は発生せず、大きな曲率で曲げることができる。
【００１６】
複数の第１帯状電極３４および複数の第２帯状電極３５を、それぞれ第１端子部３６および第２端子部３７からそのまま伸ばしたのでは、複数の第１帯状電極３４と複数の第２帯状電極３５は並行であり、交差して画素を形成できない。そこで、複数の第１帯状電極３４と複数の第２帯状電極３５の一方または両方の伸びる方向を、表示範囲内で所定角度に変えて、複数の第１帯状電極３４と複数の第２帯状電極３５が交差するようにする。これにより、複数の第１帯状電極３４と複数の第２帯状電極３５の交差部に画素３９が形成される。表示範囲３８内で、複数の第１帯状電極３４は例えば４５°傾き、複数の第２帯状電極３５は例えば−４５°傾くようにすると、複数の第１帯状電極３４と複数の第２帯状電極３５は９０度で交差し、長方形の画素が形成される。第１帯状電極３４と第２帯状電極３５の幅が等しい場合には正方形の画素が形成される。このように、第１帯状電極３４および第２帯状電極３５をそれぞれ傾ける角度および電極幅に応じて、正方形、長方形、ひし形、並行四辺形の画素が形成される。図３では、参照番号３８で示す範囲が画素が形成される表示範囲で、マトリクス表示が行える。
【００１７】
図４Ａおよび図４Ｂは、実施形態の表示素子３０の曲げた状態の例を示す図である。図４（Ａは、表示素子３０を、第１および第２端子部が近接するように一回り曲げた場合を示し、第１および第２端子部に接続されるＦＰＣ４０、４１を一束にすることができる。この構成では、ＦＰＣ４０、４１を１箇所にまとめることができるので、表示装置を小型にでき、短いＦＰＣの使用により低コスト化が可能である。１端子部に２個以上のＦＰＣが接続されるようにすることも可能で、ＦＰＣを途中から分岐することも可能である。
【００１８】
図４Ｂは、単純マトリクス液晶表示素子３０を、小さな直径の円柱５に巻き付けた状態を示す。このような大きな曲率での曲げも可能になるため、表示素子３０をデザイン性に優れた形態で使用することができる。
【００１９】
例えば、１２０μｍ厚のフィルムで上下基板を形成したコレステリック液晶を使用した単純マトリクス液晶表示素子３０は、φ１０ｍｍの筒状にすることができた。
【００２０】
図５Ａから図５Ｃは、実施形態の表示素子３０の円柱への巻き付けを説明する図である。図５Ａに示すように、表示素子３０の対向する２辺に第１および第２端子部３６、３７が並行に設けられており、第１および第２端子部３６、３７にＦＰＣ４０、４１が接続される。第１端子部３６が伸びる方向をｂ１で、第２端子部３７が伸びる方向をｂ２で表す。ここではｂ１＝ｂ２である。表示素子３０は、円筒軸がｂ１およびｂ２に略並行になるように円筒状に曲げることができる。言い換えれば、表示素子３０の第１および第２端子部３６、３７の直角な辺が湾曲するように曲げられる。
【００２１】
図５Ｂは、表示素子３０を円筒５に半回り巻き付けた状態を示す。円筒の軸ｅと第１および第２端子部３６、３７が伸びる方向ｂ１、ｂ２は、略並行である。これにより、表示範囲３８は円筒状となる。
【００２２】
図５Ｃは、図５Ｂのように表示素子３０を円筒５に半回り巻き付ける場合に限定した第１および第２端子部３６、３７が伸びる方向の変形例を示す。表示素子３０を円筒５に半回り巻き付ける場合半回り以上の部分ｇは平面状にすることができるので、第１および第２端子部３６、３７が伸びる方向は並行である必要はない。言い換えれば、円柱に巻き付ける半回りの湾曲部分ｆに端子部を設けることはできないが、それ以外の部分であれば、端子部を設ける位置および端子部の延びる方向に制限はない。図５Ｃでは、端子部の伸びる方向ｈは、湾曲される表示面の辺に対して９０°以外の角度を有する。
【００２３】
図６Ａから図６Ｄは、第１実施形態の単純マトリクス液晶表示素子３０の概略構成を示す図であり、図６Ａは表示素子の断面図であり、図６Ｂは上面図であり、図６Ｃは上側（第１）基板３１の上面図であり、図６Ｄは下側（第２）基板３２の上面図である。図中のｂ１およびｂ２は、図５Ａのｂ１およびｂ２に対応する方向を示す。
【００２４】
図６Ａから図６Ｄに示すように、単純マトリクス型液晶表示素子３０は、可撓性のあるフィルム製の上側（第１）基板３１と下側（第２）基板３２とを所定の間隔（ギャップ）で貼り合わせ、その間に液晶層３３を配置する。上側基板３１は、表面に形成され、表示素子３０の辺に対して斜め方向に伸びる（ここでは３０度をなす）複数の第１帯状電極３４と、複数の第１帯状電極３４のいくつかに電圧を印加するために左側の辺に形成された第１左端子部３６Ａと、複数の第１帯状電極３４のいくつかに電圧を印加するために右側の辺に形成された第１右端子部３６Ｂと、を有する。下側基板３２は、表面に形成され、表示素子３０の辺に対して斜め方向に伸びる（ここでは−３０度をなすように）複数の第２帯状電極３５と、複数の第２帯状電極３５のいくつかに電圧を印加するために左側の辺に形成された第２左端子部３７Ａと、複数の第２帯状電極３５のいくつかに電圧を印加するために右側の辺に形成された第２右端子部３７Ｂと、を有する。
図６Ｂに示すように、第１実施形態では、第１左端子部３６Ａと第２左端子部３７Ａおよび第１右端子部３６Ｂと第２右端子部３７Ｂは、それぞれ所定の対向する２辺に配置され、帯状電極は端子部に対して斜めに伸びるが、表示領域は図３に示すようなひし形にならず、表示領域を矩形状である。
【００２５】
複数の第１帯状電極３４と複数の第２帯状電極３５は、表示素子３０の辺に対して異なる斜め方向に伸び、上側基板３１と下側基板３２を対向して配置すると、上面から見た時に複数の第１帯状電極３４と複数の第２帯状電極３５が交差する（ここでは６０度をなす）ように配置される。複数の第１帯状電極１４と複数の第２帯状電極１５の交差部分に画素が形成される。複数の第１帯状電極３４の上側の半数は第１左端子部３６Ａに、複数の第１帯状電極３４の下側の半数は第１右端子部３６Ｂに接続される。複数の第２帯状電極３５の上側の半数は第２右端子部３７Ｂに、複数の第２帯状電極３５の下側の半数は第２左端子部３７Ａに接続される。
【００２６】
図６Ａから図６Ｄでは、複数の第１帯状電極３４および複数の第２帯状電極３５の表示素子３０の辺に対する傾き角度を適当な角度（例えば±４５度）にすれば、複数の第１帯状電極３４と複数の第２帯状電極３５が直交して交差するようにできる。このように、複数の第１帯状電極３４と複数の第２帯状電極３５の交差角度は所望の角度に設定できる。
【００２７】
図７Ａから図７Ｄは、第１実施形態の単純マトリクス液晶表示素子３０の変形例を示す図であり、図７Ａは表示素子の断面図であり、図７Ｂは上面図であり、図７Ｃは上側（第１）基板３１の上面図であり、図７Ｄは下側（第２）基板３２の上面図である。図中のｂ１およびｂ２は、図５Ａのｂ１およびｂ２に対応する方向を示す。
【００２８】
この変形例の単純マトリクス液晶表示素子３０は、複数の第１帯状電極３４の表示素子３０の辺に対する傾き角度が０度、すなわち、複数の第１帯状電極３４が表示素子３０の上下辺と並行であることが、第１実施形態と異なる。第２実施形態では、複数の第１帯状電極３４と複数の第２帯状電極３５は３０度で交差する。
【００２９】
図８は、第１実施形態の単純マトリクス液晶表示素子３０において、第１左端子部３６Ａにフレキシブルケーブル４０Ａと、第２左端子部３７Ａにフレキシブルケーブル４０Ｂと、第１右端子部３６Ｂにフレキシブルケーブル４１Ａを、第２右端子部３７Ｂにフレキシブルケーブル４１Ｂを接続した状態を示す。第１左端子部３６Ａと第２左端子部３７Ａは、表示素子３０の左側の辺に、第１右端子部３６Ｂと第２右端子部３７Ｂは、表示素子３０の右側の辺に設けられる。そして、フレキシブルケーブル４０Ａ、４０Ｂ、４１Ａおよび４１Ｂは、左右の辺に設けられた４個の端子部に接続される。接続方法は、通常の接続方法が使用され、後述する異方性導電素材を使用することも可能である。これにより、図５Ａに示すような、上辺と下辺を湾曲させるように曲げることが可能になる。
【００３０】
図９Ａから図９Ｅは、第１実施形態の単純マトリクス液晶表示素子３０におけるフレキシブルケーブルの接続方法の変形例を示す図であり、図９Ａは全体構成を、図９Ｂは接続部分の断面図の拡大図を、図９Ｃは接続部分の平面図の拡大図を、図９Ｄは第１帯状電極３４の端子部の拡大図を、図９Ｅは第２帯状電極３５の端子部の拡大図を示す。
【００３１】
図９Ｄに示すように、第１帯状電極３４は、端子部で幅が狭くなる形状である。同様に、図９Ｅに示すように、第２帯状電極３５は端子部で幅が狭くなる形状であり、狭くなった電極は延長され、第２接続電極４７を有する。第２接続電極４７の間には第１接続電極４６が設けられ、第１接続電極４６と第２接続電極４７が交互に配置される。図９Ｂおよび図９Ｃに示すように、端子部では、第１帯状電極３４の端部が第１接続電極４６の上に重なるように配置され、重なった部分では異方性導電素材４５が配置される。この状態で、上側基板３１と下側基板３２を圧着すると、第１帯状電極３４が第１接続電極４６に電気的に接続される。このようにして、第１接続電極４６は第１帯状電極３４に、第２接続電極４７は第２帯状電極３５に接続された状態になる。なお、このような第１および第２接続電極の両方を設けるのは、図９ＡのＰで示す部分と、部分Ｐに対応する対向する辺（右辺）の部分のみである。それ以外の部分では、第１および第２接続電極の一方のみが設けられ、第１接続電極４６は異方性導電素材４５を介して第１帯状電極３４に接続され、第２接続電極４７はそのまま第２帯状電極３５に接続される。
【００３２】
下側基板３５上の第１接続電極４６および第２接続電極４７は、図９Ａに示すように、図示していない異方性導電素材を介してフレキシブルケーブル４０、４１に接続される。異方性導電素材は、具体的には異方性導電接着フィルム（ＡＣＦ）および、異方性導電接着剤または異方導電性接着剤（ＡＣＩ）である。異方性導電素材は、圧着された部分の厚さ方向のみに導電性を生じる素材で、図９Ｄにおいて、第１帯状電極３４の部分は電極の分だけ厚くなっており、第１接続電極４６と電気的な接続を生じる。これに対して第２接続電極４７の異方性導電素材を介して対向する部分には電極が無いので、電気的な接続を生じない。
【００３３】
図８の構成ではフレキシブルケーブルが４本設けられたのに対して、図９Ａの構成ではフレキシブルケーブルは２本だけであり、接続部分の個数を低減できる。
【００３４】
図１０は、第１実施形態の単純マトリクス液晶表示素子３０を有する表示装置の表示制御部の構成を示す図である。図示のように、表示制御部は、第１帯状電極３４に電圧を印加する表示駆動回路６３と、第２帯状電極３５に電圧を印加する表示位置駆動回路６４と、表示する画像データを保持する画像データバッファ６２と、画像データバッファ６２に保持された画像データを読み出して制御信号を発生し、表示駆動回路６３および表示位置駆動回路６４に供給するＣＰＵ６１と、を有する。
【００３５】
表示位置駆動回路６４は第２帯状電極３５に順に選択電圧（スキャンパルス）を印加し、表示駆動回路６３はスキャンパルスに同期して書き込みを行うか行わないかの書き込み電圧を第１帯状電極３４に印加する。言い換えれば、表示位置駆動回路６４がスキャンドライバに対応し、表示駆動回路６３がセグメントドライバに対応し、単純マトリクス型の駆動が行われる。なお、表示駆動回路６３がスキャンパルスを出力し、表示位置駆動回路６４が書き込み電圧を出力するように構成することも可能である。単純マトリクス型の駆動方法については広く知られているので、これ以上の詳しい説明は省略する。
【００３６】
画像データバッファ６２は、画素ごとの画像データを、第１帯状電極３４および第２帯状電極３５に対応した形で保持する。
【００３７】
図１１は、図１０の構成における制御の流れる示す図である。ＣＰＵ６１のステップ１０１において表示のための描画が開始されると、ステップ１０２でＣＰＵ６１内部のカウンタの値Ｎが”１”にリセットされる。Ｎの値は１から表示位置駆動回路６４に接続された第２帯状電極３５の本数であるｍまで変化する。ステップ１０３で、ＣＰＵ６１が表示画像のデータが格納された画像データバッファ６２からＮライン目の画像データを取り出す。ステップ１０４で、ＣＰＵ６１がＮライン目の画像データを表示駆動回路６３に送る。表示駆動回路６３は、ステップ２０１で、送られてきたデータを表示駆動回路６３内部のレジスタに格納する。ステップ１０５で、ＣＰＵ６１は、Ｎライン目の選択信号を表示位置駆動回路６４に送る。表示位置駆動回路６４は、ステップ３０１で、Ｎライン目の選択信号を受け取ると、Ｎライン目に相当する第２帯状電極３５を選択する。次に、ステップ１０７で、ＣＰＵ６１が出力ＯＮ信号を表示駆動回路６３および表示位置駆動回路６４の両方に送信する。表示駆動回路６３は、ステップ２０２で、出力ＯＮ信号を受け取ると、レジスタに格納された画像データに応じた電圧を第１帯状電極３４のそれぞれに印加する。表示位置駆動回路６４は、ステップ３０２で、出力ＯＮ信号を受け取ると、選択された第２帯状電極３５に選択電圧を、非選択の第２帯状電極３５に非選択電圧を印加する。この時点で、選択電圧が印加された第２帯状電極３５と、表示駆動回路６３に接続された第１帯状電極３４の交差部分の画素の状態が変化する。非選択電圧が印加された第２帯状電極３５と第１帯状電極３４の交差部分の画素の状態は変化しない。画素の状態が十分に変化するようにあらかじめ設定された時間ｔの間電圧の印加が行われ、ステップ１０８で、その時間ｔが経過すると、ＣＰＵ６１は、ステップ１０９で、出力ＯＦＦ信号を表示駆動回路６３および表示位置駆動回路６４の両方に送信する。表示駆動回路６３は、ステップ２０３で、出力ＯＦＦ信号を受け取ると電圧の印加を終了する。また、表示位置駆動回路６４は、ステップ３０３で、出力ＯＦＦ信号を受け取ると電圧の印加を終了する。この時点で、Ｎがｍ未満であれば、ステップ１１０で、Ｎを１増加して、再びステップ１０３に戻り、ＣＰＵ６１が画像データバッファ６２からＮ＋１ライン目の画像データを取り出し、上記ステップを繰り返す。Ｎとｍが等しくなれば、ステップ１１１で、描画を終了する。終了時点で、すべての画素の表示状態が表示に対応した状態になる。
【００３８】
幅の等しい第１および第２帯状電極が９０度以外の角度で交差すると、画素はひし形になる。そこで、このような画素形状に適した書体を使用すると良好な表示が行える。図１２は、そのような書体の例を示す図である。
【００３９】
図１２において、ｂは図５Ａのｂ１およびｂ２に対応する端子部の伸びる方向を示し、ｋは方向ｂに直角な方向を示す。ここでは、第１帯状電極３４は方向ｋに対してθ１をなし、第２帯状電極３５は方向ｋに対してθ２をなすとする。ただし、θ１とθ２は逆方向の角度であるとする。これにより、第１帯状電極３４と第２帯状電極３５はθ１＋θ２の角度で交差し、画素の形状はひし形になる。ここで、水平方向に伸びる円筒物に、方向ｂが水平方向になるように表示素子３０を巻き付けるとする。ここで、θ２がイタリック体の文字の傾きと同じ角度になるようにすれば、イタリック体の文字の一部の直線と第２帯状電極３５の伸びる方向が一致し、イタリック体文字の一部を直線表示できる。
【００４０】
このように、表示する内容に応じて第１および第２帯状電極の方向角度を設定すれば、直交する２次元画素配列の場合とは異なった表示効果が得られる。
【００４１】
図１０および図１１で説明した制御部は、画像データバッファ６２が、画素ごとの画像データを、第１帯状電極３４および第２帯状電極３５に対応した形で保持していた。しかし、従来の一般の画像データは、正方形または長方形の画素が縦横方向に配列される２次元マトリクス表示用として作られており、そのままでは第１実施形態の表示素子３０では表示できない。そこで、図１０の構成で、ＣＰＵ６１またはほかの演算処理装置が従来の一般の画像データを第１実施形態の表示素子用の画像データに変換して画像データバッファ６２に格納することが考えられる。このような変換処理は各種あり得るが、以下いくつかの例を説明する。
【００４２】
図１３Ａ、図１３Ｂおよび図１４Ａから図１４Ｅは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第１および第２の処理方法を説明する図である。
【００４３】
図１３Ａに示すように、第１実施形態の表示素子３０では、同一幅の第１帯状電極３４と第２帯状電極３５が所定の角度で交差しており、図１３Ｂに示すようにひし形の画素３９が形成される。
【００４４】
図１４Ａは、第１実施形態の表示素子３０のひし形の画素３９を、従来の一般の表示装置の正方形の画素５１に重ね合わせた状態を示す。１個のひし形の画素３９は、複数の正方形の画素５１に重なる。
【００４５】
第１の処理方法では、各ひし形の画素３９がもっとも大きな面積で重なる正方形の画素５１の画素値をそのひし形の画素３９の画素値とする方法である。この方法は、非常に簡単であるが、後述するように精密な画像を得ることが難しいという問題がある。なお、この第１の処理方法は、正方形の画素５１の画素値が２値で、ひし形の画素３９を有する第１実施形態の表示装置が２値表示である場合にも使用できる。
【００４６】
第２の処理方法では、ひし形の画素３９が重なる正方形の画素５１の画素値を面積に応じて加算することにより、ひし形の画素３９の画素値を算出する。従って、第１実施形態の表示装置は、ひし形の画素３９で多値表示で中間調表示できることが必要である。
【００４７】
図１４Ａにおいて、中央の正方形の画素５１の画素値が１で（暗い）、その周囲のほかの画素５１の画素値が０（明るい）とする。中央のひし形の画素３９Ｃは画素値の小さな正方形の画素５１と約６割が重なるので、画素値は約０．６になる。右上のひし形の画素３９Ｂは、画素値の小さな正方形の画素５１と約１割が重なるので、画素値は約０．１になる。ひし形の画素３９Ｅ、３９Ａの画素値の小さな正方形の画素５１との重なりはさらに小さくなり、ひし形の画素３９Ｄは画素値の小さな正方形の画素５１と重ならない。この結果、ひし形の画素３９Ａ〜３９Ｅの画素値は、図１４Ｂに示すようになる。なお、上記の例では、正方形の画素の画素値は１または０であったが、多値でもよい。
【００４８】
図１４Ｃに示す正方形の画素で表された黒円５２を、第１の処理方法で第１実施形態の表示素子の画像データに変換すると、図１４Ｄに示すような２値画像になり、円とはかなり異なって見えることになる。黒円５２を第２の処理方法で画像データに変換すると、図１４Ｅに示すような画像になり、黒円に近似した表示が得られる。
【００４９】
図１５Ａから図１５Ｆおよび図１６Ａから図１６Ｅは、第３の変換処理方法を説明する図であり、従来の一般的な縦横配列の矩形の元画像データを、第１実施形態の本表示素子で表示する画像データに変換して画像データバッファ６２に格納する方法を説明する図である。
【００５０】
ここでは、図５Ａのｂ１およびｂ２が図１５Ａの横方向ｂになる場合を説明する。また、元画像の縦横比と本表示素子の矩形表示領域の縦横比が同じで、元画像を本表示素子の矩形表示領域全体で表示する例を説明する。
【００５１】
まず、本表示素子の画素と画像データバッファ６２内の区画の対応関係を説明する。図１５Ａは、本表示素子における第１および第２帯状電極と画素の関係および第１および第２帯状電極と表示駆動回路６３および表示位置駆動回路６４の関係を示す。図示のように、端子部が伸びる方向ｂは横方向であり、第１および第２帯状電極は方向ｂに対してそれぞれ±θをなしている。図１５Ａでは、第１および第２帯状電極と表示駆動回路６３および表示位置駆動回路６４の関係が分かりにくいので、図１５Ｂに示すように電気的に等化な形で示す。
【００５２】
図１５Ｂの画素配列を、方向ｂに対して垂直な方向に１／Ｔａｎθ倍して、図１５Ｃに示すような画素配列を得る。この画素配列では、各画素は正方形になる。
【００５３】
次に、図１５Ｃの画素配列を、４５度時計回りに回転して図１５Ｄに示すような画素配列を得る。この画素配列では、第１帯状電極が垂直方向に、第２帯状電極が水平方向に伸び、第１帯状電極と第２帯状電極が直角に交差する。この画素配列は、画素の形状が正方形である従来の表示素子の画素配列と同じである。第１帯状電極と第２帯状電極の伸びる方向に合わせて表示駆動回路６３および表示位置駆動回路６４の向きを変更したのが図１５Ｅである。図１５Ｆは、図１５Ｅにおける画素の配列を示す図であり、クロス線で示した区画が実際に存在する画素を示す。この区画配列を表示するには、列方向の区画数がｎで、ｍライン分の区画を有する画像データバッファがあればよい。従って、この画像データバッファのうち、クロス線で示した区画が表示に使用される。画像データバッファのクロス線で示した区画以外の区画のデータは、対応する画素がないため、表示には使用されない。言い換えれば、画像データバッファのクロス線で示した区画に、変換された元画像のデータを格納することで、第１実施形態の表示素子に画像を表示できる。
【００５４】
元画像と本表示素子の画像データバッファは、以上説明したような関係にある。次に、元画像を上記の関係に従って変換して画像データバッファに格納する画像データを作成する方法を、図１６を参照して説明する。
【００５５】
図１６Ａは、元画像を示す。ここでは元画像は数字の「４」である。この元画像を拡大縮小変換して、縦方向に１／Ｔａｎθ倍する。これにより図１６Ｂのような画像になる。このような拡大縮小変換は広く知られている。この変換は、図１５Ｂから図１５Ｃへの変換に対応する。
【００５６】
次に、図１６Ｂの画像を時計回りに４５度回転する。これにより図１６Ｃのような画像になる。この回転変換も広く知られている。この変換は、図１５Ｃから図１５Ｄへの変換に対応する。図１６Ｃの画像において、元画像に対応領域がない画素については、任意のデータを格納する。ここでは、このデータとして黒表示用データを格納する。
【００５７】
次に、図１６Ｃの画像において、表示駆動回路６３に接続される上基板の第１帯状電極３４の本数がｎで、表示位置駆動回路６４に接続される下基板の第２帯状電極３５の本数がｍである場合、横画素数がｎ個、縦画素数がｍ個になるように解像度変換を行う。
【００５８】
次に、図１６Ｃの解像度変換後の画像を図１６Ｄの区画に対応させ、各区画の画素値を算出し、画像データバッファに格納する。
【００５９】
以上のようにして元画像から画像データバッファに格納するデータが生成される。画像データバッファに格納されたデータを第１実施形態の表示素子で表示すれば、図１６Ｅに示す元画像に対応した表示が得られる。
【００６０】
以上説明したように第１実施形態では、１方向に小さな曲率で折り曲げ可能な表示素子が得られる。図１７は、このような表示素子の使用形態の例を示す図であり、表示素子３０をノート型コンピュータ７０の筐体表面に設けた例を示す。この例では、ノート型コンピュータ７０の筐体下部７１を除く筐体上部から筐体側面の曲面部分まで覆うように表示素子３０を搭載する。このように筐体側面の曲面部分も表示素子で覆うことで、筐体表面で表示領域として利用可能な面積を広げることができる。
【００６１】
以上説明したように、第１実施形態では、表示素子を曲面に実装する際に、表示素子を曲げても配線部が曲げられることはないので、配線部に接続されるフレキシブルケーブルが外れることがない。これにより、小さな曲率の曲面に表示素子を実装することが可能になる。
【図面の簡単な説明】
【００６２】
【図１Ａ】図１Ａは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、液晶表示素子の断面図である。
【図１Ｂ】図１Ｂは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、液晶表示素子の上面図である。
【図１Ｃ】図１Ｃは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、上側（第１）基板の上面図である。
【図１Ｄ】図１Ｄは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、下側（第２）基板の上面図である。
【図２Ａ】図２Ａは、表示素子の曲げの制限を説明する図であり、表示素子の表示面は湾曲していない状態を示す。
【図２Ｂ】図２Ｂは、表示素子の曲げの制限を説明する図であり、表示素子の表示面を若干曲げた状態を示す。
【図２Ｃ】図２Ｃは、表示素子の曲げの制限を説明する図であり、表示素子を縦方向の柱に沿って曲げた状態を示す。
【図２Ｄ】図２Ｄは、表示素子の曲げの制限を説明する図であり、図２Ｃの状態におけるフレキシブルケーブルの状態を示す。
【図３】図３は、実施形態の単純マトリクス液晶表示素子の原理構成を説明する図である。
【図４Ａ】図４Ａは、実施形態の表示素子の曲げた状態の例を示す図である。
【図４Ｂ】図４Ｂは、実施形態の表示素子の曲げた状態の例を示す図である。
【図５Ａ】図５Ａは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図５Ｂ】図５Ｂは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図５Ｃ】図５Ｃは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図６Ａ】図６Ａは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、表示素子の断面図である。
【図６Ｂ】図６Ｂは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、表示素子の上面図である。
【図６Ｃ】図６Ｃは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、上側（第１）基板の上面図である。
【図６Ｄ】図６Ｄは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、下側（第２）基板の上面図である。
【図７Ａ】図７Ａは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、表示素子の断面図である。
【図７Ｂ】図７Ｂは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、表示素子の上面図である。
【図７Ｃ】図７Ｃは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、上側（第１）基板の上面図である。
【図７Ｄ】図７Ｄは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、下側（第２）基板の上面図である。
【図８】図８は、フレキシブルケーブルを接続した第１実施形態の単純マトリクス液晶表示素子を示す図である。
【図９Ａ】図９Ａは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、全体構成を示す。
【図９Ｂ】図９Ｂは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、接続部分の断面図の拡大図を示す。
【図９Ｃ】図９Ｃは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、接続部分の平面図の拡大図を示す。
【図９Ｄ】図９Ｄは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、第１帯状電極の端子部の拡大図を示す。
【図９Ｅ】図９Ｅは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、第２帯状電極の端子部の拡大図を示す。
【図１０】図１０は、第１実施形態の単純マトリクス液晶表示素子を有する表示装置の表示制御部の構成を示す図である。
【図１１】図１１は、図１０の構成における制御の流れる示す図である。
【図１２】図１２は、実施形態の表示装置における表示に適した書体の例を示す図である。
【図１３Ａ】図１３Ａは、第１実施形態の表示素子の画素を示す図である。
【図１３Ｂ】図１３Ｂは、第１実施形態の表示素子の画素を示す図である。
【図１４Ａ】図１４Ａは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第１および第２の処理方法を説明する図である。
【図１４Ｂ】図１４Ｂは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第２の処理方法を説明する図である。
【図１４Ｃ】図１４Ｃは、第２の処理方法で変換される元画像を示す図である。
【図１４Ｄ】図１４Ｄは、図１４Ｃの元画像を第１の処理方法で変換した画像データを説明する図である。
【図１４Ｅ】図１４Ｅは、図１４Ｃの元画像を第２の処理方法で変換した画像データを説明する図である。
【図１５Ａ】図１５Ａは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｂ】図１５Ｂは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｃ】図１５Ｃは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｄ】図１５Ｄは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｅ】図１５Ｅは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｆ】図１５Ｆは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ａ】図１６Ａは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｂ】図１６Ｂは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｃ】図１６Ｃは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｄ】図１６Ｄは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｅ】図１６Ｅは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１７】図１７は、実施形態の表示素子の使用形態の例を示す図である。
【符号の説明】
【００６３】
３０ 単純マトリクス型表示素子
３１ 上側（第１）基板
３２ 下側（第２）基板
３３ 液晶層
３４ 第１帯状電極
３５ 第２帯状電極
３６、３６Ａ、３６Ｂ 第１端子部
３７、３７Ａ、３７Ｂ 第２端子部
６１ ＣＰＵ
６２ 画像データバッファ
６３ 表示駆動回路
６４ 表示位置駆動回路
【技術分野】
【０００１】
本発明は、マトリクス表示素子およびマトリクス表示装置に関し、特に複数の帯状電極が交差するように配置して交差部に画素が形成されるマトリクス表示素子およびマトリクス表示装置に関する。
【背景技術】
【０００２】
近年、可撓性でフレキシブルな表示素子が、セグメント表示素子などで実現されており、セグメント表示素子より複雑な表示が可能なマトリクス表示素子でもフレキシブル化が要望されている。フレキシブルなマトリクス表示素子として電子ペーパーが注目されている。電子ペーパーの表示方式として、電気泳動方式、電子粉流体方式、ツイストボール方式、液晶表示ディスプレイ、有機ＥＬ表示ディスプレイなど各種の表示方式が提案されている。いずれの方式の電子ペーパーも、フレキシブルなフィルム基板をベースとすることで、可撓性を実現している。これらの方式のうち有機ＥＬ表示ディスプレイを除く電子ペーパーは、電源が無くても表示状態を保持可能で、電気的に書換え可能であるという特徴を有しており、超低消費電力の電子ペーパーが実現できる。
【０００３】
電子ペーパーには、上記の紙のような可撓性と共に、目にやさしく、疲れない反射型の表示が要望されている。電子ペーパーの有力な方式にコレステリック液晶を使用した液晶表示素子（ＬＣＤ）があり、反射型でカラー表示可能であることから注目されている。また、有機ＥＬ表示ディスプレイは自発光素子であるため、電源を切断することはできないが、可撓性のあるフレキシブルな素子を実現できる。
【０００４】
このようなマトリクス表示素子は、表示数と製造コストの関係から、複数の帯状電極を形成した２枚の基板を、複数の帯状電極が交差するように対抗して配置し、交差部に画素が形成される単純マトリクス構造を採用するのが一般的である。以下、単純マトリクス型の液晶表示素子を例として説明を行うが、開示の技術がこれに限定されず、可撓性のあるフレキシブルなマトリクス表示素子であればどのような表示素子にも適用可能である。
【０００５】
図１Ａから図１Ｄは、電子ペーパーとして使用される単純マトリクス型の液晶表示素子の概略構成を示す図である。図１Ａは表示素子の断面図であり、図１Ｂは上面図であり、図１Ｃは上側（第１）基板の上面図であり、図１Ｄは下側（第２）基板の上面図である。
【０００６】
図１Ａから図１Ｄに示すように、単純マトリクス型の液晶表示素子１０は、可撓性のあるフィルム製の上側基板１１と下側基板１２とを所定の間隔（ギャップ）で貼り合わせ、その間に液晶層１３を配置する。上側基板１１は、表面に形成された複数の第１帯状電極１４と、複数の第１帯状電極１４に電圧を印加するために一方の辺に形成された第１端子部１６と、を有する。下側基板１２は、表面に形成された複数の第２帯状電極１５と、複数の第２帯状電極１５に電圧を印加するために一方の辺に形成された第２端子部１７と、を有する。上側基板１１と下側基板１２は、上面から見た時に複数の第１帯状電極１４と複数の第２帯状電極１５が直角に交差するように配置される。複数の第１帯状電極１４と複数の第２帯状電極１５の交差部分に画素が形成される。第１端子部１６および第２端子部１７では、駆動回路に接続された複数のラインを有するフレキシブルケーブルが複数の第１帯状電極１４と複数の第２帯状電極１５にそれぞれ接続される。参照番号１８は、表示範囲を示す。なお、液晶層１３をシールする封止材なども設けられるが、図示を省略している。また、上側基板１１は透明であることが必要であるが、下側基板１２は透明でも不透明でもよく、下側基板１２の下側には図示していない光吸収層が設けられる。下側基板１２が光吸収層の機能を有することも可能である。
【０００７】
図１Ａから図１Ｄの液晶表示素子１０は、可撓性のあるフィルム基板１１、１２を使用しており、フレキシブルであるが、第１端子部１６および第２端子部１７のために曲げ可能な方向が制限される。図２Ａから図２Ｄはこの制限を説明する図であり、図２Ａは液晶表示素子１０の表示面は湾曲していない状態を、図２Ｂは液晶表示素子１０を横方向に若干曲げた状態を、図２Ｃは液晶表示素子１０を縦方向の柱に沿って曲げた状態を、図２Ｄは図２Ｃの状態におけるフレキシブルケーブルの状態を示す。
【０００８】
図２Ａに示すように、複数の第１帯状電極１４と駆動回路を接続するため、複数のラインを有するフレキシブルケーブル（ＦＰＣ）２１が、第１端子部１６において複数の第１帯状電極１４の端部に接続される。同様に、複数の第２帯状電極１５と駆動回路を接続するため、複数のラインを有するフレキシブルケーブル（ＦＰＣ）２２が、第２端子部１７において複数の第２帯状電極１５の端部に接続される。第１および第２端子部における帯状電極の端部とＦＰＣの接続は、異方性導電接着フィルム（ＡＣＦ）を介して圧着することにより行われるのが一般的である。ここでは、第１端子部１６の伸びる方向、すなわち、第１端子部１６における複数の第１帯状電極１４の配列方向をＸ方向、第２端子部１７の伸びる方向、すなわち、第２端子部１７における複数の第２帯状電極１５の配列方向をＹ方向で表す。
【０００９】
上下基板１１、１２は可撓性を有するため曲げることが可能であるが、端子部が湾曲する場合には、端子部に曲げ応力がかかる。図２Ｂに示すように、Ｙ方向が湾曲するように曲げた場合、第２端子部１７に応力がかかる。図２Ｂのように曲率が小さければ応力も小さい。そのため、図２Ｂに示すような小さな曲率であれば曲げることが可能である。しかしながら、図２Ｃに示すように、液晶表示素子１０を曲率の大きな柱５に巻き付けるように曲げた場合、第２端子部１７に大きな応力がかかり、第２端子部１７において接続不良が発生する。そして、図２Ｄに示すように曲率が大きくなりすぎると、接続部分が曲げ応力に耐え切れずに第２端子部１７からＦＰＣ２２が外れてしまうということが起きる。これは、Ｘ方向に湾曲するように曲げる場合も同様である。
【００１０】
【特許文献１】特開平０３−０６５９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そのため、マトリクス型で２方向の電極を異なる辺でケーブルに接続する構成では、可撓性を有する基板を使用しても、図２Ｃに示すように細い柱に巻き付けるという大きな曲率で曲げることはできなかった。
【００１２】
開示の実施形態は、細い柱に巻き付けるという大きな曲率で曲げることができるマトリクス表示素子を記載する。
【課題を解決するための手段】
【００１３】
開示の実施形態のマトリクス表示素子は、並行に設けられた複数の第１電極を有する第１基板と、並行に設けられた複数の第２電極を有する第２基板とを対向して配置し、前記複数の第１電極と前記複数の第２電極の交差部に画素が形成されるマトリクス表示素子であって、前記第１基板は、前記複数の第１電極を電気的に外部接続するための第１端子部を備え、前記第２基板は、前記複数の第２電極を電気的に外部接続するための第２端子部を備え、前記第１端子部と前記第２端子部は、前記マトリクス表示素子の表示面の対向する所定の２辺に配置されており、前記対向する所定の２辺以外の辺には端子部が配置されない。
【発明を実施するための最良の形態】
【００１４】
以下、単純マトリクス液晶表示素子を例として実施形態を説明するが、開示の技術はこれに限定されるものではない。以下、単純マトリクス液晶表示素子を、単に表示素子と称する場合がある。
【００１５】
図３は、実施形態の単純マトリクス液晶表示素子３０の原理構成を説明する図である。実施形態の単純マトリクス液晶表示素子は、図３に示すように、並行に設けられた複数の第１帯状電極３４を有する上側（第１）基板３１と、並行に設けられた複数の第２帯状電極３５を有する下側（第２）基板３２とを対向して配置する。複数の第１帯状電極３４の端部は、上側基板３１の第１端子部３６に配列され、第１端子部３６で図示しない外部のケーブル（フレキシブルケーブル：ＦＰＣ）と接続される。複数の第２帯状電極３５の端部は、下側基板３２の第２端子部３７に配列され、第２端子部３７で図示しない外部のケーブル（フレキシブルケーブル：ＦＰＣ）と接続される。第１端子部３６における複数の第１帯状電極３４の端部の配列と、第２端子部３７における複数の第２帯状電極３５の端部の配列は並行である。言い換えれば、上側基板３１および下側基板３２の第１端子部３６および第２端子部３７が設けられる以外の辺には、端子部は設けられておらず、ＦＰＣも接続されない。そのため、上側基板３１および下側基板３２の第１端子部３６および第２端子部３７が設けられる以外の辺が湾曲するように表示素子３０を曲げても、ＦＰＣが外れるといった問題は発生せず、大きな曲率で曲げることができる。
【００１６】
複数の第１帯状電極３４および複数の第２帯状電極３５を、それぞれ第１端子部３６および第２端子部３７からそのまま伸ばしたのでは、複数の第１帯状電極３４と複数の第２帯状電極３５は並行であり、交差して画素を形成できない。そこで、複数の第１帯状電極３４と複数の第２帯状電極３５の一方または両方の伸びる方向を、表示範囲内で所定角度に変えて、複数の第１帯状電極３４と複数の第２帯状電極３５が交差するようにする。これにより、複数の第１帯状電極３４と複数の第２帯状電極３５の交差部に画素３９が形成される。表示範囲３８内で、複数の第１帯状電極３４は例えば４５°傾き、複数の第２帯状電極３５は例えば−４５°傾くようにすると、複数の第１帯状電極３４と複数の第２帯状電極３５は９０度で交差し、長方形の画素が形成される。第１帯状電極３４と第２帯状電極３５の幅が等しい場合には正方形の画素が形成される。このように、第１帯状電極３４および第２帯状電極３５をそれぞれ傾ける角度および電極幅に応じて、正方形、長方形、ひし形、並行四辺形の画素が形成される。図３では、参照番号３８で示す範囲が画素が形成される表示範囲で、マトリクス表示が行える。
【００１７】
図４Ａおよび図４Ｂは、実施形態の表示素子３０の曲げた状態の例を示す図である。図４（Ａは、表示素子３０を、第１および第２端子部が近接するように一回り曲げた場合を示し、第１および第２端子部に接続されるＦＰＣ４０、４１を一束にすることができる。この構成では、ＦＰＣ４０、４１を１箇所にまとめることができるので、表示装置を小型にでき、短いＦＰＣの使用により低コスト化が可能である。１端子部に２個以上のＦＰＣが接続されるようにすることも可能で、ＦＰＣを途中から分岐することも可能である。
【００１８】
図４Ｂは、単純マトリクス液晶表示素子３０を、小さな直径の円柱５に巻き付けた状態を示す。このような大きな曲率での曲げも可能になるため、表示素子３０をデザイン性に優れた形態で使用することができる。
【００１９】
例えば、１２０μｍ厚のフィルムで上下基板を形成したコレステリック液晶を使用した単純マトリクス液晶表示素子３０は、φ１０ｍｍの筒状にすることができた。
【００２０】
図５Ａから図５Ｃは、実施形態の表示素子３０の円柱への巻き付けを説明する図である。図５Ａに示すように、表示素子３０の対向する２辺に第１および第２端子部３６、３７が並行に設けられており、第１および第２端子部３６、３７にＦＰＣ４０、４１が接続される。第１端子部３６が伸びる方向をｂ１で、第２端子部３７が伸びる方向をｂ２で表す。ここではｂ１＝ｂ２である。表示素子３０は、円筒軸がｂ１およびｂ２に略並行になるように円筒状に曲げることができる。言い換えれば、表示素子３０の第１および第２端子部３６、３７の直角な辺が湾曲するように曲げられる。
【００２１】
図５Ｂは、表示素子３０を円筒５に半回り巻き付けた状態を示す。円筒の軸ｅと第１および第２端子部３６、３７が伸びる方向ｂ１、ｂ２は、略並行である。これにより、表示範囲３８は円筒状となる。
【００２２】
図５Ｃは、図５Ｂのように表示素子３０を円筒５に半回り巻き付ける場合に限定した第１および第２端子部３６、３７が伸びる方向の変形例を示す。表示素子３０を円筒５に半回り巻き付ける場合半回り以上の部分ｇは平面状にすることができるので、第１および第２端子部３６、３７が伸びる方向は並行である必要はない。言い換えれば、円柱に巻き付ける半回りの湾曲部分ｆに端子部を設けることはできないが、それ以外の部分であれば、端子部を設ける位置および端子部の延びる方向に制限はない。図５Ｃでは、端子部の伸びる方向ｈは、湾曲される表示面の辺に対して９０°以外の角度を有する。
【００２３】
図６Ａから図６Ｄは、第１実施形態の単純マトリクス液晶表示素子３０の概略構成を示す図であり、図６Ａは表示素子の断面図であり、図６Ｂは上面図であり、図６Ｃは上側（第１）基板３１の上面図であり、図６Ｄは下側（第２）基板３２の上面図である。図中のｂ１およびｂ２は、図５Ａのｂ１およびｂ２に対応する方向を示す。
【００２４】
図６Ａから図６Ｄに示すように、単純マトリクス型液晶表示素子３０は、可撓性のあるフィルム製の上側（第１）基板３１と下側（第２）基板３２とを所定の間隔（ギャップ）で貼り合わせ、その間に液晶層３３を配置する。上側基板３１は、表面に形成され、表示素子３０の辺に対して斜め方向に伸びる（ここでは３０度をなす）複数の第１帯状電極３４と、複数の第１帯状電極３４のいくつかに電圧を印加するために左側の辺に形成された第１左端子部３６Ａと、複数の第１帯状電極３４のいくつかに電圧を印加するために右側の辺に形成された第１右端子部３６Ｂと、を有する。下側基板３２は、表面に形成され、表示素子３０の辺に対して斜め方向に伸びる（ここでは−３０度をなすように）複数の第２帯状電極３５と、複数の第２帯状電極３５のいくつかに電圧を印加するために左側の辺に形成された第２左端子部３７Ａと、複数の第２帯状電極３５のいくつかに電圧を印加するために右側の辺に形成された第２右端子部３７Ｂと、を有する。
図６Ｂに示すように、第１実施形態では、第１左端子部３６Ａと第２左端子部３７Ａおよび第１右端子部３６Ｂと第２右端子部３７Ｂは、それぞれ所定の対向する２辺に配置され、帯状電極は端子部に対して斜めに伸びるが、表示領域は図３に示すようなひし形にならず、表示領域を矩形状である。
【００２５】
複数の第１帯状電極３４と複数の第２帯状電極３５は、表示素子３０の辺に対して異なる斜め方向に伸び、上側基板３１と下側基板３２を対向して配置すると、上面から見た時に複数の第１帯状電極３４と複数の第２帯状電極３５が交差する（ここでは６０度をなす）ように配置される。複数の第１帯状電極１４と複数の第２帯状電極１５の交差部分に画素が形成される。複数の第１帯状電極３４の上側の半数は第１左端子部３６Ａに、複数の第１帯状電極３４の下側の半数は第１右端子部３６Ｂに接続される。複数の第２帯状電極３５の上側の半数は第２右端子部３７Ｂに、複数の第２帯状電極３５の下側の半数は第２左端子部３７Ａに接続される。
【００２６】
図６Ａから図６Ｄでは、複数の第１帯状電極３４および複数の第２帯状電極３５の表示素子３０の辺に対する傾き角度を適当な角度（例えば±４５度）にすれば、複数の第１帯状電極３４と複数の第２帯状電極３５が直交して交差するようにできる。このように、複数の第１帯状電極３４と複数の第２帯状電極３５の交差角度は所望の角度に設定できる。
【００２７】
図７Ａから図７Ｄは、第１実施形態の単純マトリクス液晶表示素子３０の変形例を示す図であり、図７Ａは表示素子の断面図であり、図７Ｂは上面図であり、図７Ｃは上側（第１）基板３１の上面図であり、図７Ｄは下側（第２）基板３２の上面図である。図中のｂ１およびｂ２は、図５Ａのｂ１およびｂ２に対応する方向を示す。
【００２８】
この変形例の単純マトリクス液晶表示素子３０は、複数の第１帯状電極３４の表示素子３０の辺に対する傾き角度が０度、すなわち、複数の第１帯状電極３４が表示素子３０の上下辺と並行であることが、第１実施形態と異なる。第２実施形態では、複数の第１帯状電極３４と複数の第２帯状電極３５は３０度で交差する。
【００２９】
図８は、第１実施形態の単純マトリクス液晶表示素子３０において、第１左端子部３６Ａにフレキシブルケーブル４０Ａと、第２左端子部３７Ａにフレキシブルケーブル４０Ｂと、第１右端子部３６Ｂにフレキシブルケーブル４１Ａを、第２右端子部３７Ｂにフレキシブルケーブル４１Ｂを接続した状態を示す。第１左端子部３６Ａと第２左端子部３７Ａは、表示素子３０の左側の辺に、第１右端子部３６Ｂと第２右端子部３７Ｂは、表示素子３０の右側の辺に設けられる。そして、フレキシブルケーブル４０Ａ、４０Ｂ、４１Ａおよび４１Ｂは、左右の辺に設けられた４個の端子部に接続される。接続方法は、通常の接続方法が使用され、後述する異方性導電素材を使用することも可能である。これにより、図５Ａに示すような、上辺と下辺を湾曲させるように曲げることが可能になる。
【００３０】
図９Ａから図９Ｅは、第１実施形態の単純マトリクス液晶表示素子３０におけるフレキシブルケーブルの接続方法の変形例を示す図であり、図９Ａは全体構成を、図９Ｂは接続部分の断面図の拡大図を、図９Ｃは接続部分の平面図の拡大図を、図９Ｄは第１帯状電極３４の端子部の拡大図を、図９Ｅは第２帯状電極３５の端子部の拡大図を示す。
【００３１】
図９Ｄに示すように、第１帯状電極３４は、端子部で幅が狭くなる形状である。同様に、図９Ｅに示すように、第２帯状電極３５は端子部で幅が狭くなる形状であり、狭くなった電極は延長され、第２接続電極４７を有する。第２接続電極４７の間には第１接続電極４６が設けられ、第１接続電極４６と第２接続電極４７が交互に配置される。図９Ｂおよび図９Ｃに示すように、端子部では、第１帯状電極３４の端部が第１接続電極４６の上に重なるように配置され、重なった部分では異方性導電素材４５が配置される。この状態で、上側基板３１と下側基板３２を圧着すると、第１帯状電極３４が第１接続電極４６に電気的に接続される。このようにして、第１接続電極４６は第１帯状電極３４に、第２接続電極４７は第２帯状電極３５に接続された状態になる。なお、このような第１および第２接続電極の両方を設けるのは、図９ＡのＰで示す部分と、部分Ｐに対応する対向する辺（右辺）の部分のみである。それ以外の部分では、第１および第２接続電極の一方のみが設けられ、第１接続電極４６は異方性導電素材４５を介して第１帯状電極３４に接続され、第２接続電極４７はそのまま第２帯状電極３５に接続される。
【００３２】
下側基板３５上の第１接続電極４６および第２接続電極４７は、図９Ａに示すように、図示していない異方性導電素材を介してフレキシブルケーブル４０、４１に接続される。異方性導電素材は、具体的には異方性導電接着フィルム（ＡＣＦ）および、異方性導電接着剤または異方導電性接着剤（ＡＣＩ）である。異方性導電素材は、圧着された部分の厚さ方向のみに導電性を生じる素材で、図９Ｄにおいて、第１帯状電極３４の部分は電極の分だけ厚くなっており、第１接続電極４６と電気的な接続を生じる。これに対して第２接続電極４７の異方性導電素材を介して対向する部分には電極が無いので、電気的な接続を生じない。
【００３３】
図８の構成ではフレキシブルケーブルが４本設けられたのに対して、図９Ａの構成ではフレキシブルケーブルは２本だけであり、接続部分の個数を低減できる。
【００３４】
図１０は、第１実施形態の単純マトリクス液晶表示素子３０を有する表示装置の表示制御部の構成を示す図である。図示のように、表示制御部は、第１帯状電極３４に電圧を印加する表示駆動回路６３と、第２帯状電極３５に電圧を印加する表示位置駆動回路６４と、表示する画像データを保持する画像データバッファ６２と、画像データバッファ６２に保持された画像データを読み出して制御信号を発生し、表示駆動回路６３および表示位置駆動回路６４に供給するＣＰＵ６１と、を有する。
【００３５】
表示位置駆動回路６４は第２帯状電極３５に順に選択電圧（スキャンパルス）を印加し、表示駆動回路６３はスキャンパルスに同期して書き込みを行うか行わないかの書き込み電圧を第１帯状電極３４に印加する。言い換えれば、表示位置駆動回路６４がスキャンドライバに対応し、表示駆動回路６３がセグメントドライバに対応し、単純マトリクス型の駆動が行われる。なお、表示駆動回路６３がスキャンパルスを出力し、表示位置駆動回路６４が書き込み電圧を出力するように構成することも可能である。単純マトリクス型の駆動方法については広く知られているので、これ以上の詳しい説明は省略する。
【００３６】
画像データバッファ６２は、画素ごとの画像データを、第１帯状電極３４および第２帯状電極３５に対応した形で保持する。
【００３７】
図１１は、図１０の構成における制御の流れる示す図である。ＣＰＵ６１のステップ１０１において表示のための描画が開始されると、ステップ１０２でＣＰＵ６１内部のカウンタの値Ｎが”１”にリセットされる。Ｎの値は１から表示位置駆動回路６４に接続された第２帯状電極３５の本数であるｍまで変化する。ステップ１０３で、ＣＰＵ６１が表示画像のデータが格納された画像データバッファ６２からＮライン目の画像データを取り出す。ステップ１０４で、ＣＰＵ６１がＮライン目の画像データを表示駆動回路６３に送る。表示駆動回路６３は、ステップ２０１で、送られてきたデータを表示駆動回路６３内部のレジスタに格納する。ステップ１０５で、ＣＰＵ６１は、Ｎライン目の選択信号を表示位置駆動回路６４に送る。表示位置駆動回路６４は、ステップ３０１で、Ｎライン目の選択信号を受け取ると、Ｎライン目に相当する第２帯状電極３５を選択する。次に、ステップ１０７で、ＣＰＵ６１が出力ＯＮ信号を表示駆動回路６３および表示位置駆動回路６４の両方に送信する。表示駆動回路６３は、ステップ２０２で、出力ＯＮ信号を受け取ると、レジスタに格納された画像データに応じた電圧を第１帯状電極３４のそれぞれに印加する。表示位置駆動回路６４は、ステップ３０２で、出力ＯＮ信号を受け取ると、選択された第２帯状電極３５に選択電圧を、非選択の第２帯状電極３５に非選択電圧を印加する。この時点で、選択電圧が印加された第２帯状電極３５と、表示駆動回路６３に接続された第１帯状電極３４の交差部分の画素の状態が変化する。非選択電圧が印加された第２帯状電極３５と第１帯状電極３４の交差部分の画素の状態は変化しない。画素の状態が十分に変化するようにあらかじめ設定された時間ｔの間電圧の印加が行われ、ステップ１０８で、その時間ｔが経過すると、ＣＰＵ６１は、ステップ１０９で、出力ＯＦＦ信号を表示駆動回路６３および表示位置駆動回路６４の両方に送信する。表示駆動回路６３は、ステップ２０３で、出力ＯＦＦ信号を受け取ると電圧の印加を終了する。また、表示位置駆動回路６４は、ステップ３０３で、出力ＯＦＦ信号を受け取ると電圧の印加を終了する。この時点で、Ｎがｍ未満であれば、ステップ１１０で、Ｎを１増加して、再びステップ１０３に戻り、ＣＰＵ６１が画像データバッファ６２からＮ＋１ライン目の画像データを取り出し、上記ステップを繰り返す。Ｎとｍが等しくなれば、ステップ１１１で、描画を終了する。終了時点で、すべての画素の表示状態が表示に対応した状態になる。
【００３８】
幅の等しい第１および第２帯状電極が９０度以外の角度で交差すると、画素はひし形になる。そこで、このような画素形状に適した書体を使用すると良好な表示が行える。図１２は、そのような書体の例を示す図である。
【００３９】
図１２において、ｂは図５Ａのｂ１およびｂ２に対応する端子部の伸びる方向を示し、ｋは方向ｂに直角な方向を示す。ここでは、第１帯状電極３４は方向ｋに対してθ１をなし、第２帯状電極３５は方向ｋに対してθ２をなすとする。ただし、θ１とθ２は逆方向の角度であるとする。これにより、第１帯状電極３４と第２帯状電極３５はθ１＋θ２の角度で交差し、画素の形状はひし形になる。ここで、水平方向に伸びる円筒物に、方向ｂが水平方向になるように表示素子３０を巻き付けるとする。ここで、θ２がイタリック体の文字の傾きと同じ角度になるようにすれば、イタリック体の文字の一部の直線と第２帯状電極３５の伸びる方向が一致し、イタリック体文字の一部を直線表示できる。
【００４０】
このように、表示する内容に応じて第１および第２帯状電極の方向角度を設定すれば、直交する２次元画素配列の場合とは異なった表示効果が得られる。
【００４１】
図１０および図１１で説明した制御部は、画像データバッファ６２が、画素ごとの画像データを、第１帯状電極３４および第２帯状電極３５に対応した形で保持していた。しかし、従来の一般の画像データは、正方形または長方形の画素が縦横方向に配列される２次元マトリクス表示用として作られており、そのままでは第１実施形態の表示素子３０では表示できない。そこで、図１０の構成で、ＣＰＵ６１またはほかの演算処理装置が従来の一般の画像データを第１実施形態の表示素子用の画像データに変換して画像データバッファ６２に格納することが考えられる。このような変換処理は各種あり得るが、以下いくつかの例を説明する。
【００４２】
図１３Ａ、図１３Ｂおよび図１４Ａから図１４Ｅは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第１および第２の処理方法を説明する図である。
【００４３】
図１３Ａに示すように、第１実施形態の表示素子３０では、同一幅の第１帯状電極３４と第２帯状電極３５が所定の角度で交差しており、図１３Ｂに示すようにひし形の画素３９が形成される。
【００４４】
図１４Ａは、第１実施形態の表示素子３０のひし形の画素３９を、従来の一般の表示装置の正方形の画素５１に重ね合わせた状態を示す。１個のひし形の画素３９は、複数の正方形の画素５１に重なる。
【００４５】
第１の処理方法では、各ひし形の画素３９がもっとも大きな面積で重なる正方形の画素５１の画素値をそのひし形の画素３９の画素値とする方法である。この方法は、非常に簡単であるが、後述するように精密な画像を得ることが難しいという問題がある。なお、この第１の処理方法は、正方形の画素５１の画素値が２値で、ひし形の画素３９を有する第１実施形態の表示装置が２値表示である場合にも使用できる。
【００４６】
第２の処理方法では、ひし形の画素３９が重なる正方形の画素５１の画素値を面積に応じて加算することにより、ひし形の画素３９の画素値を算出する。従って、第１実施形態の表示装置は、ひし形の画素３９で多値表示で中間調表示できることが必要である。
【００４７】
図１４Ａにおいて、中央の正方形の画素５１の画素値が１で（暗い）、その周囲のほかの画素５１の画素値が０（明るい）とする。中央のひし形の画素３９Ｃは画素値の小さな正方形の画素５１と約６割が重なるので、画素値は約０．６になる。右上のひし形の画素３９Ｂは、画素値の小さな正方形の画素５１と約１割が重なるので、画素値は約０．１になる。ひし形の画素３９Ｅ、３９Ａの画素値の小さな正方形の画素５１との重なりはさらに小さくなり、ひし形の画素３９Ｄは画素値の小さな正方形の画素５１と重ならない。この結果、ひし形の画素３９Ａ〜３９Ｅの画素値は、図１４Ｂに示すようになる。なお、上記の例では、正方形の画素の画素値は１または０であったが、多値でもよい。
【００４８】
図１４Ｃに示す正方形の画素で表された黒円５２を、第１の処理方法で第１実施形態の表示素子の画像データに変換すると、図１４Ｄに示すような２値画像になり、円とはかなり異なって見えることになる。黒円５２を第２の処理方法で画像データに変換すると、図１４Ｅに示すような画像になり、黒円に近似した表示が得られる。
【００４９】
図１５Ａから図１５Ｆおよび図１６Ａから図１６Ｅは、第３の変換処理方法を説明する図であり、従来の一般的な縦横配列の矩形の元画像データを、第１実施形態の本表示素子で表示する画像データに変換して画像データバッファ６２に格納する方法を説明する図である。
【００５０】
ここでは、図５Ａのｂ１およびｂ２が図１５Ａの横方向ｂになる場合を説明する。また、元画像の縦横比と本表示素子の矩形表示領域の縦横比が同じで、元画像を本表示素子の矩形表示領域全体で表示する例を説明する。
【００５１】
まず、本表示素子の画素と画像データバッファ６２内の区画の対応関係を説明する。図１５Ａは、本表示素子における第１および第２帯状電極と画素の関係および第１および第２帯状電極と表示駆動回路６３および表示位置駆動回路６４の関係を示す。図示のように、端子部が伸びる方向ｂは横方向であり、第１および第２帯状電極は方向ｂに対してそれぞれ±θをなしている。図１５Ａでは、第１および第２帯状電極と表示駆動回路６３および表示位置駆動回路６４の関係が分かりにくいので、図１５Ｂに示すように電気的に等化な形で示す。
【００５２】
図１５Ｂの画素配列を、方向ｂに対して垂直な方向に１／Ｔａｎθ倍して、図１５Ｃに示すような画素配列を得る。この画素配列では、各画素は正方形になる。
【００５３】
次に、図１５Ｃの画素配列を、４５度時計回りに回転して図１５Ｄに示すような画素配列を得る。この画素配列では、第１帯状電極が垂直方向に、第２帯状電極が水平方向に伸び、第１帯状電極と第２帯状電極が直角に交差する。この画素配列は、画素の形状が正方形である従来の表示素子の画素配列と同じである。第１帯状電極と第２帯状電極の伸びる方向に合わせて表示駆動回路６３および表示位置駆動回路６４の向きを変更したのが図１５Ｅである。図１５Ｆは、図１５Ｅにおける画素の配列を示す図であり、クロス線で示した区画が実際に存在する画素を示す。この区画配列を表示するには、列方向の区画数がｎで、ｍライン分の区画を有する画像データバッファがあればよい。従って、この画像データバッファのうち、クロス線で示した区画が表示に使用される。画像データバッファのクロス線で示した区画以外の区画のデータは、対応する画素がないため、表示には使用されない。言い換えれば、画像データバッファのクロス線で示した区画に、変換された元画像のデータを格納することで、第１実施形態の表示素子に画像を表示できる。
【００５４】
元画像と本表示素子の画像データバッファは、以上説明したような関係にある。次に、元画像を上記の関係に従って変換して画像データバッファに格納する画像データを作成する方法を、図１６を参照して説明する。
【００５５】
図１６Ａは、元画像を示す。ここでは元画像は数字の「４」である。この元画像を拡大縮小変換して、縦方向に１／Ｔａｎθ倍する。これにより図１６Ｂのような画像になる。このような拡大縮小変換は広く知られている。この変換は、図１５Ｂから図１５Ｃへの変換に対応する。
【００５６】
次に、図１６Ｂの画像を時計回りに４５度回転する。これにより図１６Ｃのような画像になる。この回転変換も広く知られている。この変換は、図１５Ｃから図１５Ｄへの変換に対応する。図１６Ｃの画像において、元画像に対応領域がない画素については、任意のデータを格納する。ここでは、このデータとして黒表示用データを格納する。
【００５７】
次に、図１６Ｃの画像において、表示駆動回路６３に接続される上基板の第１帯状電極３４の本数がｎで、表示位置駆動回路６４に接続される下基板の第２帯状電極３５の本数がｍである場合、横画素数がｎ個、縦画素数がｍ個になるように解像度変換を行う。
【００５８】
次に、図１６Ｃの解像度変換後の画像を図１６Ｄの区画に対応させ、各区画の画素値を算出し、画像データバッファに格納する。
【００５９】
以上のようにして元画像から画像データバッファに格納するデータが生成される。画像データバッファに格納されたデータを第１実施形態の表示素子で表示すれば、図１６Ｅに示す元画像に対応した表示が得られる。
【００６０】
以上説明したように第１実施形態では、１方向に小さな曲率で折り曲げ可能な表示素子が得られる。図１７は、このような表示素子の使用形態の例を示す図であり、表示素子３０をノート型コンピュータ７０の筐体表面に設けた例を示す。この例では、ノート型コンピュータ７０の筐体下部７１を除く筐体上部から筐体側面の曲面部分まで覆うように表示素子３０を搭載する。このように筐体側面の曲面部分も表示素子で覆うことで、筐体表面で表示領域として利用可能な面積を広げることができる。
【００６１】
以上説明したように、第１実施形態では、表示素子を曲面に実装する際に、表示素子を曲げても配線部が曲げられることはないので、配線部に接続されるフレキシブルケーブルが外れることがない。これにより、小さな曲率の曲面に表示素子を実装することが可能になる。
【図面の簡単な説明】
【００６２】
【図１Ａ】図１Ａは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、液晶表示素子の断面図である。
【図１Ｂ】図１Ｂは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、液晶表示素子の上面図である。
【図１Ｃ】図１Ｃは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、上側（第１）基板の上面図である。
【図１Ｄ】図１Ｄは、単純マトリクス型の液晶表示素子の概略構成を示す図であり、下側（第２）基板の上面図である。
【図２Ａ】図２Ａは、表示素子の曲げの制限を説明する図であり、表示素子の表示面は湾曲していない状態を示す。
【図２Ｂ】図２Ｂは、表示素子の曲げの制限を説明する図であり、表示素子の表示面を若干曲げた状態を示す。
【図２Ｃ】図２Ｃは、表示素子の曲げの制限を説明する図であり、表示素子を縦方向の柱に沿って曲げた状態を示す。
【図２Ｄ】図２Ｄは、表示素子の曲げの制限を説明する図であり、図２Ｃの状態におけるフレキシブルケーブルの状態を示す。
【図３】図３は、実施形態の単純マトリクス液晶表示素子の原理構成を説明する図である。
【図４Ａ】図４Ａは、実施形態の表示素子の曲げた状態の例を示す図である。
【図４Ｂ】図４Ｂは、実施形態の表示素子の曲げた状態の例を示す図である。
【図５Ａ】図５Ａは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図５Ｂ】図５Ｂは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図５Ｃ】図５Ｃは、実施形態の表示素子の円柱への巻き付けを説明する図である。
【図６Ａ】図６Ａは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、表示素子の断面図である。
【図６Ｂ】図６Ｂは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、表示素子の上面図である。
【図６Ｃ】図６Ｃは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、上側（第１）基板の上面図である。
【図６Ｄ】図６Ｄは、第１実施形態の単純マトリクス液晶表示素子の概略構成を示す図であり、下側（第２）基板の上面図である。
【図７Ａ】図７Ａは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、表示素子の断面図である。
【図７Ｂ】図７Ｂは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、表示素子の上面図である。
【図７Ｃ】図７Ｃは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、上側（第１）基板の上面図である。
【図７Ｄ】図７Ｄは、第１実施形態の単純マトリクス液晶表示素子の変形例の概略構成を示す図であり、下側（第２）基板の上面図である。
【図８】図８は、フレキシブルケーブルを接続した第１実施形態の単純マトリクス液晶表示素子を示す図である。
【図９Ａ】図９Ａは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、全体構成を示す。
【図９Ｂ】図９Ｂは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、接続部分の断面図の拡大図を示す。
【図９Ｃ】図９Ｃは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、接続部分の平面図の拡大図を示す。
【図９Ｄ】図９Ｄは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、第１帯状電極の端子部の拡大図を示す。
【図９Ｅ】図９Ｅは、第１実施形態の単純マトリクス液晶表示素子におけるフレキシブルケーブルの接続方法の変形例を示す図であり、第２帯状電極の端子部の拡大図を示す。
【図１０】図１０は、第１実施形態の単純マトリクス液晶表示素子を有する表示装置の表示制御部の構成を示す図である。
【図１１】図１１は、図１０の構成における制御の流れる示す図である。
【図１２】図１２は、実施形態の表示装置における表示に適した書体の例を示す図である。
【図１３Ａ】図１３Ａは、第１実施形態の表示素子の画素を示す図である。
【図１３Ｂ】図１３Ｂは、第１実施形態の表示素子の画素を示す図である。
【図１４Ａ】図１４Ａは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第１および第２の処理方法を説明する図である。
【図１４Ｂ】図１４Ｂは、従来の一般の画像データを第１実施形態の表示素子用の画像データに変換する第２の処理方法を説明する図である。
【図１４Ｃ】図１４Ｃは、第２の処理方法で変換される元画像を示す図である。
【図１４Ｄ】図１４Ｄは、図１４Ｃの元画像を第１の処理方法で変換した画像データを説明する図である。
【図１４Ｅ】図１４Ｅは、図１４Ｃの元画像を第２の処理方法で変換した画像データを説明する図である。
【図１５Ａ】図１５Ａは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｂ】図１５Ｂは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｃ】図１５Ｃは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｄ】図１５Ｄは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｅ】図１５Ｅは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１５Ｆ】図１５Ｆは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ａ】図１６Ａは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｂ】図１６Ｂは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｃ】図１６Ｃは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｄ】図１６Ｄは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１６Ｅ】図１６Ｅは、第３の変換処理方法を説明する図であり、元画像データを変換して画像データバッファに格納する方法を説明する図である。
【図１７】図１７は、実施形態の表示素子の使用形態の例を示す図である。
【符号の説明】
【００６３】
３０ 単純マトリクス型表示素子
３１ 上側（第１）基板
３２ 下側（第２）基板
３３ 液晶層
３４ 第１帯状電極
３５ 第２帯状電極
３６、３６Ａ、３６Ｂ 第１端子部
３７、３７Ａ、３７Ｂ 第２端子部
６１ ＣＰＵ
６２ 画像データバッファ
６３ 表示駆動回路
６４ 表示位置駆動回路
【特許請求の範囲】
【請求項１】
並行に設けられた複数の第１電極を有する第１基板と、並行に設けられた複数の第２電極を有する第２基板とを対向して配置し、前記複数の第１電極と前記複数の第２電極の交差部に画素が形成されるマトリクス表示素子であって、
前記第１基板は、前記複数の第１電極を電気的に外部接続するための第１端子部を備え、
前記第２基板は、前記複数の第２電極を電気的に外部接続するための第２端子部を備え、
前記第１端子部と前記第２端子部は、前記マトリクス表示素子の表示面の対向する所定の２辺に配置されており、前記対向する所定の２辺以外の辺には端子部が配置されていないことを特徴とするマトリクス表示素子。
【請求項２】
前記複数の第１電極および前記複数の第２電極の配列方向の少なくともどちらか片方は、前記第１端子部および前記第２端子部における端子の配列方向と垂直および平行でない請求項１に記載のマトリクス表示素子。
【請求項３】
請求項１又は２に記載のマトリクス表示素子と、
前記第１端子部に第１駆動信号を印加する第１駆動回路と、
前記第２端子部に第２駆動信号を印加する第２駆動回路と、
前記第１および第２駆動信号を発生する駆動信号生成部と、を備え、
前記駆動信号生成部は、前記マトリクス表示素子の前記複数の第１電極と前記複数の第２電極の交差部の画素に対応した対応済みマトリクス表示データを格納した画像データバッファを備え、画像データバッファから読み出した前記対応済みマトリクス表示データから、前記第１および第２駆動信号を発生するマトリクス表示装置。
【請求項４】
前記駆動信号生成部は、矩形の表示画面の縦方向および横方向に配列された矩形画素に対応した矩形マトリクス表示データを、前記マトリクス表示素子の画素の前記矩形画素との重なり面積に応じて配分することにより、前記対応済みマトリクス表示データを生成する請求項３に記載のマトリクス表示装置。
【請求項５】
前記駆動信号生成部は、矩形の表示画面の縦方向および横方向に配列された矩形画素に対応した矩形マトリクス表示データを、前記マトリクス表示素子の画素の配列に応じて変換処理することにより、前記対応済みマトリクス表示データを生成する請求項３に記載のマトリクス表示装置。
【請求項１】
並行に設けられた複数の第１電極を有する第１基板と、並行に設けられた複数の第２電極を有する第２基板とを対向して配置し、前記複数の第１電極と前記複数の第２電極の交差部に画素が形成されるマトリクス表示素子であって、
前記第１基板は、前記複数の第１電極を電気的に外部接続するための第１端子部を備え、
前記第２基板は、前記複数の第２電極を電気的に外部接続するための第２端子部を備え、
前記第１端子部と前記第２端子部は、前記マトリクス表示素子の表示面の対向する所定の２辺に配置されており、前記対向する所定の２辺以外の辺には端子部が配置されていないことを特徴とするマトリクス表示素子。
【請求項２】
前記複数の第１電極および前記複数の第２電極の配列方向の少なくともどちらか片方は、前記第１端子部および前記第２端子部における端子の配列方向と垂直および平行でない請求項１に記載のマトリクス表示素子。
【請求項３】
請求項１又は２に記載のマトリクス表示素子と、
前記第１端子部に第１駆動信号を印加する第１駆動回路と、
前記第２端子部に第２駆動信号を印加する第２駆動回路と、
前記第１および第２駆動信号を発生する駆動信号生成部と、を備え、
前記駆動信号生成部は、前記マトリクス表示素子の前記複数の第１電極と前記複数の第２電極の交差部の画素に対応した対応済みマトリクス表示データを格納した画像データバッファを備え、画像データバッファから読み出した前記対応済みマトリクス表示データから、前記第１および第２駆動信号を発生するマトリクス表示装置。
【請求項４】
前記駆動信号生成部は、矩形の表示画面の縦方向および横方向に配列された矩形画素に対応した矩形マトリクス表示データを、前記マトリクス表示素子の画素の前記矩形画素との重なり面積に応じて配分することにより、前記対応済みマトリクス表示データを生成する請求項３に記載のマトリクス表示装置。
【請求項５】
前記駆動信号生成部は、矩形の表示画面の縦方向および横方向に配列された矩形画素に対応した矩形マトリクス表示データを、前記マトリクス表示素子の画素の配列に応じて変換処理することにより、前記対応済みマトリクス表示データを生成する請求項３に記載のマトリクス表示装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１５Ｆ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１６Ｄ】
【図１６Ｅ】
【図１７】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１５Ｆ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１６Ｄ】
【図１６Ｅ】
【図１７】
【公開番号】特開２０１０−１１７４３５（Ｐ２０１０−１１７４３５Ａ）
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願番号】特願２００８−２８９０１４（Ｐ２００８−２８９０１４）
【出願日】平成２０年１１月１１日（２００８．１１．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願日】平成２０年１１月１１日（２００８．１１．１１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]