レイアウト検証装置及びレイアウト検証方法
【課題】素子と配線、配線と配線の交差部分の耐圧を検証することができるレイアウト検証装置及びレイアウト検証方法を提供する。
【解決手段】レイアウト検証装置は、半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、整合性検証手段により整合性が検証された場合に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、判定基準となる基準電位差を記憶する記憶手段と、回路図データに基づいて、交差対の電位差を求める電位差検出手段と、交差対の電位差と基準電位差とを比較する電位差比較手段と、を備える。
【解決手段】レイアウト検証装置は、半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、整合性検証手段により整合性が検証された場合に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、判定基準となる基準電位差を記憶する記憶手段と、回路図データに基づいて、交差対の電位差を求める電位差検出手段と、交差対の電位差と基準電位差とを比較する電位差比較手段と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証を行う装置及び検証方法に関し、特に互いに交差する部分の耐圧を検証するための装置及び検証方法に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、半導体集積回路の回路図データ（回路図データＤ１）と、回路図データに基づいて生成されたレイアウトパターンのデータ（レイアウトデータＤ２）の整合性を検証する整合性検証手段（ＬＶＳ検証Ｋ）を備えたレイアウト検証装置（回路レイアウト検証装置）が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−４１９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体集積回路は、素子及び配線が、半導体基板に形成、又は、半導体基板の表面上に配置されて、３次元的に構成される。したがって、レイアウトパターンによっては、素子と配線、配線と配線が交差する箇所も存在しうる。
【０００５】
このような互いに交差する位置関係にある素子と配線、配線と配線（例えば１層目のメタル配線と２層目のメタル配線）においては、電位差が大きいと素子と配線、配線と配線の間の耐圧を確保することができない。
【０００６】
しかしながら、従来のレイアウト検証装置（検証方法）では、このような互いに交差する位置関係にある素子と配線の間の耐圧、配線と配線の間の耐圧については考慮されていなかった。
【０００７】
本発明は上記問題点に鑑み、交差部分の耐圧を検証することができるレイアウト検証装置及びレイアウト検証方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する為に請求項１に記載のレイアウト検証装置は、
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、
整合性検証手段により整合性が検証された場合に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、
判定基準となる基準電位差を記憶する記憶手段と、
回路図データに基づいて、交差対の電位差を求める電位差検出手段と、
交差対の電位差と基準電位差とを比較する電位差比較手段と、を備えることを特徴とする。
【０００９】
本発明によれば、回路図データとレイアウトデータの整合性をとった後で、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出することができる。そして、回路図データに基づいて交差対の電位差を求め、求めた電位差を基準電位差と比較することができる。したがって、互いに電位が異なる素子と配線間、配線と配線間の耐圧についても検証することができる。
【００１０】
請求項２に記載のように、電位差比較手段による比較結果をレイアウトデータに重ねて外部に出力する出力手段を備えると良い。これによれば、基準電位差を超える電位差を有した交差対の部分をレイアウトデータ上において確認することができる。
【００１１】
次に、請求項３に記載のレイアウト検証方法は、
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証するステップと、
整合性を検証した後に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出するステップと、
回路図データに基づいて、交差対の電位差を求めるステップと、
交差対の電位差と基準電位差とを比較するステップと、を備えることを特徴とする。
【００１２】
本発明の作用効果は、請求項１に記載の発明の作用効果と同じであるので、その記載を省略する。
【００１３】
請求項４に記載のように、交差対の電位差が基準電位差を超えた場合、該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えると良い。これにより、交差対部分の耐圧を考慮したレイアウト設計を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るレイアウト検証装置の概略構成を示す図である。
【図２】半導体集積回路のレイアウトの一例を示す図である。
【図３】回路シミュレーションにより電位差検証される半導体集積回路の回路図である。
【図４】レイアウト検証方法を説明するためのフロー図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。
【００１６】
図１に示すレイアウト検証装置１０は、例えばＰＣ（Personal Computer）やＥＷＳ（Engineering WorkStation）等のコンピュータにより構成されており、ＣＡＤ（Computer Aided Design）ツールが組み込まれている。そして、レイアウト検証機能は、レイアウト検証装置１０に組み込まれたプログラムにより実現されている。
【００１７】
レイアウト検証装置１０は、図１に示すように、要部として、回路図データ１１とレイアウトデータ１４との整合性を検証するＬＶＳ（Layout Versus Schematic）手段１７と、レイアウトデータ１４に基づいて交差対情報１９を抽出する交差抽出手段１８と、交差対情報１９を加味して回路シミュレーションを実行する回路シミュレーション手段２１と、を備える。
【００１８】
回路図データ１１は、半導体集積回路を構成するトランジスタ、ダイオード、抵抗、容量などの素子名、素子特性といった素子情報と、素子間などを接続する配線の接続情報を含む。この回路図データ１１は、回路設計者が作成した回路図であって、回路シミュレーションにより動作検証されたものである。
【００１９】
一方、レイアウトデータ１４は、回路図データ１１に基づいて、例えば自動配置配線技術により生成されたレイアウト図である。したがって、レイアウトデータ１４は、回路図データ１１により記載される回路の構造を規定するレイアウトパターンデータと、素子情報と素子間などを接続する配線の接続情報とで構成される。
【００２０】
レイアウト検証装置１０は、接続情報抽出手段１２，１５を備えており、接続情報抽出手段１２は、回路図データ１１から素子情報及び接続情報を抽出して、第１のネットリスト１３を生成する。接続情報抽出手段１５は、レイアウトデータ１４から素子情報及び接続情報を抽出して、第２のネットリスト１６を生成する。
【００２１】
ＬＶＳ手段１７は、特許請求の範囲に記載の整合性検証手段に相当し、接続情報抽出手段１２，１５により生成されたネットリスト１３，１６の照合を行い、整合性を判定する。すなわち、回路図データ１１とレイアウトデータ１４の整合性を検証する。
【００２２】
交差抽出手段１８は、ＬＶＳ手段１７により、第１のネットリスト１３（回路図データ１１）と第２のネットリスト１６（レイアウトデータ１４）の整合性が検証された場合、すなわち、レイアウトデータ１４の素子情報及び接続情報が回路図データ１１における素子情報及び接続情報と一致する場合、レイアウトデータ１４から図形の交差部分（重なり部分）を抽出する。そして、該交差部分を構成する素子と配線、又は、配線と配線の情報（交差対情報）を生成する。
【００２３】
ここで、素子と配線がなす交差対とは、薄膜抵抗や拡散抵抗などの抵抗素子と配線、トランジスタと配線などがある。また、配線と配線がなす交差対とは、配線と該配線とは別の配線とがなす交差対であり、例えば３層アルミニウム配線の場合、１層目アルミニウム配線と２層目アルミニウム配線、１層目アルミニウム配線と３層目アルミニウム配線、２層目アルミニウム配線と３層目アルミニウム配線がある。
【００２４】
一例として示す図２では、ｎｐｎトランジスタ３０のベースと入力端子（図示略）との間には薄膜抵抗３１が配置されている。具体的には、上記ベースに対する入力端子と薄膜抵抗３１が、２層目に配置されたアルミニウム配線３２及び層間接続ビアによって接続され、ベースと薄膜抵抗３１が、２層目に配置されたアルミニウム配線３３及び層間接続ビアによって接続されている。また、ｎｐｎトランジスタ３０のエミッタには、１層目に配置されたアルミニウム配線３４が接続されており、このアルミニウム配線３４はグランド電位とされている。また、ｎｐｎトランジスタ３０のコレクタには、１層目に配置されたアルミニウム配線３５が接続されており、このアルミニウム配線３５により、コレクタが出力端子に接続されている。
【００２５】
そして、図２に示すように、２層目に配置された、アルミニウム配線３２，３３とは別のアルミニウム配線３６が、実際にはその下層に位置する薄膜抵抗３１、及び、１層目のアルミニウム配線３４と交差している。このような回路において、交差抽出手段１８は、薄膜抵抗３１とアルミニウム配線３６の交差部分４０、アルミニウム配線３４，３６の交差部分４１をそれぞれ抽出し、交差対情報を生成する。
【００２６】
回路シミュレーション手段２１は、交差抽出手段１８により抽出された交差対情報１９と、基準電位差記憶手段２０としてのメモリに予め記憶された基準電位差データを加味して、回路図データ１１に基づき回路シミュレーションを実行する。なお、判定基準となる基準電位差データは、半導体集積回路全体に対して共通値（例えば１０Ｖ）として設定される。
【００２７】
この回路シミュレーション手段２１は、特許請求の範囲に記載の電位差検出手段、電位差比較手段を兼ねる。具体的には、回路図データ１１に基づき回路シミュレーションを実行することで、素子（端子部分）や配線の電位データを得る。このとき、交差対情報を入力することで、交差対をなす素子と配線間、配線と配線間の電位差を検出する。さらには、検出した電位差と入力された基準電位差とを比較し、比較した結果２２を出力する。
【００２８】
したがって、例えば図２に示した回路において、図３に示すように、交差部分４０をなす薄膜抵抗３１とアルミニウム配線３６の電位差ΔＶ１、交差部分４１をなすアルミニウム配線３４とアルミニウム配線３６の電位差ΔＶ２を検出することができる。そして、電位差ΔＶ１，Ｖ２を基準電位差とそれぞれ比較し、交差部分４０，４１の電位差が許容値以内であるか否かを判定する、すなわち耐圧を検証することができる。なお、図３に示すように、アルミニウム配線３２〜３５の配線抵抗Ｒ１〜Ｒ４や、アルミニウム配線間の寄生容量Ｃ１，Ｃ２についても、回路シミュレーションの際のデータとして入力され、遅延検証などがなされる。
【００２９】
このように、本実施形態に係るレイアウト検証装置１０によれば、回路図データ１１とレイアウトデータ１４の整合性をとった後で、レイアウトデータ１４に基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出することができる。そして、回路図データ１１に基づいて交差対の電位差を求め、求めた電位差を基準電位差と比較することができる。したがって、互いに電位が異なる素子と配線間、配線と配線間の耐圧についても検証することができる。
【００３０】
なお、上記実施形態では特に言及しなかったが、レイアウト検証装置１０が、回路シミュレーション手段２１（電位差比較手段）により比較された結果２２をレイアウトデータ１４に重ねて外部に出力する出力手段を備えると良い。例えばレイアウト検証装置１０が備えるモニタ（図示略）に、レイアウトデータ１４（レイアウト図）を表示するとともに、上記した結果２２に基づいて、互いに電気的に接続されない交差対のうち、基準電位差を超える電位差を有する交差対の部分を、例えば強調表示するなどしても良い。これによれば、基準電位差を超える電位差を有した交差対の部分を、レイアウトデータ１４上において確認することができる。すなわち、レイアウト設計者が、レイアウトパターンを容易に修正することができる。
【００３１】
以上、レイアウト検証装置１０について説明したが、レイアウト検証方法について説明する。
【００３２】
図４に示すように、先ず上記した回路図データ１１を作成し（ステップ１０）、次いで回路図データ１１をもとにレイアウトデータ１４を作成する（ステップ１１）。そして、回路図データ１１とレイアウトデータ１４の整合性があるか否かを検証する（ステップ１２）。
【００３３】
ステップ１２にて整合性なしと判定すると、ステップ１１に戻ってレイアウトデータ１４を作り直す。
【００３４】
ステップ１２にて整合性ありと判定すると、レイアウトデータ１４に基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する（ステップ１３）。
【００３５】
交差対を抽出すると、抽出した交差対と回路図データ１１に基づいて、交差対の電位差を求める（ステップ１４）。
【００３６】
そして、求めた電位差と予め設定された基準電位差とを比較し、電位差が基準電位差以下であるか否かを判定する（ステップ１５）。そして、電位差が基準電位差を超える交差対が存在する場合には、その旨を出力（エラー出力）する（ステップ１６）。
【００３７】
このようなレイアウト検証方法によれば、上記したレイアウト検証装置１０と同等の効果を奏することができる。
【００３８】
なお、ステップ１６のあとに、ステップ１６のエラー出力を受けて、基準電位差を超えた該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えると良い。これにより、交差対部分の耐圧を考慮したレイアウト設計を行うことができる。この場合、レイアウト変更を行って終了としても良いし、ステップ１６のあと、ステップ１１にもどって以下のステップ（ステップ１１〜ステップ１５）を実行しても良い。
【００３９】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【符号の説明】
【００４０】
１０・・・レイアウト検証装置
１７・・・ＬＶＳ手段（整合性検証手段）
１８・・・交差抽出手段（抽出手段）
１９・・・回路シミュレーション手段（電位差検出手段、電位差比較手段）
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証を行う装置及び検証方法に関し、特に互いに交差する部分の耐圧を検証するための装置及び検証方法に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、半導体集積回路の回路図データ（回路図データＤ１）と、回路図データに基づいて生成されたレイアウトパターンのデータ（レイアウトデータＤ２）の整合性を検証する整合性検証手段（ＬＶＳ検証Ｋ）を備えたレイアウト検証装置（回路レイアウト検証装置）が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−４１９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体集積回路は、素子及び配線が、半導体基板に形成、又は、半導体基板の表面上に配置されて、３次元的に構成される。したがって、レイアウトパターンによっては、素子と配線、配線と配線が交差する箇所も存在しうる。
【０００５】
このような互いに交差する位置関係にある素子と配線、配線と配線（例えば１層目のメタル配線と２層目のメタル配線）においては、電位差が大きいと素子と配線、配線と配線の間の耐圧を確保することができない。
【０００６】
しかしながら、従来のレイアウト検証装置（検証方法）では、このような互いに交差する位置関係にある素子と配線の間の耐圧、配線と配線の間の耐圧については考慮されていなかった。
【０００７】
本発明は上記問題点に鑑み、交差部分の耐圧を検証することができるレイアウト検証装置及びレイアウト検証方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する為に請求項１に記載のレイアウト検証装置は、
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、
整合性検証手段により整合性が検証された場合に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、
判定基準となる基準電位差を記憶する記憶手段と、
回路図データに基づいて、交差対の電位差を求める電位差検出手段と、
交差対の電位差と基準電位差とを比較する電位差比較手段と、を備えることを特徴とする。
【０００９】
本発明によれば、回路図データとレイアウトデータの整合性をとった後で、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出することができる。そして、回路図データに基づいて交差対の電位差を求め、求めた電位差を基準電位差と比較することができる。したがって、互いに電位が異なる素子と配線間、配線と配線間の耐圧についても検証することができる。
【００１０】
請求項２に記載のように、電位差比較手段による比較結果をレイアウトデータに重ねて外部に出力する出力手段を備えると良い。これによれば、基準電位差を超える電位差を有した交差対の部分をレイアウトデータ上において確認することができる。
【００１１】
次に、請求項３に記載のレイアウト検証方法は、
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証するステップと、
整合性を検証した後に、レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出するステップと、
回路図データに基づいて、交差対の電位差を求めるステップと、
交差対の電位差と基準電位差とを比較するステップと、を備えることを特徴とする。
【００１２】
本発明の作用効果は、請求項１に記載の発明の作用効果と同じであるので、その記載を省略する。
【００１３】
請求項４に記載のように、交差対の電位差が基準電位差を超えた場合、該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えると良い。これにより、交差対部分の耐圧を考慮したレイアウト設計を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るレイアウト検証装置の概略構成を示す図である。
【図２】半導体集積回路のレイアウトの一例を示す図である。
【図３】回路シミュレーションにより電位差検証される半導体集積回路の回路図である。
【図４】レイアウト検証方法を説明するためのフロー図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。
【００１６】
図１に示すレイアウト検証装置１０は、例えばＰＣ（Personal Computer）やＥＷＳ（Engineering WorkStation）等のコンピュータにより構成されており、ＣＡＤ（Computer Aided Design）ツールが組み込まれている。そして、レイアウト検証機能は、レイアウト検証装置１０に組み込まれたプログラムにより実現されている。
【００１７】
レイアウト検証装置１０は、図１に示すように、要部として、回路図データ１１とレイアウトデータ１４との整合性を検証するＬＶＳ（Layout Versus Schematic）手段１７と、レイアウトデータ１４に基づいて交差対情報１９を抽出する交差抽出手段１８と、交差対情報１９を加味して回路シミュレーションを実行する回路シミュレーション手段２１と、を備える。
【００１８】
回路図データ１１は、半導体集積回路を構成するトランジスタ、ダイオード、抵抗、容量などの素子名、素子特性といった素子情報と、素子間などを接続する配線の接続情報を含む。この回路図データ１１は、回路設計者が作成した回路図であって、回路シミュレーションにより動作検証されたものである。
【００１９】
一方、レイアウトデータ１４は、回路図データ１１に基づいて、例えば自動配置配線技術により生成されたレイアウト図である。したがって、レイアウトデータ１４は、回路図データ１１により記載される回路の構造を規定するレイアウトパターンデータと、素子情報と素子間などを接続する配線の接続情報とで構成される。
【００２０】
レイアウト検証装置１０は、接続情報抽出手段１２，１５を備えており、接続情報抽出手段１２は、回路図データ１１から素子情報及び接続情報を抽出して、第１のネットリスト１３を生成する。接続情報抽出手段１５は、レイアウトデータ１４から素子情報及び接続情報を抽出して、第２のネットリスト１６を生成する。
【００２１】
ＬＶＳ手段１７は、特許請求の範囲に記載の整合性検証手段に相当し、接続情報抽出手段１２，１５により生成されたネットリスト１３，１６の照合を行い、整合性を判定する。すなわち、回路図データ１１とレイアウトデータ１４の整合性を検証する。
【００２２】
交差抽出手段１８は、ＬＶＳ手段１７により、第１のネットリスト１３（回路図データ１１）と第２のネットリスト１６（レイアウトデータ１４）の整合性が検証された場合、すなわち、レイアウトデータ１４の素子情報及び接続情報が回路図データ１１における素子情報及び接続情報と一致する場合、レイアウトデータ１４から図形の交差部分（重なり部分）を抽出する。そして、該交差部分を構成する素子と配線、又は、配線と配線の情報（交差対情報）を生成する。
【００２３】
ここで、素子と配線がなす交差対とは、薄膜抵抗や拡散抵抗などの抵抗素子と配線、トランジスタと配線などがある。また、配線と配線がなす交差対とは、配線と該配線とは別の配線とがなす交差対であり、例えば３層アルミニウム配線の場合、１層目アルミニウム配線と２層目アルミニウム配線、１層目アルミニウム配線と３層目アルミニウム配線、２層目アルミニウム配線と３層目アルミニウム配線がある。
【００２４】
一例として示す図２では、ｎｐｎトランジスタ３０のベースと入力端子（図示略）との間には薄膜抵抗３１が配置されている。具体的には、上記ベースに対する入力端子と薄膜抵抗３１が、２層目に配置されたアルミニウム配線３２及び層間接続ビアによって接続され、ベースと薄膜抵抗３１が、２層目に配置されたアルミニウム配線３３及び層間接続ビアによって接続されている。また、ｎｐｎトランジスタ３０のエミッタには、１層目に配置されたアルミニウム配線３４が接続されており、このアルミニウム配線３４はグランド電位とされている。また、ｎｐｎトランジスタ３０のコレクタには、１層目に配置されたアルミニウム配線３５が接続されており、このアルミニウム配線３５により、コレクタが出力端子に接続されている。
【００２５】
そして、図２に示すように、２層目に配置された、アルミニウム配線３２，３３とは別のアルミニウム配線３６が、実際にはその下層に位置する薄膜抵抗３１、及び、１層目のアルミニウム配線３４と交差している。このような回路において、交差抽出手段１８は、薄膜抵抗３１とアルミニウム配線３６の交差部分４０、アルミニウム配線３４，３６の交差部分４１をそれぞれ抽出し、交差対情報を生成する。
【００２６】
回路シミュレーション手段２１は、交差抽出手段１８により抽出された交差対情報１９と、基準電位差記憶手段２０としてのメモリに予め記憶された基準電位差データを加味して、回路図データ１１に基づき回路シミュレーションを実行する。なお、判定基準となる基準電位差データは、半導体集積回路全体に対して共通値（例えば１０Ｖ）として設定される。
【００２７】
この回路シミュレーション手段２１は、特許請求の範囲に記載の電位差検出手段、電位差比較手段を兼ねる。具体的には、回路図データ１１に基づき回路シミュレーションを実行することで、素子（端子部分）や配線の電位データを得る。このとき、交差対情報を入力することで、交差対をなす素子と配線間、配線と配線間の電位差を検出する。さらには、検出した電位差と入力された基準電位差とを比較し、比較した結果２２を出力する。
【００２８】
したがって、例えば図２に示した回路において、図３に示すように、交差部分４０をなす薄膜抵抗３１とアルミニウム配線３６の電位差ΔＶ１、交差部分４１をなすアルミニウム配線３４とアルミニウム配線３６の電位差ΔＶ２を検出することができる。そして、電位差ΔＶ１，Ｖ２を基準電位差とそれぞれ比較し、交差部分４０，４１の電位差が許容値以内であるか否かを判定する、すなわち耐圧を検証することができる。なお、図３に示すように、アルミニウム配線３２〜３５の配線抵抗Ｒ１〜Ｒ４や、アルミニウム配線間の寄生容量Ｃ１，Ｃ２についても、回路シミュレーションの際のデータとして入力され、遅延検証などがなされる。
【００２９】
このように、本実施形態に係るレイアウト検証装置１０によれば、回路図データ１１とレイアウトデータ１４の整合性をとった後で、レイアウトデータ１４に基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出することができる。そして、回路図データ１１に基づいて交差対の電位差を求め、求めた電位差を基準電位差と比較することができる。したがって、互いに電位が異なる素子と配線間、配線と配線間の耐圧についても検証することができる。
【００３０】
なお、上記実施形態では特に言及しなかったが、レイアウト検証装置１０が、回路シミュレーション手段２１（電位差比較手段）により比較された結果２２をレイアウトデータ１４に重ねて外部に出力する出力手段を備えると良い。例えばレイアウト検証装置１０が備えるモニタ（図示略）に、レイアウトデータ１４（レイアウト図）を表示するとともに、上記した結果２２に基づいて、互いに電気的に接続されない交差対のうち、基準電位差を超える電位差を有する交差対の部分を、例えば強調表示するなどしても良い。これによれば、基準電位差を超える電位差を有した交差対の部分を、レイアウトデータ１４上において確認することができる。すなわち、レイアウト設計者が、レイアウトパターンを容易に修正することができる。
【００３１】
以上、レイアウト検証装置１０について説明したが、レイアウト検証方法について説明する。
【００３２】
図４に示すように、先ず上記した回路図データ１１を作成し（ステップ１０）、次いで回路図データ１１をもとにレイアウトデータ１４を作成する（ステップ１１）。そして、回路図データ１１とレイアウトデータ１４の整合性があるか否かを検証する（ステップ１２）。
【００３３】
ステップ１２にて整合性なしと判定すると、ステップ１１に戻ってレイアウトデータ１４を作り直す。
【００３４】
ステップ１２にて整合性ありと判定すると、レイアウトデータ１４に基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する（ステップ１３）。
【００３５】
交差対を抽出すると、抽出した交差対と回路図データ１１に基づいて、交差対の電位差を求める（ステップ１４）。
【００３６】
そして、求めた電位差と予め設定された基準電位差とを比較し、電位差が基準電位差以下であるか否かを判定する（ステップ１５）。そして、電位差が基準電位差を超える交差対が存在する場合には、その旨を出力（エラー出力）する（ステップ１６）。
【００３７】
このようなレイアウト検証方法によれば、上記したレイアウト検証装置１０と同等の効果を奏することができる。
【００３８】
なお、ステップ１６のあとに、ステップ１６のエラー出力を受けて、基準電位差を超えた該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えると良い。これにより、交差対部分の耐圧を考慮したレイアウト設計を行うことができる。この場合、レイアウト変更を行って終了としても良いし、ステップ１６のあと、ステップ１１にもどって以下のステップ（ステップ１１〜ステップ１５）を実行しても良い。
【００３９】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【符号の説明】
【００４０】
１０・・・レイアウト検証装置
１７・・・ＬＶＳ手段（整合性検証手段）
１８・・・交差抽出手段（抽出手段）
１９・・・回路シミュレーション手段（電位差検出手段、電位差比較手段）
【特許請求の範囲】
【請求項１】
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、
前記整合性検証手段により整合性が検証された場合に、前記レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、
判定基準となる基準電位差を記憶する記憶手段と、
前記回路図データに基づいて、前記交差対の電位差を求める電位差検出手段と、
前記交差対の電位差と前記基準電位差とを比較する電位差比較手段と、を備えることを特徴とするレイアウト検証装置。
【請求項２】
前記電位差比較手段による比較結果を前記レイアウトデータに重ねて外部に出力する出力手段を備えることを特徴とする請求項１に記載のレイアウト検証装置。
【請求項３】
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証するステップと、
整合性を検証した後に、前記レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出するステップと、
前記回路図データに基づいて、前記交差対の電位差を求めるステップと、
前記交差対の電位差と基準電位差とを比較するステップと、を備えることを特徴とするレイアウト検証方法。
【請求項４】
前記交差対の電位差が前記基準電位差を超えた場合、該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えることを特徴とする請求項３に記載のレイアウト検証方法。
【請求項１】
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証する整合性検証手段と、
前記整合性検証手段により整合性が検証された場合に、前記レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出する抽出手段と、
判定基準となる基準電位差を記憶する記憶手段と、
前記回路図データに基づいて、前記交差対の電位差を求める電位差検出手段と、
前記交差対の電位差と前記基準電位差とを比較する電位差比較手段と、を備えることを特徴とするレイアウト検証装置。
【請求項２】
前記電位差比較手段による比較結果を前記レイアウトデータに重ねて外部に出力する出力手段を備えることを特徴とする請求項１に記載のレイアウト検証装置。
【請求項３】
半導体集積回路の回路図データと、該回路図データに基づいて生成されたレイアウトデータとの整合性を検証するステップと、
整合性を検証した後に、前記レイアウトデータに基づいて、互いに交差する位置関係にある素子と配線、又は、配線と配線がなす交差対を抽出するステップと、
前記回路図データに基づいて、前記交差対の電位差を求めるステップと、
前記交差対の電位差と基準電位差とを比較するステップと、を備えることを特徴とするレイアウト検証方法。
【請求項４】
前記交差対の電位差が前記基準電位差を超えた場合、該当する交差対をなす素子と配線、又は、配線と配線が、互いに交差しないようにレイアウトを変更するステップを備えることを特徴とする請求項３に記載のレイアウト検証方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２４８８１５（Ｐ２０１１−２４８８１５Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２４０３０（Ｐ２０１０−１２４０３０）
【出願日】平成２２年５月３１日（２０１０．５．３１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月３１日（２０１０．５．３１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]