不揮発性記憶装置
【課題】消費電力を低減することができるプレート方式の不揮発性記憶装置を提供する。
【解決手段】複数のメモリセルをそれぞれ有する複数のメモリマットと、メモリマット毎に設けられ、複数のメモリセルに電圧を与える複数のプレート電極と、複数のプレート電極に電圧を与える電源部と、電源部とプレート電極との間、及びプレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、スイッチ回路を制御して、電源部とプレート電極の間を非接続とすると共にプレート電極間を接続して、プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置とした。
【解決手段】複数のメモリセルをそれぞれ有する複数のメモリマットと、メモリマット毎に設けられ、複数のメモリセルに電圧を与える複数のプレート電極と、複数のプレート電極に電圧を与える電源部と、電源部とプレート電極との間、及びプレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、スイッチ回路を制御して、電源部とプレート電極の間を非接続とすると共にプレート電極間を接続して、プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置に関し、詳細には、複数のメモリセルに電圧を与える複数のプレート電極を有する不揮発性記憶装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、記憶装置として、動作が高速で、高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性の記憶装置であるため、情報が消えない不揮発の記憶装置が望まれている。
【０００３】
そこで、不揮発性記憶装置として、ＦｅＲＡＭ（強誘電体メモリ）、ＭＲＡＭ（磁気メモリ）、相変化メモリ、ＰＭＣ（Programmable Metallization Cell）やＲＲＡＭ等の抵抗変化型記憶装置が提案されている。これらの不揮発性記憶装置の場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になり、また、リフレッシュ動作を不要にして、その分消費電力を低減することが可能となる。
【０００４】
このような不揮発性記憶装置においては、プレート方式が採用されているものがある。プレート方式の不揮発性記憶装置は、複数のメモリセルの記憶素子が電気的に同電圧の共通のプレート電極に接続されており、このプレート電極にメモリセルへのデータの書き込みやデータの消去などのための電圧を与えている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３５１７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したプレート方式の不揮発性記憶装置では、素子の加工プロセスが楽であるという利点がある一方で、回路的にはメモリセルへのデータの書き込み又は消去などにプレート電極の電圧を遷移させる必要がある。そのため、消費電力が課題となっている。特に、メモリ容量の大容量化を行った場合、プレート電極の面積が増加してしまい、プレート電極の充放電にかかる消費電力が更に大きくなってしまうことになる。
【０００７】
そこで、本発明は、消費電力を低減することができるプレート方式の不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の発明は、複数のメモリセルをそれぞれ有する複数のメモリマットと、前記メモリマット毎に設けられ、前記複数のメモリセルに電圧を与える複数のプレート電極と、前記複数のプレート電極に電圧を与える電源部と、前記電源部とプレート電極との間、及び前記プレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、前記スイッチ回路を制御して、前記電源部と前記プレート電極の間を非接続とすると共に前記プレート電極間を接続して、前記プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置とした。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の不揮発性記憶装置において、前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他のプレート電極に接続して、前記一つのプレート電極に蓄積した電荷を前記他のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他のプレート電極に接続して、前記他のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させることとした。
【００１０】
また、請求項３に記載の発明は、請求項１に記載の不揮発性記憶装置において、前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他の複数のプレート電極に所定の順番で接続して、前記一つのプレート電極に蓄積した電荷を前記他の複数のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他の複数のプレート電極に前記所定の順番とは逆順で接続して、前記他の複数のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させることとした。
【００１１】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の不揮発性記憶装置において、前記メモリセルは、抵抗変化型記憶素子と、抵抗変化型記憶素子の一端に接続されたアクセストランジスタとを有し、前記抵抗変化型記憶素子の他端に前記プレート電極を接続した。
【発明の効果】
【００１２】
本発明によれば、プレート方式の不揮発性記憶装置において、プレート電極に蓄積した電荷を再利用するようにしており、これにより、消費電流を低減することができる。特に、プレート電極を配置するメモリマットの数を増やすことにより、消費電力削減の効果は大きくすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る不揮発性記憶装置の概要の説明図である。
【図２】不揮発性記憶装置の基本動作の説明図である。
【図３】不揮発性記憶装置の各メモリマット間の電荷再利用の概要の説明図である。
【図４】不揮発性記憶装置のスイッチ回路の説明図である。
【図５】不揮発性記憶装置の各メモリマット間の電荷再利用の詳細の説明図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．不揮発性記憶装置の特徴概要
２．不揮発性記憶装置の具体的構成
３．プレート電極の電圧制御
【００１５】
［１．不揮発性記憶装置の特徴概要］
本実施形態に係る不揮発性記憶装置は、複数のメモリセルをそれぞれ有する複数のメモリマットを有しており、メモリマット毎にプレート電極が設けられている。このプレート電極は、メモリマットを構成する複数のメモリセルに電圧を与えるものであり、その電圧は電源部から与えられるものである。
【００１６】
さらに、電源部とプレート電極との間には、スイッチが設けられている。具体的には、電源部の接地ノード（接地電圧ＧＮＤとなるノード）とプレート電極との間、及び電源ノード（電源電圧ＶＤＤとなるノード）とプレート電極との間に、それぞれスイッチが設けられている。制御部は、これらのスイッチを制御し、電源部の接地ノードとプレート電極との間や電源部の電源ノードとプレート電極との間を選択的に接続してプレート電極に電圧を与える。
【００１７】
しかも、プレート電極間には、それぞれ設けられた複数のスイッチが設けられており、制御部は、プレート電極間を接続して、プレート電極間で電荷の充放電を行っており、これにより消費電力を低減している。
【００１８】
例えば、データの書き込みのために電源部により電源電圧ＶＤＤが与えられたプレート電極（以下、第１プレート電極とする）があるとする。そして、その後、データの消去のために第１プレート電極を接地電圧ＧＮＤにする必要があるとする。このとき、従来であれば、第１プレート電極を接地電圧ＧＮＤにし、第１プレート電極に蓄積された電荷を接地ノード（グランド）に移動させて第１プレート電極を接地電圧ＧＮＤにしていた。一方、本実施形態に係る不揮発性記憶装置では、第１プレート電極と他のプレート電極（以下、第２プレート電極とする）を接続して、第１プレート電極に蓄積された電荷を第２プレート電極に一旦移動させておく。その後、第１プレート電極と接地ノードとを接続して、第１プレート電極の電圧を接地電圧ＧＮＤにして、データの消去を行う。この第２プレート電極に蓄積された電荷は、データの書き込みのために電源電圧ＶＤＤにする必要がある低電圧のプレート電極（以下、第３プレート電極という）に移動させる。例えば、接地電圧ＧＮＤとなった第１プレート電極が第３プレート電極として第２プレート電極から電荷を取得する。その後、第１プレート電極と電源部の電源ノードとを接続して、第１プレート電極の電圧を電源電圧ＶＤＤにして、データの書き込みを行う。
【００１９】
このように、本実施形態に係る不揮発性記憶装置では、電源電圧ＶＤＤとなっているプレート電極を接地電圧ＧＮＤにするときには、他のプレート電極へ電荷を移動させている。接地電圧ＧＮＤのプレート電極を電源電圧ＶＤＤにするときには、他のプレート電極から電荷を取得するようにしている。そのため、従来であれば接地ノード（グランド）に放出していた電荷を利用することができ、消費電力を低減させることができる。
【００２０】
ここで、各メモリセルは、抵抗変化型記憶素子とアクセストランジスタから構成され、アクセストランジスタのドレインはビット線に接続され、ゲートはワード線に接続され、ソースは抵抗変化型記憶素子を介してプレート電極に接続されている。そして、ビット線、ワード線及びプレート電極の電圧を制御することで、メモリセル内の抵抗変化型記憶素子の抵抗値を高抵抗又は低抵抗に変化させている。上述したデータの書き込みは、抵抗変化型記憶素子を高抵抗から低抵抗に変化させることによって行っており、この動作をＳｅｔ動作という。また、上述したデータの消去は、抵抗変化型記憶素子を低抵抗から高抵抗に変化させることによって行っており、この動作をＲｅｓｅｔ動作という。また、Ｓｅｔ動作やＲｅｓｅｔ動作が正常に行われたか否かを判定するために抵抗変化型記憶素子の抵抗値の状態を読み出すことをＶｅｒｉｆｙ動作という。なお、抵抗変化型記憶素子の抵抗値が高抵抗の場合をデータの書き込み状態とした場合には、データの書き込みはＲｅｓｅｔ動作によって行い、データの消去はＳｅｔ動作によって行うことになる。
【００２１】
以下、本実施形態に係る不揮発性記憶装置の具体的構成及び具体的動作について図面を参照して具体的に説明する。
【００２２】
［２．不揮発性記憶装置の具体的構成］
まず、本実施形態に係る不揮発性記憶装置の具体的構成の一例について図１を参照して説明する。
【００２３】
不揮発性記憶装置１０は、図１に示すように、複数のメモリマット（単位セルアレイ）２０を有している。各メモリマット２０は、カラム制御回路４０及びロウ制御回路３０及びプレート電極制御回路７０などからなる制御回路により上述したＳｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作が制御される。
【００２４】
メモリマット２０は、複数のメモリセルＭＣがマトリクス状に配置されている。各メモリセルＭＣは、抵抗変化型記憶素子ＴＭＲとアクセストランジスタＴｒから構成されている。各メモリセルＭＣにおいては、アクセストランジスタＴｒのドレインは各ビット線ＢＬに接続され、ゲートは各ワード線ＷＬに接続され、ソースは抵抗変化型記憶素子ＴＭＲを介してプレート電極ＰＬに接続されている。そして、各メモリセルＭＣにそれぞれ接続されているビット線ＢＬ、ワード線ＷＬ及びプレート電極ＰＬの電圧を制御することで、Ｓｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作が行われる。
【００２５】
カラム制御回路４０は、ビット線ＢＬの電圧を制御してそのビット線ＢＬの接続先のメモリセルＭＣ内の抵抗変化型記憶素子ＴＭＲの抵抗値を低抵抗又は高抵抗に変化させるＳｅｔ動作又はＲｅｓｅｔ動作を行う。また、Ｓｅｔ動作又はＲｅｓｅｔ動作後に抵抗変化型記憶素子ＴＭＲの抵抗値の状態を読み出して検証するＶｅｒｉｆｙ動作を行う。ロウ制御回路３０は、ワード線ＷＬを介して、Ｓｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作を行うメモリセルＭＣを含む行のメモリセルＭＣに与える電圧を制御する。
【００２６】
各メモリマット２０に接続されたプレート電極ＰＬは、スイッチ回路５０部に接続されている。このスイッチ回路５０は、プレート電極ＰＬと電源部６０との間をそれぞれ接続するスイッチ、プレート電極ＰＬ間をそれぞれ接続するスイッチを有しており、プレート電極制御回路７０により制御される。すなわち、プレート電極制御回路７０は、メモリマット２０のプレート電極ＰＬに与える電圧を制御する。さらに、プレート電極制御回路７０は、複数のメモリマット２０のプレート電極ＰＬ間で電荷の充放電の制御を行うことで、不揮発性記憶装置１０の消費電力を低減している。
【００２７】
ここで、メモリマット２０上の複数のメモリセルＭＣに対して、各メモリセルＭＣにそれぞれ接続されているビット線ＢＬ、ワード線ＷＬ及びプレート電極ＰＬの電圧を制御することで実行されるＳｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作を説明する。以下、図２を用いて、詳細に説明する。
【００２８】
図２に示すように、Ｓｅｔ動作では、まず、Ｓｅｔ対象のメモリセルＭＣ（以下、Ｓｅｔ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧を電源電圧ＶＤＤとする。そして、さらにＳｅｔ対象セルに接続されたビット線ＢＬの電圧をＶｂｌｗにする。その後、Ｓｅｔ対象セルに接続されたワード線ＷＬの電圧をＶｇｗにして、Ｓｅｔ対象セルを選択する。その後、Ｓｅｔ対象セルに接続されたビット線ＢＬを接地電圧ＧＮＤとすることで、プレート電極ＰＬからビット線ＢＬへ向かう電流を供給して、Ｓｅｔ対象セルの抵抗変化型記憶素子ＴＭＲを高抵抗から低抵抗に変化させる。その後、ビット線ＢＬの電圧をＶｂｌｗにし、さらに、ワード線ＷＬ、プレート電極ＰＬ、ビット線ＢＬを順次接地電圧ＧＮＤとしても、抵抗変化型記憶素子ＴＭＲは低抵抗の状態を維持した状態となり、Ｓｅｔ動作が終了する。
【００２９】
また、Ｒｅｓｅｔ動作では、Ｒｅｓｅｔ対象のメモリセルＭＣ（以下、Ｒｅｓｅｔ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧とＲｅｓｅｔ対象セルに接続されたビット線ＢＬの電圧とを接地電圧ＧＮＤに維持する。この状態で、Ｒｅｓｅｔ対象セルに接続されたワード線ＷＬの電圧をＶｇｅにして、Ｒｅｓｅｔ対象セルを選択する。その後、Ｒｅｓｅｔ対象セルに接続されたビット線ＢＬを電源電圧Ｖｌｅとすることで、ビット線ＢＬからプレート電極ＰＬへ電流を供給して、Ｒｅｓｅｔ対象セルの抵抗変化型記憶素子ＴＭＲを低抵抗から高抵抗に変化させる。その後、ビット線ＢＬ、ワード線ＷＬを順次接地電圧ＧＮＤとしても、抵抗変化型記憶素子ＴＭＲは高抵抗の状態を維持した状態となり、Ｒｅｓｅｔ動作が終了する。
【００３０】
また、Ｖｅｒｉｆｙ動作では、Ｖｅｒｉｆｙ対象のメモリセルＭＣ（以下、Ｖｅｒｉｆｙ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧とＶｅｒｉｆｙ対象セルに接続されたビット線ＢＬの電圧とを接地電圧ＧＮＤに維持する。そして、その状態で、Ｖｅｒｉｆｙ対象セルに接続されたワード線ＷＬの電圧をＶｇｖにして、Ｖｅｒｉｆｙ対象セルを選択する。その後、Ｖｅｒｉｆｙ対象セルに接続されたビット線ＢＬを電源電圧Ｖｂｌｖとすることで、ビット線ＢＬからプレート電極ＰＬへデータ読み出し用の電流を供給して、Ｖｅｒｉｆｙ対象セルの抵抗変化型記憶素子ＴＭＲのデータを読み出す。その後、ビット線ＢＬ、ワード線ＷＬを順次接地電圧ＧＮＤとする。Ｖｅｒｉｆｙ動作はＳｅｔ動作又はＲｅｓｅｔ動作の後に、Ｓｅｔ動作又はＲｅｓｅｔ動作が確実に行われたかを検証するための動作である。Ｓｅｔ動作の後のＶｅｒｉｆｙ動作では、抵抗変化型記憶素子ＴＭＲが低抵抗であるかを判定する。また、Ｒｅｓｅｔ動作の後のＶｅｒｉｆｙ動作では、抵抗変化型記憶素子ＴＭＲが高抵抗であるかを判定する。
【００３１】
以上の基本動作から分かる通り、プレート電極ＰＬの電圧は、Ｓｅｔ動作では電源電圧ＶＤＤにすることが必要であるが、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作では接地電圧ＧＮＤに遷移させることが必要である。このため、例えば、Ｓｅｔ動作からＲｅｓｅｔ動作又はＳｅｔ動作からＶｅｒｉｆｙ動作に移行する場合は、プレート電極ＰＬに蓄えた電荷を接地ノードに放電していた。
【００３２】
そこで、本実施形態に係る不揮発性記憶装置１０では、プレート電極ＰＬの電圧の遷移における消費電力を低減するために、複数のメモリマット２０に接続されたプレート電極ＰＬ間で電荷の充放電を行い電荷再利用して、消費電力の低減を図るものである。
【００３３】
［３．プレート電極ＰＬの電圧制御］
次に、消費電力の低減を図るためのプレート電極ＰＬの電圧の制御を説明する。以下においては、メモリマット２０の数を４つとした時の電荷再利用について説明する。また、４つのメモリマット２０のうち１つのメモリマット２０にＳｅｔ動作を行うことでデータの書き込みが行われると想定している。そのため、その１つのメモリマット２０のみにデータの書き込みが行なわれる場合は、上記基本動作のうちのＳｅｔ動作とＶｅｒｉｆｙ動作とがＳｅｔ動作によるデータの書き込みが完了するまで所定回数（例えば、４回）繰り返される。これに応じて、１つのメモリマット２０のプレート電極ＰＬから残りの３つのメモリマット２０のプレート電極ＰＬに対して放電と充電が繰り返される。また、残りの３つのメモリマット２０のプレート電極ＰＬには、１つのメモリマット２０のプレート電極ＰＬから放電された電荷が充電用の電荷として蓄えられる。
【００３４】
図３に４つのメモリマット２０間の電荷の移動の概要の手順を示す。図４に４つのメモリマット２０間の電荷の移動のためのスイッチ回路５０の構成を示す。図５に４つのメモリマット２０間の電荷の移動のタイミングと電荷の移動量を示す。以下の説明では、便宜上、４つのメモリマット２０の名称をそれぞれＭＡＴ１、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４としている。
【００３５】
図３に示すように、４つのメモリマット２０で構成された不揮発性記憶装置１０は、以下の手順でＭＡＴ１のプレート電極ＰＬの電荷を、他のＭＡＴ２〜４のそれぞれに設けられたプレート電極ＰＬへ移動させて蓄えておく。すなわち、上述したＳｅｔ動作が終了すると、Ｖｅｒｉｆｙ動作の開始前に、ＭＡＴ１のプレート電極ＰＬに充電された電荷を、ＭＡＴ２〜４に移動させる放電を実行する。なお、このとき、ＭＡＴ１〜４は電源ノードや接地ノードには接続されていない。
【００３６】
図３のｔ１〜ｔ３はこの放電の順序を示す。まず、ｔ１において、ＭＡＴ１とＭＡＴ２とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２のプレート電極ＰＬに移動させる。次に、ｔ２において、ＭＡＴ１とＭＡＴ３とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ３のプレート電極ＰＬに移動させる。最後に、ｔ３において、ＭＡＴ１とＭＡＴ４とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ４のプレート電極ＰＬに移動させる。
【００３７】
このようにして、ＭＡＴ１のプレート電極ＰＬに充電された電荷を、次のＳｅｔ動作時に用いるために、ＭＡＴ２〜４のプレート電極ＰＬに放電して蓄えておく。そして、ＭＡＴ１の残った電荷は接地ノードとの間の接続スイッチをＯＮし、接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（０Ｖ）にする。そして、Ｖｅｒｉｆｙ動作が終了すると次のＳｅｔ動作開始前にＭＡＴ２〜ＭＡＴ４に充電して蓄えられた電荷を、ＭＡＴ１に移動させる充電を実行する。
【００３８】
図３のｔ４〜ｔ６はこの充電の順序を示す。この時、ＭＡＴ１の電圧は接地電圧（０Ｖ）であり、ＭＡＴ２〜４は前回の放電処理で、ＭＡＴ１から移動した電荷を保持している。まず、ｔ４において、ＭＡＴ４とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ４のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。次に、ｔ５において、ＭＡＴ３とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ３のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。最後に、ｔ６において、ＭＡＴ２とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ２のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。
【００３９】
ＭＡＴ２〜ＭＡＴ４からＭＡＴ１への電荷の移動する充電が終了すると、Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチをＯＮすることにより、電源部６０から充電してＳｅｔ動作を実行する。
【００４０】
なお、ＭＡＴ１への電荷の充電では、ＭＡＴ２〜４に蓄えられた電荷は全てＭＡＴ１に移動するわけではなく、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２〜４のそれぞれのプレート電極ＰＬと共有させて電圧が落ち着いた状態で電荷の移動を終了する。つまり、充電後にもＭＡＴ２〜４には電荷が残る。
【００４１】
このため、ＭＡＴ１とＭＡＴ２〜４とのプレート電極ＰＬの放電（ｔ１〜ｔ３）と、充電（ｔ４〜ｔ６）を繰り返すことにより、ＭＡＴ２〜４に蓄えられる電荷の量は徐々に増えてゆき、それに応じてＭＡＴ１への充電で移動する電荷の量も増えてゆく。
【００４２】
従って、ＭＡＴ１のみに対して放電と充電を繰り返すことで、省電力を図ることができる。また、この放電と充電におけるＭＡＴ１とＭＡＴ２〜４への電荷の移動のためのＭＡＴ１〜４間にそれぞれ設けられた後述の複数のスイッチのＯＮ／ＯＦＦ制御は、プレート電極制御回路７０が行う。
【００４３】
上述したように、プレート電極制御回路７０は、ＭＡＴ１〜４のプレート電極ＰＬ間に設けられたスイッチを制御して、ＭＡＴ１のプレート電極ＰＬが蓄えた電荷を、ＭＡＴ２〜４のプレート電極ＰＬに所定の順番（ｔ１→ｔ２→ｔ３）で移動させる。その後、ＭＡＴ１のプレート電極ＰＬに、ＭＡＴ２〜４のプレート電極ＰＬから所定の順番（ｔ１→ｔ２→ｔ３）とは逆順（ｔ４→ｔ５→ｔ６）で、ＭＡＴ２〜４のプレート電極ＰＬに蓄えた電荷を移動させる。このように、ＭＡＴ１からＭＡＴ２〜４への電荷の移動とは逆順で、ＭＡＴ２〜４からＭＡＴ１へ電荷を移動させることで、ＭＡＴ２〜４に蓄えられた電荷を効率よくＭＡＴ１へ移動させることができる。
【００４４】
図４は、ＭＡＴ１〜４と電源部（以下、ＶＤＤともいう）及びＧＮＤとをそれぞれ接続するためのスイッチ、ＭＡＴ１〜４の４つのプレート電極ＰＬのうち、二つのプレート電極ＰＬを接続するための複数のスイッチで構成されたスイッチ回路５０を示す。ＭＡＴ１とＭＡＴ２の間には、それぞれのプレート電極ＰＬの電荷を移動させるためのスイッチＳｗ１が設けられている。ＭＡＴ１とＭＡＴ３の間にはスイッチＳｗ２が設けられている。ＭＡＴ１とＭＡＴ４の間にはスイッチＳｗ３が設けられている。ＭＡＴ２とＭＡＴ３の間にはスイッチＳｗ４が設けられている。ＭＡＴ２とＭＡＴ４の間にはスイッチＳｗ５が設けられている。ＭＡＴ３とＭＡＴ４の間にはスイッチＳｗ６が設けられている。
【００４５】
すなわち、ＭＡＴ１〜４の４つのプレート電極ＰＬうち、二つのプレート電極ＰＬ間は、６個のスイッチＳｗ１〜Ｓｗ６でそれぞれ接続されている。このスイッチＳｗ１〜Ｓｗ６を接続することで、ＭＡＴ１〜４の４つのプレート電極ＰＬうち、二つのプレート電極ＰＬ間で電荷を移動させる。ＭＡＴ１〜４には、それぞれプレート電極ＰＬに所定の電圧を与えるためのＶＤＤに接続するスイッチＶＳｗと、プレート電極ＰＬの電荷をＧＮＤに落とすためのスイッチＧＳｗが設けられている。
【００４６】
上述したＭＡＴ１とＭＡＴ２〜４間とのプレート電極ＰＬの電荷の放電及び充電をさらに図５を用いて詳細に説明する。図５では初期の状態においてＭＡＴ１、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４のプレート電極ＰＬの電圧はそれぞれ０Ｖである。また、図５においては、上述した基本動作であるＳｅｔ動作とＶｅｒｉｆｙ動作がＭＡＴ１に対して複数回繰り返し実行される場合を一例として説明する。
【００４７】
ＭＡＴ１のＳｅｔ動作時のプレート電極ＰＬの電圧は３．２Ｖとする。ＭＡＴ１への１回目のＳｅｔ動作では、ＭＡＴ１のプレート電極ＰＬの電圧（以下、Ｖｐ１という）を３．２Ｖにし、ＭＡＴ１のＳｅｔ動作を行う。Ｓｅｔ動作後のＶｅｒｉｆｙ動作ではＶｐ１を３．２Ｖから０Ｖにするのであるが、このままＶｐ１をＧＮＤには落とさない。つまり、ＭＡＴ１のプレート電極ＰＬに溜まった電荷を、ＭＡＴ２〜４に移す動作である放電と、電荷をＭＡＴ２〜４からＭＡＴ１に移す動作である充電を行う。このようにして、ＭＡＴ１のプレート電極ＰＬに蓄えた電荷を、次のＳｅｔ動作時に再利用させる。以下の説明では、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４のそれぞれのプレート電極ＰＬの電圧はＶｐ２、Ｖｐ３、Ｖｐ４という。以下、プレート電極ＰＬ間のスイッチＳｗ１〜Ｓｗ６、ＧＮＤと接続するスイッチＧＳｗ及び電源部６０と接続するスイッチＶＳｗをＯＮ／ＯＦＦすることで行なわれるプレート電極ＰＬ間の充放電は、プレート電極制御回路７０が制御する。
【００４８】
［１回目の放電］
ＭＡＴ１からの放電はＭＡＴ１〜４の４つのメモリマット２０で構成されている場合、ＭＡＴ１→ＭＡＴ２（Ｓｔｅｐ１）、ＭＡＴ１→ＭＡＴ３（Ｓｔｅｐ２）、ＭＡＴ１→ＭＡＴ４（Ｓｔｅｐ３）の順序で行う。Ｓｔｅｐ１では、スイッチＳｗ１をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ１）待った後、スイッチＳｗ１をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は、計算上それぞれＶｐ１＝１．６０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．００Ｖ，Ｖｐ４＝０．００Ｖとなる。
【００４９】
Ｓｔｅｐ２では、スイッチＳｗ２をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ３のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ２）待った後、スイッチＳｗ２をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．８０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．００Ｖとなる。
【００５０】
Ｓｔｅｐ３では、スイッチＳｗ３をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ４のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ３）待った後、スイッチＳｗ３をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は、計算上それぞれＶｐ１＝０．４０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．４０Ｖとなる。
【００５１】
この後、Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。ＧＮＤに流れる電荷量が放電を行わない（３．２Ｖから０Ｖへ一気に電圧を下げる）場合に較べて少ないことから、グラウンドバウンスが抑えられる。放電を行わない場合のバウンス量を許容するならば、バウンスを抑えるために太くしていた電源の配線を細くすることができる。
【００５２】
［１回目の充電］
次にＳｅｔ動作を行う為にＭＡＴ１のプレート電極ＰＬの電圧を３．２Ｖにする充電を行う。この充電は、Ｓｅｔ動作前にＭＡＴ２〜４のプレート電極ＰＬに蓄えた電荷を再利用し、ＭＡＴ１のプレート電極ＰＬへ電荷を移す動作を行う。Ｓｅｔ動作前のＭＡＴ１のプレート電極ＰＬの電圧は、上記１回目の放電の結果、それぞれＶｐ１＝０．００Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．４０Ｖとなっているものとする。ＭＡＴ１のプレート電極ＰＬへのＭＡＴ２〜４のプレート電極ＰＬからの充電は、上述した放電とは逆順のＭＡＴ４→ＭＡＴ１（Ｓｔｅｐ４）、ＭＡＴ３→ＭＡＴ１（Ｓｔｅｐ５）、ＭＡＴ２→ＭＡＴ１（Ｓｔｅｐ６）の順序で行う。
【００５３】
Ｓｔｅｐ４では、スイッチＳｗ３をＯＮにし、ＭＡＴ４のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ４）待った後、スイッチＳｗ３をＯＦＦにする。これにより、Ｓｔｅｐ４では、Ｖｐ４からＶｐ１へ０．２Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．２０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５４】
Ｓｔｅｐ５では、スイッチＳｗ２をＯＮにし、ＭＡＴ３のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ５）待った後、スイッチＳｗ２をＯＦＦにする。これにより、Ｓｔｅｐ５では、Ｖｐ３からＶｐ１へ０．３Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．５０Ｖ（０．２Ｖ＋０．３Ｖ），Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５５】
Ｓｔｅｐ６では、スイッチＳｗ１をＯＮにし、ＭＡＴ２のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ６）待った後、スイッチＳｗ１をＯＦＦにする。これにより、Ｓｔｅｐ６では、Ｖｐ２からＶｐ１へ０．５５Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝１．０５Ｖ（０．２Ｖ＋０．３Ｖ＋０．５５Ｖ），Ｖｐ２＝１．０５Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５６】
上記Ｓｔｅｐ４〜６の充電が終了すると、Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。
【００５７】
Ｓｅｔ動作前にＭＡＴ１のプレート電極ＰＬへの充電をＶＤＤからのみ行った場合、ＭＡＴ１のプレート電極ＰＬの容量をＣとすると、充電に必要な電荷量は、ｄＱ＝Ｃ＊３．２０＝３．２０・Ｃとなる。一方、Ｖｅｒｉｆｙ動作前に放電を行い、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２〜４へ一旦蓄積して、Ｓｅｔ動作前にＭＡＴ１に充電して再利用すると、ＭＡＴ１のプレート電極ＰＬには１．０５Ｖの電圧が充電される。この場合、ＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量は、ｄＱ＝Ｃ＊（３．２０−１．０５）＝２．１５・Ｃとなる。
【００５８】
［２回目の放電］
２回目の放電は１回目の充電およびＳｅｔ動作後に行う。この時、プレート電極ＰＬの電圧はそれぞれＶｐ１＝３．２０Ｖ，Ｖｐ２＝１．０５Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなっているものとする。２回目の放電も１回目の放電と同様の動作で行う。放電後のＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上、およそＶｐ１＝０．７６Ｖ，Ｖｐ２＝２．１０Ｖ，Ｖｐ３＝１．３０Ｖ， Ｖｐ４＝０．７６Ｖとなる。Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。
【００５９】
[２回目の充電]
２回目の充電も１回目の充電と同様の動作で行う。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧はそれぞれＶｐ１＝０．００Ｖ，Ｖｐ２＝２．１０Ｖ，Ｖｐ３＝１．３０Ｖ，Ｖｐ４＝０．７６Ｖとなっているものとする。充電後のＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上、およそＶｐ１＝１．４９Ｖ，Ｖｐ２＝１．４９Ｖ，Ｖｐ３＝０．８４Ｖ，Ｖｐ４＝０．３８Ｖとなる。Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。このときＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量はｄＱ＝Ｃ＊（３．２０−１．４９）＝１．７１・Ｃとなる。
【００６０】
［Ｎ回目の放電］
上述したように、ＭＡＴ１のプレート電極ＰＬとＭＡＴ２〜４のプレート電極ＰＬとの間で放電と充電を繰り返すことにより、ＭＡＴ２〜４に蓄えられる電荷の量は徐々に増えてゆき、それに応じてＭＡＴ１への充電で移動する電荷の量も増えてゆく。そのため、放電と充電を繰り返すほど、ＭＡＴ１のプレート電極ＰＬにＳｅｔ動作に電源部６０から充電が必要な電荷量は減少するので消費電力の削減を図ることができる。
【００６１】
以下、最大の消費電力の削減を図ることができるＭＡＴ１のプレート電極ＰＬとＭＡＴ２〜４のプレート電極ＰＬとの間の放電と充電の回数がＮ回であるとしたときの、Ｎ回目の放電を説明する。放電と充電の繰り返しをＮ−１回行い、Ｓｅｔ動作を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧は、所定の計算により、およそＶｐ１＝３．２０Ｖ，Ｖｐ２＝１．９２Ｖ，Ｖｐ３＝１．２８Ｖ，Ｖｐ４＝０．６４Ｖとなっていると予測できる。この状態でＭＡＴ２〜４のプレート電極ＰＬに対してＮ回目の放電を行った場合、放電後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝１．２８Ｖ，Ｖｐ２＝２．５６Ｖ，Ｖｐ３＝１．９２Ｖ，Ｖｐ４＝１．２８Ｖとなる。Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。
【００６２】
［Ｎ回目の充電］
Ｎ回目の放電を行い、Ｖｅｒｉｆｙ動作を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝０Ｖ，Ｖｐ２＝２．５６Ｖ，Ｖｐ３＝１．９２Ｖ，Ｖｐ４＝１．２８Ｖとなる。Ｎ回目の充電を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝１．９２Ｖ，Ｖｐ２＝１．９２Ｖ，Ｖｐ３＝１．２８Ｖ，Ｖｐ４＝０．６４Ｖとなる。Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。このときＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量はｄＱ＝Ｃ＊（３．２０−１．９２）＝１．２８・Ｃとなる。電荷の再利用を繰り返し所定回数（Ｎ回）行うことで、Ｓｅｔ動作を行う為に必要な消費電力は、再利用を行わない場合と較べて４０％の消費電力で済む。つまり、６０％の消費電力を削減することが出来る。
【００６３】
また、Ｓｅｔ動作を行う為に必要な消費電力を削減するためには、より多くのメモリマット２０数において、電荷の再利用を行うほうがより効率が良い。上述した４つのメモリマット２０で行った場合は、６０％の消費電力を削減することができるが、計算によると、８つのメモリマット２０で行った場合は、７８％の消費電力を削減することができる。
【００６４】
上述してきたように、プレート方式の不揮発性記憶装置１０において、プレート電極ＰＬに蓄積した電荷を再利用することで、消費電流を低減することができる。特に、プレート電極ＰＬを配置するメモリマット２０の数を増やすことにより、消費電力削減の効果は大きくすることができる。
【００６５】
以上、本発明の実施の形態を図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【００６６】
１０ 不揮発性記憶装置
２０ メモリマット
３０ ロウ制御回路
４０ カラム制御回路
５０ スイッチ回路
６０ 電源部
７０ プレート電極制御回路
ＰＬ プレート電極
ＴＭＲ 抵抗変化型記憶素子
Ｔｒ アクセストランジスタ
【技術分野】
【０００１】
本発明は、不揮発性記憶装置に関し、詳細には、複数のメモリセルに電圧を与える複数のプレート電極を有する不揮発性記憶装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、記憶装置として、動作が高速で、高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性の記憶装置であるため、情報が消えない不揮発の記憶装置が望まれている。
【０００３】
そこで、不揮発性記憶装置として、ＦｅＲＡＭ（強誘電体メモリ）、ＭＲＡＭ（磁気メモリ）、相変化メモリ、ＰＭＣ（Programmable Metallization Cell）やＲＲＡＭ等の抵抗変化型記憶装置が提案されている。これらの不揮発性記憶装置の場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になり、また、リフレッシュ動作を不要にして、その分消費電力を低減することが可能となる。
【０００４】
このような不揮発性記憶装置においては、プレート方式が採用されているものがある。プレート方式の不揮発性記憶装置は、複数のメモリセルの記憶素子が電気的に同電圧の共通のプレート電極に接続されており、このプレート電極にメモリセルへのデータの書き込みやデータの消去などのための電圧を与えている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３５１７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したプレート方式の不揮発性記憶装置では、素子の加工プロセスが楽であるという利点がある一方で、回路的にはメモリセルへのデータの書き込み又は消去などにプレート電極の電圧を遷移させる必要がある。そのため、消費電力が課題となっている。特に、メモリ容量の大容量化を行った場合、プレート電極の面積が増加してしまい、プレート電極の充放電にかかる消費電力が更に大きくなってしまうことになる。
【０００７】
そこで、本発明は、消費電力を低減することができるプレート方式の不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の発明は、複数のメモリセルをそれぞれ有する複数のメモリマットと、前記メモリマット毎に設けられ、前記複数のメモリセルに電圧を与える複数のプレート電極と、前記複数のプレート電極に電圧を与える電源部と、前記電源部とプレート電極との間、及び前記プレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、前記スイッチ回路を制御して、前記電源部と前記プレート電極の間を非接続とすると共に前記プレート電極間を接続して、前記プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置とした。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の不揮発性記憶装置において、前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他のプレート電極に接続して、前記一つのプレート電極に蓄積した電荷を前記他のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他のプレート電極に接続して、前記他のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させることとした。
【００１０】
また、請求項３に記載の発明は、請求項１に記載の不揮発性記憶装置において、前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他の複数のプレート電極に所定の順番で接続して、前記一つのプレート電極に蓄積した電荷を前記他の複数のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他の複数のプレート電極に前記所定の順番とは逆順で接続して、前記他の複数のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させることとした。
【００１１】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の不揮発性記憶装置において、前記メモリセルは、抵抗変化型記憶素子と、抵抗変化型記憶素子の一端に接続されたアクセストランジスタとを有し、前記抵抗変化型記憶素子の他端に前記プレート電極を接続した。
【発明の効果】
【００１２】
本発明によれば、プレート方式の不揮発性記憶装置において、プレート電極に蓄積した電荷を再利用するようにしており、これにより、消費電流を低減することができる。特に、プレート電極を配置するメモリマットの数を増やすことにより、消費電力削減の効果は大きくすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る不揮発性記憶装置の概要の説明図である。
【図２】不揮発性記憶装置の基本動作の説明図である。
【図３】不揮発性記憶装置の各メモリマット間の電荷再利用の概要の説明図である。
【図４】不揮発性記憶装置のスイッチ回路の説明図である。
【図５】不揮発性記憶装置の各メモリマット間の電荷再利用の詳細の説明図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．不揮発性記憶装置の特徴概要
２．不揮発性記憶装置の具体的構成
３．プレート電極の電圧制御
【００１５】
［１．不揮発性記憶装置の特徴概要］
本実施形態に係る不揮発性記憶装置は、複数のメモリセルをそれぞれ有する複数のメモリマットを有しており、メモリマット毎にプレート電極が設けられている。このプレート電極は、メモリマットを構成する複数のメモリセルに電圧を与えるものであり、その電圧は電源部から与えられるものである。
【００１６】
さらに、電源部とプレート電極との間には、スイッチが設けられている。具体的には、電源部の接地ノード（接地電圧ＧＮＤとなるノード）とプレート電極との間、及び電源ノード（電源電圧ＶＤＤとなるノード）とプレート電極との間に、それぞれスイッチが設けられている。制御部は、これらのスイッチを制御し、電源部の接地ノードとプレート電極との間や電源部の電源ノードとプレート電極との間を選択的に接続してプレート電極に電圧を与える。
【００１７】
しかも、プレート電極間には、それぞれ設けられた複数のスイッチが設けられており、制御部は、プレート電極間を接続して、プレート電極間で電荷の充放電を行っており、これにより消費電力を低減している。
【００１８】
例えば、データの書き込みのために電源部により電源電圧ＶＤＤが与えられたプレート電極（以下、第１プレート電極とする）があるとする。そして、その後、データの消去のために第１プレート電極を接地電圧ＧＮＤにする必要があるとする。このとき、従来であれば、第１プレート電極を接地電圧ＧＮＤにし、第１プレート電極に蓄積された電荷を接地ノード（グランド）に移動させて第１プレート電極を接地電圧ＧＮＤにしていた。一方、本実施形態に係る不揮発性記憶装置では、第１プレート電極と他のプレート電極（以下、第２プレート電極とする）を接続して、第１プレート電極に蓄積された電荷を第２プレート電極に一旦移動させておく。その後、第１プレート電極と接地ノードとを接続して、第１プレート電極の電圧を接地電圧ＧＮＤにして、データの消去を行う。この第２プレート電極に蓄積された電荷は、データの書き込みのために電源電圧ＶＤＤにする必要がある低電圧のプレート電極（以下、第３プレート電極という）に移動させる。例えば、接地電圧ＧＮＤとなった第１プレート電極が第３プレート電極として第２プレート電極から電荷を取得する。その後、第１プレート電極と電源部の電源ノードとを接続して、第１プレート電極の電圧を電源電圧ＶＤＤにして、データの書き込みを行う。
【００１９】
このように、本実施形態に係る不揮発性記憶装置では、電源電圧ＶＤＤとなっているプレート電極を接地電圧ＧＮＤにするときには、他のプレート電極へ電荷を移動させている。接地電圧ＧＮＤのプレート電極を電源電圧ＶＤＤにするときには、他のプレート電極から電荷を取得するようにしている。そのため、従来であれば接地ノード（グランド）に放出していた電荷を利用することができ、消費電力を低減させることができる。
【００２０】
ここで、各メモリセルは、抵抗変化型記憶素子とアクセストランジスタから構成され、アクセストランジスタのドレインはビット線に接続され、ゲートはワード線に接続され、ソースは抵抗変化型記憶素子を介してプレート電極に接続されている。そして、ビット線、ワード線及びプレート電極の電圧を制御することで、メモリセル内の抵抗変化型記憶素子の抵抗値を高抵抗又は低抵抗に変化させている。上述したデータの書き込みは、抵抗変化型記憶素子を高抵抗から低抵抗に変化させることによって行っており、この動作をＳｅｔ動作という。また、上述したデータの消去は、抵抗変化型記憶素子を低抵抗から高抵抗に変化させることによって行っており、この動作をＲｅｓｅｔ動作という。また、Ｓｅｔ動作やＲｅｓｅｔ動作が正常に行われたか否かを判定するために抵抗変化型記憶素子の抵抗値の状態を読み出すことをＶｅｒｉｆｙ動作という。なお、抵抗変化型記憶素子の抵抗値が高抵抗の場合をデータの書き込み状態とした場合には、データの書き込みはＲｅｓｅｔ動作によって行い、データの消去はＳｅｔ動作によって行うことになる。
【００２１】
以下、本実施形態に係る不揮発性記憶装置の具体的構成及び具体的動作について図面を参照して具体的に説明する。
【００２２】
［２．不揮発性記憶装置の具体的構成］
まず、本実施形態に係る不揮発性記憶装置の具体的構成の一例について図１を参照して説明する。
【００２３】
不揮発性記憶装置１０は、図１に示すように、複数のメモリマット（単位セルアレイ）２０を有している。各メモリマット２０は、カラム制御回路４０及びロウ制御回路３０及びプレート電極制御回路７０などからなる制御回路により上述したＳｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作が制御される。
【００２４】
メモリマット２０は、複数のメモリセルＭＣがマトリクス状に配置されている。各メモリセルＭＣは、抵抗変化型記憶素子ＴＭＲとアクセストランジスタＴｒから構成されている。各メモリセルＭＣにおいては、アクセストランジスタＴｒのドレインは各ビット線ＢＬに接続され、ゲートは各ワード線ＷＬに接続され、ソースは抵抗変化型記憶素子ＴＭＲを介してプレート電極ＰＬに接続されている。そして、各メモリセルＭＣにそれぞれ接続されているビット線ＢＬ、ワード線ＷＬ及びプレート電極ＰＬの電圧を制御することで、Ｓｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作が行われる。
【００２５】
カラム制御回路４０は、ビット線ＢＬの電圧を制御してそのビット線ＢＬの接続先のメモリセルＭＣ内の抵抗変化型記憶素子ＴＭＲの抵抗値を低抵抗又は高抵抗に変化させるＳｅｔ動作又はＲｅｓｅｔ動作を行う。また、Ｓｅｔ動作又はＲｅｓｅｔ動作後に抵抗変化型記憶素子ＴＭＲの抵抗値の状態を読み出して検証するＶｅｒｉｆｙ動作を行う。ロウ制御回路３０は、ワード線ＷＬを介して、Ｓｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作を行うメモリセルＭＣを含む行のメモリセルＭＣに与える電圧を制御する。
【００２６】
各メモリマット２０に接続されたプレート電極ＰＬは、スイッチ回路５０部に接続されている。このスイッチ回路５０は、プレート電極ＰＬと電源部６０との間をそれぞれ接続するスイッチ、プレート電極ＰＬ間をそれぞれ接続するスイッチを有しており、プレート電極制御回路７０により制御される。すなわち、プレート電極制御回路７０は、メモリマット２０のプレート電極ＰＬに与える電圧を制御する。さらに、プレート電極制御回路７０は、複数のメモリマット２０のプレート電極ＰＬ間で電荷の充放電の制御を行うことで、不揮発性記憶装置１０の消費電力を低減している。
【００２７】
ここで、メモリマット２０上の複数のメモリセルＭＣに対して、各メモリセルＭＣにそれぞれ接続されているビット線ＢＬ、ワード線ＷＬ及びプレート電極ＰＬの電圧を制御することで実行されるＳｅｔ動作、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作を説明する。以下、図２を用いて、詳細に説明する。
【００２８】
図２に示すように、Ｓｅｔ動作では、まず、Ｓｅｔ対象のメモリセルＭＣ（以下、Ｓｅｔ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧を電源電圧ＶＤＤとする。そして、さらにＳｅｔ対象セルに接続されたビット線ＢＬの電圧をＶｂｌｗにする。その後、Ｓｅｔ対象セルに接続されたワード線ＷＬの電圧をＶｇｗにして、Ｓｅｔ対象セルを選択する。その後、Ｓｅｔ対象セルに接続されたビット線ＢＬを接地電圧ＧＮＤとすることで、プレート電極ＰＬからビット線ＢＬへ向かう電流を供給して、Ｓｅｔ対象セルの抵抗変化型記憶素子ＴＭＲを高抵抗から低抵抗に変化させる。その後、ビット線ＢＬの電圧をＶｂｌｗにし、さらに、ワード線ＷＬ、プレート電極ＰＬ、ビット線ＢＬを順次接地電圧ＧＮＤとしても、抵抗変化型記憶素子ＴＭＲは低抵抗の状態を維持した状態となり、Ｓｅｔ動作が終了する。
【００２９】
また、Ｒｅｓｅｔ動作では、Ｒｅｓｅｔ対象のメモリセルＭＣ（以下、Ｒｅｓｅｔ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧とＲｅｓｅｔ対象セルに接続されたビット線ＢＬの電圧とを接地電圧ＧＮＤに維持する。この状態で、Ｒｅｓｅｔ対象セルに接続されたワード線ＷＬの電圧をＶｇｅにして、Ｒｅｓｅｔ対象セルを選択する。その後、Ｒｅｓｅｔ対象セルに接続されたビット線ＢＬを電源電圧Ｖｌｅとすることで、ビット線ＢＬからプレート電極ＰＬへ電流を供給して、Ｒｅｓｅｔ対象セルの抵抗変化型記憶素子ＴＭＲを低抵抗から高抵抗に変化させる。その後、ビット線ＢＬ、ワード線ＷＬを順次接地電圧ＧＮＤとしても、抵抗変化型記憶素子ＴＭＲは高抵抗の状態を維持した状態となり、Ｒｅｓｅｔ動作が終了する。
【００３０】
また、Ｖｅｒｉｆｙ動作では、Ｖｅｒｉｆｙ対象のメモリセルＭＣ（以下、Ｖｅｒｉｆｙ対象セルという）を有するメモリマット２０のプレート電極ＰＬの電圧とＶｅｒｉｆｙ対象セルに接続されたビット線ＢＬの電圧とを接地電圧ＧＮＤに維持する。そして、その状態で、Ｖｅｒｉｆｙ対象セルに接続されたワード線ＷＬの電圧をＶｇｖにして、Ｖｅｒｉｆｙ対象セルを選択する。その後、Ｖｅｒｉｆｙ対象セルに接続されたビット線ＢＬを電源電圧Ｖｂｌｖとすることで、ビット線ＢＬからプレート電極ＰＬへデータ読み出し用の電流を供給して、Ｖｅｒｉｆｙ対象セルの抵抗変化型記憶素子ＴＭＲのデータを読み出す。その後、ビット線ＢＬ、ワード線ＷＬを順次接地電圧ＧＮＤとする。Ｖｅｒｉｆｙ動作はＳｅｔ動作又はＲｅｓｅｔ動作の後に、Ｓｅｔ動作又はＲｅｓｅｔ動作が確実に行われたかを検証するための動作である。Ｓｅｔ動作の後のＶｅｒｉｆｙ動作では、抵抗変化型記憶素子ＴＭＲが低抵抗であるかを判定する。また、Ｒｅｓｅｔ動作の後のＶｅｒｉｆｙ動作では、抵抗変化型記憶素子ＴＭＲが高抵抗であるかを判定する。
【００３１】
以上の基本動作から分かる通り、プレート電極ＰＬの電圧は、Ｓｅｔ動作では電源電圧ＶＤＤにすることが必要であるが、Ｒｅｓｅｔ動作又はＶｅｒｉｆｙ動作では接地電圧ＧＮＤに遷移させることが必要である。このため、例えば、Ｓｅｔ動作からＲｅｓｅｔ動作又はＳｅｔ動作からＶｅｒｉｆｙ動作に移行する場合は、プレート電極ＰＬに蓄えた電荷を接地ノードに放電していた。
【００３２】
そこで、本実施形態に係る不揮発性記憶装置１０では、プレート電極ＰＬの電圧の遷移における消費電力を低減するために、複数のメモリマット２０に接続されたプレート電極ＰＬ間で電荷の充放電を行い電荷再利用して、消費電力の低減を図るものである。
【００３３】
［３．プレート電極ＰＬの電圧制御］
次に、消費電力の低減を図るためのプレート電極ＰＬの電圧の制御を説明する。以下においては、メモリマット２０の数を４つとした時の電荷再利用について説明する。また、４つのメモリマット２０のうち１つのメモリマット２０にＳｅｔ動作を行うことでデータの書き込みが行われると想定している。そのため、その１つのメモリマット２０のみにデータの書き込みが行なわれる場合は、上記基本動作のうちのＳｅｔ動作とＶｅｒｉｆｙ動作とがＳｅｔ動作によるデータの書き込みが完了するまで所定回数（例えば、４回）繰り返される。これに応じて、１つのメモリマット２０のプレート電極ＰＬから残りの３つのメモリマット２０のプレート電極ＰＬに対して放電と充電が繰り返される。また、残りの３つのメモリマット２０のプレート電極ＰＬには、１つのメモリマット２０のプレート電極ＰＬから放電された電荷が充電用の電荷として蓄えられる。
【００３４】
図３に４つのメモリマット２０間の電荷の移動の概要の手順を示す。図４に４つのメモリマット２０間の電荷の移動のためのスイッチ回路５０の構成を示す。図５に４つのメモリマット２０間の電荷の移動のタイミングと電荷の移動量を示す。以下の説明では、便宜上、４つのメモリマット２０の名称をそれぞれＭＡＴ１、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４としている。
【００３５】
図３に示すように、４つのメモリマット２０で構成された不揮発性記憶装置１０は、以下の手順でＭＡＴ１のプレート電極ＰＬの電荷を、他のＭＡＴ２〜４のそれぞれに設けられたプレート電極ＰＬへ移動させて蓄えておく。すなわち、上述したＳｅｔ動作が終了すると、Ｖｅｒｉｆｙ動作の開始前に、ＭＡＴ１のプレート電極ＰＬに充電された電荷を、ＭＡＴ２〜４に移動させる放電を実行する。なお、このとき、ＭＡＴ１〜４は電源ノードや接地ノードには接続されていない。
【００３６】
図３のｔ１〜ｔ３はこの放電の順序を示す。まず、ｔ１において、ＭＡＴ１とＭＡＴ２とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２のプレート電極ＰＬに移動させる。次に、ｔ２において、ＭＡＴ１とＭＡＴ３とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ３のプレート電極ＰＬに移動させる。最後に、ｔ３において、ＭＡＴ１とＭＡＴ４とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ４のプレート電極ＰＬに移動させる。
【００３７】
このようにして、ＭＡＴ１のプレート電極ＰＬに充電された電荷を、次のＳｅｔ動作時に用いるために、ＭＡＴ２〜４のプレート電極ＰＬに放電して蓄えておく。そして、ＭＡＴ１の残った電荷は接地ノードとの間の接続スイッチをＯＮし、接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（０Ｖ）にする。そして、Ｖｅｒｉｆｙ動作が終了すると次のＳｅｔ動作開始前にＭＡＴ２〜ＭＡＴ４に充電して蓄えられた電荷を、ＭＡＴ１に移動させる充電を実行する。
【００３８】
図３のｔ４〜ｔ６はこの充電の順序を示す。この時、ＭＡＴ１の電圧は接地電圧（０Ｖ）であり、ＭＡＴ２〜４は前回の放電処理で、ＭＡＴ１から移動した電荷を保持している。まず、ｔ４において、ＭＡＴ４とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ４のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。次に、ｔ５において、ＭＡＴ３とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ３のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。最後に、ｔ６において、ＭＡＴ２とＭＡＴ１とのプレート電極ＰＬ間に設けられたスイッチを所定時間ＯＮとして、ＭＡＴ２のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬに移動させる。
【００３９】
ＭＡＴ２〜ＭＡＴ４からＭＡＴ１への電荷の移動する充電が終了すると、Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチをＯＮすることにより、電源部６０から充電してＳｅｔ動作を実行する。
【００４０】
なお、ＭＡＴ１への電荷の充電では、ＭＡＴ２〜４に蓄えられた電荷は全てＭＡＴ１に移動するわけではなく、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２〜４のそれぞれのプレート電極ＰＬと共有させて電圧が落ち着いた状態で電荷の移動を終了する。つまり、充電後にもＭＡＴ２〜４には電荷が残る。
【００４１】
このため、ＭＡＴ１とＭＡＴ２〜４とのプレート電極ＰＬの放電（ｔ１〜ｔ３）と、充電（ｔ４〜ｔ６）を繰り返すことにより、ＭＡＴ２〜４に蓄えられる電荷の量は徐々に増えてゆき、それに応じてＭＡＴ１への充電で移動する電荷の量も増えてゆく。
【００４２】
従って、ＭＡＴ１のみに対して放電と充電を繰り返すことで、省電力を図ることができる。また、この放電と充電におけるＭＡＴ１とＭＡＴ２〜４への電荷の移動のためのＭＡＴ１〜４間にそれぞれ設けられた後述の複数のスイッチのＯＮ／ＯＦＦ制御は、プレート電極制御回路７０が行う。
【００４３】
上述したように、プレート電極制御回路７０は、ＭＡＴ１〜４のプレート電極ＰＬ間に設けられたスイッチを制御して、ＭＡＴ１のプレート電極ＰＬが蓄えた電荷を、ＭＡＴ２〜４のプレート電極ＰＬに所定の順番（ｔ１→ｔ２→ｔ３）で移動させる。その後、ＭＡＴ１のプレート電極ＰＬに、ＭＡＴ２〜４のプレート電極ＰＬから所定の順番（ｔ１→ｔ２→ｔ３）とは逆順（ｔ４→ｔ５→ｔ６）で、ＭＡＴ２〜４のプレート電極ＰＬに蓄えた電荷を移動させる。このように、ＭＡＴ１からＭＡＴ２〜４への電荷の移動とは逆順で、ＭＡＴ２〜４からＭＡＴ１へ電荷を移動させることで、ＭＡＴ２〜４に蓄えられた電荷を効率よくＭＡＴ１へ移動させることができる。
【００４４】
図４は、ＭＡＴ１〜４と電源部（以下、ＶＤＤともいう）及びＧＮＤとをそれぞれ接続するためのスイッチ、ＭＡＴ１〜４の４つのプレート電極ＰＬのうち、二つのプレート電極ＰＬを接続するための複数のスイッチで構成されたスイッチ回路５０を示す。ＭＡＴ１とＭＡＴ２の間には、それぞれのプレート電極ＰＬの電荷を移動させるためのスイッチＳｗ１が設けられている。ＭＡＴ１とＭＡＴ３の間にはスイッチＳｗ２が設けられている。ＭＡＴ１とＭＡＴ４の間にはスイッチＳｗ３が設けられている。ＭＡＴ２とＭＡＴ３の間にはスイッチＳｗ４が設けられている。ＭＡＴ２とＭＡＴ４の間にはスイッチＳｗ５が設けられている。ＭＡＴ３とＭＡＴ４の間にはスイッチＳｗ６が設けられている。
【００４５】
すなわち、ＭＡＴ１〜４の４つのプレート電極ＰＬうち、二つのプレート電極ＰＬ間は、６個のスイッチＳｗ１〜Ｓｗ６でそれぞれ接続されている。このスイッチＳｗ１〜Ｓｗ６を接続することで、ＭＡＴ１〜４の４つのプレート電極ＰＬうち、二つのプレート電極ＰＬ間で電荷を移動させる。ＭＡＴ１〜４には、それぞれプレート電極ＰＬに所定の電圧を与えるためのＶＤＤに接続するスイッチＶＳｗと、プレート電極ＰＬの電荷をＧＮＤに落とすためのスイッチＧＳｗが設けられている。
【００４６】
上述したＭＡＴ１とＭＡＴ２〜４間とのプレート電極ＰＬの電荷の放電及び充電をさらに図５を用いて詳細に説明する。図５では初期の状態においてＭＡＴ１、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４のプレート電極ＰＬの電圧はそれぞれ０Ｖである。また、図５においては、上述した基本動作であるＳｅｔ動作とＶｅｒｉｆｙ動作がＭＡＴ１に対して複数回繰り返し実行される場合を一例として説明する。
【００４７】
ＭＡＴ１のＳｅｔ動作時のプレート電極ＰＬの電圧は３．２Ｖとする。ＭＡＴ１への１回目のＳｅｔ動作では、ＭＡＴ１のプレート電極ＰＬの電圧（以下、Ｖｐ１という）を３．２Ｖにし、ＭＡＴ１のＳｅｔ動作を行う。Ｓｅｔ動作後のＶｅｒｉｆｙ動作ではＶｐ１を３．２Ｖから０Ｖにするのであるが、このままＶｐ１をＧＮＤには落とさない。つまり、ＭＡＴ１のプレート電極ＰＬに溜まった電荷を、ＭＡＴ２〜４に移す動作である放電と、電荷をＭＡＴ２〜４からＭＡＴ１に移す動作である充電を行う。このようにして、ＭＡＴ１のプレート電極ＰＬに蓄えた電荷を、次のＳｅｔ動作時に再利用させる。以下の説明では、ＭＡＴ２、ＭＡＴ３、ＭＡＴ４のそれぞれのプレート電極ＰＬの電圧はＶｐ２、Ｖｐ３、Ｖｐ４という。以下、プレート電極ＰＬ間のスイッチＳｗ１〜Ｓｗ６、ＧＮＤと接続するスイッチＧＳｗ及び電源部６０と接続するスイッチＶＳｗをＯＮ／ＯＦＦすることで行なわれるプレート電極ＰＬ間の充放電は、プレート電極制御回路７０が制御する。
【００４８】
［１回目の放電］
ＭＡＴ１からの放電はＭＡＴ１〜４の４つのメモリマット２０で構成されている場合、ＭＡＴ１→ＭＡＴ２（Ｓｔｅｐ１）、ＭＡＴ１→ＭＡＴ３（Ｓｔｅｐ２）、ＭＡＴ１→ＭＡＴ４（Ｓｔｅｐ３）の順序で行う。Ｓｔｅｐ１では、スイッチＳｗ１をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ１）待った後、スイッチＳｗ１をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は、計算上それぞれＶｐ１＝１．６０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．００Ｖ，Ｖｐ４＝０．００Ｖとなる。
【００４９】
Ｓｔｅｐ２では、スイッチＳｗ２をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ３のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ２）待った後、スイッチＳｗ２をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．８０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．００Ｖとなる。
【００５０】
Ｓｔｅｐ３では、スイッチＳｗ３をＯＮにし、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ４のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ３）待った後、スイッチＳｗ３をＯＦＦにする。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧は、計算上それぞれＶｐ１＝０．４０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．４０Ｖとなる。
【００５１】
この後、Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。ＧＮＤに流れる電荷量が放電を行わない（３．２Ｖから０Ｖへ一気に電圧を下げる）場合に較べて少ないことから、グラウンドバウンスが抑えられる。放電を行わない場合のバウンス量を許容するならば、バウンスを抑えるために太くしていた電源の配線を細くすることができる。
【００５２】
［１回目の充電］
次にＳｅｔ動作を行う為にＭＡＴ１のプレート電極ＰＬの電圧を３．２Ｖにする充電を行う。この充電は、Ｓｅｔ動作前にＭＡＴ２〜４のプレート電極ＰＬに蓄えた電荷を再利用し、ＭＡＴ１のプレート電極ＰＬへ電荷を移す動作を行う。Ｓｅｔ動作前のＭＡＴ１のプレート電極ＰＬの電圧は、上記１回目の放電の結果、それぞれＶｐ１＝０．００Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．４０Ｖとなっているものとする。ＭＡＴ１のプレート電極ＰＬへのＭＡＴ２〜４のプレート電極ＰＬからの充電は、上述した放電とは逆順のＭＡＴ４→ＭＡＴ１（Ｓｔｅｐ４）、ＭＡＴ３→ＭＡＴ１（Ｓｔｅｐ５）、ＭＡＴ２→ＭＡＴ１（Ｓｔｅｐ６）の順序で行う。
【００５３】
Ｓｔｅｐ４では、スイッチＳｗ３をＯＮにし、ＭＡＴ４のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ４）待った後、スイッチＳｗ３をＯＦＦにする。これにより、Ｓｔｅｐ４では、Ｖｐ４からＶｐ１へ０．２Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．２０Ｖ，Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．８０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５４】
Ｓｔｅｐ５では、スイッチＳｗ２をＯＮにし、ＭＡＴ３のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ５）待った後、スイッチＳｗ２をＯＦＦにする。これにより、Ｓｔｅｐ５では、Ｖｐ３からＶｐ１へ０．３Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝０．５０Ｖ（０．２Ｖ＋０．３Ｖ），Ｖｐ２＝１．６０Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５５】
Ｓｔｅｐ６では、スイッチＳｗ１をＯＮにし、ＭＡＴ２のプレート電極ＰＬの電荷をＭＡＴ１のプレート電極ＰＬと共有させ、電圧が落ち着くまで所定時間（Ｔ６）待った後、スイッチＳｗ１をＯＦＦにする。これにより、Ｓｔｅｐ６では、Ｖｐ２からＶｐ１へ０．５５Ｖの電圧が充電される。この結果、ＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上それぞれＶｐ１＝１．０５Ｖ（０．２Ｖ＋０．３Ｖ＋０．５５Ｖ），Ｖｐ２＝１．０５Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなる。
【００５６】
上記Ｓｔｅｐ４〜６の充電が終了すると、Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。
【００５７】
Ｓｅｔ動作前にＭＡＴ１のプレート電極ＰＬへの充電をＶＤＤからのみ行った場合、ＭＡＴ１のプレート電極ＰＬの容量をＣとすると、充電に必要な電荷量は、ｄＱ＝Ｃ＊３．２０＝３．２０・Ｃとなる。一方、Ｖｅｒｉｆｙ動作前に放電を行い、ＭＡＴ１のプレート電極ＰＬの電荷をＭＡＴ２〜４へ一旦蓄積して、Ｓｅｔ動作前にＭＡＴ１に充電して再利用すると、ＭＡＴ１のプレート電極ＰＬには１．０５Ｖの電圧が充電される。この場合、ＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量は、ｄＱ＝Ｃ＊（３．２０−１．０５）＝２．１５・Ｃとなる。
【００５８】
［２回目の放電］
２回目の放電は１回目の充電およびＳｅｔ動作後に行う。この時、プレート電極ＰＬの電圧はそれぞれＶｐ１＝３．２０Ｖ，Ｖｐ２＝１．０５Ｖ，Ｖｐ３＝０．５０Ｖ，Ｖｐ４＝０．２０Ｖとなっているものとする。２回目の放電も１回目の放電と同様の動作で行う。放電後のＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上、およそＶｐ１＝０．７６Ｖ，Ｖｐ２＝２．１０Ｖ，Ｖｐ３＝１．３０Ｖ， Ｖｐ４＝０．７６Ｖとなる。Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。
【００５９】
[２回目の充電]
２回目の充電も１回目の充電と同様の動作で行う。この時、ＭＡＴ１〜４のプレート電極ＰＬの電圧はそれぞれＶｐ１＝０．００Ｖ，Ｖｐ２＝２．１０Ｖ，Ｖｐ３＝１．３０Ｖ，Ｖｐ４＝０．７６Ｖとなっているものとする。充電後のＭＡＴ１〜４のプレート電極ＰＬの電圧は計算上、およそＶｐ１＝１．４９Ｖ，Ｖｐ２＝１．４９Ｖ，Ｖｐ３＝０．８４Ｖ，Ｖｐ４＝０．３８Ｖとなる。Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。このときＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量はｄＱ＝Ｃ＊（３．２０−１．４９）＝１．７１・Ｃとなる。
【００６０】
［Ｎ回目の放電］
上述したように、ＭＡＴ１のプレート電極ＰＬとＭＡＴ２〜４のプレート電極ＰＬとの間で放電と充電を繰り返すことにより、ＭＡＴ２〜４に蓄えられる電荷の量は徐々に増えてゆき、それに応じてＭＡＴ１への充電で移動する電荷の量も増えてゆく。そのため、放電と充電を繰り返すほど、ＭＡＴ１のプレート電極ＰＬにＳｅｔ動作に電源部６０から充電が必要な電荷量は減少するので消費電力の削減を図ることができる。
【００６１】
以下、最大の消費電力の削減を図ることができるＭＡＴ１のプレート電極ＰＬとＭＡＴ２〜４のプレート電極ＰＬとの間の放電と充電の回数がＮ回であるとしたときの、Ｎ回目の放電を説明する。放電と充電の繰り返しをＮ−１回行い、Ｓｅｔ動作を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧は、所定の計算により、およそＶｐ１＝３．２０Ｖ，Ｖｐ２＝１．９２Ｖ，Ｖｐ３＝１．２８Ｖ，Ｖｐ４＝０．６４Ｖとなっていると予測できる。この状態でＭＡＴ２〜４のプレート電極ＰＬに対してＮ回目の放電を行った場合、放電後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝１．２８Ｖ，Ｖｐ２＝２．５６Ｖ，Ｖｐ３＝１．９２Ｖ，Ｖｐ４＝１．２８Ｖとなる。Ｖｅｒｉｆｙ動作を行う為にＭＡＴ１のプレート電極ＰＬに残った電荷は、接地ノードとの間のスイッチＧＳｗをＯＮして接地ノードに放電させて、ＭＡＴ１のプレート電極ＰＬの電圧を接地電圧ＧＮＤ（Ｖｐ１＝０Ｖ）とする。
【００６２】
［Ｎ回目の充電］
Ｎ回目の放電を行い、Ｖｅｒｉｆｙ動作を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝０Ｖ，Ｖｐ２＝２．５６Ｖ，Ｖｐ３＝１．９２Ｖ，Ｖｐ４＝１．２８Ｖとなる。Ｎ回目の充電を行った後のＭＡＴ１〜４のプレート電極ＰＬの電圧はおよそＶｐ１＝１．９２Ｖ，Ｖｐ２＝１．９２Ｖ，Ｖｐ３＝１．２８Ｖ，Ｖｐ４＝０．６４Ｖとなる。Ｓｅｔ動作に必要な分の残りの電荷を、ＭＡＴ１のプレート電極ＰＬと電源部６０との間のスイッチＶＳｗをＯＮすることにより、電源部６０から充電してＶｐ１＝３．２０Ｖとする。このときＭＡＴ１のプレート電極ＰＬがＳｅｔ動作に必要な分の残りの電荷量はｄＱ＝Ｃ＊（３．２０−１．９２）＝１．２８・Ｃとなる。電荷の再利用を繰り返し所定回数（Ｎ回）行うことで、Ｓｅｔ動作を行う為に必要な消費電力は、再利用を行わない場合と較べて４０％の消費電力で済む。つまり、６０％の消費電力を削減することが出来る。
【００６３】
また、Ｓｅｔ動作を行う為に必要な消費電力を削減するためには、より多くのメモリマット２０数において、電荷の再利用を行うほうがより効率が良い。上述した４つのメモリマット２０で行った場合は、６０％の消費電力を削減することができるが、計算によると、８つのメモリマット２０で行った場合は、７８％の消費電力を削減することができる。
【００６４】
上述してきたように、プレート方式の不揮発性記憶装置１０において、プレート電極ＰＬに蓄積した電荷を再利用することで、消費電流を低減することができる。特に、プレート電極ＰＬを配置するメモリマット２０の数を増やすことにより、消費電力削減の効果は大きくすることができる。
【００６５】
以上、本発明の実施の形態を図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【００６６】
１０ 不揮発性記憶装置
２０ メモリマット
３０ ロウ制御回路
４０ カラム制御回路
５０ スイッチ回路
６０ 電源部
７０ プレート電極制御回路
ＰＬ プレート電極
ＴＭＲ 抵抗変化型記憶素子
Ｔｒ アクセストランジスタ
【特許請求の範囲】
【請求項１】
複数のメモリセルをそれぞれ有する複数のメモリマットと、
前記メモリマット毎に設けられ、前記複数のメモリセルに電圧を与える複数のプレート電極と、
前記複数のプレート電極に電圧を与える電源部と、
電源部とプレート電極との間、及び前記プレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、
前記スイッチ回路を制御して、前記電源部と前記プレート電極の間を非接続とすると共に前記プレート電極間を接続して、前記プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置。
【請求項２】
前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他のプレート電極に接続して、前記一つのプレート電極に蓄積した電荷を前記他のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他のプレート電極に接続して、前記他のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させる請求項１に記載の不揮発性記憶装置。
【請求項３】
前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他の複数のプレート電極に所定の順番で接続して、前記一つのプレート電極に蓄積した電荷を前記他の複数のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他の複数のプレート電極に前記所定の順番とは逆順で接続して、前記他の複数のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させる請求項１に記載の不揮発性記憶装置。
【請求項４】
前記メモリセルは、抵抗変化型記憶素子と、抵抗変化型記憶素子の一端に接続されたアクセストランジスタとを有し、前記抵抗変化型記憶素子の他端に前記プレート電極を接続した
請求項１〜３のいずれか１項に記載の不揮発性記憶装置。
【請求項１】
複数のメモリセルをそれぞれ有する複数のメモリマットと、
前記メモリマット毎に設けられ、前記複数のメモリセルに電圧を与える複数のプレート電極と、
前記複数のプレート電極に電圧を与える電源部と、
電源部とプレート電極との間、及び前記プレート電極間にそれぞれ設けられた複数のスイッチを有するスイッチ回路と、
前記スイッチ回路を制御して、前記電源部と前記プレート電極の間を非接続とすると共に前記プレート電極間を接続して、前記プレート電極間で電荷の充放電を行う制御部と、を備えた不揮発性記憶装置。
【請求項２】
前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他のプレート電極に接続して、前記一つのプレート電極に蓄積した電荷を前記他のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他のプレート電極に接続して、前記他のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させる請求項１に記載の不揮発性記憶装置。
【請求項３】
前記制御部は、前記スイッチ回路を制御して、一つのプレート電極を、他の複数のプレート電極に所定の順番で接続して、前記一つのプレート電極に蓄積した電荷を前記他の複数のプレート電極に移動させ、その後、前記一つのプレート電極を、前記他の複数のプレート電極に前記所定の順番とは逆順で接続して、前記他の複数のプレート電極に蓄積した電荷を前記一つのプレート電極に移動させる請求項１に記載の不揮発性記憶装置。
【請求項４】
前記メモリセルは、抵抗変化型記憶素子と、抵抗変化型記憶素子の一端に接続されたアクセストランジスタとを有し、前記抵抗変化型記憶素子の他端に前記プレート電極を接続した
請求項１〜３のいずれか１項に記載の不揮発性記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２０４３４０（Ｐ２０１１−２０４３４０Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１０−７３３６８（Ｐ２０１０−７３３６８）
【出願日】平成２２年３月２６日（２０１０．３．２６）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＲＲＡＭ
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２２年３月２６日（２０１０．３．２６）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＲＲＡＭ
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]