半導体素子用ウェハ
【課題】レーザー光で切削して半導体素子用ウェハをチップ化するときのデブリの飛散による汚染を防止する。
【解決手段】半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハである。
【解決手段】半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁性保護膜を有する半導体素子用ウェハに関する。
【背景技術】
【０００２】
半導体発光素子である発光ダイオード（ＬＥＤ）は、近年、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶を有機金属気層成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy
）法で成長させることによって、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作できるようになった。その用途は、ＬＥＤの高輝度化に伴って自動車のブレーキランプや液晶ディスプレイのバックライト等へ広がりその需要は年々増加している。
【０００３】
ＭＯＶＰＥ法によって高品質の結晶が成長可能となってから、半導体発光素子の内部効率は理論限界値に近づいたが、半導体発光素子からの光取り出し効率はいまだに低いため、光取り出し効率の向上が重要となっている。
【０００４】
具体的には、高輝度ＬＥＤにおける半導体層は、ＡｌＧａＩｎＰまたはＧａＩｎＰから成る発光層（活性層）が、導電性のＧａＡｓ基板上に格子整合する組成のＡｌＧａＩｎＰ系の材料から成るｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とに挟まれるダブルヘテロ構造を成している。この発光層はＧａＡｓ基板と比較してバンドギャップが狭いため、発光層からの光の多くがＧａＡｓ基板に吸収され、光取り出し効率が著しく低下することになる。この点、屈折率の異なる半導体層から成る多層反射膜構造を発光層とＧａＡｓ基板との間に形成することによって、ＧａＡｓ基板での光の吸収を低減し、光取り出し効率を向上させる方法が提案されている。しかし、この方法では多層反射膜構造への入射角が限定されるため特定の入射角の光しか反射することが出来ない。
【０００５】
そこで、ＡｌＧａＩｎＰ系の材料から成るダブルヘテロ構造の半導体層を光の入射角を限定せず反射率の高い金属層を介してＳｉ支持基板に貼り付け、その後成長用に用いたＧａＡｓ基板を除去する方法が提案されている（例えば、特許文献１参照）。この方法によれば、反射膜として金属層を用いているため、金属層への光の入射角を選ばずに高い反射が可能となり、光取り出し効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の金属層を備えたＬＥＤ用ウェハにおいては、ダイシング工程の際にウェハ裏面に裏面チッピングと呼ばれる基板の欠けや割れが生じる。これは、ＬＥＤ用ウェハの金属接合層、金属層などにＡｕなどの柔らかい金属材料が含まれることにより、切削に用いるダイヤモンドブレードのダイヤモンド砥粒が目詰まりを起こすためである。そこで、Ａｕなどの難削材を含む高輝度ＬＥＤ用ウェハのダイシング加工においては、ブレードダイシングに代わり、レーザー光によるレーザースクライブ法（レーザー切削加工）が採用される。このレーザー光による切削加工に際しては、金属などのアブレーション（蒸発分解）により生じる加工クズ（デブリ）のＬＥＤ用ウェハ表面への付着を防止するデブリ付着防止用保護膜をＬＥＤ用ウェハ表面に形成する。そして、ＬＥＤ用ウェハのハーフカット工程としてレーザー光による切削加工を行い、続いてダイシングソーによるフルカット工程を行うことにより裏面チッピングを防止することができる。
【０００８】
ところで、ＡｌＧａＩｎＰ系高輝度ＬＥＤチップは、その結晶材料であるＧａＡｓやＡｌＧａＩｎＰがＧａＮなどの他の化合物半導体結晶に比べて脆い上に、その結晶材料からなる半導体層の光取出し面に対して粗面加工が施されるため、物理的なダメージに弱いという欠点があった。例えばチップソーティングなどを実施する際のコレットの接触によってダメージを受けリーク電流の発生を招く問題があった。この問題を回避するために、発光層を含むＡｌＧａＩｎＰ半導体層の表面および側面をＳｉＯ２などの絶縁性保護膜で被覆し、機械的強度を高め保護する構造が提案されている（例えば、特願２０１０−０６３９５７号公報、未公開）。
【０００９】
しかしながら、半導体積層部の表面をＳｉＯ２などの絶縁性保護膜で被覆した場合、ＬＥＤ用ウェハのハーフカット工程時に照射されるレーザー光が絶縁性保護膜にほとんど吸収されず絶縁性保護膜を透過するため、絶縁性保護膜が切断されず、その下に位置する金属層、半導体基板などがアブレーション加工されることになる。そして、絶縁性保護膜が切断されず表面を覆った状態であるにも関わらず、その内部の金属層や半導体基板などが蒸発分解するため、密閉されたデブリが爆発的に飛散することになる。しかも、デブリの爆発的飛散と同時にＬＥＤ用ウェハの表面を保護していたデブリ付着防止用保護膜も剥離するため、デブリ付着を防止できずデブリによりウェハが汚染されるといった問題があった。
【００１０】
本発明の目的は、機械的強度に優れ、かつデブリの飛散による汚染の少ない半導体素子を得ることができる半導体素子用ウェハを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【００１２】
本発明の他の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記半導体積層部に対して前記第一電極と同一面側に、前記半導体積層部の一部がエッチング除去された部分に設けられ、前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【００１３】
上記半導体素子用ウェハにおいて、前記絶縁性保護膜が形成されず、前記半導体積層部の一部が露出している表面の幅が、前記半導体素子用ウェハをチップ化するレーザー光のカーフ幅よりも大きいことが好ましい。
【００１４】
上記半導体素子用ウェハにおいて、前記半導体積層部と前記支持基板との間に誘電体層
を備え、前記誘電体層を貫通して前記半導体積層部と前記金属層とを電気的に接続する界面電極が前記誘電体層の一部に配置されることが好ましい。
【００１５】
上記半導体素子用ウェハにおいて、前記絶縁性保護膜がＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせ積層した構造からなるものであることが好ましい。
【００１６】
本発明の他の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる誘電体層と、前記誘電体層の前記半導体積層部とは反対側に設けられる金属層と、を有する半導体素子用ウェハにおいて、前記半導体積層部の第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面には、前記半導体積層部を被覆する透明な絶縁性保護膜が設けられ、前記透明な絶縁性保護膜は、前記半導体素子用ウェハをチップ化するための切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【発明の効果】
【００１７】
本発明によれば、機械的強度に優れ、レーザー光で切削して半導体素子用ウェハをチップ化するときのデブリの飛散による汚染を防止できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る半導体発光素子用ウェハの断面図である。
【図２】（ａ）は本発明の一実施形態に係る半導体発光素子用ウェハの一部を示す平面図、（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。
【図３】（ａ）本発明の一実施形態に係る半導体発光素子用ウェハの切断方法を示す図である。
【図４Ａ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｂ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｃ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｄ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｅ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図５】（ａ）は他の実施形態に係る半導体発光素子用ウェハの断面図、（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。
【図６】（ａ）は誘電体層に屈折率１．４５の材料を用いた場合の各金属層における平均反射率を示す図、（ｂ）は誘電体層に屈折率２．００の材料を用いた場合の各金属層における平均反射率を示す図である。
【発明を実施するための形態】
【００１９】
本発明の半導体素子用ウェハは、トランジスタなどの電子デバイス用ウェハや発光ダイオードなどの半導体発光素子用ウェハなどとして用いられる。以下では発光ダイオードに適した半導体発光素子用ウェハについて図１を用いて説明する。図１は本発明の一実施形態に係る半導体発光素子用ウェハの断面図を示す。図１には半導体積層部が素子分離された２つの素子領域を示している。
【００２０】
［半導体発光素子用ウェハ］
本実施形態の半導体発光素子用ウェハ１は、ｎ型クラッド層２４、発光層２５、および
ｐ型クラッド層２６を有する半導体積層部２と、半導体積層部２の第一の面を光取り出し面２４ｂとして、その第一の面とは反対側の第二の面側に形成され、発光層２５からの光を第一の面側に反射させる金属層３と、金属層３の半導体積層部２とは反対側に設けられる支持基板４と、半導体積層部２の第一の面側に設けられ半導体積層部２に電気的に接続される第一電極５と、支持基板４の金属層３とは反対側に設けられ半導体積層部２に電気的に接続される第二電極６と、光取り出し面２４ｂおよび半導体積層部２における素子加工により露出した表面を被覆する絶縁性保護膜７と、を備えている。そして、本実施形態に係る半導体発光素子用ウェハ１においては、半導体積層部２と金属層３との間に介在する誘電体層８と、誘電体層８を厚さ方向に貫通して誘電体層８の一部に配置され、半導体積層部２と金属層３とを電気的に接続する界面電極９と、金属層３と支持基板４とを接合するための金属接合層１０ａ、１０ｂと、をさらに備えている。
【００２１】
［半導体積層部］
半導体積層部２は、図１に示すように、ｎ型コンタクト層２３と、ｎ型クラッド層２４と、発光層２５と、ｐ型クラッド層２６と、ｐ型コンタクト層２７と、からなる半導体エピタキシャル層である。発光層２５は、ｎ型クラッド層２４とｐ型クラッド層２６との間に設けられ、ダブルヘテロ構造を成している。また、ｎ型クラッド層２４上には第一電極５と接続するｎ型コンタクト層２３が設けられ、ｐ型クラッド層２６の誘電体層８側には誘電体層８を厚さ方向に貫通して設けられた界面電極９と接続するｐ型コンタクト層２７がそれぞれ設けられる。そして、半導体積層部２は、その積層の一部が素子加工によりエッチング除去された素子分離領域１２が形成されている。本実施形態において素子加工により露出した表面は、ｎ型クラッド層２４の側面２４ａ、発光層２５の側面２５ａ、ｐ型クラッド層２６の側面２６ａ、ｐ型コンタクト層２７の表面である。また、ｎ型クラッド層２４の表面である光取り出し面２４ｂは光取り出し効率の向上のため凹凸が形成されている。
【００２２】
具体的には、半導体積層部２は、ｐ型ＧａＰコンタクト層２７と、ｐ型ＡｌＧａＩｎＰクラッド層２６と、アンドープＧａＩｎＰとアンドープＡｌＧａＩｎＰとの多重量子井戸構造の発光層２５と、ｎ型ＡｌＧａＩｎＰクラッド層２４と、ｎ型ＧａＡｓコンタクト層２３と、を順に積層した構成とすることができる。なお、発光層２５は、多重量子井戸構造ではなく単層構造としてもよい。また、発光層２５の材料としては例えば、ＡｌＧａＩｎＰ系やＡｌＧａＡｓ系がある。その場合、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）、またはＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦１）が用いられる。また、上下の各クラッド層とコンタクト層の導電型（ｎ型、ｐ型）を逆にして、光取り出し面側をｐ型としてもよい。
【００２３】
［誘電体層］
誘電体層８は、図１に示すように、半導体積層部２の第二の面に接して設けられている。半導体積層部２と金属層３との間に誘電体層８が設けられることにより、金属層３と半導体積層部２との間の拡散を防止することができる。なお、誘電体層８の材料は例えばＳｉＯ2、ＳｉＮなどが用いられる。ただし、誘電体層８の屈折率は、発光層２５からの光
を光取り出し面２４ｂへと反射する反射率に影響を与える。これについて図６を用いて説明する。誘電体層に屈折率１．４５の材料を用いた場合の各金属層における平均反射率の計算結果を図６（ａ）に示し、誘電体層に屈折率２．００の材料を用いた場合の各金属層における平均反射率の計算結果を示す図６（ｂ）に示す。図６（ａ）、図６（ｂ）の平均反射率の計算結果には、光取り出し面２４ｂが粗面化され乱反射がある場合と平滑面である場合について示している。なお、図６（ａ）、図６（ｂ）において、ＣｕとＡｕの近赤外光に対する反射率はほぼ同じであるため、反射データが重なっている。図６（ａ）、図６（ｂ）に示すように、誘電体層８に用いられる材料の屈折率が低いほど、その反射率が高く、光取り出し効率も向上する。したがって、誘電体層８には、屈折率が２．２程度の
ＳｉＮよりも、屈折率が低いＳｉＯ２を用いるのが好ましい。しかも、ＳｉＯ2はＳｉＮ
などの材料と比較して、可視光および近赤外光における吸収損失が極めて低いこと、成膜速度が速く成膜が容易であること、エッチングなどの加工が容易でパターニング精度が良好であること、などの多くの利点を有する。
【００２４】
［界面電極］
界面電極９は、図１に示すように、半導体積層部２と金属層３とを電気的に接続するように誘電体層８を厚さ方向に貫通して誘電体層８の一部に配置されている。ここで、界面電極９と第一電極５との配置関係について、本発明の一実施形態に係る半導体発光素子用ウェハの平面図を示す図２（ａ）および図２（ａ）のウェハからチップ化された素子の平面図である図２（ｂ）を用いて説明する。図２（ａ）は、半導体発光素子用ウェハ上に複数形成される素子のうちの４つの素子を示したものである。図２（ａ）、図２（ｂ）に示すように、界面電極９は、光取り出し面２４ｂ側から見たときに、第一電極５の設けられる領域の直下に配置されないように形成されている。また、界面電極９の形状は第一電極５（表面電極）の形状に対応しており、例えば単一櫛形状とすることができる。なお、界面電極９の形状は、第一電極５の設けられる領域の直下に配置されず、供給された電流を半導体積層部２の発光層２５の全域に拡散させることができる形状であれば、特に限定されない。また、界面電極９の材料としては、例えばＡｕＢｅ合金等の材料を用いた単一層構造としても、或いは積層構造としてもよい。
【００２５】
［金属層］
金属層３は、発光層２５から支持基板４側へ向かう光を半導体積層部２の光取り出し面２４ｂ側へ反射させるものであって、半導体積層部２の光取り出し面２４ｂとは反対側に設けられる。金属層３には、優れた反射率を有する材料が好ましく、例えば、エッチング液に対する耐性、エレクトロマイグレーションを生じない、などの点からＡｕもしくはＡｕを主成分とする合金が好ましい。
【００２６】
［支持基板］
支持基板４は、図１に示すように、エピタキシャル層側の金属接合層１０ａ、支持基板４側の金属接合層１０ｂを介して金属層３に貼り合わせられている。金属接合層１０ａのエピタキシャル層側および金属接合層１０ｂの支持基板４側には、金属拡散防止のために合金化バリア層１１ａと、合金化バリア層１１ｂがそれぞれ設けられている。支持基板４の材料には、抵抗率が０．０１Ω・ｃｍ以下のＳｉを使用することが好ましく、さらに好ましくは抵抗率が０.００５Ω・ｃｍ以下のＳｉであることが好ましい。これは電極の良
好なオーミック性接触を得られるだけでなく、半導体発光素子に大きな電流を流して使用する際の動作電圧を低減できるためである。
【００２７】
［第一電極および第二電極］
第一電極５は、素子加工された光取り出し面２４ｂの中央部のｎ型ＧａＡｓコンタクト層２３上に形成され、第一電極５の中央円形部上には第一電極パッド５０が形成されている。第一電極５は、例えば図２（ａ）、図２（ｂ）中の破線で示される櫛形状の界面電極９と相対するような形状をなしており、半導体積層部２の発光層２５に対して電流を均一に流すように、第一電極５の中央円形部から四方に延在して形成されている。第一電極５は、例えばＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を積層した構造となっている。一方、第二電極６は、図１に示すように支持基板４の金属層３とは反対側の面（裏面）上に設けられ、支持基板４の全面に形成されている。第二電極６から供給された電流は、誘電体層８を厚さ方向に貫通して設けられた界面電極９を介して、半導体積層部２、第一電極５へと流れ、その間に発光層２５で光が発生する。発光層２５で発生した光は、主にｎ型クラッド層２４の光取り出し面２４ｂから放出されることになる。第二電極６の構造は、例えばＴｉ（チタン）、Ａｕ（金）を積層し、アロイ工程により
合金化されている。
【００２８】
［絶縁性保護膜］
そして、本実施形態に係る半導体発光素子用ウェハ１には、図１に示すように、半導体積層部２の光取り出し面２４ｂおよび素子加工により露出した表面を被覆するように絶縁性保護膜７が形成されている。ただし、半導体発光素子用ウェハ１をチップ化するレーザー光による切削領域１３（図中の破線領域）上には、絶縁性保護膜７が形成されない非形成領域とするために、半導体積層部２におけるｐ型コンタクト層２７上の絶縁性保護膜７には開口部１４が形成され、ｐ型コンタクト層２７の表面が露出している。具体的には、絶縁性保護膜７は、第一電極５の側面、ｎ型コンタクト層２３の側面２３ａ、ｎ型クラッド層２４の光取り出し面２４ｂおよびその側面２４ａ、発光層２５の側面２５ａ、ｐ型クラッド層２６の側面２６ａ、そして、素子加工により露出したｐ型コンタクト層２７上の開口部１４を除く面上に形成されている。この開口部１４は、半導体発光素子用ウェハ１をチップ化する際のレーザー切削加工において、レーザー光が照射される領域であって、レーザー切削加工により生じるデブリを外部へ排出する。
【００２９】
また、絶縁性保護膜７が形成されず半導体積層部２の一部が露出する面の幅、つまり開口部１４の幅は、照射されるレーザー光のカーフ幅よりも大きな幅を有することが好ましい。これは、半導体発光素子用ウェハの切断方法を説明する図３に示すように、開口部１４の幅Ｄ１がレーザー光のカーフ幅（切削幅）Ｄ２よりも大きいことによって、絶縁性保護膜７の縁にレーザー光が照射されることを防止して、レーザー光による切削領域１３の幅を所定の数値に安定して形成することができるからである。
【００３０】
また、絶縁性保護膜７はＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせて積層した構造からなり、透明であることが好ましい。これは発光層２５から発生した光の透過を妨げることなく、半導体積層部２の機械的強度を高め保護することができるからである。しかも、ＳｉＯ２やＳｉＮのような屈折率の異なる膜を複数組み合わせることで、例えば光取り出し面２４ｂ側から順に屈折率が低下するように各層を積層すると、光取り出し効率をより向上させることができる。
【００３１】
［半導体発光素子用ウェハの製造方法］
続いて、上記実施形態に係る半導体発光素子用ウェハ１の製造方法について説明する。図４Ａから図４Ｅは、本発明の一実施形態に係る半導体発光素子用ウェハ１の製造方法を示す断面図である。
【００３２】
［エピタキシャルウェハの形成］
まず、図４Ａ（ａ）に示すように、ＭＯＶＰＥ法により、結晶の成長用基板としてのｎ型ＧａＡｓ基板１６上に、ｎ型ＡｌＧａＩｎＰエッチングストップ層２２、ｎ型ＧａＡｓコンタクト層２３、ｎ型ＡｌＧａＩｎＰクラッド層２４、アンドープＧａＩｎＰとアンドープＡｌＧａＩｎＰとのペアによる多重量子井戸構造を有する発光層２５、ｐ型ＡｌＧａＩｎＰクラッド層２６、そしてｐ型ＧａＰコンタクト層２７を順次積層成長させ、エピタキシャルウェハ１００を形成する。
【００３３】
なお、エピタキシャルウェハ１００の製造は、ＭＯＶＰＥ法によるエピタキシャル成長に限らず、他の成長方法、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いて成長させてもよい。
【００３４】
［誘電体層および界面電極の形成］
次に、図４Ａ（ｂ）に示すように、エピタキシャルウェハ１００のｐ型ＧａＰコンタクト層２７上に、例えばプラズマＣＶＤ装置でＳｉＯ２からなる誘電体層８を形成する。そ
して、図４Ａ（ｃ）に示すように、フォトリソグラフィにより、誘電体層８の厚さ方向に貫通する孔を形成し、その孔に真空蒸着法により、例えばＡｕＢｅ合金（Ａｕ：９９wt％、Ｂｅ：１wt％）からなる界面電極９を形成する。なお、界面電極９は、第一電極５（表面電極）の直下以外の領域に配置されるように適宜設定されており、その形状は例えば線幅が２μｍの単一櫛形状である。
【００３５】
［金属層の形成］
次に、図４Ｂ（ｄ）に示すように、エピタキシャルウェハ１００の誘電体層８および界面電極９上に、スパッタ法でＡｕ（金）からなる金属層３を形成する。さらに、金属層３上にＴｉ（チタン）からなる合金化バリア層１１ａ、Ａｕからなり支持基板４と接続する金属接合層１０ａを順次積層形成する。
【００３６】
［貼り合わせウェハの形成］
一方、図４Ｂ（ｅ）に示すように、半導体発光素子用ウェハ１を支える貼り替え用の支持基板４として、厚さ２００μｍの導電性ｐ型Ｓｉ基板を準備して、支持基板４の表面上にＴｉからなるオーミック性接触する合金化バリア層１１ｂ、Ａｕからなる金属接合層１０ｂの順に積層形成する。続いて、図４Ｂ（ｆ）に示すように、エピタキシャルウェハ１００の金属接合層１０ａと支持基板４の金属接合層１０ｂとを熱圧着法により貼り合わせ、貼り合わせウェハ１１０を得る。なお、貼り合わせは、例えばウェハを圧力０.０１Ｔ
ｏｒｒ雰囲気中で、圧力１５Ｋｇｆ／ｃｍ２負荷した状態で、温度３５０℃で３０分間加熱保持することにより行われる。
【００３７】
［第一電極の形成］
続いて、アンモニア水と過酸化水素水との混合液を用いたエッチングにより、貼り合わせウェハ１１０の成長用基板としてのＧａＡｓ基板１６を除去し、ｎ型エッチングストップ層２２を露出させる。さらに、塩酸を用いてエッチングすることによりｎ型エッチングストップ層２２を除去し、ｎ型ＧａＡｓコンクタ卜層２３を露出させる。このときの断面図を図４Ｃ（ｇ）に示す。そして、図４Ｃ（ｈ）に示すように、露出したｎ型ＧａＡｓコンクタ卜層２３上に第一電極５（表面電極）を形成する。第一電極５は、例えばレジスト塗布装置やマスクアライナー、現像装置などを用いてレジストパターンを形成した後、真空蒸着によりＡｕＧｅ、Ｎｉ、Ａｕの順に蒸着し形成される。第一電極５の形状は、図２（ａ）、図２（ｂ）に示すように櫛形状の界面電極９と相対するような形状をなしており、直径１００μｍの中央の円形部分から横方向に延伸された太さ１５μｍの細線と、縦方向に延伸された太さ１０μｍの４本の細線からなっている。第一電極５の形成後、第一電極５をマスク材として、硫酸と過酸化水素水と水との混合液によりエッチングを行い、第一電極５直下以外のＧａＡｓｎ型コンタクト層２３を除去し、ｎ型クラッド層２４を露出させる。
【００３８】
［粗面化処理］
続いて、図４Ｄ（ｉ）に示すように、露出したｎ型クラッド層２４上にフォトリソグラフィにより直径１μｍの周期的ドットパターンを形成し、塩酸によりウェットエッチングすることによって、ｎ型クラッド層２４の表面である光取り出し面２４ｂを凹凸化する。この粗面化処理によって、光取り出し効率を向上する。
【００３９】
［素子加工］
続いて、各素子間を分離するためのレジストマスクをフォトリソグラフィで形成する。そして、レジストマスクを保持しながら塩酸でエッチングすることにより、半導体積層部２であるｎ型クラッド層２４、発光層２５、ｐ型クラッド層２６の３層を除去し、素子分離領域１２を形成して半導体積層部２を素子加工する。図４Ｄ（ｊ）に示すように、この素子分離領域１２の形成によって、ｎ型クラッド層２４の側面２４ａ、発光層２５の側面
２５ａ、ｐ型クラッド層２６の側面２６ａ、ｐ型コンタクト層２７の表面が露出する。そして、レジストマスクをアッシングによって除去する。
【００４０】
［絶縁性保護膜の形成］
続いて、図４Ｅ（ｋ）に示すように、プラズマＣＶＤ装置を用いて、素子加工された半導体積層部２表面の全面に対して、ＳｉＯ２からなる絶縁性保護膜７を、例えば５０ｎｍ以上４００ｎｍ以下の厚さで形成する。そして、フォトリソグラフィによりレジストマスクを形成し、レジストマスクを保持しながら、バッファードフッ酸溶液を用いて、絶縁性保護膜７の一部を除去する。この絶縁性保護膜７の一部除去によって、図４Ｅ（ｌ）に示すように、第一電極５上に電極パッドを形成するための開口部１５、およびレーザー光により切削される切削領域１３上の開口部１４を形成し、開口部１４を通してｐ型コンタクト層２７の一部を露出させる。これは、レーザー光により切断されず表面に残る絶縁性保護膜７が、レーザー加工により生じるデブリの外部への排出を妨げないためである。なお、開口部１４は、その幅が切削するレーザー光のカーフ幅よりも大きな幅となるように形成されている。
【００４１】
［第二電極および表面電極パッドの形成］
次に、支持基板４における、金属層３の設けられる面とは反対側の面の全面に対して真空蒸着法により第二電極６（裏面電極）を形成する。第二電極６の形成においては、Ｔｉ（チタン）、Ａｕ（金）を、それぞれ１０ｎｍ、３００ｎｍの膜厚で順次形成し、アロイ装置を用いたアロイ処理により電極を合金化する。アロイ処理の条件は窒素ガス雰囲気中で貼り合わせウェハ１１０を４００℃で５分間加熱処理する。最後に、フォトリソグラフィにより第一電極パッド５０用のレジストパターンを形成し、真空蒸着法でＴｉ（チタン）、Ａｕ（金）の順に第一電極５上に積層し第一電極パッド５０を形成して、本発明の第一実施形態に係る半導体発行素子用ウェハを形成する。なお、この第一電極パッド５０にはアロイ処理を行わず、合金化しない。
【００４２】
［切断工程］
次に、本実施形態に係る半導体発光素子用ウェハ１のチップ化するための切断方法について説明する。
【００４３】
まず、半導体発光素子用ウェハ１の表面に、レーザー加工により生じるデブリの付着を防止するための保護膜（図示せず）を形成する。次に、半導体発光素子用ウェハ１の絶縁性保護膜７の形成されていない非形成領域、つまり素子分離領域１２内の絶縁性保護膜７の開口部１４に対してレーザーソーを用いてハーフカットを行う。このハーフカットの際に、図３に示すように、ｐ型ＧａＰコンタクト層２７、誘電体層８、および金属層３などが切削され、少なくとも半導体発光素子用ウェハ１の金属接合層１０ｂまでが切削される。レーザー加工において照射されるレーザー光は、ｐ型ＧａＰコンタクト層２７や金属層３などで吸収されるが、ＳｉＯ２などからなる絶縁性保護膜７や誘電体層８ではほとんど吸収されず透過する。すなわち、ｐ型ＧａＰコンタクト層２７や金属層３などは、レーザー光により加熱され溶融・蒸発して切削される。一方、誘電体層８はレーザー光により加熱され直接切削されないが、ｐ型ＧａＰコンタクト層２７と金属層３との間に介在するため、上下２層の切削にともなう熱により誘電体層８は加熱され、溶融・切削されることになる。
従来の半導体発光素子用ウェハにおいては、絶縁性保護膜に開口部が形成されず、レーザー光の照射される切削領域上に絶縁性保護膜が形成されている。この切削領域上に位置する絶縁性保護膜は、表面側は外気に接しており、内側のｐ型ＧａＰコンタクト層で生じる熱のみによって加熱されることになる。このため、最表面に位置する絶縁性保護膜は表面に残存してデブリの爆発的な飛散を引き起こす。
【００４４】
本実施形態に係る半導体発光素子用ウェハ１においては、絶縁性保護膜７がレーザー切削加工を行う切削領域１３上に形成されず、開口部１４を通して半導体積層部２の表面の一部を露出させている。このため、レーザー加工により生じるデブリを密閉せず開口部１４から外部へ排出することができる。また、絶縁性保護膜７で密閉状態とされることによるデブリの爆発的な飛散を防止するとともに、デブリの爆発的飛散に伴って生じるデブリ付着防止用保護膜の剥離を抑制して、デブリによるウェハの汚染を防止することができる。したがって、本発明の一実施形態に係る半導体発光素子用ウェハによれば、高輝度かつ機械的強度に優れる半導体発光素子を提供できるとともに、レーザー光で切削して半導体発光素子用ウェハをチップ化するときのデブリの爆発的飛散による汚染を防止することができる。しかも、デブリによる汚染を低減できるため、半導体発光素子の歩留まりを向上することができる。
【００４５】
ハーフカット工程後、半導体発光素子用ウェハ１のレーザー光により切削された領域に対してダイシングソーを用いてフルカットを行い、合金化バリア層１１ｂ、支持基板４および第二電極６を切削し、半導体発光素子用ウェハ１をチップ化して半導体発光素子を得る。
【００４６】
なお、上記実施形態では、レーザー光によるハーフカット工程と、ダイシングソーによるフルカット工程の組み合わせによりチップ化を行ったが、レーザー光によりフルカット工程を行っても良い。また、本発明は上述した半導体発光素子用ウェハだけに限定されず、例えば電子デバイス用ウェハとすることも可能である。
【００４７】
［他の実施形態］
本発明の他の実施形態に係る半導体発光素子の構造について図５を用いて説明する。図５は、本発明の他の実施形態に係る半導体発光素子用ウェハを示す図であって、図５（ａ）は半導体発光素子用ウェハの断面図であり、図５（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。本実施形態においては、第二電極が第一電極と同様に半導体積層部の第一の面側に形成されている点が第一実施形態と異なる点である。そのほかの構造については第一実施形態と同様であるので、ここでは第一実施形態と異なる点について説明する。
【００４８】
本実施形態においては、図５（ａ）に示すように、半導体積層部２が、ｐ型ＧａＰコンタクト層２７まで素子加工され、さらに、その一部分においては誘電体層８まで除去され金属層３が一部領域で露出した状態となっている。図５（ｂ）に示すように円形部分を含む櫛状に形成された界面電極９のうち、誘電体層８の除去に伴って露出した部分の界面電極９が第二電極６（下部表面電極）となり、半導体積層部２の光取り出し面２４ｂには第一電極５（上部表面電極）が円形部分を含む櫛状に形成されている。そして、第一電極５を除く光取り出し面２４ｂ、素子加工されて露出した表面、および金属層３の一部露出した面が絶縁性保護膜７で覆われている。このとき絶縁性保護膜７は第一実施形態と同様にして、ウェハをチップ化するレーザー光による切削領域１３（図中の破線部領域）上には絶縁性保護膜７が形成されず、金属層３の一部が露出するように開口部１４が形成されている。
【００４９】
［第一電極］
光取り出し面２４ｂ側のｎ型ＧａＡｓコンタクト層２３上には、第一電極５が形成されている。ｎ型ＧａＡｓコンタクト層２３および第一電極５は、図５（ｂ）に示すように、円形部分と円形部分より櫛状に延びた櫛状部分とからなる連続した単一形状をしており、ｎ型クラッド層２４の光取り出し面２４ｂ全域に分散して配置されている。そして、円形部分の第一電極５上には、第一電極パッド５０が形成されている。
【００５０】
［界面電極および第二電極］
誘電体層８の一部には、誘電体層８を貫通して、界面電極９が形成されている。界面電極９は、例えば図５（ｂ）の破線で示すように、第一電極５と同様に、円形部分と円形部分より櫛状に延びた櫛状部分とからなる連続した単一形状をしている。界面電極９の円形部分は半導体積層部２が一部除去されて界面電極９が露出した領域に設けられている。露出した界面電極９の部分（円形部分及びその近傍の櫛状部分）が第二電極６となる。第二電極６の円形部分の上には、第二電極パッド６０が形成される。第二電極パッド６０は、第一電極パッド５０と同一の材料、例えばＴｉ、Ａｕの積層構造により形成することができる。界面電極９の円形部分より延出された櫛状部分は、誘電体層８の全域に分散して配置されている。また、界面電極９は、半導体積層部２の光取り出し面２４ｂ側からみて、第一電極５とは上下に重ならないように、第一電極５の直下から外れた位置に形成されている。なお、第一電極５と界面電極９は互いに位置ずれさせた櫛状部分を有するが、この櫛状の形状に限られることなく、第一電極５と界面電極９とが上下に重ならないように配置され、供給された電流を発光層に拡散できる構造であれば良い。
【００５１】
第一電極５と界面電極９とを分散状に配置することで、露出した界面電極９の部分である第二電極６から供給された電流を、界面電極９の櫛状部分を通じて半導体積層部２の発光層２５のほぼ全域に拡散させることができる。これにより、発光層２５における電流の偏りが改善され、発光効率が向上する。さらに電流は、界面電極９の櫛状部分と第一電極５とが上下に重ならないように配置されているため、発光層２５で発生した光が第一電極５によって、あまり遮られることなく、ｎ型クラッド層２４の光取り出し面２４ｂから放出され、光取り出し効率がよい。
【００５２】
なお、上記実施形態では、支持基板として抵抗率が２×１０５Ω・ｃｍのＳｉ基板を用いているが、少なくとも抵抗率が１×１０５Ω・ｃｍ以上の支持基板を用いることが好ましい。これは、支持基板の抵抗が低くなるにしたがい、Ｓｉ支持基板に流れる電流が増加し、微小電流がリーク電流として流れる問題が生じるためである。
【００５３】
続いて、本発明の他の実施形態に係る半導体発光素子用ウェハの製造方法を第一実施形態と異なる点について説明する。上記構造を有する半導体発光素子用ウェハの製造において、粗面化処理工程までは第一実施形態の製造方法と同様の工程を行う。
【００５４】
続いて、半導体積層部２をエッチングして素子加工を行うが、ｐ型ＧａＰコンタクト層２７は臭素、過酸化水素水との混酸を用いて除去し、さらに誘電体層８をフッ酸により除去して金属層３を露出させる。この誘電体層８の除去の際に、界面電極９の円形部分が露出して第二電極６となる。この第二電極６は、図５（ｂ）に示すように第一電極５とは対角位置に配置されている。そして、第一実施形態と同様にして、光取り出し面２４ｂおよび素子加工され露出した面に対して絶縁性保護膜７を形成する。その後、第一電極パッド５０と第二電極パッド６０の形成位置、およびレーザー光の照射される切削領域１３上の絶縁性保護膜７をバッファードフッ酸でエッチング除去して第一電極パッド５０および第二電極パッド６０用の開口部および開口部１４を設ける。そして、第一電極パッド５０および第二電極パッド６０を第一電極５、第二電極６上のそれぞれに形成して、本実施形態の半導体発光素子用ウェハを得る。
【００５５】
なお、本実施形態においては、エッチングにより誘電体層までを除去し、露出した界面電極の円形部分を第二電極としたが、半導体積層部の一部を除去した領域に第二電極を形成する構成でも良い。
【実施例】
【００５６】
次に、本発明の具体的な実施例を説明する。
［実施例１］
【００５７】
実施例においては、図１に示す上記第一実施形態と同じ構成で、発光層から生じる発光波長が６３０ｎｍの赤色となるように形成された半導体発光素子用ウェハを形成した。
【００５８】
半導体積層部２は、図１に示すように、光取り出し面側から、Ｍｇドープのｐ型ＧａＰコンタクト層２７、Ｍｇドープのｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層２６、アンドープＧａ０.５Ｉｎ０.５Ｐとアンドープ（Ａｌ０.６Ｇａ０.４）０.５Ｉ
ｎ０.５Ｐとのペアによる多重量子井戸構造を有する発光層２５、Ｈ２Ｓｅ（セレン水素
）ドープのｎ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層２４、Ｈ２Ｓｅ（セレン水素）ドープのｎ型ＧａＡｓコンタクト層２３を積層した構造となっており、矩形状に素子加工されている。光取り出し面側の第一電極にはＡｕＧｅ合金、Ｎｉ、Ａｕの積層構造を用いた。第一電極５上の第一電極パッド５０は、Ｔｉ、Ａｕの積層構造とした。誘電体層８はＳｉＯ２であり、界面電極９はＡｕＢｅ合金の単一層構造である。誘電体層８を介して光取り出し面とは反対側に位置する金属層３にはＡｕが用いられ、Ｔｉからなる合金化バリア層１１ａ、Ａｕからなる金属接合層１０ａが積層されている。さらに、金属接合層１０ａを介して、Ａｕからなる金属接合層１０ｂ、Ｔｉからなる合金化バリア層１１ｂ、Ｓｉからなる支持基板４が貼り合わされている。支持基板４の金属層３と反対側の面の全体に形成される第二電極６は、Ｔｉ、Ａｕの積層構造とした。そして、本実施例においては、光取り出し面、素子加工により露出した面に対して、レーザー光による切削領域１３上を除き、ＳｉＯ２からなる絶縁性保護膜７を形成している。なお、絶縁性保護膜７の厚さは、光取り出し面２４ｂ上の膜厚が４００ｎｍ、半導体積層部２の露出した側面上に形成された絶縁性保護膜７の膜厚が５０ｎｍとなっている。また、絶縁性保護膜７の形成されていない面の幅、つまり素子分離領域１２内の開口部１４の幅は３４μｍである。
【００５９】
次に、上記半導体発光素子用ウェハの絶縁性保護膜７の表面にデブリ付着防止用の加工用水性保護膜（東京応化工業株式会社製、Ｈｏｇｏｍａｘ００２）を塗布して、レーザー加工用保護膜（図示なし）を形成する。そして、絶縁性保護膜７の形成されていない面に対して、レーザーソー（株式会社ディスコ製ＤＥＦ７１６０）を用いてハーフカットを行い、切削加工の幅が所定の値となるように金属接合層１０ｂの深さまで除去する。レーザー加工後、水洗してレーザー加工用保護膜を除去して、デブリの付着のないハーフカットウェハを得る。なお、レーザー切削加工の条件は、レーザー光のカーフ幅１０μｍ、レーザー出力１.５Ｗ、発信周波数１００ｋＨｚ、送り速度３００ｍｍ／ｓとした。また、カ
ーフ幅１０μｍのレーザー光で３パス切削加工を行うことにより合計３０μｍのカーフ幅を得る。
【００６０】
ハーフカット後、レーザー切削加工によって金属接合層１０ｂまで除去された領域に沿ってダイジングソーを用いてフルカットし、半導体発光素子用ウェハをチップ化し半導体発光素子を得る。ダイシングソーは１軸式セミオートマチックダイシングソー（株式会社ディスコＤＡＤ５２２）にダイヤモンドブレード（ディスコ製のＺＨ０５−ＳＤ３５００−Ｎ１−５０−ＡＡ）を取り付け使用した。このダイヤモンドブレードは、砥粒径が＃３５００、刃先出し量がおよそ０.４ｍｍ、得られるカーフ幅が約２０μｍのものである。
なお、切削条件は、スピンドル回転数３００００ｒＰｍ、送り速度１０ｍｍ／ｓｅｃ、切削深さ２３０μｍである。
【００６１】
本実施例において得られる半導体発光素子の外観検査を行ったところ、ウェハから作成された約３７０００個の半導体発光素子のうち、デブリ付着による汚染数は０個であった。また、裏面チッピングの幅が３０μｍを超える半導体発光素子の数も０個であった。さらに、半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.
２ｍＷ、動作電圧１.９５Ｖとなり、高出力かつ低動作電圧の赤色半導体発光素子を得る
ことができた。
［実施例２］
【００６２】
本実施例は、上記他の実施形態と同じ構成であって、第二電極を第一電極と同じ側に形成した点以外は同じである。実施例１と同様に、得られた半導体発光素子の外観検査を行ったところ、ウェハから作成された約３７０００個の半導体発光素子のうち、デブリ付着による汚染数、裏面チッピングの幅が３０μｍを超える数はともに０個であった。さらに、半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.０ｍ
Ｗ、動作電圧２．０２Ｖとなり、高出力かつ低動作電圧の赤色半導体発光素子を得ることができた。
［比較例］
【００６３】
比較例においては、レーザー切削領域上の絶縁性保護膜に開口部を形成せず、コンタクト層の表面が露出していない点以外は、実施例１と同様である。実施例１と同様に、比較例１の半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.
１ｍＷＶ、動作電圧１.９６Ｖと、実施例１の半導体発光素子と同等の特性を得られた。
一方、外観検査を行ったところ、裏面チッピングの幅が３０μｍを超える半導体発光素子の数は０個であったものの、デブリ付着による汚染数は３７０００個のうち２００００個以上の半導体発光素子においてデブリ付着が確認された。
【符号の説明】
【００６４】
１ 半導体発光素子用ウェハ
２ 半導体積層部
３ 金属層
４ 支持基板
５ 第一電極
６ 第二電極
７ 絶縁性保護膜
８ 誘電体層
９ 界面電極
１０ａ、１０ｂ 金属接合層
１１ａ、１１ｂ 合金化バリア層
１２ 素子分離領域
１３ 切削領域
１４ 切削領域上の開口部
１５ 第一電極上の開口部
１６ ＧａＡｓ基板
２２ ｎ型エッチングストップ層
２３ ｎ型コンタクト層
２３ａ ｎ型コンタクト層の側面
２４ ｎ型クラッド層
２４ａ ｎ型クラッド層の側面
２４ｂ 光取り出し面
２５ 発光層
２５ａ 発光層の側面
２６ ｐ型クラッド層
２６ａ ｐ型クラッド層の側面
２７ ｐ型コンタクト層
５０ 第一電極パッド
６０ 第二電極パッド
１００ エピタキシャルウェハ
１１０ 貼り合わせウェハ
【技術分野】
【０００１】
本発明は絶縁性保護膜を有する半導体素子用ウェハに関する。
【背景技術】
【０００２】
半導体発光素子である発光ダイオード（ＬＥＤ）は、近年、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶を有機金属気層成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy
）法で成長させることによって、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作できるようになった。その用途は、ＬＥＤの高輝度化に伴って自動車のブレーキランプや液晶ディスプレイのバックライト等へ広がりその需要は年々増加している。
【０００３】
ＭＯＶＰＥ法によって高品質の結晶が成長可能となってから、半導体発光素子の内部効率は理論限界値に近づいたが、半導体発光素子からの光取り出し効率はいまだに低いため、光取り出し効率の向上が重要となっている。
【０００４】
具体的には、高輝度ＬＥＤにおける半導体層は、ＡｌＧａＩｎＰまたはＧａＩｎＰから成る発光層（活性層）が、導電性のＧａＡｓ基板上に格子整合する組成のＡｌＧａＩｎＰ系の材料から成るｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とに挟まれるダブルヘテロ構造を成している。この発光層はＧａＡｓ基板と比較してバンドギャップが狭いため、発光層からの光の多くがＧａＡｓ基板に吸収され、光取り出し効率が著しく低下することになる。この点、屈折率の異なる半導体層から成る多層反射膜構造を発光層とＧａＡｓ基板との間に形成することによって、ＧａＡｓ基板での光の吸収を低減し、光取り出し効率を向上させる方法が提案されている。しかし、この方法では多層反射膜構造への入射角が限定されるため特定の入射角の光しか反射することが出来ない。
【０００５】
そこで、ＡｌＧａＩｎＰ系の材料から成るダブルヘテロ構造の半導体層を光の入射角を限定せず反射率の高い金属層を介してＳｉ支持基板に貼り付け、その後成長用に用いたＧａＡｓ基板を除去する方法が提案されている（例えば、特許文献１参照）。この方法によれば、反射膜として金属層を用いているため、金属層への光の入射角を選ばずに高い反射が可能となり、光取り出し効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の金属層を備えたＬＥＤ用ウェハにおいては、ダイシング工程の際にウェハ裏面に裏面チッピングと呼ばれる基板の欠けや割れが生じる。これは、ＬＥＤ用ウェハの金属接合層、金属層などにＡｕなどの柔らかい金属材料が含まれることにより、切削に用いるダイヤモンドブレードのダイヤモンド砥粒が目詰まりを起こすためである。そこで、Ａｕなどの難削材を含む高輝度ＬＥＤ用ウェハのダイシング加工においては、ブレードダイシングに代わり、レーザー光によるレーザースクライブ法（レーザー切削加工）が採用される。このレーザー光による切削加工に際しては、金属などのアブレーション（蒸発分解）により生じる加工クズ（デブリ）のＬＥＤ用ウェハ表面への付着を防止するデブリ付着防止用保護膜をＬＥＤ用ウェハ表面に形成する。そして、ＬＥＤ用ウェハのハーフカット工程としてレーザー光による切削加工を行い、続いてダイシングソーによるフルカット工程を行うことにより裏面チッピングを防止することができる。
【０００８】
ところで、ＡｌＧａＩｎＰ系高輝度ＬＥＤチップは、その結晶材料であるＧａＡｓやＡｌＧａＩｎＰがＧａＮなどの他の化合物半導体結晶に比べて脆い上に、その結晶材料からなる半導体層の光取出し面に対して粗面加工が施されるため、物理的なダメージに弱いという欠点があった。例えばチップソーティングなどを実施する際のコレットの接触によってダメージを受けリーク電流の発生を招く問題があった。この問題を回避するために、発光層を含むＡｌＧａＩｎＰ半導体層の表面および側面をＳｉＯ２などの絶縁性保護膜で被覆し、機械的強度を高め保護する構造が提案されている（例えば、特願２０１０−０６３９５７号公報、未公開）。
【０００９】
しかしながら、半導体積層部の表面をＳｉＯ２などの絶縁性保護膜で被覆した場合、ＬＥＤ用ウェハのハーフカット工程時に照射されるレーザー光が絶縁性保護膜にほとんど吸収されず絶縁性保護膜を透過するため、絶縁性保護膜が切断されず、その下に位置する金属層、半導体基板などがアブレーション加工されることになる。そして、絶縁性保護膜が切断されず表面を覆った状態であるにも関わらず、その内部の金属層や半導体基板などが蒸発分解するため、密閉されたデブリが爆発的に飛散することになる。しかも、デブリの爆発的飛散と同時にＬＥＤ用ウェハの表面を保護していたデブリ付着防止用保護膜も剥離するため、デブリ付着を防止できずデブリによりウェハが汚染されるといった問題があった。
【００１０】
本発明の目的は、機械的強度に優れ、かつデブリの飛散による汚染の少ない半導体素子を得ることができる半導体素子用ウェハを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【００１２】
本発明の他の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる金属層と、前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、前記半導体積層部に対して前記第一電極と同一面側に、前記半導体積層部の一部がエッチング除去された部分に設けられ、前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【００１３】
上記半導体素子用ウェハにおいて、前記絶縁性保護膜が形成されず、前記半導体積層部の一部が露出している表面の幅が、前記半導体素子用ウェハをチップ化するレーザー光のカーフ幅よりも大きいことが好ましい。
【００１４】
上記半導体素子用ウェハにおいて、前記半導体積層部と前記支持基板との間に誘電体層
を備え、前記誘電体層を貫通して前記半導体積層部と前記金属層とを電気的に接続する界面電極が前記誘電体層の一部に配置されることが好ましい。
【００１５】
上記半導体素子用ウェハにおいて、前記絶縁性保護膜がＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせ積層した構造からなるものであることが好ましい。
【００１６】
本発明の他の態様によれば、半導体積層部と、前記半導体積層部の第二の面側に設けられる誘電体層と、前記誘電体層の前記半導体積層部とは反対側に設けられる金属層と、を有する半導体素子用ウェハにおいて、前記半導体積層部の第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面には、前記半導体積層部を被覆する透明な絶縁性保護膜が設けられ、前記透明な絶縁性保護膜は、前記半導体素子用ウェハをチップ化するための切削領域上には形成されず、前記半導体積層部の表面の一部が露出している半導体素子用ウェハが提供される。
【発明の効果】
【００１７】
本発明によれば、機械的強度に優れ、レーザー光で切削して半導体素子用ウェハをチップ化するときのデブリの飛散による汚染を防止できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る半導体発光素子用ウェハの断面図である。
【図２】（ａ）は本発明の一実施形態に係る半導体発光素子用ウェハの一部を示す平面図、（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。
【図３】（ａ）本発明の一実施形態に係る半導体発光素子用ウェハの切断方法を示す図である。
【図４Ａ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｂ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｃ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｄ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図４Ｅ】本発明の一実施形態に係る半導体発光素子用ウェハの製造方法における工程図である。
【図５】（ａ）は他の実施形態に係る半導体発光素子用ウェハの断面図、（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。
【図６】（ａ）は誘電体層に屈折率１．４５の材料を用いた場合の各金属層における平均反射率を示す図、（ｂ）は誘電体層に屈折率２．００の材料を用いた場合の各金属層における平均反射率を示す図である。
【発明を実施するための形態】
【００１９】
本発明の半導体素子用ウェハは、トランジスタなどの電子デバイス用ウェハや発光ダイオードなどの半導体発光素子用ウェハなどとして用いられる。以下では発光ダイオードに適した半導体発光素子用ウェハについて図１を用いて説明する。図１は本発明の一実施形態に係る半導体発光素子用ウェハの断面図を示す。図１には半導体積層部が素子分離された２つの素子領域を示している。
【００２０】
［半導体発光素子用ウェハ］
本実施形態の半導体発光素子用ウェハ１は、ｎ型クラッド層２４、発光層２５、および
ｐ型クラッド層２６を有する半導体積層部２と、半導体積層部２の第一の面を光取り出し面２４ｂとして、その第一の面とは反対側の第二の面側に形成され、発光層２５からの光を第一の面側に反射させる金属層３と、金属層３の半導体積層部２とは反対側に設けられる支持基板４と、半導体積層部２の第一の面側に設けられ半導体積層部２に電気的に接続される第一電極５と、支持基板４の金属層３とは反対側に設けられ半導体積層部２に電気的に接続される第二電極６と、光取り出し面２４ｂおよび半導体積層部２における素子加工により露出した表面を被覆する絶縁性保護膜７と、を備えている。そして、本実施形態に係る半導体発光素子用ウェハ１においては、半導体積層部２と金属層３との間に介在する誘電体層８と、誘電体層８を厚さ方向に貫通して誘電体層８の一部に配置され、半導体積層部２と金属層３とを電気的に接続する界面電極９と、金属層３と支持基板４とを接合するための金属接合層１０ａ、１０ｂと、をさらに備えている。
【００２１】
［半導体積層部］
半導体積層部２は、図１に示すように、ｎ型コンタクト層２３と、ｎ型クラッド層２４と、発光層２５と、ｐ型クラッド層２６と、ｐ型コンタクト層２７と、からなる半導体エピタキシャル層である。発光層２５は、ｎ型クラッド層２４とｐ型クラッド層２６との間に設けられ、ダブルヘテロ構造を成している。また、ｎ型クラッド層２４上には第一電極５と接続するｎ型コンタクト層２３が設けられ、ｐ型クラッド層２６の誘電体層８側には誘電体層８を厚さ方向に貫通して設けられた界面電極９と接続するｐ型コンタクト層２７がそれぞれ設けられる。そして、半導体積層部２は、その積層の一部が素子加工によりエッチング除去された素子分離領域１２が形成されている。本実施形態において素子加工により露出した表面は、ｎ型クラッド層２４の側面２４ａ、発光層２５の側面２５ａ、ｐ型クラッド層２６の側面２６ａ、ｐ型コンタクト層２７の表面である。また、ｎ型クラッド層２４の表面である光取り出し面２４ｂは光取り出し効率の向上のため凹凸が形成されている。
【００２２】
具体的には、半導体積層部２は、ｐ型ＧａＰコンタクト層２７と、ｐ型ＡｌＧａＩｎＰクラッド層２６と、アンドープＧａＩｎＰとアンドープＡｌＧａＩｎＰとの多重量子井戸構造の発光層２５と、ｎ型ＡｌＧａＩｎＰクラッド層２４と、ｎ型ＧａＡｓコンタクト層２３と、を順に積層した構成とすることができる。なお、発光層２５は、多重量子井戸構造ではなく単層構造としてもよい。また、発光層２５の材料としては例えば、ＡｌＧａＩｎＰ系やＡｌＧａＡｓ系がある。その場合、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１、０．４≦ｙ≦０．６）、またはＡｌｘＧａ１−ｘＡｓ（ただし、０≦ｘ≦１）が用いられる。また、上下の各クラッド層とコンタクト層の導電型（ｎ型、ｐ型）を逆にして、光取り出し面側をｐ型としてもよい。
【００２３】
［誘電体層］
誘電体層８は、図１に示すように、半導体積層部２の第二の面に接して設けられている。半導体積層部２と金属層３との間に誘電体層８が設けられることにより、金属層３と半導体積層部２との間の拡散を防止することができる。なお、誘電体層８の材料は例えばＳｉＯ2、ＳｉＮなどが用いられる。ただし、誘電体層８の屈折率は、発光層２５からの光
を光取り出し面２４ｂへと反射する反射率に影響を与える。これについて図６を用いて説明する。誘電体層に屈折率１．４５の材料を用いた場合の各金属層における平均反射率の計算結果を図６（ａ）に示し、誘電体層に屈折率２．００の材料を用いた場合の各金属層における平均反射率の計算結果を示す図６（ｂ）に示す。図６（ａ）、図６（ｂ）の平均反射率の計算結果には、光取り出し面２４ｂが粗面化され乱反射がある場合と平滑面である場合について示している。なお、図６（ａ）、図６（ｂ）において、ＣｕとＡｕの近赤外光に対する反射率はほぼ同じであるため、反射データが重なっている。図６（ａ）、図６（ｂ）に示すように、誘電体層８に用いられる材料の屈折率が低いほど、その反射率が高く、光取り出し効率も向上する。したがって、誘電体層８には、屈折率が２．２程度の
ＳｉＮよりも、屈折率が低いＳｉＯ２を用いるのが好ましい。しかも、ＳｉＯ2はＳｉＮ
などの材料と比較して、可視光および近赤外光における吸収損失が極めて低いこと、成膜速度が速く成膜が容易であること、エッチングなどの加工が容易でパターニング精度が良好であること、などの多くの利点を有する。
【００２４】
［界面電極］
界面電極９は、図１に示すように、半導体積層部２と金属層３とを電気的に接続するように誘電体層８を厚さ方向に貫通して誘電体層８の一部に配置されている。ここで、界面電極９と第一電極５との配置関係について、本発明の一実施形態に係る半導体発光素子用ウェハの平面図を示す図２（ａ）および図２（ａ）のウェハからチップ化された素子の平面図である図２（ｂ）を用いて説明する。図２（ａ）は、半導体発光素子用ウェハ上に複数形成される素子のうちの４つの素子を示したものである。図２（ａ）、図２（ｂ）に示すように、界面電極９は、光取り出し面２４ｂ側から見たときに、第一電極５の設けられる領域の直下に配置されないように形成されている。また、界面電極９の形状は第一電極５（表面電極）の形状に対応しており、例えば単一櫛形状とすることができる。なお、界面電極９の形状は、第一電極５の設けられる領域の直下に配置されず、供給された電流を半導体積層部２の発光層２５の全域に拡散させることができる形状であれば、特に限定されない。また、界面電極９の材料としては、例えばＡｕＢｅ合金等の材料を用いた単一層構造としても、或いは積層構造としてもよい。
【００２５】
［金属層］
金属層３は、発光層２５から支持基板４側へ向かう光を半導体積層部２の光取り出し面２４ｂ側へ反射させるものであって、半導体積層部２の光取り出し面２４ｂとは反対側に設けられる。金属層３には、優れた反射率を有する材料が好ましく、例えば、エッチング液に対する耐性、エレクトロマイグレーションを生じない、などの点からＡｕもしくはＡｕを主成分とする合金が好ましい。
【００２６】
［支持基板］
支持基板４は、図１に示すように、エピタキシャル層側の金属接合層１０ａ、支持基板４側の金属接合層１０ｂを介して金属層３に貼り合わせられている。金属接合層１０ａのエピタキシャル層側および金属接合層１０ｂの支持基板４側には、金属拡散防止のために合金化バリア層１１ａと、合金化バリア層１１ｂがそれぞれ設けられている。支持基板４の材料には、抵抗率が０．０１Ω・ｃｍ以下のＳｉを使用することが好ましく、さらに好ましくは抵抗率が０.００５Ω・ｃｍ以下のＳｉであることが好ましい。これは電極の良
好なオーミック性接触を得られるだけでなく、半導体発光素子に大きな電流を流して使用する際の動作電圧を低減できるためである。
【００２７】
［第一電極および第二電極］
第一電極５は、素子加工された光取り出し面２４ｂの中央部のｎ型ＧａＡｓコンタクト層２３上に形成され、第一電極５の中央円形部上には第一電極パッド５０が形成されている。第一電極５は、例えば図２（ａ）、図２（ｂ）中の破線で示される櫛形状の界面電極９と相対するような形状をなしており、半導体積層部２の発光層２５に対して電流を均一に流すように、第一電極５の中央円形部から四方に延在して形成されている。第一電極５は、例えばＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を積層した構造となっている。一方、第二電極６は、図１に示すように支持基板４の金属層３とは反対側の面（裏面）上に設けられ、支持基板４の全面に形成されている。第二電極６から供給された電流は、誘電体層８を厚さ方向に貫通して設けられた界面電極９を介して、半導体積層部２、第一電極５へと流れ、その間に発光層２５で光が発生する。発光層２５で発生した光は、主にｎ型クラッド層２４の光取り出し面２４ｂから放出されることになる。第二電極６の構造は、例えばＴｉ（チタン）、Ａｕ（金）を積層し、アロイ工程により
合金化されている。
【００２８】
［絶縁性保護膜］
そして、本実施形態に係る半導体発光素子用ウェハ１には、図１に示すように、半導体積層部２の光取り出し面２４ｂおよび素子加工により露出した表面を被覆するように絶縁性保護膜７が形成されている。ただし、半導体発光素子用ウェハ１をチップ化するレーザー光による切削領域１３（図中の破線領域）上には、絶縁性保護膜７が形成されない非形成領域とするために、半導体積層部２におけるｐ型コンタクト層２７上の絶縁性保護膜７には開口部１４が形成され、ｐ型コンタクト層２７の表面が露出している。具体的には、絶縁性保護膜７は、第一電極５の側面、ｎ型コンタクト層２３の側面２３ａ、ｎ型クラッド層２４の光取り出し面２４ｂおよびその側面２４ａ、発光層２５の側面２５ａ、ｐ型クラッド層２６の側面２６ａ、そして、素子加工により露出したｐ型コンタクト層２７上の開口部１４を除く面上に形成されている。この開口部１４は、半導体発光素子用ウェハ１をチップ化する際のレーザー切削加工において、レーザー光が照射される領域であって、レーザー切削加工により生じるデブリを外部へ排出する。
【００２９】
また、絶縁性保護膜７が形成されず半導体積層部２の一部が露出する面の幅、つまり開口部１４の幅は、照射されるレーザー光のカーフ幅よりも大きな幅を有することが好ましい。これは、半導体発光素子用ウェハの切断方法を説明する図３に示すように、開口部１４の幅Ｄ１がレーザー光のカーフ幅（切削幅）Ｄ２よりも大きいことによって、絶縁性保護膜７の縁にレーザー光が照射されることを防止して、レーザー光による切削領域１３の幅を所定の数値に安定して形成することができるからである。
【００３０】
また、絶縁性保護膜７はＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせて積層した構造からなり、透明であることが好ましい。これは発光層２５から発生した光の透過を妨げることなく、半導体積層部２の機械的強度を高め保護することができるからである。しかも、ＳｉＯ２やＳｉＮのような屈折率の異なる膜を複数組み合わせることで、例えば光取り出し面２４ｂ側から順に屈折率が低下するように各層を積層すると、光取り出し効率をより向上させることができる。
【００３１】
［半導体発光素子用ウェハの製造方法］
続いて、上記実施形態に係る半導体発光素子用ウェハ１の製造方法について説明する。図４Ａから図４Ｅは、本発明の一実施形態に係る半導体発光素子用ウェハ１の製造方法を示す断面図である。
【００３２】
［エピタキシャルウェハの形成］
まず、図４Ａ（ａ）に示すように、ＭＯＶＰＥ法により、結晶の成長用基板としてのｎ型ＧａＡｓ基板１６上に、ｎ型ＡｌＧａＩｎＰエッチングストップ層２２、ｎ型ＧａＡｓコンタクト層２３、ｎ型ＡｌＧａＩｎＰクラッド層２４、アンドープＧａＩｎＰとアンドープＡｌＧａＩｎＰとのペアによる多重量子井戸構造を有する発光層２５、ｐ型ＡｌＧａＩｎＰクラッド層２６、そしてｐ型ＧａＰコンタクト層２７を順次積層成長させ、エピタキシャルウェハ１００を形成する。
【００３３】
なお、エピタキシャルウェハ１００の製造は、ＭＯＶＰＥ法によるエピタキシャル成長に限らず、他の成長方法、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いて成長させてもよい。
【００３４】
［誘電体層および界面電極の形成］
次に、図４Ａ（ｂ）に示すように、エピタキシャルウェハ１００のｐ型ＧａＰコンタクト層２７上に、例えばプラズマＣＶＤ装置でＳｉＯ２からなる誘電体層８を形成する。そ
して、図４Ａ（ｃ）に示すように、フォトリソグラフィにより、誘電体層８の厚さ方向に貫通する孔を形成し、その孔に真空蒸着法により、例えばＡｕＢｅ合金（Ａｕ：９９wt％、Ｂｅ：１wt％）からなる界面電極９を形成する。なお、界面電極９は、第一電極５（表面電極）の直下以外の領域に配置されるように適宜設定されており、その形状は例えば線幅が２μｍの単一櫛形状である。
【００３５】
［金属層の形成］
次に、図４Ｂ（ｄ）に示すように、エピタキシャルウェハ１００の誘電体層８および界面電極９上に、スパッタ法でＡｕ（金）からなる金属層３を形成する。さらに、金属層３上にＴｉ（チタン）からなる合金化バリア層１１ａ、Ａｕからなり支持基板４と接続する金属接合層１０ａを順次積層形成する。
【００３６】
［貼り合わせウェハの形成］
一方、図４Ｂ（ｅ）に示すように、半導体発光素子用ウェハ１を支える貼り替え用の支持基板４として、厚さ２００μｍの導電性ｐ型Ｓｉ基板を準備して、支持基板４の表面上にＴｉからなるオーミック性接触する合金化バリア層１１ｂ、Ａｕからなる金属接合層１０ｂの順に積層形成する。続いて、図４Ｂ（ｆ）に示すように、エピタキシャルウェハ１００の金属接合層１０ａと支持基板４の金属接合層１０ｂとを熱圧着法により貼り合わせ、貼り合わせウェハ１１０を得る。なお、貼り合わせは、例えばウェハを圧力０.０１Ｔ
ｏｒｒ雰囲気中で、圧力１５Ｋｇｆ／ｃｍ２負荷した状態で、温度３５０℃で３０分間加熱保持することにより行われる。
【００３７】
［第一電極の形成］
続いて、アンモニア水と過酸化水素水との混合液を用いたエッチングにより、貼り合わせウェハ１１０の成長用基板としてのＧａＡｓ基板１６を除去し、ｎ型エッチングストップ層２２を露出させる。さらに、塩酸を用いてエッチングすることによりｎ型エッチングストップ層２２を除去し、ｎ型ＧａＡｓコンクタ卜層２３を露出させる。このときの断面図を図４Ｃ（ｇ）に示す。そして、図４Ｃ（ｈ）に示すように、露出したｎ型ＧａＡｓコンクタ卜層２３上に第一電極５（表面電極）を形成する。第一電極５は、例えばレジスト塗布装置やマスクアライナー、現像装置などを用いてレジストパターンを形成した後、真空蒸着によりＡｕＧｅ、Ｎｉ、Ａｕの順に蒸着し形成される。第一電極５の形状は、図２（ａ）、図２（ｂ）に示すように櫛形状の界面電極９と相対するような形状をなしており、直径１００μｍの中央の円形部分から横方向に延伸された太さ１５μｍの細線と、縦方向に延伸された太さ１０μｍの４本の細線からなっている。第一電極５の形成後、第一電極５をマスク材として、硫酸と過酸化水素水と水との混合液によりエッチングを行い、第一電極５直下以外のＧａＡｓｎ型コンタクト層２３を除去し、ｎ型クラッド層２４を露出させる。
【００３８】
［粗面化処理］
続いて、図４Ｄ（ｉ）に示すように、露出したｎ型クラッド層２４上にフォトリソグラフィにより直径１μｍの周期的ドットパターンを形成し、塩酸によりウェットエッチングすることによって、ｎ型クラッド層２４の表面である光取り出し面２４ｂを凹凸化する。この粗面化処理によって、光取り出し効率を向上する。
【００３９】
［素子加工］
続いて、各素子間を分離するためのレジストマスクをフォトリソグラフィで形成する。そして、レジストマスクを保持しながら塩酸でエッチングすることにより、半導体積層部２であるｎ型クラッド層２４、発光層２５、ｐ型クラッド層２６の３層を除去し、素子分離領域１２を形成して半導体積層部２を素子加工する。図４Ｄ（ｊ）に示すように、この素子分離領域１２の形成によって、ｎ型クラッド層２４の側面２４ａ、発光層２５の側面
２５ａ、ｐ型クラッド層２６の側面２６ａ、ｐ型コンタクト層２７の表面が露出する。そして、レジストマスクをアッシングによって除去する。
【００４０】
［絶縁性保護膜の形成］
続いて、図４Ｅ（ｋ）に示すように、プラズマＣＶＤ装置を用いて、素子加工された半導体積層部２表面の全面に対して、ＳｉＯ２からなる絶縁性保護膜７を、例えば５０ｎｍ以上４００ｎｍ以下の厚さで形成する。そして、フォトリソグラフィによりレジストマスクを形成し、レジストマスクを保持しながら、バッファードフッ酸溶液を用いて、絶縁性保護膜７の一部を除去する。この絶縁性保護膜７の一部除去によって、図４Ｅ（ｌ）に示すように、第一電極５上に電極パッドを形成するための開口部１５、およびレーザー光により切削される切削領域１３上の開口部１４を形成し、開口部１４を通してｐ型コンタクト層２７の一部を露出させる。これは、レーザー光により切断されず表面に残る絶縁性保護膜７が、レーザー加工により生じるデブリの外部への排出を妨げないためである。なお、開口部１４は、その幅が切削するレーザー光のカーフ幅よりも大きな幅となるように形成されている。
【００４１】
［第二電極および表面電極パッドの形成］
次に、支持基板４における、金属層３の設けられる面とは反対側の面の全面に対して真空蒸着法により第二電極６（裏面電極）を形成する。第二電極６の形成においては、Ｔｉ（チタン）、Ａｕ（金）を、それぞれ１０ｎｍ、３００ｎｍの膜厚で順次形成し、アロイ装置を用いたアロイ処理により電極を合金化する。アロイ処理の条件は窒素ガス雰囲気中で貼り合わせウェハ１１０を４００℃で５分間加熱処理する。最後に、フォトリソグラフィにより第一電極パッド５０用のレジストパターンを形成し、真空蒸着法でＴｉ（チタン）、Ａｕ（金）の順に第一電極５上に積層し第一電極パッド５０を形成して、本発明の第一実施形態に係る半導体発行素子用ウェハを形成する。なお、この第一電極パッド５０にはアロイ処理を行わず、合金化しない。
【００４２】
［切断工程］
次に、本実施形態に係る半導体発光素子用ウェハ１のチップ化するための切断方法について説明する。
【００４３】
まず、半導体発光素子用ウェハ１の表面に、レーザー加工により生じるデブリの付着を防止するための保護膜（図示せず）を形成する。次に、半導体発光素子用ウェハ１の絶縁性保護膜７の形成されていない非形成領域、つまり素子分離領域１２内の絶縁性保護膜７の開口部１４に対してレーザーソーを用いてハーフカットを行う。このハーフカットの際に、図３に示すように、ｐ型ＧａＰコンタクト層２７、誘電体層８、および金属層３などが切削され、少なくとも半導体発光素子用ウェハ１の金属接合層１０ｂまでが切削される。レーザー加工において照射されるレーザー光は、ｐ型ＧａＰコンタクト層２７や金属層３などで吸収されるが、ＳｉＯ２などからなる絶縁性保護膜７や誘電体層８ではほとんど吸収されず透過する。すなわち、ｐ型ＧａＰコンタクト層２７や金属層３などは、レーザー光により加熱され溶融・蒸発して切削される。一方、誘電体層８はレーザー光により加熱され直接切削されないが、ｐ型ＧａＰコンタクト層２７と金属層３との間に介在するため、上下２層の切削にともなう熱により誘電体層８は加熱され、溶融・切削されることになる。
従来の半導体発光素子用ウェハにおいては、絶縁性保護膜に開口部が形成されず、レーザー光の照射される切削領域上に絶縁性保護膜が形成されている。この切削領域上に位置する絶縁性保護膜は、表面側は外気に接しており、内側のｐ型ＧａＰコンタクト層で生じる熱のみによって加熱されることになる。このため、最表面に位置する絶縁性保護膜は表面に残存してデブリの爆発的な飛散を引き起こす。
【００４４】
本実施形態に係る半導体発光素子用ウェハ１においては、絶縁性保護膜７がレーザー切削加工を行う切削領域１３上に形成されず、開口部１４を通して半導体積層部２の表面の一部を露出させている。このため、レーザー加工により生じるデブリを密閉せず開口部１４から外部へ排出することができる。また、絶縁性保護膜７で密閉状態とされることによるデブリの爆発的な飛散を防止するとともに、デブリの爆発的飛散に伴って生じるデブリ付着防止用保護膜の剥離を抑制して、デブリによるウェハの汚染を防止することができる。したがって、本発明の一実施形態に係る半導体発光素子用ウェハによれば、高輝度かつ機械的強度に優れる半導体発光素子を提供できるとともに、レーザー光で切削して半導体発光素子用ウェハをチップ化するときのデブリの爆発的飛散による汚染を防止することができる。しかも、デブリによる汚染を低減できるため、半導体発光素子の歩留まりを向上することができる。
【００４５】
ハーフカット工程後、半導体発光素子用ウェハ１のレーザー光により切削された領域に対してダイシングソーを用いてフルカットを行い、合金化バリア層１１ｂ、支持基板４および第二電極６を切削し、半導体発光素子用ウェハ１をチップ化して半導体発光素子を得る。
【００４６】
なお、上記実施形態では、レーザー光によるハーフカット工程と、ダイシングソーによるフルカット工程の組み合わせによりチップ化を行ったが、レーザー光によりフルカット工程を行っても良い。また、本発明は上述した半導体発光素子用ウェハだけに限定されず、例えば電子デバイス用ウェハとすることも可能である。
【００４７】
［他の実施形態］
本発明の他の実施形態に係る半導体発光素子の構造について図５を用いて説明する。図５は、本発明の他の実施形態に係る半導体発光素子用ウェハを示す図であって、図５（ａ）は半導体発光素子用ウェハの断面図であり、図５（ｂ）は（ａ）のウェハからチップ化された素子の平面図である。本実施形態においては、第二電極が第一電極と同様に半導体積層部の第一の面側に形成されている点が第一実施形態と異なる点である。そのほかの構造については第一実施形態と同様であるので、ここでは第一実施形態と異なる点について説明する。
【００４８】
本実施形態においては、図５（ａ）に示すように、半導体積層部２が、ｐ型ＧａＰコンタクト層２７まで素子加工され、さらに、その一部分においては誘電体層８まで除去され金属層３が一部領域で露出した状態となっている。図５（ｂ）に示すように円形部分を含む櫛状に形成された界面電極９のうち、誘電体層８の除去に伴って露出した部分の界面電極９が第二電極６（下部表面電極）となり、半導体積層部２の光取り出し面２４ｂには第一電極５（上部表面電極）が円形部分を含む櫛状に形成されている。そして、第一電極５を除く光取り出し面２４ｂ、素子加工されて露出した表面、および金属層３の一部露出した面が絶縁性保護膜７で覆われている。このとき絶縁性保護膜７は第一実施形態と同様にして、ウェハをチップ化するレーザー光による切削領域１３（図中の破線部領域）上には絶縁性保護膜７が形成されず、金属層３の一部が露出するように開口部１４が形成されている。
【００４９】
［第一電極］
光取り出し面２４ｂ側のｎ型ＧａＡｓコンタクト層２３上には、第一電極５が形成されている。ｎ型ＧａＡｓコンタクト層２３および第一電極５は、図５（ｂ）に示すように、円形部分と円形部分より櫛状に延びた櫛状部分とからなる連続した単一形状をしており、ｎ型クラッド層２４の光取り出し面２４ｂ全域に分散して配置されている。そして、円形部分の第一電極５上には、第一電極パッド５０が形成されている。
【００５０】
［界面電極および第二電極］
誘電体層８の一部には、誘電体層８を貫通して、界面電極９が形成されている。界面電極９は、例えば図５（ｂ）の破線で示すように、第一電極５と同様に、円形部分と円形部分より櫛状に延びた櫛状部分とからなる連続した単一形状をしている。界面電極９の円形部分は半導体積層部２が一部除去されて界面電極９が露出した領域に設けられている。露出した界面電極９の部分（円形部分及びその近傍の櫛状部分）が第二電極６となる。第二電極６の円形部分の上には、第二電極パッド６０が形成される。第二電極パッド６０は、第一電極パッド５０と同一の材料、例えばＴｉ、Ａｕの積層構造により形成することができる。界面電極９の円形部分より延出された櫛状部分は、誘電体層８の全域に分散して配置されている。また、界面電極９は、半導体積層部２の光取り出し面２４ｂ側からみて、第一電極５とは上下に重ならないように、第一電極５の直下から外れた位置に形成されている。なお、第一電極５と界面電極９は互いに位置ずれさせた櫛状部分を有するが、この櫛状の形状に限られることなく、第一電極５と界面電極９とが上下に重ならないように配置され、供給された電流を発光層に拡散できる構造であれば良い。
【００５１】
第一電極５と界面電極９とを分散状に配置することで、露出した界面電極９の部分である第二電極６から供給された電流を、界面電極９の櫛状部分を通じて半導体積層部２の発光層２５のほぼ全域に拡散させることができる。これにより、発光層２５における電流の偏りが改善され、発光効率が向上する。さらに電流は、界面電極９の櫛状部分と第一電極５とが上下に重ならないように配置されているため、発光層２５で発生した光が第一電極５によって、あまり遮られることなく、ｎ型クラッド層２４の光取り出し面２４ｂから放出され、光取り出し効率がよい。
【００５２】
なお、上記実施形態では、支持基板として抵抗率が２×１０５Ω・ｃｍのＳｉ基板を用いているが、少なくとも抵抗率が１×１０５Ω・ｃｍ以上の支持基板を用いることが好ましい。これは、支持基板の抵抗が低くなるにしたがい、Ｓｉ支持基板に流れる電流が増加し、微小電流がリーク電流として流れる問題が生じるためである。
【００５３】
続いて、本発明の他の実施形態に係る半導体発光素子用ウェハの製造方法を第一実施形態と異なる点について説明する。上記構造を有する半導体発光素子用ウェハの製造において、粗面化処理工程までは第一実施形態の製造方法と同様の工程を行う。
【００５４】
続いて、半導体積層部２をエッチングして素子加工を行うが、ｐ型ＧａＰコンタクト層２７は臭素、過酸化水素水との混酸を用いて除去し、さらに誘電体層８をフッ酸により除去して金属層３を露出させる。この誘電体層８の除去の際に、界面電極９の円形部分が露出して第二電極６となる。この第二電極６は、図５（ｂ）に示すように第一電極５とは対角位置に配置されている。そして、第一実施形態と同様にして、光取り出し面２４ｂおよび素子加工され露出した面に対して絶縁性保護膜７を形成する。その後、第一電極パッド５０と第二電極パッド６０の形成位置、およびレーザー光の照射される切削領域１３上の絶縁性保護膜７をバッファードフッ酸でエッチング除去して第一電極パッド５０および第二電極パッド６０用の開口部および開口部１４を設ける。そして、第一電極パッド５０および第二電極パッド６０を第一電極５、第二電極６上のそれぞれに形成して、本実施形態の半導体発光素子用ウェハを得る。
【００５５】
なお、本実施形態においては、エッチングにより誘電体層までを除去し、露出した界面電極の円形部分を第二電極としたが、半導体積層部の一部を除去した領域に第二電極を形成する構成でも良い。
【実施例】
【００５６】
次に、本発明の具体的な実施例を説明する。
［実施例１］
【００５７】
実施例においては、図１に示す上記第一実施形態と同じ構成で、発光層から生じる発光波長が６３０ｎｍの赤色となるように形成された半導体発光素子用ウェハを形成した。
【００５８】
半導体積層部２は、図１に示すように、光取り出し面側から、Ｍｇドープのｐ型ＧａＰコンタクト層２７、Ｍｇドープのｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層２６、アンドープＧａ０.５Ｉｎ０.５Ｐとアンドープ（Ａｌ０.６Ｇａ０.４）０.５Ｉ
ｎ０.５Ｐとのペアによる多重量子井戸構造を有する発光層２５、Ｈ２Ｓｅ（セレン水素
）ドープのｎ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層２４、Ｈ２Ｓｅ（セレン水素）ドープのｎ型ＧａＡｓコンタクト層２３を積層した構造となっており、矩形状に素子加工されている。光取り出し面側の第一電極にはＡｕＧｅ合金、Ｎｉ、Ａｕの積層構造を用いた。第一電極５上の第一電極パッド５０は、Ｔｉ、Ａｕの積層構造とした。誘電体層８はＳｉＯ２であり、界面電極９はＡｕＢｅ合金の単一層構造である。誘電体層８を介して光取り出し面とは反対側に位置する金属層３にはＡｕが用いられ、Ｔｉからなる合金化バリア層１１ａ、Ａｕからなる金属接合層１０ａが積層されている。さらに、金属接合層１０ａを介して、Ａｕからなる金属接合層１０ｂ、Ｔｉからなる合金化バリア層１１ｂ、Ｓｉからなる支持基板４が貼り合わされている。支持基板４の金属層３と反対側の面の全体に形成される第二電極６は、Ｔｉ、Ａｕの積層構造とした。そして、本実施例においては、光取り出し面、素子加工により露出した面に対して、レーザー光による切削領域１３上を除き、ＳｉＯ２からなる絶縁性保護膜７を形成している。なお、絶縁性保護膜７の厚さは、光取り出し面２４ｂ上の膜厚が４００ｎｍ、半導体積層部２の露出した側面上に形成された絶縁性保護膜７の膜厚が５０ｎｍとなっている。また、絶縁性保護膜７の形成されていない面の幅、つまり素子分離領域１２内の開口部１４の幅は３４μｍである。
【００５９】
次に、上記半導体発光素子用ウェハの絶縁性保護膜７の表面にデブリ付着防止用の加工用水性保護膜（東京応化工業株式会社製、Ｈｏｇｏｍａｘ００２）を塗布して、レーザー加工用保護膜（図示なし）を形成する。そして、絶縁性保護膜７の形成されていない面に対して、レーザーソー（株式会社ディスコ製ＤＥＦ７１６０）を用いてハーフカットを行い、切削加工の幅が所定の値となるように金属接合層１０ｂの深さまで除去する。レーザー加工後、水洗してレーザー加工用保護膜を除去して、デブリの付着のないハーフカットウェハを得る。なお、レーザー切削加工の条件は、レーザー光のカーフ幅１０μｍ、レーザー出力１.５Ｗ、発信周波数１００ｋＨｚ、送り速度３００ｍｍ／ｓとした。また、カ
ーフ幅１０μｍのレーザー光で３パス切削加工を行うことにより合計３０μｍのカーフ幅を得る。
【００６０】
ハーフカット後、レーザー切削加工によって金属接合層１０ｂまで除去された領域に沿ってダイジングソーを用いてフルカットし、半導体発光素子用ウェハをチップ化し半導体発光素子を得る。ダイシングソーは１軸式セミオートマチックダイシングソー（株式会社ディスコＤＡＤ５２２）にダイヤモンドブレード（ディスコ製のＺＨ０５−ＳＤ３５００−Ｎ１−５０−ＡＡ）を取り付け使用した。このダイヤモンドブレードは、砥粒径が＃３５００、刃先出し量がおよそ０.４ｍｍ、得られるカーフ幅が約２０μｍのものである。
なお、切削条件は、スピンドル回転数３００００ｒＰｍ、送り速度１０ｍｍ／ｓｅｃ、切削深さ２３０μｍである。
【００６１】
本実施例において得られる半導体発光素子の外観検査を行ったところ、ウェハから作成された約３７０００個の半導体発光素子のうち、デブリ付着による汚染数は０個であった。また、裏面チッピングの幅が３０μｍを超える半導体発光素子の数も０個であった。さらに、半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.
２ｍＷ、動作電圧１.９５Ｖとなり、高出力かつ低動作電圧の赤色半導体発光素子を得る
ことができた。
［実施例２］
【００６２】
本実施例は、上記他の実施形態と同じ構成であって、第二電極を第一電極と同じ側に形成した点以外は同じである。実施例１と同様に、得られた半導体発光素子の外観検査を行ったところ、ウェハから作成された約３７０００個の半導体発光素子のうち、デブリ付着による汚染数、裏面チッピングの幅が３０μｍを超える数はともに０個であった。さらに、半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.０ｍ
Ｗ、動作電圧２．０２Ｖとなり、高出力かつ低動作電圧の赤色半導体発光素子を得ることができた。
［比較例］
【００６３】
比較例においては、レーザー切削領域上の絶縁性保護膜に開口部を形成せず、コンタクト層の表面が露出していない点以外は、実施例１と同様である。実施例１と同様に、比較例１の半導体発光素子の２０ｍＡ駆動時のＬＥＤ特性を評価したところ、発光出力１０.
１ｍＷＶ、動作電圧１.９６Ｖと、実施例１の半導体発光素子と同等の特性を得られた。
一方、外観検査を行ったところ、裏面チッピングの幅が３０μｍを超える半導体発光素子の数は０個であったものの、デブリ付着による汚染数は３７０００個のうち２００００個以上の半導体発光素子においてデブリ付着が確認された。
【符号の説明】
【００６４】
１ 半導体発光素子用ウェハ
２ 半導体積層部
３ 金属層
４ 支持基板
５ 第一電極
６ 第二電極
７ 絶縁性保護膜
８ 誘電体層
９ 界面電極
１０ａ、１０ｂ 金属接合層
１１ａ、１１ｂ 合金化バリア層
１２ 素子分離領域
１３ 切削領域
１４ 切削領域上の開口部
１５ 第一電極上の開口部
１６ ＧａＡｓ基板
２２ ｎ型エッチングストップ層
２３ ｎ型コンタクト層
２３ａ ｎ型コンタクト層の側面
２４ ｎ型クラッド層
２４ａ ｎ型クラッド層の側面
２４ｂ 光取り出し面
２５ 発光層
２５ａ 発光層の側面
２６ ｐ型クラッド層
２６ａ ｐ型クラッド層の側面
２７ ｐ型コンタクト層
５０ 第一電極パッド
６０ 第二電極パッド
１００ エピタキシャルウェハ
１１０ 貼り合わせウェハ
【特許請求の範囲】
【請求項１】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる金属層と、
前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、
前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、
前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、
前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、
前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【請求項２】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる金属層と、
前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、
前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、
前記半導体積層部に対して前記第一電極と同一面側に、前記半導体積層部の一部がエッチング除去された部分に設けられ、前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、
前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【請求項３】
請求項１または２に記載の半導体素子用ウェハにおいて、前記絶縁性保護膜が形成されず、前記半導体積層部の一部が露出している表面の幅が、前記半導体素子用ウェハをチップ化するレーザー光のカーフ幅よりも大きいことを特徴とする半導体素子用ウェハ。
【請求項４】
請求項１から３のいずれか１項に記載の半導体素子用ウェハにおいて、前記半導体積層部と前記金属層との間に誘電体層を備え、前記誘電体層を貫通して、前記半導体積層部と前記金属層とを電気的に接続する界面電極が前記誘電体層の一部に配置されることを特徴とする半導体素子用ウェハ。
【請求項５】
請求項１から４のいずれか１項に記載の半導体素子用ウェハにおいて、前記絶縁性保護膜がＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせて積層した構造からなるものであることを特徴とする半導体素子用ウェハ。
【請求項６】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる誘電体層と、
前記誘電体層の前記半導体積層部とは反対側に設けられる金属層と、を有する半導体素子用ウェハにおいて、
前記半導体積層部の第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面には、前記半導体積層部を被覆する透明な絶縁性保護膜が設けられ、
前記透明な絶縁性保護膜は、前記半導体素子用ウェハをチップ化するための切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【請求項１】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる金属層と、
前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、
前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、
前記支持基板の前記金属層とは反対側に設けられ前記半導体積層部に電気的に接続される第二電極と、
前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、
前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【請求項２】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる金属層と、
前記金属層の前記半導体積層部とは反対側に設けられる支持基板と、
前記半導体積層部の第一の面側に設けられ前記半導体積層部に電気的に接続される第一電極と、
前記半導体積層部に対して前記第一電極と同一面側に、前記半導体積層部の一部がエッチング除去された部分に設けられ、前記半導体積層部に電気的に接続される第二電極と、前記半導体積層部の前記第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面を被覆する絶縁性保護膜と、を備える半導体素子用ウェハにおいて、
前記絶縁性保護膜は、前記半導体素子用ウェハをチップ化するレーザー光が照射される切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【請求項３】
請求項１または２に記載の半導体素子用ウェハにおいて、前記絶縁性保護膜が形成されず、前記半導体積層部の一部が露出している表面の幅が、前記半導体素子用ウェハをチップ化するレーザー光のカーフ幅よりも大きいことを特徴とする半導体素子用ウェハ。
【請求項４】
請求項１から３のいずれか１項に記載の半導体素子用ウェハにおいて、前記半導体積層部と前記金属層との間に誘電体層を備え、前記誘電体層を貫通して、前記半導体積層部と前記金属層とを電気的に接続する界面電極が前記誘電体層の一部に配置されることを特徴とする半導体素子用ウェハ。
【請求項５】
請求項１から４のいずれか１項に記載の半導体素子用ウェハにおいて、前記絶縁性保護膜がＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか、もしくはこれらを組み合わせて積層した構造からなるものであることを特徴とする半導体素子用ウェハ。
【請求項６】
半導体積層部と、
前記半導体積層部の第二の面側に設けられる誘電体層と、
前記誘電体層の前記半導体積層部とは反対側に設けられる金属層と、を有する半導体素子用ウェハにおいて、
前記半導体積層部の第一の面側および前記半導体積層部における素子加工により露出した前記半導体積層部の表面には、前記半導体積層部を被覆する透明な絶縁性保護膜が設けられ、
前記透明な絶縁性保護膜は、前記半導体素子用ウェハをチップ化するための切削領域上には形成されず、前記半導体積層部の表面の一部が露出していることを特徴とする半導体素子用ウェハ。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５】
【図６】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５】
【図６】
【公開番号】特開２０１２−１４２５０８（Ｐ２０１２−１４２５０８Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１１−９２２（Ｐ２０１１−９２２）
【出願日】平成２３年１月６日（２０１１．１．６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２３年１月６日（２０１１．１．６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]