半導体装置、デコーダ及びその製造方法
【課題】 製造が容易で安価な半導体装置を提供する。
【解決手段】 入力パッド１６及び出力パッド１７をそれぞれ別個に備えるスイッチ（ＳＰ３Ｔ１０，１３、ＳＰＰＴ１１，１２）を複数有し、複数の入力パッド１６または出力パッド１７の少なくとも一部は、外部で互いに電気的に共通接続されてなる構成を備えている。このように入力パッド１６または出力パッド１７の少なくとも一部を、外部で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【解決手段】 入力パッド１６及び出力パッド１７をそれぞれ別個に備えるスイッチ（ＳＰ３Ｔ１０，１３、ＳＰＰＴ１１，１２）を複数有し、複数の入力パッド１６または出力パッド１７の少なくとも一部は、外部で互いに電気的に共通接続されてなる構成を備えている。このように入力パッド１６または出力パッド１７の少なくとも一部を、外部で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等の通信装置において送信信号および受信信号を処理する半導体装置に関する。
【背景技術】
【０００２】
近年、１台の携帯電話機内に２つ以上の送受信系を搭載するマルチバンド方式を採用した携帯電話機が提案されている。マルチバンド方式の携帯電話は、地域性や使用目的等に合った送受信系を選択して送受信することができるようにした利便性の高い機器として期待されている。例えば、欧州では、既に、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式とＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式とに対応可能な携帯電話が全域で普及している。
【０００３】
このようなデュアルバンド方式の携帯電話では、高周波数帯域の信号と、低周波数帯域の信号とに分離するダイプレクサと、このダイプレクサに接続したスイッチとを備えている（例えば特許文献１参照）。
【０００４】
図１４を参照しながらスイッチの構成を説明する。スイッチ５２は、ダイプレクサ５１によって分離された周波数帯域ごとに設けられ、各周波数帯域での信号の送受信を切り替える。スイッチの一例として、２つのＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ４ Ｔｈｒｏｕｇｈ）５３、５４を１チップにした構成を図９に示す。ＳＰ４Ｔスイッチ５３、５４は、１入力４出力のスイッチであって、信号を送信する時には、送信用の出力端子を入力端子に接続して、図９に示すダイプレクサ５１側に出力する。また信号を受信する時には、受信用の出力端子を入力端子に接続して、ダイプレクサ５１から入力した信号を選択した出力端子に接続する。
【０００５】
【特許文献１】特開２００３−８７１５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチ回路は、顧客からの要求に応じて出力端子数の振り分けを変更することがある。例えば、上述した（ＳＰ４Ｔ＋ＳＰ４Ｔ）の構成だけでなく、（ＳＰ３Ｔ＋ＳＰ５Ｔ）や（ＳＰ５Ｔ＋ＳＰ３Ｔ）といった構成のスイッチが必要になる。このようなスイッチを半導体チップに形成する場合には、１種類ごとにチップパターン（マスクパターン）が必要となるので、３つのチップパターン（マスクパターン）が必要になる。このため、１種類につき１つのチップパターンを形成するため、チップ形成のプロセス工数や複数のチップパターン（マスクパターン）を形成することによる部材費が増大するという問題が発生する。
【０００７】
本発明は上記事情に鑑みてなされたものであり、製造が容易で安価な半導体装置、デコーダ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
かかる目的を達成するために本発明の半導体装置は、入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、複数の前記入力パッドまたは前記出力パッドの少なくとも一部は、外部で互いに電気的に共通接続されてなる構成を備えている。このように本発明は、入力パッドまたは出力パッドの少なくとも一部を、外部で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【０００９】
上記半導体装置において、前記共通接続は、共通接続されるべき前記パッドを相互に接続するワイヤによってなされてもよいし、実装基板の電極又はパッケージのリードに、前記共通接続されるべきパッドのそれぞれをワイヤ接続することでなされてもよいし、前記共通接続されるべき各パッドが接続される実装基板の配線を共通に接続することでなされてもよい。このようにして、スイッチの入力パッドまたは出力パッドを簡単に共通接続させることができる。
【００１０】
本発明の半導体装置は、入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、前記複数のスイッチにおける前記入力パッド同士又は出力パッド同士の少なくとも一部は、内部配線で互いに電気的に共通接続されてなる構成を備えている。このように本発明は、入力パッドまたは出力パッドの少なくとも一部を、内部配線で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【００１１】
上記半導体装置において、前記共通接続された複数のスイッチの各パッドのうちいずれか一つが外部に接続されてなるとよい。また、前記外部に接続されるパッドは、実装基板の電極に直接、あるいは該実装基板の電極又はパッケージのリードにワイヤで接続されているとよい。このようにして外部との接続を簡単に取ることができる。
【００１２】
また上記半導体装置において、前記外部に接続されるパッドが対応したリードと、前記外部に接続されないパッドに対応し、当該パッドとは電気的に接続されないリードとを備えているとよい。半導体装置のリードそれぞれに接続される構成において使用することができる。
【００１３】
本発明のデコーダは、入力及び出力パッドをそれぞれ別個に備える複数のスイッチを制御するデコーダにおいて、前記デコーダは、前記スイッチを同時に複数選択する機能を有する構成を備えている。従って、複数のスイッチを同時に選択することができる。
【００１４】
上記構成のデコーダにおいて、前記デコーダと前記複数のスイッチは、１つのチップに集積化されているとよい。従って、製造プロセスを簡略化することができる。
【００１５】
上記構成のデコーダにおいて、前記複数のスイッチにおける前記入力又は出力パッドの少なくとも一部を互いに共通接続する場合には、それらのスイッチを択一的に選択する機能をさらに有しているとよい。入力パッドまたは出力パッドの少なくとも一部が共通接続されたスイッチにおいて、スイッチを択一的に選択することができる。
【００１６】
上記構成のデコーダにおいて、前記複数同時に選択する機能と前記択一的に選択する機能とは、別のロジックで形成されているとよい。
【００１７】
本発明の半導体装置の製造方法は、半導体基板上に、入力および出力パッドをそれぞれ別個に有するスイッチを複数形成する第１ステップと、複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する複数のパターンと、前記入力パッドまたは前記出力パッドのすべてを共通に接続するパターンと、前記スイッチをすべて独立して外部に接続するパターンとから、少なくとも一つのパターンを品種の選択命令によって選択し、該選択したパターンでワイヤボンディングをなす第２ステップとを有している。このように本発明は、共通接続する入力パッドまたは出力パッドを選択して、外部で電気的に接続することができるので、その半導体装置が搭載される装置の仕様に応じたスイッチを簡単にしかも安価に製造することができる。
【００１８】
上記半導体装置の製造方法において、前記共通に接続するワイヤボンディングは、前記複数のスイッチすべてのパッドを共通に接続するものであってもよいし、前記複数のスイッチのうち一部を共通に接続し、残部はこれら共通に接続されるスイッチとは別に、外部と接続するものであってもよい。
【００１９】
上記半導体装置の製造方法において、前記第２ステップは、パッドを実装基板又はパッケージのリードに対して接続する、あるいは前記入力パッド同士又は前記出力パッド同士を接続するワイヤボンディング工程であるとよい。従って、二つの工程を同時に行なうことができるので、製造プロセスを簡略化することができる。
【００２０】
本発明の半導体装置の製造方法は、入力および出力パッドがそれぞれ個別に接続されるべき複数のスイッチを形成する第１ステップと、複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、前記入力パッドまたは前記出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、前記スイッチをすべて独立して外部に接続する内部配線パターンのマスクとから、少なくとも一つのマスクを品種の選択命令によって選択し、該選択したマスクを用いて該当する内部配線パターンを形成する第２ステップと、前記入力及び前記出力パッドを前記複数のスイッチに対して形成する第３ステップとを有している。このように本発明は、共通接続する入力パッドまたは出力パッドを選択して、外部で電気的に接続することができるので、その半導体装置が搭載される装置の仕様に応じたスイッチを簡単にしかも安価に製造することができる。
【００２１】
上記半導体装置の製造方法において、前記パターンが異なる複数種類のマスクは、それぞれで、前記複数のスイッチの入力パッド同士あるいは出力パッド同士を共通に接続する組み合わせが異なるとよい。
【００２２】
上記半導体装置の製造方法において、前記第２ステップのマスクは、前記複数のスイッチを構成する半導体素子パターン上を接続する配線のマスクであるとよい。
【００２３】
上記半導体装置の製造方法において、前記第２ステップのマスクは、前記第３ステップで形成される入力あるいは出力パッドの形成工程において使用されるマスクであり、前記第２ステップで形成される内部配線と前記入力あるいは出力パッドとは同時形成されるものであるとよい。従って、二つの工程を同時に行なうことができるので、製造プロセスを簡略化することができる。
【発明の効果】
【００２４】
本発明は、製造が容易で安価な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
添付図面を参照しながら本発明の最良の実施例を説明する。
【実施例１】
【００２６】
まず、図１を参照しながら本実施例の構成を説明する。図１に示すように本実施例の半導体装置１は、入出力される信号を分波するダイプレクサ２と、信号の入出力先を切り替えるスイッチ回路３とを有している。ダイプレクサ２とスイッチ回路３とは１つの実装基板８内に搭載されている。ダイプレクサ２は図１に示すように実装基板８の実装基板端子７と、ボンディングワイヤ５によって接続を取り、外部装置に接続している。スイッチ回路３もボンディングワイヤ５によって実装基板８の実装基板端子７やコントロール端子６に接続され、外部装置に接続している。
【００２７】
ダイプレクサ２は、図１に示すようにハイパスフィルタ２１と、ローパスフィルタ２２とを備えている。ハイパスフィルタ２１は、例えば、１．５ＧＨｚ以上の高周波信号を通過させる。ローパスフィルタ２２は、例えば、１ＧＨｚ以下の低周波信号を通過させる。ハイパスフィルタ２１又はローパスフィルタ２２を通過した信号は、スイッチ回路３に入力される。
【００２８】
スイッチ回路３は、１つのチップ上に形成され、ダイプレクサ２や外部装置とボンディングワイヤによって電気的に接続している。チップ内の周辺部に配置したボンディング用パッド４と、実装基板８のコントロール端子６や実装基板端子７とはボンディングワイヤで接続している。コントロール端子６は、スイッチ回路３の動作を制御する信号を入力する端子である。また実装基板端子７は、半導体装置１の信号入出力となる端子である。なお、本実施例では、ダイプレクサ２とスイッチ回路３との接続はボンディングワイヤによって行なっているが、実装基板８上に配線した配線パターンによって接続することもできる。
【００２９】
スイッチ回路３の詳細な構成を図２を参照しながら説明する。スイッチ回路３には、１つの入力パッド１６と、ｎ（ｎは正の整数）個の出力パッド１７とを備えたスイッチが複数設けられている。図１に示す実施例では、出力パッド１７を３つ備えたＳＰ３Ｔスイッチ（Ｓｉｎｇｌｅ−Ｐｏｌｅ Ｔｒｉｐｌｅ Ｔｈｒｏｗ）、１０、１３と、出力パッド１７を１つ備えたＳＰＳＴスイッチ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｕｇｈ）１１、１２とがそれぞれ２つずつ設けられている。
【００３０】
各スイッチ１０、１１、１２、１３の入力パッド１６と、出力パッド１７とは、トランジスタ１８によってつながれている。トランジスタ１８のゲートには抵抗１９を介してデコード回路１５が接続されている。デコード回路１５は、図２に示すようにスイッチ回路と同じチップ内に作り込んでもよいし（１つのチップに集積化する）、スイッチ回路３の外部に設けてもよい。１つのチップに集積化することでプロセスを共通にすることができる。また、外部に設ける場合には、デコーダ回路１５とスイッチを別々の材料で形成することもできる。例えば、デコーダをＳｉで形成し、スイッチはＧａＡｓで形成する。
【００３１】
ＳＰ３Ｔスイッチ１０とＳＰ３Ｔスイッチ１３とは、高周波信号用のスイッチと、低周波信号用のスイッチとに分けられている。ＳＰ３Ｔスイッチ１０は、ハイパスフィルタ２１を通過した信号を入力して、所定の出力パッド１７に信号を出力するようにスイッチングを行なう。ＳＰ３Ｔスイッチ１３は、ローパスフィルタ２２を通過した信号を入力して、所定の出力パッド１７に信号を出力するようにスイッチングを行なう。
【００３２】
ＳＰＳＴスイッチ１１、１２は、システムの仕様に応じてハイパスフィルタ２１を通過した高周波信号の処理用に設定することができ、またローパスフィルタ２２を通過した低周波信号の処理用にも設定することができる。チップ上にＳＰ３Ｔ１０，１３、ＳＰＳＴ１１，１２のチップパターンを作成した後に、システム仕様に応じてＳＰＳＴ１１，１２を接続するダイプレクサ２の出力端子を決定してボンディングワイヤによって接続する。図１に示す出力端子２３に接続することでハイパスフィルタ２１を通過した高周波信号を処理するスイッチとすることができ、出力端子２４に接続することでローパスフィルタ２２を通過した低周波信号を処理するスイッチとすることができる。図１に示す配線設計では、ＳＰＳＴスイッチ１１は、ハイパスフィルタ２１の出力端子２３に接続し、ＳＰＳＴスイッチ１２は、ローパスフィルタ２２の出力端子２４に接続している。すなわち、高周波信号の処理用と、低周波信号の処理用とでスイッチの数を同数に設定している。
【００３３】
また、図３に示す配線接続例では、ＳＰＳＴスイッチ１１、１２を共にいずれか一方の信号処理用に設定している。図３（Ａ）では、ＳＰ３Ｔ１０と、ＳＰＳＰＴ１１と、ＳＰＳＴ１２とをハイパスフィルタ２１の出力端子２３に接続し、高周波信号の処理用に設定している。このとき低周波信号の処理用にはＳＰ３Ｔ１３だけが設定されている。また、図３（Ｂ）では、ＳＰ３Ｔ１３と、ＳＰＳＰＴ１１と、ＳＰＳＴ１２とをローパスフィルタ２２の出力端子２４に接続し、低周波信号の処理用に設定している。このとき高周波信号の処理用にはＳＰ３Ｔ１１だけが設定されている。
【００３４】
また上述した以外の構成として、例えば図４（Ａ）に示すように入力パッド同士または出力パッド同士をワイヤ６１で互いに共通接続する構成、図４（Ｂ）に示すように入力パッドまたは出力パッドと、実装基板８又はパッケージの１つのリード６０とをワイヤで接続する構成、図４（Ｃ）に示すように実装基板８上に半導体装置を実装し、実装基板８のリード６０を共通接続する構成などが挙げられる。
【００３５】
さらに、別の構成では、図５に示すように入力パッド同士又は出力パッド同士の少なくとも一部を内部配線６２で共通接続する。加えて、その入力パッド又は出力パッドのうちいずれか一つを外部で接続する。入力パッド又は出力パッドを外部接続する場合には、図６（Ａ）に示すように入力パッドまたは出力パッドに接続したワイヤを、実装基板８の電極７０に接続し、この電極７０とリード６０とを接続する構成、図６（Ｂ）に示すように入力パッドまたは出力パッドとリード６０とをワイヤで接続する構成、図６（Ｃ）に示すように入力パッドまたは出力パッドとリード６０とを実装基板８の電極７０で接続する構成などが挙げられる。なお、この構成で用いる実装基板８のリード６０には、図６（Ｂ）に示すように接続されないものもあるが、実装基板８は、例えば、リード６０それぞれに接続される構成において使用できる。つまり、共通に実装基板８を使用できる。
【００３６】
図７にデコード回路１５の詳細な構成を示す。デコード回路１５は、図７に示すように電圧信号Ｖ１，Ｖ２とセレクト信号とによってオンさせるスイッチを選択するものである。デコード回路１５は、図７に示すようにインバータ８１Ａ，８１Ｂと、ＮＯＲゲート８２Ａ〜８２Ｄと、ＡＮＤゲート８３Ａ〜８３Ｇと、ＯＲゲート８４Ａ〜８４Ｃとを備えている。このような構成のデコード回路１５で、図８（Ａ）に示すＳＰＳＴスイッチ３つを選択する場合の電圧信号とセレクト信号との論理を図８（Ｂ）に示す。また、図９（Ａ）に示すＳＰＳＴスイッチと、ＳＰ２Ｔスイッチとを選択する場合の、電圧信号とセレクト信号との論理を図９（Ｂ）に示す。なお、デコード回路１５は、図７に示すものに限定されるものではなく、スイッチの構成に応じて変更することができる。
【００３７】
このように本実施例は、複数のスイッチを形成し、選択的に、スイッチの入力パッドまたは出力パッドを共通に接続している。すなわち、同一パターンのスイッチを複数形成しておいて、入力パッド同士または出力パッド同士の少なくとも一部を電気的に接続する組み合わせの異なるパターンを複数設ける。または共通に接続するパターンとスイッチをすべて独立して外部に接続するパターンとを設ける。共通に接続するパターンとはスイッチの全てのパッドを共通に接続することである。また入力パッド同士または出力パッド同士の少なくとも一部を電気的に共通に接続する組み合わせの異なる複数のパターンとは、スイッチの一部は共通に接続し、残りは外部と接続するものである。このようにして、仕様に応じてスイッチの構成を変更することができる。このため同一パターンのスイッチを形成すればよいので、製造が容易で安価なスイッチを備えた半導体装置とすることができる。
【００３８】
また、半導体チップ上に同一のマスクパターンでスイッチを形成し、入力パッドまたは出力パッドを共通に接続するスイッチの組み合わせを変更することで、仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価な高周波スイッチとすることができる。
【００３９】
ここで、図１０のフローチャートを参照しながら半導体装置の第１の製造手順を説明する。まず、実装基板８上に入力及び出力パッドをそれぞれ別個に有するスイッチを複数形成する（ステップＳ１）。次に、複数のスイッチの配線パターンを選択する（ステップＳ２）。配線パターンには、複数の入力パッドまたは出力パッドのうちの少なくとも一部を選択し、選択した入力パッド同士または出力パッド同士を電気的に共通に選択するパターンと、入力パッドまたは出力パッドのすべてを共通に接続するパターンと、スイッチをすべて独立して外部に接続するパターンとがある。なお、一部を選択して共通に接続するパターンは、選択する入力パッドまたは出力パッドに応じて複数備えられている。配線パターンを選択すると、選択したパターンでワイヤボンディングを行ない入力パッドまたは出力パッドをワイヤで接続する（ステップＳ３）。このとき、実装基板８のリードと入力パッド、出力パッドもワイヤで接続される。
【００４０】
次に、図１１のフローチャートを参照しながら半導体装置の第２の製造手順を説明する。まず、実装基板８上に複数のスイッチを形成する（ステップＳ１０）。このスイッチは、図２に示すトランジスタと抵抗とを有している。次に、マスクパターンを選択する（ステップＳ１１）。マスクパターンには、複数の入力パッドまたは出力パッドのうちの少なくとも一部を選択し、選択した入力パッド同士または出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、入力パッドまたは出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、スイッチをすべて独立して外部に接続する内部配線パターンのマスクとがある。品種の選択命令に従ってマスクパターンを選択すると、選択したマスクを用いて該当する内部配線パターンを形成する（ステップＳ１２）。なお、内部配線のマスクが複数設けられる場合、そのマスクは素子同士を接続する配線パターンのマスクでもよいし、パッドの形成工程でパッドのパターンを形成するマスクであってもよい。パッドのマスクに本発明の内部配線パターンが設けられる場合、パッドの形成とパッド間を接続する本発明の内部配線の形成は同時になる。
【００４１】
なお、本実施例では、１つの実装基板８内にダイプレクサ２とスイッチ回路３とを設けているが、図１２に示すようにスイッチ回路３を設けた実装基板８の外にダイプレクサ２を設けてもよい。このような構成の場合、スイッチ１０、１１、１２、１３の入力パッドと、ダイプレクサ２の出力端子２３、２４とは直接接続されるのではなく、実装基板８の実装基板端子７を介して接続している。実装基板端子７とダイプレクサ２のインターフェース端子とは配線１４で接続される。
【００４２】
また、スイッチ回路３のスイッチの構成は、図１に示す実施例の構成に限定されるものではない。例えば、図１３（Ａ）に示すスイッチ回路３は、８個のＳＰＳＴスイッチだけでスイッチ回路３を構成している。図１３（Ａ）では、両端３つずつのＳＰＳＴスイッチを高周波信号用と、低周波信号用とにそれぞれ固定し、真ん中の２つを高周波信号用と低周波信号用とで切り替え可能な構成としている。
【００４３】
また、図１３（Ｂ）に示すスイッチ回路３は、４個のＳＰＤＴ（（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｕｇｈ）によって構成している。図１３（Ｂ）では、両端のＳＰＤＴスイッチを高周波信号用と、低周波信号用とにそれぞれ固定し、真ん中の２つのＳＰＤＴスイッチを高周波信号用と低周波信号用とで切り替え可能な構成としている。
【００４４】
さらに、上述した実施例では、ＳＰ８Ｔスイッチと同等となるなるように各スイッチの出力端子数の合計を８個としているが、出力端子数は８個に限定されるものでもはなく、例えば、６個や１０個であってもよい。
【００４５】
なお、上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【図面の簡単な説明】
【００４６】
【図１】高周波スイッチの構成を示す図である。
【図２】スイッチ回路３の構成を示す図である。
【図３】ダイプレクサ２とスイッチ回路３との接続構成を示す図である。
【図４】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図５】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図６】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図７】デコード回路の構成の一例を示す図である。
【図８】（Ａ）は、スイッチとして３つのＳＰＳＴスイッチを設けた構成を示す図であり、（Ｂ）は、各スイッチを選択するデコード回路の信号を示す図である。
【図９】（Ａ）は、スイッチとしてＳＰＳＴスイッチとＳＰＤＴスイッチとを設けた構成を示す図であり、（Ｂ）は、各スイッチを選択するデコード回路の信号を示す図である。
【図１０】製造工程を示すフローチャートである。
【図１１】製造工程を示すフローチャートである。
【図１２】スイッチ回路３を搭載した実装基板の外にダイプレクサを設けた構成を示す図である。
【図１３】スイッチ回路３の他の構成を示す図である。
【図１４】従来のスイッチの構成を示す図である。
【符号の説明】
【００４７】
１ 高周波スイッチ ２ ダイプレクサ
３ スイッチ回路 ４ ボンディング用パッド
５ ボンディングワイヤ ６ コントロール端子
７ パッケージ端子 ８ パッケージ
１０，１３ ＳＰ３Ｔ １１，１２ ＳＰＳＴ
１５ デコード回路 １６ 入力端子
１７ 出力端子 １８ トランジスタ
１９ 抵抗 ２１ ハイパスフィルタ
２２ ローパスフィルタ ２３、２４ 出力端子
３０ アンテナ ３１ ＲＦ部
３２ ＩＦ部 ３３ ベースバンド部
３４ 入出力部 ４１ 周波数混合器
４２ 帯域通過フィルタ ４３ 増幅器
４４ 電力増幅器 ４５ 低雑音増幅器
４６ 帯域通過フィルタ ４７ 周波数混合器
４８ 中間周波数増幅器
【技術分野】
【０００１】
本発明は、携帯電話等の通信装置において送信信号および受信信号を処理する半導体装置に関する。
【背景技術】
【０００２】
近年、１台の携帯電話機内に２つ以上の送受信系を搭載するマルチバンド方式を採用した携帯電話機が提案されている。マルチバンド方式の携帯電話は、地域性や使用目的等に合った送受信系を選択して送受信することができるようにした利便性の高い機器として期待されている。例えば、欧州では、既に、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式とＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式とに対応可能な携帯電話が全域で普及している。
【０００３】
このようなデュアルバンド方式の携帯電話では、高周波数帯域の信号と、低周波数帯域の信号とに分離するダイプレクサと、このダイプレクサに接続したスイッチとを備えている（例えば特許文献１参照）。
【０００４】
図１４を参照しながらスイッチの構成を説明する。スイッチ５２は、ダイプレクサ５１によって分離された周波数帯域ごとに設けられ、各周波数帯域での信号の送受信を切り替える。スイッチの一例として、２つのＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ４ Ｔｈｒｏｕｇｈ）５３、５４を１チップにした構成を図９に示す。ＳＰ４Ｔスイッチ５３、５４は、１入力４出力のスイッチであって、信号を送信する時には、送信用の出力端子を入力端子に接続して、図９に示すダイプレクサ５１側に出力する。また信号を受信する時には、受信用の出力端子を入力端子に接続して、ダイプレクサ５１から入力した信号を選択した出力端子に接続する。
【０００５】
【特許文献１】特開２００３−８７１５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチ回路は、顧客からの要求に応じて出力端子数の振り分けを変更することがある。例えば、上述した（ＳＰ４Ｔ＋ＳＰ４Ｔ）の構成だけでなく、（ＳＰ３Ｔ＋ＳＰ５Ｔ）や（ＳＰ５Ｔ＋ＳＰ３Ｔ）といった構成のスイッチが必要になる。このようなスイッチを半導体チップに形成する場合には、１種類ごとにチップパターン（マスクパターン）が必要となるので、３つのチップパターン（マスクパターン）が必要になる。このため、１種類につき１つのチップパターンを形成するため、チップ形成のプロセス工数や複数のチップパターン（マスクパターン）を形成することによる部材費が増大するという問題が発生する。
【０００７】
本発明は上記事情に鑑みてなされたものであり、製造が容易で安価な半導体装置、デコーダ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
かかる目的を達成するために本発明の半導体装置は、入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、複数の前記入力パッドまたは前記出力パッドの少なくとも一部は、外部で互いに電気的に共通接続されてなる構成を備えている。このように本発明は、入力パッドまたは出力パッドの少なくとも一部を、外部で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【０００９】
上記半導体装置において、前記共通接続は、共通接続されるべき前記パッドを相互に接続するワイヤによってなされてもよいし、実装基板の電極又はパッケージのリードに、前記共通接続されるべきパッドのそれぞれをワイヤ接続することでなされてもよいし、前記共通接続されるべき各パッドが接続される実装基板の配線を共通に接続することでなされてもよい。このようにして、スイッチの入力パッドまたは出力パッドを簡単に共通接続させることができる。
【００１０】
本発明の半導体装置は、入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、前記複数のスイッチにおける前記入力パッド同士又は出力パッド同士の少なくとも一部は、内部配線で互いに電気的に共通接続されてなる構成を備えている。このように本発明は、入力パッドまたは出力パッドの少なくとも一部を、内部配線で電気的に共通接続することで、その半導体装置が搭載される装置の仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価となる。
【００１１】
上記半導体装置において、前記共通接続された複数のスイッチの各パッドのうちいずれか一つが外部に接続されてなるとよい。また、前記外部に接続されるパッドは、実装基板の電極に直接、あるいは該実装基板の電極又はパッケージのリードにワイヤで接続されているとよい。このようにして外部との接続を簡単に取ることができる。
【００１２】
また上記半導体装置において、前記外部に接続されるパッドが対応したリードと、前記外部に接続されないパッドに対応し、当該パッドとは電気的に接続されないリードとを備えているとよい。半導体装置のリードそれぞれに接続される構成において使用することができる。
【００１３】
本発明のデコーダは、入力及び出力パッドをそれぞれ別個に備える複数のスイッチを制御するデコーダにおいて、前記デコーダは、前記スイッチを同時に複数選択する機能を有する構成を備えている。従って、複数のスイッチを同時に選択することができる。
【００１４】
上記構成のデコーダにおいて、前記デコーダと前記複数のスイッチは、１つのチップに集積化されているとよい。従って、製造プロセスを簡略化することができる。
【００１５】
上記構成のデコーダにおいて、前記複数のスイッチにおける前記入力又は出力パッドの少なくとも一部を互いに共通接続する場合には、それらのスイッチを択一的に選択する機能をさらに有しているとよい。入力パッドまたは出力パッドの少なくとも一部が共通接続されたスイッチにおいて、スイッチを択一的に選択することができる。
【００１６】
上記構成のデコーダにおいて、前記複数同時に選択する機能と前記択一的に選択する機能とは、別のロジックで形成されているとよい。
【００１７】
本発明の半導体装置の製造方法は、半導体基板上に、入力および出力パッドをそれぞれ別個に有するスイッチを複数形成する第１ステップと、複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する複数のパターンと、前記入力パッドまたは前記出力パッドのすべてを共通に接続するパターンと、前記スイッチをすべて独立して外部に接続するパターンとから、少なくとも一つのパターンを品種の選択命令によって選択し、該選択したパターンでワイヤボンディングをなす第２ステップとを有している。このように本発明は、共通接続する入力パッドまたは出力パッドを選択して、外部で電気的に接続することができるので、その半導体装置が搭載される装置の仕様に応じたスイッチを簡単にしかも安価に製造することができる。
【００１８】
上記半導体装置の製造方法において、前記共通に接続するワイヤボンディングは、前記複数のスイッチすべてのパッドを共通に接続するものであってもよいし、前記複数のスイッチのうち一部を共通に接続し、残部はこれら共通に接続されるスイッチとは別に、外部と接続するものであってもよい。
【００１９】
上記半導体装置の製造方法において、前記第２ステップは、パッドを実装基板又はパッケージのリードに対して接続する、あるいは前記入力パッド同士又は前記出力パッド同士を接続するワイヤボンディング工程であるとよい。従って、二つの工程を同時に行なうことができるので、製造プロセスを簡略化することができる。
【００２０】
本発明の半導体装置の製造方法は、入力および出力パッドがそれぞれ個別に接続されるべき複数のスイッチを形成する第１ステップと、複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、前記入力パッドまたは前記出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、前記スイッチをすべて独立して外部に接続する内部配線パターンのマスクとから、少なくとも一つのマスクを品種の選択命令によって選択し、該選択したマスクを用いて該当する内部配線パターンを形成する第２ステップと、前記入力及び前記出力パッドを前記複数のスイッチに対して形成する第３ステップとを有している。このように本発明は、共通接続する入力パッドまたは出力パッドを選択して、外部で電気的に接続することができるので、その半導体装置が搭載される装置の仕様に応じたスイッチを簡単にしかも安価に製造することができる。
【００２１】
上記半導体装置の製造方法において、前記パターンが異なる複数種類のマスクは、それぞれで、前記複数のスイッチの入力パッド同士あるいは出力パッド同士を共通に接続する組み合わせが異なるとよい。
【００２２】
上記半導体装置の製造方法において、前記第２ステップのマスクは、前記複数のスイッチを構成する半導体素子パターン上を接続する配線のマスクであるとよい。
【００２３】
上記半導体装置の製造方法において、前記第２ステップのマスクは、前記第３ステップで形成される入力あるいは出力パッドの形成工程において使用されるマスクであり、前記第２ステップで形成される内部配線と前記入力あるいは出力パッドとは同時形成されるものであるとよい。従って、二つの工程を同時に行なうことができるので、製造プロセスを簡略化することができる。
【発明の効果】
【００２４】
本発明は、製造が容易で安価な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
添付図面を参照しながら本発明の最良の実施例を説明する。
【実施例１】
【００２６】
まず、図１を参照しながら本実施例の構成を説明する。図１に示すように本実施例の半導体装置１は、入出力される信号を分波するダイプレクサ２と、信号の入出力先を切り替えるスイッチ回路３とを有している。ダイプレクサ２とスイッチ回路３とは１つの実装基板８内に搭載されている。ダイプレクサ２は図１に示すように実装基板８の実装基板端子７と、ボンディングワイヤ５によって接続を取り、外部装置に接続している。スイッチ回路３もボンディングワイヤ５によって実装基板８の実装基板端子７やコントロール端子６に接続され、外部装置に接続している。
【００２７】
ダイプレクサ２は、図１に示すようにハイパスフィルタ２１と、ローパスフィルタ２２とを備えている。ハイパスフィルタ２１は、例えば、１．５ＧＨｚ以上の高周波信号を通過させる。ローパスフィルタ２２は、例えば、１ＧＨｚ以下の低周波信号を通過させる。ハイパスフィルタ２１又はローパスフィルタ２２を通過した信号は、スイッチ回路３に入力される。
【００２８】
スイッチ回路３は、１つのチップ上に形成され、ダイプレクサ２や外部装置とボンディングワイヤによって電気的に接続している。チップ内の周辺部に配置したボンディング用パッド４と、実装基板８のコントロール端子６や実装基板端子７とはボンディングワイヤで接続している。コントロール端子６は、スイッチ回路３の動作を制御する信号を入力する端子である。また実装基板端子７は、半導体装置１の信号入出力となる端子である。なお、本実施例では、ダイプレクサ２とスイッチ回路３との接続はボンディングワイヤによって行なっているが、実装基板８上に配線した配線パターンによって接続することもできる。
【００２９】
スイッチ回路３の詳細な構成を図２を参照しながら説明する。スイッチ回路３には、１つの入力パッド１６と、ｎ（ｎは正の整数）個の出力パッド１７とを備えたスイッチが複数設けられている。図１に示す実施例では、出力パッド１７を３つ備えたＳＰ３Ｔスイッチ（Ｓｉｎｇｌｅ−Ｐｏｌｅ Ｔｒｉｐｌｅ Ｔｈｒｏｗ）、１０、１３と、出力パッド１７を１つ備えたＳＰＳＴスイッチ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｕｇｈ）１１、１２とがそれぞれ２つずつ設けられている。
【００３０】
各スイッチ１０、１１、１２、１３の入力パッド１６と、出力パッド１７とは、トランジスタ１８によってつながれている。トランジスタ１８のゲートには抵抗１９を介してデコード回路１５が接続されている。デコード回路１５は、図２に示すようにスイッチ回路と同じチップ内に作り込んでもよいし（１つのチップに集積化する）、スイッチ回路３の外部に設けてもよい。１つのチップに集積化することでプロセスを共通にすることができる。また、外部に設ける場合には、デコーダ回路１５とスイッチを別々の材料で形成することもできる。例えば、デコーダをＳｉで形成し、スイッチはＧａＡｓで形成する。
【００３１】
ＳＰ３Ｔスイッチ１０とＳＰ３Ｔスイッチ１３とは、高周波信号用のスイッチと、低周波信号用のスイッチとに分けられている。ＳＰ３Ｔスイッチ１０は、ハイパスフィルタ２１を通過した信号を入力して、所定の出力パッド１７に信号を出力するようにスイッチングを行なう。ＳＰ３Ｔスイッチ１３は、ローパスフィルタ２２を通過した信号を入力して、所定の出力パッド１７に信号を出力するようにスイッチングを行なう。
【００３２】
ＳＰＳＴスイッチ１１、１２は、システムの仕様に応じてハイパスフィルタ２１を通過した高周波信号の処理用に設定することができ、またローパスフィルタ２２を通過した低周波信号の処理用にも設定することができる。チップ上にＳＰ３Ｔ１０，１３、ＳＰＳＴ１１，１２のチップパターンを作成した後に、システム仕様に応じてＳＰＳＴ１１，１２を接続するダイプレクサ２の出力端子を決定してボンディングワイヤによって接続する。図１に示す出力端子２３に接続することでハイパスフィルタ２１を通過した高周波信号を処理するスイッチとすることができ、出力端子２４に接続することでローパスフィルタ２２を通過した低周波信号を処理するスイッチとすることができる。図１に示す配線設計では、ＳＰＳＴスイッチ１１は、ハイパスフィルタ２１の出力端子２３に接続し、ＳＰＳＴスイッチ１２は、ローパスフィルタ２２の出力端子２４に接続している。すなわち、高周波信号の処理用と、低周波信号の処理用とでスイッチの数を同数に設定している。
【００３３】
また、図３に示す配線接続例では、ＳＰＳＴスイッチ１１、１２を共にいずれか一方の信号処理用に設定している。図３（Ａ）では、ＳＰ３Ｔ１０と、ＳＰＳＰＴ１１と、ＳＰＳＴ１２とをハイパスフィルタ２１の出力端子２３に接続し、高周波信号の処理用に設定している。このとき低周波信号の処理用にはＳＰ３Ｔ１３だけが設定されている。また、図３（Ｂ）では、ＳＰ３Ｔ１３と、ＳＰＳＰＴ１１と、ＳＰＳＴ１２とをローパスフィルタ２２の出力端子２４に接続し、低周波信号の処理用に設定している。このとき高周波信号の処理用にはＳＰ３Ｔ１１だけが設定されている。
【００３４】
また上述した以外の構成として、例えば図４（Ａ）に示すように入力パッド同士または出力パッド同士をワイヤ６１で互いに共通接続する構成、図４（Ｂ）に示すように入力パッドまたは出力パッドと、実装基板８又はパッケージの１つのリード６０とをワイヤで接続する構成、図４（Ｃ）に示すように実装基板８上に半導体装置を実装し、実装基板８のリード６０を共通接続する構成などが挙げられる。
【００３５】
さらに、別の構成では、図５に示すように入力パッド同士又は出力パッド同士の少なくとも一部を内部配線６２で共通接続する。加えて、その入力パッド又は出力パッドのうちいずれか一つを外部で接続する。入力パッド又は出力パッドを外部接続する場合には、図６（Ａ）に示すように入力パッドまたは出力パッドに接続したワイヤを、実装基板８の電極７０に接続し、この電極７０とリード６０とを接続する構成、図６（Ｂ）に示すように入力パッドまたは出力パッドとリード６０とをワイヤで接続する構成、図６（Ｃ）に示すように入力パッドまたは出力パッドとリード６０とを実装基板８の電極７０で接続する構成などが挙げられる。なお、この構成で用いる実装基板８のリード６０には、図６（Ｂ）に示すように接続されないものもあるが、実装基板８は、例えば、リード６０それぞれに接続される構成において使用できる。つまり、共通に実装基板８を使用できる。
【００３６】
図７にデコード回路１５の詳細な構成を示す。デコード回路１５は、図７に示すように電圧信号Ｖ１，Ｖ２とセレクト信号とによってオンさせるスイッチを選択するものである。デコード回路１５は、図７に示すようにインバータ８１Ａ，８１Ｂと、ＮＯＲゲート８２Ａ〜８２Ｄと、ＡＮＤゲート８３Ａ〜８３Ｇと、ＯＲゲート８４Ａ〜８４Ｃとを備えている。このような構成のデコード回路１５で、図８（Ａ）に示すＳＰＳＴスイッチ３つを選択する場合の電圧信号とセレクト信号との論理を図８（Ｂ）に示す。また、図９（Ａ）に示すＳＰＳＴスイッチと、ＳＰ２Ｔスイッチとを選択する場合の、電圧信号とセレクト信号との論理を図９（Ｂ）に示す。なお、デコード回路１５は、図７に示すものに限定されるものではなく、スイッチの構成に応じて変更することができる。
【００３７】
このように本実施例は、複数のスイッチを形成し、選択的に、スイッチの入力パッドまたは出力パッドを共通に接続している。すなわち、同一パターンのスイッチを複数形成しておいて、入力パッド同士または出力パッド同士の少なくとも一部を電気的に接続する組み合わせの異なるパターンを複数設ける。または共通に接続するパターンとスイッチをすべて独立して外部に接続するパターンとを設ける。共通に接続するパターンとはスイッチの全てのパッドを共通に接続することである。また入力パッド同士または出力パッド同士の少なくとも一部を電気的に共通に接続する組み合わせの異なる複数のパターンとは、スイッチの一部は共通に接続し、残りは外部と接続するものである。このようにして、仕様に応じてスイッチの構成を変更することができる。このため同一パターンのスイッチを形成すればよいので、製造が容易で安価なスイッチを備えた半導体装置とすることができる。
【００３８】
また、半導体チップ上に同一のマスクパターンでスイッチを形成し、入力パッドまたは出力パッドを共通に接続するスイッチの組み合わせを変更することで、仕様に応じたスイッチ構成とすることができる。従って、製造が容易で安価な高周波スイッチとすることができる。
【００３９】
ここで、図１０のフローチャートを参照しながら半導体装置の第１の製造手順を説明する。まず、実装基板８上に入力及び出力パッドをそれぞれ別個に有するスイッチを複数形成する（ステップＳ１）。次に、複数のスイッチの配線パターンを選択する（ステップＳ２）。配線パターンには、複数の入力パッドまたは出力パッドのうちの少なくとも一部を選択し、選択した入力パッド同士または出力パッド同士を電気的に共通に選択するパターンと、入力パッドまたは出力パッドのすべてを共通に接続するパターンと、スイッチをすべて独立して外部に接続するパターンとがある。なお、一部を選択して共通に接続するパターンは、選択する入力パッドまたは出力パッドに応じて複数備えられている。配線パターンを選択すると、選択したパターンでワイヤボンディングを行ない入力パッドまたは出力パッドをワイヤで接続する（ステップＳ３）。このとき、実装基板８のリードと入力パッド、出力パッドもワイヤで接続される。
【００４０】
次に、図１１のフローチャートを参照しながら半導体装置の第２の製造手順を説明する。まず、実装基板８上に複数のスイッチを形成する（ステップＳ１０）。このスイッチは、図２に示すトランジスタと抵抗とを有している。次に、マスクパターンを選択する（ステップＳ１１）。マスクパターンには、複数の入力パッドまたは出力パッドのうちの少なくとも一部を選択し、選択した入力パッド同士または出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、入力パッドまたは出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、スイッチをすべて独立して外部に接続する内部配線パターンのマスクとがある。品種の選択命令に従ってマスクパターンを選択すると、選択したマスクを用いて該当する内部配線パターンを形成する（ステップＳ１２）。なお、内部配線のマスクが複数設けられる場合、そのマスクは素子同士を接続する配線パターンのマスクでもよいし、パッドの形成工程でパッドのパターンを形成するマスクであってもよい。パッドのマスクに本発明の内部配線パターンが設けられる場合、パッドの形成とパッド間を接続する本発明の内部配線の形成は同時になる。
【００４１】
なお、本実施例では、１つの実装基板８内にダイプレクサ２とスイッチ回路３とを設けているが、図１２に示すようにスイッチ回路３を設けた実装基板８の外にダイプレクサ２を設けてもよい。このような構成の場合、スイッチ１０、１１、１２、１３の入力パッドと、ダイプレクサ２の出力端子２３、２４とは直接接続されるのではなく、実装基板８の実装基板端子７を介して接続している。実装基板端子７とダイプレクサ２のインターフェース端子とは配線１４で接続される。
【００４２】
また、スイッチ回路３のスイッチの構成は、図１に示す実施例の構成に限定されるものではない。例えば、図１３（Ａ）に示すスイッチ回路３は、８個のＳＰＳＴスイッチだけでスイッチ回路３を構成している。図１３（Ａ）では、両端３つずつのＳＰＳＴスイッチを高周波信号用と、低周波信号用とにそれぞれ固定し、真ん中の２つを高周波信号用と低周波信号用とで切り替え可能な構成としている。
【００４３】
また、図１３（Ｂ）に示すスイッチ回路３は、４個のＳＰＤＴ（（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｕｇｈ）によって構成している。図１３（Ｂ）では、両端のＳＰＤＴスイッチを高周波信号用と、低周波信号用とにそれぞれ固定し、真ん中の２つのＳＰＤＴスイッチを高周波信号用と低周波信号用とで切り替え可能な構成としている。
【００４４】
さらに、上述した実施例では、ＳＰ８Ｔスイッチと同等となるなるように各スイッチの出力端子数の合計を８個としているが、出力端子数は８個に限定されるものでもはなく、例えば、６個や１０個であってもよい。
【００４５】
なお、上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【図面の簡単な説明】
【００４６】
【図１】高周波スイッチの構成を示す図である。
【図２】スイッチ回路３の構成を示す図である。
【図３】ダイプレクサ２とスイッチ回路３との接続構成を示す図である。
【図４】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図５】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図６】入力パッド又は出力パッドの一部を共通接続した構成を示す図である。
【図７】デコード回路の構成の一例を示す図である。
【図８】（Ａ）は、スイッチとして３つのＳＰＳＴスイッチを設けた構成を示す図であり、（Ｂ）は、各スイッチを選択するデコード回路の信号を示す図である。
【図９】（Ａ）は、スイッチとしてＳＰＳＴスイッチとＳＰＤＴスイッチとを設けた構成を示す図であり、（Ｂ）は、各スイッチを選択するデコード回路の信号を示す図である。
【図１０】製造工程を示すフローチャートである。
【図１１】製造工程を示すフローチャートである。
【図１２】スイッチ回路３を搭載した実装基板の外にダイプレクサを設けた構成を示す図である。
【図１３】スイッチ回路３の他の構成を示す図である。
【図１４】従来のスイッチの構成を示す図である。
【符号の説明】
【００４７】
１ 高周波スイッチ ２ ダイプレクサ
３ スイッチ回路 ４ ボンディング用パッド
５ ボンディングワイヤ ６ コントロール端子
７ パッケージ端子 ８ パッケージ
１０，１３ ＳＰ３Ｔ １１，１２ ＳＰＳＴ
１５ デコード回路 １６ 入力端子
１７ 出力端子 １８ トランジスタ
１９ 抵抗 ２１ ハイパスフィルタ
２２ ローパスフィルタ ２３、２４ 出力端子
３０ アンテナ ３１ ＲＦ部
３２ ＩＦ部 ３３ ベースバンド部
３４ 入出力部 ４１ 周波数混合器
４２ 帯域通過フィルタ ４３ 増幅器
４４ 電力増幅器 ４５ 低雑音増幅器
４６ 帯域通過フィルタ ４７ 周波数混合器
４８ 中間周波数増幅器
【特許請求の範囲】
【請求項１】
入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、
複数の前記入力パッドまたは前記出力パッドの少なくとも一部は、外部で互いに電気的に共通接続されてなることを特徴とする半導体装置。
【請求項２】
前記共通接続は、共通接続されるべき前記パッドを相互に接続するワイヤによってなされることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記共通接続は、実装基板の電極又はパッケージのリードに、前記共通接続されるべきパッドのそれぞれをワイヤ接続することでなされることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記共通接続は、前記共通接続されるべき各パッドが接続される実装基板の配線を共通に接続することでなされることを特徴とする請求項１記載の半導体装置。
【請求項５】
入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、
前記複数のスイッチにおける前記入力パッド同士又は出力パッド同士の少なくとも一部は、内部配線で互いに電気的に共通接続されてなることを特徴とする半導体装置。
【請求項６】
前記共通接続された複数のスイッチの各パッドのうちいずれか一つが外部に接続されてなることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記外部に接続されるパッドは、実装基板の電極に直接、あるいは該実装基板の電極又はパッケージのリードにワイヤで接続されてなることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記外部に接続されるパッドが対応したリードと、
前記外部に接続されないパッドに対応し、当該パッドとは電気的に接続されないリードとを備えることを特徴とする請求項５記載の半導体装置。
【請求項９】
入力及び出力パッドをそれぞれ別個に備える複数のスイッチを制御するデコーダにおいて、
前記デコーダは、前記スイッチを同時に複数選択する機能を有することを特徴とするデコーダ。
【請求項１０】
前記デコーダと前記複数のスイッチは、１つのチップに集積化されることを特徴とする請求項９記載のデコーダ。
【請求項１１】
前記デコーダは、前記複数のスイッチにおける前記入力又は出力パッドの少なくとも一部を互いに共通接続する場合には、それらのスイッチを択一的に選択する機能をさらに有することを特徴とする請求項９記載のデコーダ。
【請求項１２】
前記複数同時に選択する機能と前記択一的に選択する機能とは、別のロジックで形成されていることを特徴とする請求項１１記載のデコーダ。
【請求項１３】
半導体基板上に、入力および出力パッドをそれぞれ別個に有するスイッチを複数形成する第１ステップと、
複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する複数のパターンと、前記入力パッドまたは前記出力パッドのすべてを共通に接続するパターンと、前記スイッチをすべて独立して外部に接続するパターンとから、少なくとも一つのパターンを品種の選択命令によって選択し、該選択したパターンでワイヤボンディングをなす第２ステップとを有することを特徴とする半導体装置の製造方法。
【請求項１４】
前記共通に接続するワイヤボンディングは、前記複数のスイッチすべてのパッドを共通に接続するものであることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記共通に接続するワイヤボンディングは、前記複数のスイッチのうち一部を共通に接続し、残部はこれら共通に接続されるスイッチとは別に、外部と接続するものであることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記第２ステップは、パッドを実装基板又はパッケージのリードに対して接続する、あるいは前記入力パッド同士又は前記出力パッド同士を接続するワイヤボンディング工程であることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１７】
入力および出力パッドがそれぞれ個別に接続されるべき複数のスイッチを形成する第１ステップと、
複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、前記入力パッドまたは前記出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、前記スイッチをすべて独立して外部に接続する内部配線パターンのマスクとから、少なくとも一つのマスクを品種の選択命令によって選択し、該選択したマスクを用いて該当する内部配線パターンを形成する第２ステップと、
前記入力及び前記出力パッドを前記複数のスイッチに対して形成する第３ステップとを有することを特徴とする半導体装置の製造方法。
【請求項１８】
前記パターンが異なる複数種類のマスクは、それぞれで、前記複数のスイッチの入力パッド同士あるいは出力パッド同士を共通に接続する組み合わせが異なることを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記第２ステップのマスクは、前記複数のスイッチを構成する半導体素子パターン上を接続する配線のマスクであることを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項２０】
前記第２ステップのマスクは、前記第３ステップで形成される入力あるいは出力パッドの形成工程において使用されるマスクであり、前記第２ステップで形成される内部配線と前記入力あるいは出力パッドとは同時形成されるものであることを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項１】
入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、
複数の前記入力パッドまたは前記出力パッドの少なくとも一部は、外部で互いに電気的に共通接続されてなることを特徴とする半導体装置。
【請求項２】
前記共通接続は、共通接続されるべき前記パッドを相互に接続するワイヤによってなされることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記共通接続は、実装基板の電極又はパッケージのリードに、前記共通接続されるべきパッドのそれぞれをワイヤ接続することでなされることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記共通接続は、前記共通接続されるべき各パッドが接続される実装基板の配線を共通に接続することでなされることを特徴とする請求項１記載の半導体装置。
【請求項５】
入力及び出力パッドをそれぞれ別個に備えるスイッチを複数有し、
前記複数のスイッチにおける前記入力パッド同士又は出力パッド同士の少なくとも一部は、内部配線で互いに電気的に共通接続されてなることを特徴とする半導体装置。
【請求項６】
前記共通接続された複数のスイッチの各パッドのうちいずれか一つが外部に接続されてなることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記外部に接続されるパッドは、実装基板の電極に直接、あるいは該実装基板の電極又はパッケージのリードにワイヤで接続されてなることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記外部に接続されるパッドが対応したリードと、
前記外部に接続されないパッドに対応し、当該パッドとは電気的に接続されないリードとを備えることを特徴とする請求項５記載の半導体装置。
【請求項９】
入力及び出力パッドをそれぞれ別個に備える複数のスイッチを制御するデコーダにおいて、
前記デコーダは、前記スイッチを同時に複数選択する機能を有することを特徴とするデコーダ。
【請求項１０】
前記デコーダと前記複数のスイッチは、１つのチップに集積化されることを特徴とする請求項９記載のデコーダ。
【請求項１１】
前記デコーダは、前記複数のスイッチにおける前記入力又は出力パッドの少なくとも一部を互いに共通接続する場合には、それらのスイッチを択一的に選択する機能をさらに有することを特徴とする請求項９記載のデコーダ。
【請求項１２】
前記複数同時に選択する機能と前記択一的に選択する機能とは、別のロジックで形成されていることを特徴とする請求項１１記載のデコーダ。
【請求項１３】
半導体基板上に、入力および出力パッドをそれぞれ別個に有するスイッチを複数形成する第１ステップと、
複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する複数のパターンと、前記入力パッドまたは前記出力パッドのすべてを共通に接続するパターンと、前記スイッチをすべて独立して外部に接続するパターンとから、少なくとも一つのパターンを品種の選択命令によって選択し、該選択したパターンでワイヤボンディングをなす第２ステップとを有することを特徴とする半導体装置の製造方法。
【請求項１４】
前記共通に接続するワイヤボンディングは、前記複数のスイッチすべてのパッドを共通に接続するものであることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記共通に接続するワイヤボンディングは、前記複数のスイッチのうち一部を共通に接続し、残部はこれら共通に接続されるスイッチとは別に、外部と接続するものであることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記第２ステップは、パッドを実装基板又はパッケージのリードに対して接続する、あるいは前記入力パッド同士又は前記出力パッド同士を接続するワイヤボンディング工程であることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１７】
入力および出力パッドがそれぞれ個別に接続されるべき複数のスイッチを形成する第１ステップと、
複数の前記入力パッドまたは前記出力パッドのうちの少なくとも一部を選択し、該選択した前記入力パッド同士または前記出力パッド同士を電気的に共通に選択する内部配線パターンを有する複数のマスクと、前記入力パッドまたは前記出力パッドのすべてを共通に接続する内部配線パターンを有するマスクと、前記スイッチをすべて独立して外部に接続する内部配線パターンのマスクとから、少なくとも一つのマスクを品種の選択命令によって選択し、該選択したマスクを用いて該当する内部配線パターンを形成する第２ステップと、
前記入力及び前記出力パッドを前記複数のスイッチに対して形成する第３ステップとを有することを特徴とする半導体装置の製造方法。
【請求項１８】
前記パターンが異なる複数種類のマスクは、それぞれで、前記複数のスイッチの入力パッド同士あるいは出力パッド同士を共通に接続する組み合わせが異なることを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記第２ステップのマスクは、前記複数のスイッチを構成する半導体素子パターン上を接続する配線のマスクであることを特徴とする請求項１７記載の半導体装置の製造方法。
【請求項２０】
前記第２ステップのマスクは、前記第３ステップで形成される入力あるいは出力パッドの形成工程において使用されるマスクであり、前記第２ステップで形成される内部配線と前記入力あるいは出力パッドとは同時形成されるものであることを特徴とする請求項１７記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００６−２２９１７５（Ｐ２００６−２２９１７５Ａ）
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願番号】特願２００５−４４８２０（Ｐ２００５−４４８２０）
【出願日】平成１７年２月２１日（２００５．２．２１）
【出願人】（０００１５４３２５）ユーディナデバイス株式会社 (291)
【Ｆターム（参考）】
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願日】平成１７年２月２１日（２００５．２．２１）
【出願人】（０００１５４３２５）ユーディナデバイス株式会社 (291)
【Ｆターム（参考）】
[ Back to top ]