半導体装置およびその製造方法
【課題】ショットキーメタルが１種類でありながらも、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリアダイオードを提供する。
【解決手段】第１導電型の半導体層２を表面に備えた半導体基板１と、半導体層２の表面から層内に延びる第２導電型の半導体領域からなるガードリング６と、ガードリング６で囲まれた半導体層表面に形成された金属層４とでショットキー接合領域を形成した半導体装置であって、ショットキー接合領域は金属層４と半導体層２との間に共晶層が形成された共晶領域７と、共晶領域７で囲まれ、金属層４と半導体層２との間に絶縁膜パターン５が介在し、共晶領域よりも共晶厚さが薄い共晶領域とを含む。
【解決手段】第１導電型の半導体層２を表面に備えた半導体基板１と、半導体層２の表面から層内に延びる第２導電型の半導体領域からなるガードリング６と、ガードリング６で囲まれた半導体層表面に形成された金属層４とでショットキー接合領域を形成した半導体装置であって、ショットキー接合領域は金属層４と半導体層２との間に共晶層が形成された共晶領域７と、共晶領域７で囲まれ、金属層４と半導体層２との間に絶縁膜パターン５が介在し、共晶領域よりも共晶厚さが薄い共晶領域とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかり、特に使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供するものである。
【背景技術】
【０００２】
従来、ショットキー接合による整流特性を利用したショットキーバリア型の半導体装置として、２種類のショットキーメタルを用いて２種類のショットキーバリアダイオードを形成し、これら２種類のショットキーバリアダイオードの面積を適当に調整して並列に接続することで、使用用途に応じた順方向特性、逆方向特性を有するショットキーバリア半導体装置を提供するものがあった（例えば、特許文献１参照）。図９（ａ）は、特許文献１に記載された従来のショットキーバリア半導体装置の平面図を示すものであり、図９（ｂ）は断面図を示すものである。
【０００３】
この半導体装置は、図９（ａ）および（ｂ）に示すように、第１のショットキーバリアダイオードＤ１、第２のショットキーバリアダイオードＤ２を同一基板上に形成したものである。ここでは、Ｎ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２が形成され、低濃度Ｎ型半導体層１０２の表面部には第１のショットキーバリアダイオードＤ１および第２のショットキーバリアダイオードＤ２を形成する部分をそれぞれ囲むＰ型半導体領域からなるガードリング１０６が形成され、これらガードリング１０６の表面部にはこれらガードリング１０６に沿って酸化膜１０３が形成され、これら酸化膜１０３に囲まれた２つの領域に第１のショットキーメタル１０４Ｓおよび第２のショットキーメタル１０４がそれぞれ積層されている。第１のショットキーバリアダイオードＤ１と第２のショットキーバリアダイオードＤ２の面積比率および第１のショットキーメタル１０４Ｓと第２のショットキーメタル１０４の種類を変化させることで使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供している。
【０００４】
【特許文献１】特開２００４−１０３８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記装置構成では２種類のショットキーメタルが必要となり別工程で形成しなければならないため、工程が複雑化するという課題を有する。
また、複数のショットキーバリアダイオードを搭載した半導体装置だけでなく、ディスクリート型のショットキーバリアダイオードにおいても、所望のバリアハイトを得るために、ショットキーメタルを選択しなければならないが、使用する金属材料を変えることなく所望の特性を得ることのできる半導体装置構造が望まれていた。
【０００６】
本発明は、前記実情に鑑みてなされたもので、１種類のショットキーメタルを用いて、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
また、本発明は、使用するショットキーメタル材料を変更することなく、使用用途に応じて所望のバリアハイトを得ることが出来、所望の順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そこで、本発明のショットキーバリア型の半導体装置は、第１導電型の半導体層を表面に備えた半導体基板と、前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、前記ショットキー接合領域は、前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含むことを特徴とする。
共晶層の近傍に絶縁膜が存在すると共晶層の最外殻電子は絶縁膜に引き寄せられて安定する。よって、絶縁膜近傍のバリアハイトはその他の部分よりも高くなる。従って絶縁膜の面積が大きいとバリアハイトの高い特性が発現し、絶縁膜の面積が小さいとバリアハイトの低い特性が発現する。このように、第２の絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、第２の絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトは第２の絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこで第２の絶縁膜を存在させるピッチ（面積）を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができる。ここで第２の絶縁膜を構成する原子としては、共晶層の最外殻電子を引き寄せるのに十分な大きさの電気陰性度を有する原子であれば、第２の絶縁膜が存在しない場合よりもバリアハイトを高くすることができるため、酸素、窒素の他、炭素、硫黄、ホウ素、リンなどが有効である。
【０００８】
また本発明は、上記半導体装置において、前記共晶層は、前記絶縁膜パターン下でつながるように形成されたものを含む。
この構成により、ショットキー接合領域における電流路の面積を実質的に低減することなく、バリアハイトを調整することができる。
【０００９】
また本発明は、上記半導体装置において、前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第１の絶縁膜が形成されており、前記ショットキー接合領域の前記半導体層表面には，第２の絶縁膜からなる前記絶縁膜パターンが形成されたものを含む。
【００１０】
また本発明は、上記半導体装置において、前記絶縁膜パターンは幅が数百ｎｍよりも小さいものを含む。
絶縁膜パターンの幅が数百ｎｍ幅を超えると逆バイアス印加時に、絶縁膜パターン下の電界が強くなり、リーク電流が増大するという問題があることから、絶縁膜パターンの幅が数百ｎｍ幅を超えないようにするのが望ましい。
【００１１】
また本発明は、上記半導体装置において、前記第２の絶縁膜は酸素原子を含むものを含む。
【００１２】
また本発明は、上記半導体装置において、前記第２の絶縁膜は窒素原子を含むものを含む。
【００１３】
また本発明は、上記半導体装置において、前記第２の絶縁膜は酸素原子及び窒素原子を含むものを含む。
【００１４】
また本発明は、上記半導体装置において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含むものを含む。
【００１５】
また本発明は、上記半導体装置において、前記半導体集積回路は、ＭＯＳＦＥＴを回路要素として含むものを含む。
【００１６】
また本発明は、上記半導体装置において、第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを具備し、前記第１および第２のショットキーバリアダイオードのショットキー接合面を構成する金属層は同一の金属層であり、前記第１のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜とはパターンピッチが異なるものを含む。
【００１７】
また本発明は、上記半導体装置において、前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるものを含む。
【００１８】
また本発明は、第１導電型の半導体層を表面に備えた半導体基板を用意する工程と、前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層を形成する工程と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、前記ショットキー接合を形成する工程が、前記半導体層表面に、数ｎｍから数百ｎｍ幅の絶縁膜パターンを形成する工程と、金属層を形成する工程と、前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含むことを特徴とする。
【００１９】
また本発明は、上記半導体装置の製造方法において、前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程であるものを含む。
【００２０】
また本発明は、上記半導体装置の製造方法において、第１導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第１導電型の半導体層を形成する工程と、前記半導体層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、露出した前記半導体層表面に第２導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第１の絶縁膜を残して、他の部分の前記第１の絶縁膜を選択的に除去する工程と、前記第１の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数ｎｍから数百ｎｍの幅の第２の絶縁膜を形成する工程と、前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むものを含む。
【００２１】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程であるものを含む。
【００２２】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程であるものを含む。
【００２３】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程であるものを含む。
【００２４】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程であるものを含む。
【００２５】
また本発明は、上記半導体装置の製造方法において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む。
【００２６】
また本発明は、上記半導体装置の製造方法において、複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む。
【００２７】
また本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む。
【発明の効果】
【００２８】
以上のように、本発明によれば、同一の金属層（ショットキーメタル）を用いながらも、バリアハイトを調整することができ、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置およびその製造方法を提供することが可能となる。
【００２９】
半導体集積回路においては、一度のメタル積層工程でMOS、および、半導体層とのオーミック接合部、および、半導体層とのショットキー接合部を同時に形成する場合がある。従来の技術では同時に形成されたショットキー接合のバリアハイトは等しくならざるを得なかったが、半導体層と金属層との間に介在させる絶縁膜のパターンを調整するのみで容易に所望のバリアハイトを得ることができる。
【００３０】
本発明の半導体装置の技術を半導体集積回路に適用すれば、集積回路を構成する複数のショットキー接合をそれぞれ固有のバリアハイトとすることが可能となる。集積回路のなかでもＣＭＯＳとショットキーバリア半導体装置との複合素子において、ショットキー接合のバリアハイトをコントロールする要望が強く、本発明はこの要望に応えることが可能である。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１における半導体装置としてのショットキーバリアダイオードは、図１（ａ）および（ｂ）に示すように、ショットキー接合を形成する金属層と半導体層との間に、間欠的に数ｎｍから数百ｎｍ幅の絶縁膜パターンが配されており、絶縁膜パターン以外の領域は共晶層が形成されるようにし、絶縁膜を存在させるピッチ（面積）を変化させることで、バリアハイトを調整したことを特徴とする。図１（ａ）は同ショットキーバリアダイオードの断面を示し、図１（ｂ）はショットキーメタルを除去した状態を上面視する上面図である。
【００３２】
このショットキーバリアダイオードは、図１に示すように、第１導電型の半導体層としてＮ−型のシリコン層２を表面に備えたＮ型のシリコン基板と、前記Ｎ−型のシリコン層２の表面から層内に延びるＰ型のシリコン領域からなるガードリング層６と、前記ガードリング層６で囲まれたＮ−型のシリコン層２と、Ｎ−型のシリコン層２表面に形成された金属層４であるモリブデン層とでショットキー接合を形成した半導体装置であって、前記金属層４とＮ−型のシリコン層２との間には、間欠的に数ｎｍから数百ｎｍ幅の酸化シリコン膜からなる絶縁膜パターンが配されており、絶縁膜パターン５以外の領域は共晶層７としてのモリブデンシリサイド層が形成されたものである。ここで絶縁膜パターン５の幅を数ｎｍから数百ｎｍとしたのは、解像限界を考慮して形成しうる大きさが数ｎｍからであり、数百ｎｍを越えると、共晶層が形成されない領域が大きくなりすぎて、接合領域の抵抗が高くなってしまうという不都合がある。
【００３３】
かかる構成によれば、この絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、この絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトはこの絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこでこの絶縁膜を存在させる間隔および幅（大きさ）ひいては面積率を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができるものである。
このようにして、絶縁膜パターン５を存在させる面積を増化させるに従い、より低リークのショットキーバリア半導体装置を得ることができる。
【００３４】
次に、この様なショットキーバリアダイオードの製造方法について説明する。図２および図３を参照しつつ説明する。
図２および図３は本発明の実施の形態のショットキーバリアダイオードの製造過程の主な工程終了時点の断面を現すもので、１はＮ型シリコン基板、２は低濃度Ｎ型シリコン層、３はＰ型ガードリング層６上を含む周縁を覆う第１の絶縁膜、４はショットキー接合を形成するモリブデンなどの金属膜、５は第２の絶縁膜のパターン、７はＮ型シリコン層と金属膜４としてのショットキーメタルとの共晶層であるモリブデンシリサイド層を各々示している。
【００３５】
まず、図２（ａ）に示すように、Ｎ型シリコン基板１上にエピタキシャル成長にて低濃度のＮ−型シリコン層２を形成し、該Ｎ−型シリコン層２の上に熱酸化法にて酸化シリコン膜を形成して第１の絶縁膜３を形成する（初期酸化工程）。
【００３６】
次いで、図２（ｂ）に示すように、初期酸化工程の後に、Ｐ型ガードリング層形成予定部の上部に位置する第１の絶縁膜３をエッチング除去して低濃度Ｎ−型シリコン層２の表面を露出させる（窓開け工程）。
【００３７】
この後、図２（ｃ）に示すように、窓開け工程の後に露出したＮ−型シリコン層２の表面に第１の絶縁膜３をマスクとしてＰ型ドーパントであるボロンを注入し、熱拡散法にてドライブ拡散を施してＮ−型シリコン層２の表面からＮ−型シリコン層２内へ環状に延在するＰ型ガードリング層６を形成し、Ｎ型シリコン基板１と低濃度Ｎ−型シリコン層２とＰ型ガードリング層６とから成る半導体基板Ｓを構成する（Ｐ型ガードリング層形成工程）。
【００３８】
次いで、図３（ａ）に示すように、半導体基板Ｓの第一主面上に形成された該基板の周縁からＰ型ガードリング層６の一部までを覆う環状の第１の絶縁膜３を残して、他の部分の第１の絶縁膜３を選択的にエッチング除去してＮ−型シリコン層２の表面とＰ型ガードリング層６の表面とを露出させる（第１の絶縁膜除去工程）。
【００３９】
次いで、図３（ｂ）に示すように、熱処理あるいはＣＶＤ法によって第１の絶縁膜除去工程にて露出させたＮ−型シリコン層２の表面とＰ型ガードリング層６の表面に第２の絶縁膜５を形成し、数ｎｍから数百ｎｍの幅の複数の第２の絶縁膜５を残して、他の部分の第２の絶縁膜５をエッチング除去する（第２の絶縁膜形成工程）。
【００４０】
そして、図３（ｃ）に示すように、蒸着あるいはスパッタにて、第１の絶縁膜３で囲まれた複数の第２の絶縁膜５およびＮ−型シリコン層２の表面およびＰ型ガードリング層６の表面を覆い、さらに第１の絶縁膜３の周辺まで延在する金属層４としてモリブデン層を積層する（ショットキーメタル形成工程）。
【００４１】
そして最後に、図３（ｄ）に示すように、熱処理にて低濃度Ｎ−型シリコン層２およびＰ型ガードリング層６と金属層４との共晶層７を形成する（共晶層形成工程）。図４はその要部拡大図であり、第２の絶縁膜パターン５の間隔と大きさにより、図５にバンド図を示すようにバリアハイトが変化する。第２の絶縁膜パターン５の幅（大きさ）については共晶層形成工程における熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。
【００４２】
なお、本実施の形態において、Ｎ−型のシリコン層２と金属層４との間に介在させる絶縁膜として複数の第２の絶縁膜パターン５を平行に形成されたものとして説明したが、これに限定されるものでは無く、図６に変形例を示すように、点在する円状等とし、そのピッチを調整するようにしても良い。この第２の絶縁膜パターンの幅については熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。
【００４３】
尚、本実施の形態において、第１導電型をＮ型とし、第２導電型をＰ型として説明したが、これにも限定されるものでは無く、双方を逆に反転させても良い。その場合、アノードとカソードも逆になる。
【００４４】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態では、図７に示すように、第１および第２のショットキーバリアダイオードＤ１，Ｄ２を同一基板上に形成した半導体集積回路であり、同一の金属層４を用いつつも、第１のショットキーバリアダイオードＤ１の方が第２のショットキーバリアダイオードＤ２よりもバリアハイトが高くなるように形成されている。この第１および第２のショットキーバリアダイオードのショットキー接合面を構成する金属層４は同一の金属層（モリブデン）であり、前記第１のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜とはパターンピッチが大きい。
この構成によれば、同一金属層で２種の高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が１回ですみ工数の低減を図ることができる。
【００４５】
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態では、図８に示すように、ショットキーバリアダイオードＤと、トレンチＭＯＳＦＥＴ（ＭＯＳ）とを同一基板上に形成した半導体集積回路であり、同一の金属層４を用いつつも、第１のショットキーバリアダイオードＤのショットキー接合と、トレンチＭＯＳＦＥＴのオーミック接合とを良好に形成している。このショットキーバリアダイオードのショットキー接合面を構成する金属層４と、トレンチＭＯＳＦＥＴの電極とは同一の金属層（モリブデン）で構成されている。
【００４６】
ショットキーバリアダイオードＤについては、前記実施の形態1および２と同様であり説明を省略するが、ＭＯＳＦＥＴはこのＮ型シリコン基板１上に形成されたＮ型エピタキシャル成長層で構成されたドレイン領域１１上にＰ型領域１４と、Ｐ型領域１４の表面上に形成されたＮ+ 型のソース領域１３とを構成している。そして、ソース領域１３及びＰ型領域１４を貫通し且つドレイン領域１１の上部に達するトレンチＴが設けられ、該トレンチＴの内部にはドープトポリシリコンからなる縦型のゲート電極２０が埋め込まれている。この縦型のゲート電極２０の最上面は、ソース領域１３の存在するエピタキシャル層の表面よりも所定の深さだけ下に位置するように形成される。そして、前記トレンチＴの内部における縦型のゲート電極２０の上側に絶縁膜３０が充填されている。また、ドレイン領域１１及びＰ型領域１４のそれぞれにおける前記トレンチの垂直な壁面となる面と、縦型のゲート電極２０との間には、ゲート絶縁膜となる酸化シリコン膜４０が介在している。また、エピタキシャル層Ｅの上には、ソース領域１３に接続される金属層４からなる電極が設けられている。
この構成によれば、ＭＯＳＦＥＴのソース配線と同一金属層で所望の障壁高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が１回ですみ工数の低減を図ることができる。
【産業上の利用可能性】
【００４７】
ショットキーバリアダイオードおよびこれを用いた半導体集積回路として有用であり、特に使用用途に応じた順方向特性、逆方向特性を発現させるのに適していることからＤＣＤＣ電源回路など種々のデバイスに適用可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１におけるショットキーバリアダイオードの断面図および上面図
【図２】同ショットキーバリアダイオードの製造工程図
【図３】同ショットキーバリアダイオードの製造工程図
【図４】本発明の実施の形態１におけるショットキーバリアダイオードの要部説明図
【図５】本発明の実施の形態１におけるショットキーバリアダイオードの原理説明図
【図６】本発明の実施の形態の変形例を示す図
【図７】本発明の実施の形態２における半導体装置を示す断面図および上面図
【図８】本発明の実施の形態３における半導体装置を示す断面図および上面図
【図９】従来のショットキーバリア半導体装置の断面図
【符号の説明】
【００４９】
１ Ｎ型半導体基板
２ 低濃度Ｎ型半導体層
３ 第１の絶縁膜
４ 金属層
５ 第２の絶縁膜
６ Ｐ型ガードリング層
７ 共晶層
Ｓ 半導体基板
Ｄ１ 第一のショットキーバリアダイオード
Ｄ２ 第二のショットキーバリアダイオード
１０１ Ｎ型半導体基板
１０２ 低濃度Ｎ型半導体層
１０３ 酸化膜
１０４ 第一のショットキーメタル
１０４ｓ 第二のショットキーメタル
１０５ 表面電極メタル
１０６ Ｐ型半導体領域
１０８ 裏面電極メタル
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかり、特に使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供するものである。
【背景技術】
【０００２】
従来、ショットキー接合による整流特性を利用したショットキーバリア型の半導体装置として、２種類のショットキーメタルを用いて２種類のショットキーバリアダイオードを形成し、これら２種類のショットキーバリアダイオードの面積を適当に調整して並列に接続することで、使用用途に応じた順方向特性、逆方向特性を有するショットキーバリア半導体装置を提供するものがあった（例えば、特許文献１参照）。図９（ａ）は、特許文献１に記載された従来のショットキーバリア半導体装置の平面図を示すものであり、図９（ｂ）は断面図を示すものである。
【０００３】
この半導体装置は、図９（ａ）および（ｂ）に示すように、第１のショットキーバリアダイオードＤ１、第２のショットキーバリアダイオードＤ２を同一基板上に形成したものである。ここでは、Ｎ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２が形成され、低濃度Ｎ型半導体層１０２の表面部には第１のショットキーバリアダイオードＤ１および第２のショットキーバリアダイオードＤ２を形成する部分をそれぞれ囲むＰ型半導体領域からなるガードリング１０６が形成され、これらガードリング１０６の表面部にはこれらガードリング１０６に沿って酸化膜１０３が形成され、これら酸化膜１０３に囲まれた２つの領域に第１のショットキーメタル１０４Ｓおよび第２のショットキーメタル１０４がそれぞれ積層されている。第１のショットキーバリアダイオードＤ１と第２のショットキーバリアダイオードＤ２の面積比率および第１のショットキーメタル１０４Ｓと第２のショットキーメタル１０４の種類を変化させることで使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供している。
【０００４】
【特許文献１】特開２００４−１０３８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記装置構成では２種類のショットキーメタルが必要となり別工程で形成しなければならないため、工程が複雑化するという課題を有する。
また、複数のショットキーバリアダイオードを搭載した半導体装置だけでなく、ディスクリート型のショットキーバリアダイオードにおいても、所望のバリアハイトを得るために、ショットキーメタルを選択しなければならないが、使用する金属材料を変えることなく所望の特性を得ることのできる半導体装置構造が望まれていた。
【０００６】
本発明は、前記実情に鑑みてなされたもので、１種類のショットキーメタルを用いて、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
また、本発明は、使用するショットキーメタル材料を変更することなく、使用用途に応じて所望のバリアハイトを得ることが出来、所望の順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そこで、本発明のショットキーバリア型の半導体装置は、第１導電型の半導体層を表面に備えた半導体基板と、前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、前記ショットキー接合領域は、前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含むことを特徴とする。
共晶層の近傍に絶縁膜が存在すると共晶層の最外殻電子は絶縁膜に引き寄せられて安定する。よって、絶縁膜近傍のバリアハイトはその他の部分よりも高くなる。従って絶縁膜の面積が大きいとバリアハイトの高い特性が発現し、絶縁膜の面積が小さいとバリアハイトの低い特性が発現する。このように、第２の絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、第２の絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトは第２の絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこで第２の絶縁膜を存在させるピッチ（面積）を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができる。ここで第２の絶縁膜を構成する原子としては、共晶層の最外殻電子を引き寄せるのに十分な大きさの電気陰性度を有する原子であれば、第２の絶縁膜が存在しない場合よりもバリアハイトを高くすることができるため、酸素、窒素の他、炭素、硫黄、ホウ素、リンなどが有効である。
【０００８】
また本発明は、上記半導体装置において、前記共晶層は、前記絶縁膜パターン下でつながるように形成されたものを含む。
この構成により、ショットキー接合領域における電流路の面積を実質的に低減することなく、バリアハイトを調整することができる。
【０００９】
また本発明は、上記半導体装置において、前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第１の絶縁膜が形成されており、前記ショットキー接合領域の前記半導体層表面には，第２の絶縁膜からなる前記絶縁膜パターンが形成されたものを含む。
【００１０】
また本発明は、上記半導体装置において、前記絶縁膜パターンは幅が数百ｎｍよりも小さいものを含む。
絶縁膜パターンの幅が数百ｎｍ幅を超えると逆バイアス印加時に、絶縁膜パターン下の電界が強くなり、リーク電流が増大するという問題があることから、絶縁膜パターンの幅が数百ｎｍ幅を超えないようにするのが望ましい。
【００１１】
また本発明は、上記半導体装置において、前記第２の絶縁膜は酸素原子を含むものを含む。
【００１２】
また本発明は、上記半導体装置において、前記第２の絶縁膜は窒素原子を含むものを含む。
【００１３】
また本発明は、上記半導体装置において、前記第２の絶縁膜は酸素原子及び窒素原子を含むものを含む。
【００１４】
また本発明は、上記半導体装置において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含むものを含む。
【００１５】
また本発明は、上記半導体装置において、前記半導体集積回路は、ＭＯＳＦＥＴを回路要素として含むものを含む。
【００１６】
また本発明は、上記半導体装置において、第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを具備し、前記第１および第２のショットキーバリアダイオードのショットキー接合面を構成する金属層は同一の金属層であり、前記第１のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜とはパターンピッチが異なるものを含む。
【００１７】
また本発明は、上記半導体装置において、前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるものを含む。
【００１８】
また本発明は、第１導電型の半導体層を表面に備えた半導体基板を用意する工程と、前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層を形成する工程と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、前記ショットキー接合を形成する工程が、前記半導体層表面に、数ｎｍから数百ｎｍ幅の絶縁膜パターンを形成する工程と、金属層を形成する工程と、前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含むことを特徴とする。
【００１９】
また本発明は、上記半導体装置の製造方法において、前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程であるものを含む。
【００２０】
また本発明は、上記半導体装置の製造方法において、第１導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第１導電型の半導体層を形成する工程と、前記半導体層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、露出した前記半導体層表面に第２導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第１の絶縁膜を残して、他の部分の前記第１の絶縁膜を選択的に除去する工程と、前記第１の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数ｎｍから数百ｎｍの幅の第２の絶縁膜を形成する工程と、前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むものを含む。
【００２１】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程であるものを含む。
【００２２】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程であるものを含む。
【００２３】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程であるものを含む。
【００２４】
また本発明は、上記半導体装置の製造方法において、前記第２の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程であるものを含む。
【００２５】
また本発明は、上記半導体装置の製造方法において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む。
【００２６】
また本発明は、上記半導体装置の製造方法において、複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む。
【００２７】
また本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む。
【発明の効果】
【００２８】
以上のように、本発明によれば、同一の金属層（ショットキーメタル）を用いながらも、バリアハイトを調整することができ、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置およびその製造方法を提供することが可能となる。
【００２９】
半導体集積回路においては、一度のメタル積層工程でMOS、および、半導体層とのオーミック接合部、および、半導体層とのショットキー接合部を同時に形成する場合がある。従来の技術では同時に形成されたショットキー接合のバリアハイトは等しくならざるを得なかったが、半導体層と金属層との間に介在させる絶縁膜のパターンを調整するのみで容易に所望のバリアハイトを得ることができる。
【００３０】
本発明の半導体装置の技術を半導体集積回路に適用すれば、集積回路を構成する複数のショットキー接合をそれぞれ固有のバリアハイトとすることが可能となる。集積回路のなかでもＣＭＯＳとショットキーバリア半導体装置との複合素子において、ショットキー接合のバリアハイトをコントロールする要望が強く、本発明はこの要望に応えることが可能である。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１における半導体装置としてのショットキーバリアダイオードは、図１（ａ）および（ｂ）に示すように、ショットキー接合を形成する金属層と半導体層との間に、間欠的に数ｎｍから数百ｎｍ幅の絶縁膜パターンが配されており、絶縁膜パターン以外の領域は共晶層が形成されるようにし、絶縁膜を存在させるピッチ（面積）を変化させることで、バリアハイトを調整したことを特徴とする。図１（ａ）は同ショットキーバリアダイオードの断面を示し、図１（ｂ）はショットキーメタルを除去した状態を上面視する上面図である。
【００３２】
このショットキーバリアダイオードは、図１に示すように、第１導電型の半導体層としてＮ−型のシリコン層２を表面に備えたＮ型のシリコン基板と、前記Ｎ−型のシリコン層２の表面から層内に延びるＰ型のシリコン領域からなるガードリング層６と、前記ガードリング層６で囲まれたＮ−型のシリコン層２と、Ｎ−型のシリコン層２表面に形成された金属層４であるモリブデン層とでショットキー接合を形成した半導体装置であって、前記金属層４とＮ−型のシリコン層２との間には、間欠的に数ｎｍから数百ｎｍ幅の酸化シリコン膜からなる絶縁膜パターンが配されており、絶縁膜パターン５以外の領域は共晶層７としてのモリブデンシリサイド層が形成されたものである。ここで絶縁膜パターン５の幅を数ｎｍから数百ｎｍとしたのは、解像限界を考慮して形成しうる大きさが数ｎｍからであり、数百ｎｍを越えると、共晶層が形成されない領域が大きくなりすぎて、接合領域の抵抗が高くなってしまうという不都合がある。
【００３３】
かかる構成によれば、この絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、この絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトはこの絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこでこの絶縁膜を存在させる間隔および幅（大きさ）ひいては面積率を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができるものである。
このようにして、絶縁膜パターン５を存在させる面積を増化させるに従い、より低リークのショットキーバリア半導体装置を得ることができる。
【００３４】
次に、この様なショットキーバリアダイオードの製造方法について説明する。図２および図３を参照しつつ説明する。
図２および図３は本発明の実施の形態のショットキーバリアダイオードの製造過程の主な工程終了時点の断面を現すもので、１はＮ型シリコン基板、２は低濃度Ｎ型シリコン層、３はＰ型ガードリング層６上を含む周縁を覆う第１の絶縁膜、４はショットキー接合を形成するモリブデンなどの金属膜、５は第２の絶縁膜のパターン、７はＮ型シリコン層と金属膜４としてのショットキーメタルとの共晶層であるモリブデンシリサイド層を各々示している。
【００３５】
まず、図２（ａ）に示すように、Ｎ型シリコン基板１上にエピタキシャル成長にて低濃度のＮ−型シリコン層２を形成し、該Ｎ−型シリコン層２の上に熱酸化法にて酸化シリコン膜を形成して第１の絶縁膜３を形成する（初期酸化工程）。
【００３６】
次いで、図２（ｂ）に示すように、初期酸化工程の後に、Ｐ型ガードリング層形成予定部の上部に位置する第１の絶縁膜３をエッチング除去して低濃度Ｎ−型シリコン層２の表面を露出させる（窓開け工程）。
【００３７】
この後、図２（ｃ）に示すように、窓開け工程の後に露出したＮ−型シリコン層２の表面に第１の絶縁膜３をマスクとしてＰ型ドーパントであるボロンを注入し、熱拡散法にてドライブ拡散を施してＮ−型シリコン層２の表面からＮ−型シリコン層２内へ環状に延在するＰ型ガードリング層６を形成し、Ｎ型シリコン基板１と低濃度Ｎ−型シリコン層２とＰ型ガードリング層６とから成る半導体基板Ｓを構成する（Ｐ型ガードリング層形成工程）。
【００３８】
次いで、図３（ａ）に示すように、半導体基板Ｓの第一主面上に形成された該基板の周縁からＰ型ガードリング層６の一部までを覆う環状の第１の絶縁膜３を残して、他の部分の第１の絶縁膜３を選択的にエッチング除去してＮ−型シリコン層２の表面とＰ型ガードリング層６の表面とを露出させる（第１の絶縁膜除去工程）。
【００３９】
次いで、図３（ｂ）に示すように、熱処理あるいはＣＶＤ法によって第１の絶縁膜除去工程にて露出させたＮ−型シリコン層２の表面とＰ型ガードリング層６の表面に第２の絶縁膜５を形成し、数ｎｍから数百ｎｍの幅の複数の第２の絶縁膜５を残して、他の部分の第２の絶縁膜５をエッチング除去する（第２の絶縁膜形成工程）。
【００４０】
そして、図３（ｃ）に示すように、蒸着あるいはスパッタにて、第１の絶縁膜３で囲まれた複数の第２の絶縁膜５およびＮ−型シリコン層２の表面およびＰ型ガードリング層６の表面を覆い、さらに第１の絶縁膜３の周辺まで延在する金属層４としてモリブデン層を積層する（ショットキーメタル形成工程）。
【００４１】
そして最後に、図３（ｄ）に示すように、熱処理にて低濃度Ｎ−型シリコン層２およびＰ型ガードリング層６と金属層４との共晶層７を形成する（共晶層形成工程）。図４はその要部拡大図であり、第２の絶縁膜パターン５の間隔と大きさにより、図５にバンド図を示すようにバリアハイトが変化する。第２の絶縁膜パターン５の幅（大きさ）については共晶層形成工程における熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。
【００４２】
なお、本実施の形態において、Ｎ−型のシリコン層２と金属層４との間に介在させる絶縁膜として複数の第２の絶縁膜パターン５を平行に形成されたものとして説明したが、これに限定されるものでは無く、図６に変形例を示すように、点在する円状等とし、そのピッチを調整するようにしても良い。この第２の絶縁膜パターンの幅については熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。
【００４３】
尚、本実施の形態において、第１導電型をＮ型とし、第２導電型をＰ型として説明したが、これにも限定されるものでは無く、双方を逆に反転させても良い。その場合、アノードとカソードも逆になる。
【００４４】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態では、図７に示すように、第１および第２のショットキーバリアダイオードＤ１，Ｄ２を同一基板上に形成した半導体集積回路であり、同一の金属層４を用いつつも、第１のショットキーバリアダイオードＤ１の方が第２のショットキーバリアダイオードＤ２よりもバリアハイトが高くなるように形成されている。この第１および第２のショットキーバリアダイオードのショットキー接合面を構成する金属層４は同一の金属層（モリブデン）であり、前記第１のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合面の第２の絶縁膜とはパターンピッチが大きい。
この構成によれば、同一金属層で２種の高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が１回ですみ工数の低減を図ることができる。
【００４５】
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態では、図８に示すように、ショットキーバリアダイオードＤと、トレンチＭＯＳＦＥＴ（ＭＯＳ）とを同一基板上に形成した半導体集積回路であり、同一の金属層４を用いつつも、第１のショットキーバリアダイオードＤのショットキー接合と、トレンチＭＯＳＦＥＴのオーミック接合とを良好に形成している。このショットキーバリアダイオードのショットキー接合面を構成する金属層４と、トレンチＭＯＳＦＥＴの電極とは同一の金属層（モリブデン）で構成されている。
【００４６】
ショットキーバリアダイオードＤについては、前記実施の形態1および２と同様であり説明を省略するが、ＭＯＳＦＥＴはこのＮ型シリコン基板１上に形成されたＮ型エピタキシャル成長層で構成されたドレイン領域１１上にＰ型領域１４と、Ｐ型領域１４の表面上に形成されたＮ+ 型のソース領域１３とを構成している。そして、ソース領域１３及びＰ型領域１４を貫通し且つドレイン領域１１の上部に達するトレンチＴが設けられ、該トレンチＴの内部にはドープトポリシリコンからなる縦型のゲート電極２０が埋め込まれている。この縦型のゲート電極２０の最上面は、ソース領域１３の存在するエピタキシャル層の表面よりも所定の深さだけ下に位置するように形成される。そして、前記トレンチＴの内部における縦型のゲート電極２０の上側に絶縁膜３０が充填されている。また、ドレイン領域１１及びＰ型領域１４のそれぞれにおける前記トレンチの垂直な壁面となる面と、縦型のゲート電極２０との間には、ゲート絶縁膜となる酸化シリコン膜４０が介在している。また、エピタキシャル層Ｅの上には、ソース領域１３に接続される金属層４からなる電極が設けられている。
この構成によれば、ＭＯＳＦＥＴのソース配線と同一金属層で所望の障壁高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が１回ですみ工数の低減を図ることができる。
【産業上の利用可能性】
【００４７】
ショットキーバリアダイオードおよびこれを用いた半導体集積回路として有用であり、特に使用用途に応じた順方向特性、逆方向特性を発現させるのに適していることからＤＣＤＣ電源回路など種々のデバイスに適用可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１におけるショットキーバリアダイオードの断面図および上面図
【図２】同ショットキーバリアダイオードの製造工程図
【図３】同ショットキーバリアダイオードの製造工程図
【図４】本発明の実施の形態１におけるショットキーバリアダイオードの要部説明図
【図５】本発明の実施の形態１におけるショットキーバリアダイオードの原理説明図
【図６】本発明の実施の形態の変形例を示す図
【図７】本発明の実施の形態２における半導体装置を示す断面図および上面図
【図８】本発明の実施の形態３における半導体装置を示す断面図および上面図
【図９】従来のショットキーバリア半導体装置の断面図
【符号の説明】
【００４９】
１ Ｎ型半導体基板
２ 低濃度Ｎ型半導体層
３ 第１の絶縁膜
４ 金属層
５ 第２の絶縁膜
６ Ｐ型ガードリング層
７ 共晶層
Ｓ 半導体基板
Ｄ１ 第一のショットキーバリアダイオード
Ｄ２ 第二のショットキーバリアダイオード
１０１ Ｎ型半導体基板
１０２ 低濃度Ｎ型半導体層
１０３ 酸化膜
１０４ 第一のショットキーメタル
１０４ｓ 第二のショットキーメタル
１０５ 表面電極メタル
１０６ Ｐ型半導体領域
１０８ 裏面電極メタル
【特許請求の範囲】
【請求項１】
第１導電型の半導体層を表面に備えた半導体基板と、
前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、
前記ショットキー接合領域は
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記共晶層は、前記絶縁膜パターン下でつながるように形成された半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第１の絶縁膜が形成されており、
前記ショットキー接合領域の前記半導体層表面には、第２の絶縁膜からなる前記絶縁膜パターンが形成された半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記絶縁膜パターンは幅が数百ｎｍよりも小さい半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は酸素原子を含む半導体装置。
【請求項６】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は窒素原子を含む半導体装置。
【請求項７】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は酸素原子及び窒素原子を含む半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含む半導体集積回路を備えた半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記半導体集積回路は、ＭＯＳＦＥＴを回路要素として含む半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置であって、
第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを具備し、
前記第１および第２のショットキーバリアダイオードのショットキー接合領域を構成する金属層は同一の金属層であり、
前記第１のショットキーバリアダイオードのショットキー接合領域の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合領域の第２の絶縁膜とはパターンピッチが異なる半導体装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の半導体装置であって、
前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成される半導体装置。
【請求項１２】
第１導電型の半導体層を表面に備えた半導体基板を用意する工程と、
前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層を形成する工程と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、
前記ショットキー接合を形成する工程が、
前記半導体層表面に、絶縁膜パターンを形成する工程と、
金属層を形成する工程と、
前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含み、
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法であって、
前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程である半導体装置の製造方法。
【請求項１４】
請求項１２または１３に記載の半導体装置の製造方法であって、
第１導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第１導電型の半導体層を形成する工程と、
前記半導体層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、
露出した前記半導体層表面に第２導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、
前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第１の絶縁膜を残して、他の部分の前記第１の絶縁膜を選択的に除去する工程と、
前記第１の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数ｎｍから数百ｎｍの幅の第２の絶縁膜を形成する工程と、
前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、
熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２乃至１４のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程である半導体装置の製造方法。
【請求項１６】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１７】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１８】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１９】
請求項１２乃至１８のいずれかに記載の半導体装置の製造方法であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、
前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
【請求項２０】
請求項１２乃至１９のいずれかに記載の半導体装置の製造方法であって、
複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
【請求項２１】
請求項１２乃至２０のいずれかに記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む半導体装置の製造方法。
【請求項１】
第１導電型の半導体層を表面に備えた半導体基板と、
前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、
前記ショットキー接合領域は
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記共晶層は、前記絶縁膜パターン下でつながるように形成された半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第１の絶縁膜が形成されており、
前記ショットキー接合領域の前記半導体層表面には、第２の絶縁膜からなる前記絶縁膜パターンが形成された半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記絶縁膜パターンは幅が数百ｎｍよりも小さい半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は酸素原子を含む半導体装置。
【請求項６】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は窒素原子を含む半導体装置。
【請求項７】
請求項１乃至４のいずれかに記載の半導体装置であって、
前記第２の絶縁膜は酸素原子及び窒素原子を含む半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含む半導体集積回路を備えた半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記半導体集積回路は、ＭＯＳＦＥＴを回路要素として含む半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置であって、
第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを具備し、
前記第１および第２のショットキーバリアダイオードのショットキー接合領域を構成する金属層は同一の金属層であり、
前記第１のショットキーバリアダイオードのショットキー接合領域の第２の絶縁膜は、前記第２のショットキーバリアダイオードのショットキー接合領域の第２の絶縁膜とはパターンピッチが異なる半導体装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の半導体装置であって、
前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成される半導体装置。
【請求項１２】
第１導電型の半導体層を表面に備えた半導体基板を用意する工程と、
前記半導体層の表面から層内に延びる第２導電型の半導体領域からなるガードリング層を形成する工程と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、
前記ショットキー接合を形成する工程が、
前記半導体層表面に、絶縁膜パターンを形成する工程と、
金属層を形成する工程と、
前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含み、
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法であって、
前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程である半導体装置の製造方法。
【請求項１４】
請求項１２または１３に記載の半導体装置の製造方法であって、
第１導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第１導電型の半導体層を形成する工程と、
前記半導体層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、
露出した前記半導体層表面に第２導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、
前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第１の絶縁膜を残して、他の部分の前記第１の絶縁膜を選択的に除去する工程と、
前記第１の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数ｎｍから数百ｎｍの幅の第２の絶縁膜を形成する工程と、
前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、
熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２乃至１４のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、ＣＶＤ法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程である半導体装置の製造方法。
【請求項１６】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１７】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１８】
請求項１２乃至１５のいずれかに記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程である半導体装置の製造方法。
【請求項１９】
請求項１２乃至１８のいずれかに記載の半導体装置の製造方法であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、
前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
【請求項２０】
請求項１２乃至１９のいずれかに記載の半導体装置の製造方法であって、
複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ（バリアハイト）が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
【請求項２１】
請求項１２乃至２０のいずれかに記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−６４９６９（Ｐ２００９−６４９６９Ａ）
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願番号】特願２００７−２３１７２２（Ｐ２００７−２３１７２２）
【出願日】平成１９年９月６日（２００７．９．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願日】平成１９年９月６日（２００７．９．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]