半導体装置の製造方法
【課題】半導体装置が微小化しても、ＣＭＰの研磨終了点を正しく検出できる半導体装置の製造方法を提供する。
【解決手段】基板の表面のシャロートレンチアイソレーション溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じて予め設定した最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する。例えば最短研磨時間５０を経過後に、干渉光強度の時間変化が減少から増加に転じた時点５４を研磨終了点として検出する。これによってたとえノイズによる極小点４８が出現しても誤検出することがない。
【解決手段】基板の表面のシャロートレンチアイソレーション溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じて予め設定した最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する。例えば最短研磨時間５０を経過後に、干渉光強度の時間変化が減少から増加に転じた時点５４を研磨終了点として検出する。これによってたとえノイズによる極小点４８が出現しても誤検出することがない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路は、ＳＴＩ（Shallow Trench Isolation）技術によって絶縁された多数の半導体素子を有している。
【０００３】
ＳＴＩ技術は、絶縁体で埋められた溝（以下、ＳＴＩ溝と呼ぶ）を半導体素子の間に形成して、同一基板上の半導体素子を絶縁する技術である。このＳＴＩ溝を形成するには、半導体基板上の溝を絶縁膜で埋めた後、基板表面に堆積した絶縁膜をＣＭＰ(Chemical-Mechanical-Polishing；化学的機械的研磨)で除去する。
【０００４】
ＣＭＰでは、研磨対象の堆積膜（以下、研磨対象膜と呼ぶ）に照射した光の反射光を監視しながら、研磨対象膜を研磨する。この反射光の変化から、研磨対象膜の除去が終了した時点（以下、研磨終了点と呼ぶ）を検出しＣＭＰを終了する。これにより、研磨対象膜を、過不足なく除去する。
【先行技術文献】
【特許文献】
【０００５】
特開２０００−３３５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、半導体集積回路は、著しく微小化している。例えば、ＩＣ（Integrated Circuit）タグや携帯機器用の集積回路の一辺は、２ｍｍ以下になっている。このように微小化した半導体集積回路（半導体装置）は、ＳＴＩ溝の形成工程におけるＣＭＰの研磨終了点の検出が困難になるという問題を有している。
【０００７】
そこで、本半導体装置の製造方法の目的は、半導体装置が微小化しても、ＣＭＰの研磨終了点を正しく検出できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本半導体装置の製造方法は、基板の表面の溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本半導体装置の製造方法によれば、半導体装置が微小化しても、ＣＭＰの研磨終了点を正しく検出できる。
【図面の簡単な説明】
【００１０】
【図１】ＣＭＰ装置の構成を説明する図である。
【図２】ＣＭＰ装置で研磨する基板の表面近傍の拡大断面図である。
【図３】研磨時間と干渉光強度の関係を示す図である。
【図４】微小化した半導体装置のＳＴＩ形成工程における、研磨時間と干渉光強度の関係を示す図である。
【図５】実施の形態の製造方法を説明する工程断面図である（その１）。
【図６】実施の形態の製造方法を説明する工程断面図である（その２）。
【図７】スクライブ面積とＥＰＤ最適時間の関係を示す図である。
【図８】研磨終了点の誤検出割合とスクライブ面積の関係を示す図である。
【図９】スクライブ領域を拡大した平面図である。
【発明を実施するための形態】
【００１１】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１２】
（実施の形態１）
（Ａ）ＣＭＰ装置
装置構成
図１は、本実施の形態のＣＭＰ装置２の構成を説明する図である。
【００１３】
ＣＭＰ装置２は、研磨ユニット６と、研磨ユニット６を駆動する駆動ユニット８と、研磨液（スラリー）２０を研磨布１４に供給する研磨液供給ユニット（図示せず）と、研磨終了点を検出する終了点検出ユニット１２を有している。
【００１４】
また、ＣＭＰ装置２は、駆動ユニット８、研磨液供給ユニット、及び終了点検出ユニット１２を制御する制御ユニット１０を有している。ここで、制御ユニット１０はＣＰＵ（Central Processing Unit）を有する。また、終了点検出ユニット１２はＣＰＵとアナログデジタル変換機を有する。
【００１５】
研磨ユニット６は、研磨布１４が上面に貼付され所定の角速度で回転する研磨定盤（プラテン）１６と、研磨対象の基板４を下面に担持し一定の圧力で研磨布１４に接触させるヘッド１８を有している。この研磨定盤１６には、検出穴とこの検出穴を封止する透明なビューウインドウ２２が設けられている。更に、研磨布１４には、このビューウインドウ２２と略同じ位置に開口部２３が設けられている。このビューウインドウ２２と開口部２３の形状は、例えば、１ｃｍ×３ｃｍの矩形である。
【００１６】
また、ＣＭＰ装置２は、検査光２４を出射するレーザ光源（例えば、半導体レーザ）２６を有している。また、ＣＭＰ装置２は、検査光２４の進行方向を変更し、ビューウインドウ２２と開口部２３を通して、検査光２４を基板４の表面に照射するミラー２５を有している。尚、検査光２４のビーム径は、ビューウインドウ２２より大きい。更に、ＣＭＰ装置２は、基板上の絶縁膜が検査光２４を反射して形成する干渉光２８を受光してその強度を測定する受光素子２７を有している。これらレーザ光源２６、ミラー２５、及び受光素子２７は、研磨定盤１６の内部に固定されている。
【００１７】
基板４の研磨は、以下のように行われる。
【００１８】
まず、制御ユニット１０が、研磨液供給開始信号と駆動開始信号ｏを出力する。研磨液供給ユニットは、この研磨液供給開始信号を受けて、研磨布１４への研磨液２０の供給を開始する。駆動ユニット８は、駆動開始信号ｏを受けて、研磨定盤１６を所定の角速度で回転させる。この時、レーザ光源２６、ミラー２５、及び受光素子２７は、研磨定盤１６と共に回転する。
【００１９】
また、制御ユニット１０は、終了点検出ユニット１２に監視開始信号ｓを送る。監視開始信号ｓを受けた終了点検出ユニット１２は、レーザ光源２６及び受光素子２７を起動して、干渉光２８の監視を開始する。
【００２０】
研磨定盤１６の回転により、ヘッド１８は、研磨液２０が分散した研磨布１４の上で自転し、同時に研磨定盤１６の上で揺動する。基板４はヘッド１８と共に運動し、その結果、基板表面上の絶縁膜が研磨される。
【００２１】
研磨の間、レーザ光源２６は、基板４に形成した絶縁膜に検査光２４を照射する。受光素子２７は、検査光２４がこの絶縁膜で反射されて発生した干渉光２８を受光して、光量信号ｐを出力する。終了点検出ユニット１２は光量信号ｐを受け、アナログデジタル変換器で光量信号ｐデジタル化し、ＣＰＵによって光量信号ｐの時間変化を監視する。
【００２２】
更に、終了点検出ユニット１２は、研磨時間が最短研磨時間を経過した後、光量信号ｐの時間変化が所定の条件を満たした時点で、終了点検出信号ｑを出力する。尚、最短研磨時間及び所定の条件については、後述する。
【００２３】
制御ユニット１０は、この終了点検出信号ｑを受けて、駆動停止信号ｒ及び研磨液供給停止信号を出力する。駆動ユニット８は、この駆動停止信号ｒを受けて、研磨ユニット６の駆動を停止する。また、研磨液供給ユニットは、研磨液供給停止信号を受けて、研磨液の供給を停止する。
【００２４】
終了点検出ユニットの動作
図２は、このＣＭＰ装置２で研磨する基板４の表面近傍の拡大断面図である。
【００２５】
基板４の表面には、例えば、図２に示すように、溝３２と、基板表面を覆う積層膜３４が設けられている。更に、基板４の表面には、溝３２を埋めると共に（積層膜３４で覆われた）基板４の表面上に形成された第１のＳＩＯ膜（絶縁膜）３６が、設けられている。なお、積層膜３４は、基板４の上に形成した第２のＳＩＯ膜３８と、この第２のＳＩＯ膜３８の上に形成したＳＩＮ（窒化シリコン）膜４０を有している。
【００２６】
検査光２４の一部は、図２に示すように、第１のＳＩＯ膜３６の表面で反射され、第１の反射光４２になる。溝３２の上側で第１のＳＩＯ膜３６に入射した検査光２４aは、溝３２の底と第１のＳＩＯ膜３６の界面で反射され、第２の反射光４４になる。第１の反射光４２と第２の反射光４４は干渉し、干渉光２８になる。
【００２７】
一方、基板表面の上側で第１のＳＩＯ膜３６に入射した検査光２４bは、積層膜３４に入射し、ＳＩＮ膜４０により吸収される。このため、基板表面では、干渉光は殆ど発生しない。故に、検査光２４の照射により発生する干渉光２８は、殆どが、溝３２を埋める第１のＳＩＯ膜３６が発生する干渉光２８で形成されている。
【００２８】
尚、積層膜３４は、溝３２を埋めると共に基板表面上に形成された絶縁膜（第１のＳＩＯ膜３６）より、検査光２４を吸収する絶縁膜（例えば、上記ＳＩＮ膜４０）を有していればよい。このような絶縁膜としては、ＳＩＮ膜以外にも、ＳＩＯＮ（酸化窒化シリコン）膜等がある。尚、波長６７０ｎｍの検査光２４を照射した場合、ＳＩＮ膜４０は、例えば、入射した検査光の約２/３程度を吸収する。
【００２９】
以上のように、検査光２４の照射により発生する干渉光は、殆どが、溝３２を埋める第１のＳＩＯ膜３６が発生する干渉光２８で形成されている。従って、第１のＳＩＯ膜３６を研磨すると、溝３２を埋めるＳＩＯ膜３６の膜厚変化に応じて、干渉光の強度が変化する。図３は、研磨時間と干渉光強度の関係を示す図である。横軸は、研磨時間である。縦軸は、干渉光の強度である。
【００３０】
図３に示すように、干渉光の強度は、研磨時間に対して増減を繰返す。この繰り返しの回数は、研磨されたＳＩＯ膜３６の厚さに対応する。干渉光強度が増減を繰返した回数をＮとし、ＳＩＯ膜３６の屈折率をｎとすると、研磨されたＳＩＯ膜の厚さｄは、Ｎ×λ/（２×ｎ）になる。但し、λは、検査光２４の波長である。例えば、図３に示した例では、Ｎは約１.７回である。従って、ＳＩＯ膜３６の屈折率を１．４６とし、検査光２４の波長を６７０ｎｍとすると、ＳＩＯ膜３６の研磨膜厚は３９０ｎｍである。
【００３１】
干渉光強度の増減回数は、干渉光強度の時間変化の極小点（又は、極大点）の数に基づいて計測することができる。干渉光強度が極小点を（又は、極大点）を通過したか否かは、干渉光強度が減少から増加に転じたか否か（又は、増加から減少に転じたか否か）により判断することができる。
【００３２】
従って、干渉光強度が、所望の研磨膜厚に応じた増減回数だけ減少から増加に転じた時点（増加から減少に転じた時点）を研磨終了点とすることにより、所望の膜厚を研磨することができる。
【００３３】
しかし、半導体装置が微小化すると、この方法では、研磨終了点を正しく検出することができなくなる。図４は、微小化した半導体装置のＳＴＩ溝形成工程における、研磨時間と干渉光強度の関係を示す図である。
【００３４】
半導体装置の形成領域（以下、チップ領域と呼ぶ）の間には、基板４を切断して個々のチップに分割するスクライブ領域が設けられる。半導体装置が微小化すると、このスクライブ領域の面積が増大し、基板上における溝３２が占める総面積が減少する。
【００３５】
このため、半導体装置が微小化すると、干渉光を生成するＳＩＯ膜３２（溝３２を埋めるＳＩＯ膜３２）が減少して、干渉光強度が減少する。
【００３６】
干渉光強度が減少すると、図４に示すように、本来は極小点が存在しない位置に、ノイズによる偽の極小点４８が出現する。このような偽の極小点４８が出現すると、研磨終了点の検出が困難になる。
【００３７】
そこで、本実施の形態の終了点検出ユニット１２は、所定の時間５０（以下、最短研磨時間と呼ぶ）の経過後に、干渉光強度の時間変化５２が減少から増加に転じた時点５４を、研磨終了点として検出する。ここで、最短研磨時間５０は、本来の研磨終了点５４の少し前に設定する。このため、ノイズによる偽りの極小点４８が発生しても、研磨終了点をご検出することはない。尚、最短研磨時間５０は、干渉光強度の時間変化５２に於ける最後の極大点５３と本来の研磨終了点５４の間に設定することが好ましい。
【００３８】
ところで、検査光２４が出射するビューウインドウ２２は、研磨定盤１６と共に回転する。また、基板４を下面に固定するヘッド１８は、研磨中、自転し且つ揺動する。このため、検査光２４は、基板４の表面上を移動する。移動範囲は、例えば直径８inchのＳｉウエハに対して、直径１０ｃｍ程度の領域に及ぶ。すなわち、終了点検出ユニット１２が監視する範囲は、基板表面の広範囲に亘る。このため、終了点検出ユニット１２は、平均化された研磨膜厚を監視する。
【００３９】
尚、研磨定盤１６が１回転する間には、ビューウインドウ２２が基板４の外側に移動し、検査光２４が基板４に照射されない期間が存在する。このため、終了点検出ユニット１２は、ビューウインドウ２２が基板４の外側に移動している間は、光量信号ｐ（受光素子２７の出力）を監視対象から除外する。
【００４０】
また、本実施の形態では、干渉光強度の時間変化の極小点を研磨終了点とするので、研磨膜厚に、最大で検査光２４の半波長分（正確には、λ/（２ｎ））の誤差が生じることがある。しかし、基板上に形成する第１のＳＩＯ膜３６の厚さを調整することにより、この誤差を小さくすことができる。
【００４１】
（Ｂ）製造方法
図５及び６は、本実施の形態の製造方法を説明する工程断面図である。
【００４２】
（１）溝の形成工程及び溝の埋め込み工程
まず、図５に示す構造を形成するまでの工程を説明する。
【００４３】
最初に、例えば直径８inchのＳｉ基板５６の表面に、ＰＣＶＤ（Plasma Chemical Vapor Deposition）法により、第２のＳＩＯ膜３８とＳＩＮ膜４０を、この順番で堆積する。次に、フォトリソグラフィ技術とドライエッチングにより、チップ領域５９に溝３２を形成する。溝３２の間は、素子形成領域５８になる。
【００４４】
次に、溝３２を形成したＳｉ基板５６の表面上に、ＨＤＰ−ＣＶＤ（High Density Plasm Chemical Vapor Deposition）法により、第１のＳＩＯ膜３６を形成する。この第１のＳＩＯ膜３６は、Ｓｉ基板５６の表面に形成した溝３２を埋めると共にＳｉ基板５６の表面の上に形成された絶縁膜である。
【００４５】
本工程では、Ｓｉ基板５６の上に、例えば一辺が１ｍｍのチップ領域５９を、上下左右に規則正しく形成する。この時、各チップ領域の間には、幅９０μｍ〜１２０μｍのスクライブ領域６０を形成する。
【００４６】
（２）研磨工程
次に、図６に示す構造を形成するまでの工程を説明する。
【００４７】
最短研磨時間の設定
まず、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット１２に設定する。ここで、スクライブ面積とは、スクライブ領域６０の面積（すなわち、チップ領域５９を除いたＳｉ基板５６の面積）のことである。このスクライブ領域６０の面積は、上記溝形成工程で使用するレチクルのマスクレイアウトから容易に求めることができる。尚、下記実施の形態２で説明するように、スクライブ領域６０に形成したマーキング領域全体の面積をスクライブ領域６０の面積から除いた面積を、スクライブ面積としてもよい。
【００４８】
図７は、スクライブ面積とＥＰＤ（End Point Detection）最適時間の関係を示す図である。ここで、ＥＰＤ最適時間とは、ノイズの影響を排除した真の研磨終了点における研磨時間のことである。横軸は、スクライブ面積である。縦軸は、ＥＰＤ最適時間である。ここで、図７の測定に用いた試料は、図５を参照して説明したものと同じである。また、図７に示したＥＰＤ最適時間は、ＥＰＤ最適時間として予測される時間後も研磨を続行して得られた干渉光強度の時間変化から、偽りの極小点を取り除いて求めたデータである。
【００４９】
図７に示すように、ＥＰＤ最適時間６６は、スクライブ面積の増加と共に長くなる。スクライブ領域６０の面積が増加すると、溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の面積が増大する（図５参照）。溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の表面は、溝３２を埋める第１のＳＩＯ膜３６より、Ｓｉ基板５６の表面に対して高い位置ある。このため、溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の面積が増大すると、研磨布１４に接触して研磨されるＳＩＯ膜の面積が増加する。このため、研磨速度が低して、ＥＰＤ最適時間が長くなる。
【００５０】
図７に示した左側から１番目及び２番目の測定点は、一辺が２ｍｍより大きい半導体装置を形成した場合のＥＰＤ最適時間である（左から２番目の点が、一辺が２ｍｍの半導体装置に対するＥＰＤ最適時間である。）。
【００５１】
一方、左側から３番目及び４番目の測定点は、一辺が１ｍｍ以下の半導体装置を形成した場合のＥＰＤ最適時間である（左から３番目の点が、一辺が１ｍｍの半導体装置に対するＥＰＤ最適時間である。）。このように、半導体装置の一辺が２ｍｍ以下になると、スクライブ面積が急速に増加し、ＥＰＤ最適時間が増加し始める。
【００５２】
そこで、本実施の形態では、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット１２に設定する。例えば、図７に示すように、ＥＰＤ最適時間６６より５秒程度短い時間を、最短研磨時間５０として設定する。ここで、ＥＰＤ最適時間と最短研磨時間の差（５秒）は、干渉光強度の増減周期の半分より短く設定されている。すなわち、最短研磨時間は、干渉光の時間変化５２に於ける最後の極大値５３と本来の研磨終了点５４（ＥＰＤ最適時間）の間に設定されている（図４参照）。
【００５３】
研 磨
次に、ヘッド１８の下面に、溝３２、積層膜３４、及び第１のＳＩＯ膜３６を形成したＳｉ基板５６を固定する。その後、ＣＭＰ装置２の制御ユニット１０に、研磨開始命令を入力する。研磨開始命令が入力された制御ユニット１０は、駆動ユニット８及び終了点検出ユニット１２に、夫々、駆動開始信号ｏ及び監視開始信号ｓを送る。
【００５４】
駆動ユニット８は、駆動開始信号ｏに応答して、研磨ユニット６及び研磨液供給ユニット（図示せず）を駆動して、Ｓｉ基板５６に形成した第１のＳＩＯ膜３６の研磨を開始する。また、終了点検出ユニット１２は、監視開始信号ｓに応答して、干渉光２８の時間変化の監視を開始する。
【００５５】
すなわち、Ｓｉ基板５６の表面の溝３２を埋めると共にＳｉ基板５６の表面の上に形成された第１のＳＩＯ膜３６を、第１のＳＩＯ膜３６に照射した光（検査光２４）の干渉光の時間変化を監視しながら、研磨する工程が開始する。
【００５６】
研磨の進行と伴に研磨時間は、やがて終了点検出ユニット１２に設定した最短研磨時間を経過する。最短研磨時間の経過後、終了点検出ユニット１２は、干渉光の時間変化が減少から増加に転じる時点を研磨終了点として検出する。研磨終了点を検出した終点検出装置１２は、終了点検出信号ｑを、制御ユニット１０に送る。終了点検出信号ｑを受けた制御ユニット１０は、駆動ユニット８に駆動停止信号ｏを送り、研磨ユニット６を停止する。
【００５７】
その後、Ｓｉ基板５６をヘッド１８から取り外し、Ｓｉ基板５６の上に形成した積層膜３４を除去する。以上の工程により、図６に示すように、チップ領域５９にＳＴＩ溝７０が形成された構造が完成する。
【００５８】
このように、本実施の形態では、Ｓｉ基板５６のスクライブ面積に応じた最短研磨時間の経過後に、干渉光の時間変化が所定の条件を満たす時点で研磨工程を終了して、ＳＴＩ溝を形成する。従って、本実施の形態によれば、半導体装置が微小化しても、研磨終了点を誤って検出することはない。
【００５９】
図８は、終了点検出ユニット１２に、最短研磨時間を設定しなかった場合の研磨終了点の誤検出割合（正しく研磨終了点を検出できなかった研磨工程の割合）と、スクライブ面積の関係を示す図である。図８に示すように、スクライブ面積が２５００ｍｍ２以下の場合には、最短研磨時間を設定しなくても、研磨終了点を誤検出しない。しかし、スクライブ面積が５２００ｍｍ２以上の場合には、試験した全ての試料で研磨終了点を誤検出する。ここで、スクライブ面積が２５００ｍｍ２となった試料は、一辺が２ｍｍのチップ領域を形成した直径が８inchのＳｉ基板である。一方、スクライブ面積が５２００ｍｍ２となった試料は、一辺が１ｍｍの半導体装置を形成した直径が８inchのＳｉ基板である。
【００６０】
しかし、本実施の形態によれば、スクライブ面積が５２００ｍｍ２以上であっても、研磨終了点を誤検出することは殆どない。これは、本実施の形態では最短研磨時間をスクライブ面積に応じて設定するので、ノイズによる研磨終了点の誤検出が抑制されるからである。すなわち、本実施の形態によれば、半導体装置が微小化しても、ノイズの影響を受けずに、正確に研磨終了点を検出することができる。
【００６１】
尚、スクライブ面積が大きくなり過ぎると、研磨終了点の誤検出が起き易くなると考えられる。しかし、本実施の形態によれば、スクライブ面積が７２００ｍｍ２であっても、研磨終了点の誤検出は起きない。
【００６２】
ここで、スクライブ面積５２００ｍｍ２は、直径８inchのＳｉ基板５６の面積の１６％である。また、スクライブ面積７２００ｍｍ２は、直径８inchのＳｉ基板５６の面積の２２％である。従って、スクライブ面積の割合は、１６％以上２２％以下であることが好ましい。更には、Ｓｉ基板の面積に対するスクライブ面積の割合は、１８％以上２０％以下であることが好ましい。
【００６３】
（３）素子形成工程及びスクライブ工程
次に、素子形成領域５８にトランジス等の半導体素子を形成する。その後、半導体素子に接続する配線等を形成する。最後に、スクライブ領域６０でＳｉ基板５６を切断して、個々の半導体チップに分割する。
【００６４】
最後に、この半導体チップをパッケージに格納して、半導体装置（例えば、メモリ、ＣＰＵ等）を完成する。
【００６５】
（実施の形態２）
図９は、スクライブ領域６０を拡大した平面図である。図９に示すように、スクライブ領域６０には、通常、レチクルの位置合わせパターン、位置ずれ検出パターン、特性試験用のモニタパターン等の周辺パターン６８を形成する。
【００６６】
これら周辺パターン６８の実体は、ＳＴＩ用の溝３２と同時に形成される溝である。このような周辺パターンに形成されるＳＩＯ膜３６は、窪んでいる。従って、第１のＳＩＯ膜３６の研磨速度を遅くすることはない。このため、周辺パターンが形成された領域（マーキング領域）がスクライブ領域に占める割合が高くなると、最短研磨時間を適切に決定することが困難になる。
【００６７】
そこで、本実施の形態では、スクライブ領域６０の面積からマーキング領域の面積を除いた面積をスクライブ面積として最短研磨時間を決定し、終了点検出ユニット１２に設定する。以上の点以外は、本実施の形態の製造方法は、実施の形態１と同じである。
【００６８】
従って、本実施の形態によれば、マーキング領域がスクライブ領域に占める割合が高くなっても、研磨終了点を正しく検出することができる。
【００６９】
（実施の形態３）
本実施の形態では、スクライブ面積が異なる２種類の半導体装置を製造する。
【００７０】
スクライブ面積が第１の面積（例えば、５２００ｍｍ２）である場合には、第１の面積に応じた第１の最短研磨時間（例えば、３７秒）を終了点検出ユニット１２に設定する。従って、ＣＭＰ装置２は、上記第１の最短研磨時間（例えば、３７秒）の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する（図７参照）。
【００７１】
一方、スクライブ面積が第１の面積（例えば、５２００ｍｍ２）より大きい第２の面積（例えば、７２００ｍｍ２）である場合には、第２の面積に応じた、第１の最短研磨時間（例えば、３７秒）より長い第２の最短研磨時間（例えば、４１秒）を終了点検出ユニット１２に設定する。従って、ＣＭＰ装置２は、第２の最短研磨時間（例えば、４１秒）の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する（図７参照）。
【００７２】
以上の点以外は、本実施の形態は、実施の形態１と同じである。
【００７３】
本実施の形態によれば、スクライブ面積が異なる微小半導体装置を、研磨終了点を誤検出することなく、製造することができる。
【００７４】
ところで、以上の例では、溝３２を埋める第１のＳＩＯ膜３６は、ＨＤＰ−ＣＶＤで形成するＨＤＰ−ＳＩＯ膜である。しかし、第１のＳＩＯ膜３６は、ＨＤＰ−ＳＩＯ膜でなくてもよい。例えば、第１のＳＩＯ膜３６は、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）と酸素をプラズマ化して形成するＴＥＯＳ−ＰＣＶＤ膜であってもよい。
【００７５】
また、以上の例では、干渉光２８の時間変化の極小点に基づいて研磨終了点を検出する。しかし、干渉光２８の時間変化の極大点に基づいて研磨終了点を検出してもよい。この場合、スクライブ面積に応じた最短研磨時間の経過後に、干渉光強度の時間変化が増加から減少に転じた時点で、研磨工程を終了する。
【符号の説明】
【００７６】
２４・・・検査光
２８・・・干渉光
３２・・・溝
３６・・・第１のＳＩＯ膜
５０・・・最短研磨時間
５２・・・干渉光強度の時間変化
５６・・・Ｓｉ基板
６０・・・スクライブ領域
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路は、ＳＴＩ（Shallow Trench Isolation）技術によって絶縁された多数の半導体素子を有している。
【０００３】
ＳＴＩ技術は、絶縁体で埋められた溝（以下、ＳＴＩ溝と呼ぶ）を半導体素子の間に形成して、同一基板上の半導体素子を絶縁する技術である。このＳＴＩ溝を形成するには、半導体基板上の溝を絶縁膜で埋めた後、基板表面に堆積した絶縁膜をＣＭＰ(Chemical-Mechanical-Polishing；化学的機械的研磨)で除去する。
【０００４】
ＣＭＰでは、研磨対象の堆積膜（以下、研磨対象膜と呼ぶ）に照射した光の反射光を監視しながら、研磨対象膜を研磨する。この反射光の変化から、研磨対象膜の除去が終了した時点（以下、研磨終了点と呼ぶ）を検出しＣＭＰを終了する。これにより、研磨対象膜を、過不足なく除去する。
【先行技術文献】
【特許文献】
【０００５】
特開２０００−３３５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、半導体集積回路は、著しく微小化している。例えば、ＩＣ（Integrated Circuit）タグや携帯機器用の集積回路の一辺は、２ｍｍ以下になっている。このように微小化した半導体集積回路（半導体装置）は、ＳＴＩ溝の形成工程におけるＣＭＰの研磨終了点の検出が困難になるという問題を有している。
【０００７】
そこで、本半導体装置の製造方法の目的は、半導体装置が微小化しても、ＣＭＰの研磨終了点を正しく検出できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本半導体装置の製造方法は、基板の表面の溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本半導体装置の製造方法によれば、半導体装置が微小化しても、ＣＭＰの研磨終了点を正しく検出できる。
【図面の簡単な説明】
【００１０】
【図１】ＣＭＰ装置の構成を説明する図である。
【図２】ＣＭＰ装置で研磨する基板の表面近傍の拡大断面図である。
【図３】研磨時間と干渉光強度の関係を示す図である。
【図４】微小化した半導体装置のＳＴＩ形成工程における、研磨時間と干渉光強度の関係を示す図である。
【図５】実施の形態の製造方法を説明する工程断面図である（その１）。
【図６】実施の形態の製造方法を説明する工程断面図である（その２）。
【図７】スクライブ面積とＥＰＤ最適時間の関係を示す図である。
【図８】研磨終了点の誤検出割合とスクライブ面積の関係を示す図である。
【図９】スクライブ領域を拡大した平面図である。
【発明を実施するための形態】
【００１１】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１２】
（実施の形態１）
（Ａ）ＣＭＰ装置
装置構成
図１は、本実施の形態のＣＭＰ装置２の構成を説明する図である。
【００１３】
ＣＭＰ装置２は、研磨ユニット６と、研磨ユニット６を駆動する駆動ユニット８と、研磨液（スラリー）２０を研磨布１４に供給する研磨液供給ユニット（図示せず）と、研磨終了点を検出する終了点検出ユニット１２を有している。
【００１４】
また、ＣＭＰ装置２は、駆動ユニット８、研磨液供給ユニット、及び終了点検出ユニット１２を制御する制御ユニット１０を有している。ここで、制御ユニット１０はＣＰＵ（Central Processing Unit）を有する。また、終了点検出ユニット１２はＣＰＵとアナログデジタル変換機を有する。
【００１５】
研磨ユニット６は、研磨布１４が上面に貼付され所定の角速度で回転する研磨定盤（プラテン）１６と、研磨対象の基板４を下面に担持し一定の圧力で研磨布１４に接触させるヘッド１８を有している。この研磨定盤１６には、検出穴とこの検出穴を封止する透明なビューウインドウ２２が設けられている。更に、研磨布１４には、このビューウインドウ２２と略同じ位置に開口部２３が設けられている。このビューウインドウ２２と開口部２３の形状は、例えば、１ｃｍ×３ｃｍの矩形である。
【００１６】
また、ＣＭＰ装置２は、検査光２４を出射するレーザ光源（例えば、半導体レーザ）２６を有している。また、ＣＭＰ装置２は、検査光２４の進行方向を変更し、ビューウインドウ２２と開口部２３を通して、検査光２４を基板４の表面に照射するミラー２５を有している。尚、検査光２４のビーム径は、ビューウインドウ２２より大きい。更に、ＣＭＰ装置２は、基板上の絶縁膜が検査光２４を反射して形成する干渉光２８を受光してその強度を測定する受光素子２７を有している。これらレーザ光源２６、ミラー２５、及び受光素子２７は、研磨定盤１６の内部に固定されている。
【００１７】
基板４の研磨は、以下のように行われる。
【００１８】
まず、制御ユニット１０が、研磨液供給開始信号と駆動開始信号ｏを出力する。研磨液供給ユニットは、この研磨液供給開始信号を受けて、研磨布１４への研磨液２０の供給を開始する。駆動ユニット８は、駆動開始信号ｏを受けて、研磨定盤１６を所定の角速度で回転させる。この時、レーザ光源２６、ミラー２５、及び受光素子２７は、研磨定盤１６と共に回転する。
【００１９】
また、制御ユニット１０は、終了点検出ユニット１２に監視開始信号ｓを送る。監視開始信号ｓを受けた終了点検出ユニット１２は、レーザ光源２６及び受光素子２７を起動して、干渉光２８の監視を開始する。
【００２０】
研磨定盤１６の回転により、ヘッド１８は、研磨液２０が分散した研磨布１４の上で自転し、同時に研磨定盤１６の上で揺動する。基板４はヘッド１８と共に運動し、その結果、基板表面上の絶縁膜が研磨される。
【００２１】
研磨の間、レーザ光源２６は、基板４に形成した絶縁膜に検査光２４を照射する。受光素子２７は、検査光２４がこの絶縁膜で反射されて発生した干渉光２８を受光して、光量信号ｐを出力する。終了点検出ユニット１２は光量信号ｐを受け、アナログデジタル変換器で光量信号ｐデジタル化し、ＣＰＵによって光量信号ｐの時間変化を監視する。
【００２２】
更に、終了点検出ユニット１２は、研磨時間が最短研磨時間を経過した後、光量信号ｐの時間変化が所定の条件を満たした時点で、終了点検出信号ｑを出力する。尚、最短研磨時間及び所定の条件については、後述する。
【００２３】
制御ユニット１０は、この終了点検出信号ｑを受けて、駆動停止信号ｒ及び研磨液供給停止信号を出力する。駆動ユニット８は、この駆動停止信号ｒを受けて、研磨ユニット６の駆動を停止する。また、研磨液供給ユニットは、研磨液供給停止信号を受けて、研磨液の供給を停止する。
【００２４】
終了点検出ユニットの動作
図２は、このＣＭＰ装置２で研磨する基板４の表面近傍の拡大断面図である。
【００２５】
基板４の表面には、例えば、図２に示すように、溝３２と、基板表面を覆う積層膜３４が設けられている。更に、基板４の表面には、溝３２を埋めると共に（積層膜３４で覆われた）基板４の表面上に形成された第１のＳＩＯ膜（絶縁膜）３６が、設けられている。なお、積層膜３４は、基板４の上に形成した第２のＳＩＯ膜３８と、この第２のＳＩＯ膜３８の上に形成したＳＩＮ（窒化シリコン）膜４０を有している。
【００２６】
検査光２４の一部は、図２に示すように、第１のＳＩＯ膜３６の表面で反射され、第１の反射光４２になる。溝３２の上側で第１のＳＩＯ膜３６に入射した検査光２４aは、溝３２の底と第１のＳＩＯ膜３６の界面で反射され、第２の反射光４４になる。第１の反射光４２と第２の反射光４４は干渉し、干渉光２８になる。
【００２７】
一方、基板表面の上側で第１のＳＩＯ膜３６に入射した検査光２４bは、積層膜３４に入射し、ＳＩＮ膜４０により吸収される。このため、基板表面では、干渉光は殆ど発生しない。故に、検査光２４の照射により発生する干渉光２８は、殆どが、溝３２を埋める第１のＳＩＯ膜３６が発生する干渉光２８で形成されている。
【００２８】
尚、積層膜３４は、溝３２を埋めると共に基板表面上に形成された絶縁膜（第１のＳＩＯ膜３６）より、検査光２４を吸収する絶縁膜（例えば、上記ＳＩＮ膜４０）を有していればよい。このような絶縁膜としては、ＳＩＮ膜以外にも、ＳＩＯＮ（酸化窒化シリコン）膜等がある。尚、波長６７０ｎｍの検査光２４を照射した場合、ＳＩＮ膜４０は、例えば、入射した検査光の約２/３程度を吸収する。
【００２９】
以上のように、検査光２４の照射により発生する干渉光は、殆どが、溝３２を埋める第１のＳＩＯ膜３６が発生する干渉光２８で形成されている。従って、第１のＳＩＯ膜３６を研磨すると、溝３２を埋めるＳＩＯ膜３６の膜厚変化に応じて、干渉光の強度が変化する。図３は、研磨時間と干渉光強度の関係を示す図である。横軸は、研磨時間である。縦軸は、干渉光の強度である。
【００３０】
図３に示すように、干渉光の強度は、研磨時間に対して増減を繰返す。この繰り返しの回数は、研磨されたＳＩＯ膜３６の厚さに対応する。干渉光強度が増減を繰返した回数をＮとし、ＳＩＯ膜３６の屈折率をｎとすると、研磨されたＳＩＯ膜の厚さｄは、Ｎ×λ/（２×ｎ）になる。但し、λは、検査光２４の波長である。例えば、図３に示した例では、Ｎは約１.７回である。従って、ＳＩＯ膜３６の屈折率を１．４６とし、検査光２４の波長を６７０ｎｍとすると、ＳＩＯ膜３６の研磨膜厚は３９０ｎｍである。
【００３１】
干渉光強度の増減回数は、干渉光強度の時間変化の極小点（又は、極大点）の数に基づいて計測することができる。干渉光強度が極小点を（又は、極大点）を通過したか否かは、干渉光強度が減少から増加に転じたか否か（又は、増加から減少に転じたか否か）により判断することができる。
【００３２】
従って、干渉光強度が、所望の研磨膜厚に応じた増減回数だけ減少から増加に転じた時点（増加から減少に転じた時点）を研磨終了点とすることにより、所望の膜厚を研磨することができる。
【００３３】
しかし、半導体装置が微小化すると、この方法では、研磨終了点を正しく検出することができなくなる。図４は、微小化した半導体装置のＳＴＩ溝形成工程における、研磨時間と干渉光強度の関係を示す図である。
【００３４】
半導体装置の形成領域（以下、チップ領域と呼ぶ）の間には、基板４を切断して個々のチップに分割するスクライブ領域が設けられる。半導体装置が微小化すると、このスクライブ領域の面積が増大し、基板上における溝３２が占める総面積が減少する。
【００３５】
このため、半導体装置が微小化すると、干渉光を生成するＳＩＯ膜３２（溝３２を埋めるＳＩＯ膜３２）が減少して、干渉光強度が減少する。
【００３６】
干渉光強度が減少すると、図４に示すように、本来は極小点が存在しない位置に、ノイズによる偽の極小点４８が出現する。このような偽の極小点４８が出現すると、研磨終了点の検出が困難になる。
【００３７】
そこで、本実施の形態の終了点検出ユニット１２は、所定の時間５０（以下、最短研磨時間と呼ぶ）の経過後に、干渉光強度の時間変化５２が減少から増加に転じた時点５４を、研磨終了点として検出する。ここで、最短研磨時間５０は、本来の研磨終了点５４の少し前に設定する。このため、ノイズによる偽りの極小点４８が発生しても、研磨終了点をご検出することはない。尚、最短研磨時間５０は、干渉光強度の時間変化５２に於ける最後の極大点５３と本来の研磨終了点５４の間に設定することが好ましい。
【００３８】
ところで、検査光２４が出射するビューウインドウ２２は、研磨定盤１６と共に回転する。また、基板４を下面に固定するヘッド１８は、研磨中、自転し且つ揺動する。このため、検査光２４は、基板４の表面上を移動する。移動範囲は、例えば直径８inchのＳｉウエハに対して、直径１０ｃｍ程度の領域に及ぶ。すなわち、終了点検出ユニット１２が監視する範囲は、基板表面の広範囲に亘る。このため、終了点検出ユニット１２は、平均化された研磨膜厚を監視する。
【００３９】
尚、研磨定盤１６が１回転する間には、ビューウインドウ２２が基板４の外側に移動し、検査光２４が基板４に照射されない期間が存在する。このため、終了点検出ユニット１２は、ビューウインドウ２２が基板４の外側に移動している間は、光量信号ｐ（受光素子２７の出力）を監視対象から除外する。
【００４０】
また、本実施の形態では、干渉光強度の時間変化の極小点を研磨終了点とするので、研磨膜厚に、最大で検査光２４の半波長分（正確には、λ/（２ｎ））の誤差が生じることがある。しかし、基板上に形成する第１のＳＩＯ膜３６の厚さを調整することにより、この誤差を小さくすことができる。
【００４１】
（Ｂ）製造方法
図５及び６は、本実施の形態の製造方法を説明する工程断面図である。
【００４２】
（１）溝の形成工程及び溝の埋め込み工程
まず、図５に示す構造を形成するまでの工程を説明する。
【００４３】
最初に、例えば直径８inchのＳｉ基板５６の表面に、ＰＣＶＤ（Plasma Chemical Vapor Deposition）法により、第２のＳＩＯ膜３８とＳＩＮ膜４０を、この順番で堆積する。次に、フォトリソグラフィ技術とドライエッチングにより、チップ領域５９に溝３２を形成する。溝３２の間は、素子形成領域５８になる。
【００４４】
次に、溝３２を形成したＳｉ基板５６の表面上に、ＨＤＰ−ＣＶＤ（High Density Plasm Chemical Vapor Deposition）法により、第１のＳＩＯ膜３６を形成する。この第１のＳＩＯ膜３６は、Ｓｉ基板５６の表面に形成した溝３２を埋めると共にＳｉ基板５６の表面の上に形成された絶縁膜である。
【００４５】
本工程では、Ｓｉ基板５６の上に、例えば一辺が１ｍｍのチップ領域５９を、上下左右に規則正しく形成する。この時、各チップ領域の間には、幅９０μｍ〜１２０μｍのスクライブ領域６０を形成する。
【００４６】
（２）研磨工程
次に、図６に示す構造を形成するまでの工程を説明する。
【００４７】
最短研磨時間の設定
まず、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット１２に設定する。ここで、スクライブ面積とは、スクライブ領域６０の面積（すなわち、チップ領域５９を除いたＳｉ基板５６の面積）のことである。このスクライブ領域６０の面積は、上記溝形成工程で使用するレチクルのマスクレイアウトから容易に求めることができる。尚、下記実施の形態２で説明するように、スクライブ領域６０に形成したマーキング領域全体の面積をスクライブ領域６０の面積から除いた面積を、スクライブ面積としてもよい。
【００４８】
図７は、スクライブ面積とＥＰＤ（End Point Detection）最適時間の関係を示す図である。ここで、ＥＰＤ最適時間とは、ノイズの影響を排除した真の研磨終了点における研磨時間のことである。横軸は、スクライブ面積である。縦軸は、ＥＰＤ最適時間である。ここで、図７の測定に用いた試料は、図５を参照して説明したものと同じである。また、図７に示したＥＰＤ最適時間は、ＥＰＤ最適時間として予測される時間後も研磨を続行して得られた干渉光強度の時間変化から、偽りの極小点を取り除いて求めたデータである。
【００４９】
図７に示すように、ＥＰＤ最適時間６６は、スクライブ面積の増加と共に長くなる。スクライブ領域６０の面積が増加すると、溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の面積が増大する（図５参照）。溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の表面は、溝３２を埋める第１のＳＩＯ膜３６より、Ｓｉ基板５６の表面に対して高い位置ある。このため、溝３２以外の平坦部に形成される第１のＳＩＯ膜３６の面積が増大すると、研磨布１４に接触して研磨されるＳＩＯ膜の面積が増加する。このため、研磨速度が低して、ＥＰＤ最適時間が長くなる。
【００５０】
図７に示した左側から１番目及び２番目の測定点は、一辺が２ｍｍより大きい半導体装置を形成した場合のＥＰＤ最適時間である（左から２番目の点が、一辺が２ｍｍの半導体装置に対するＥＰＤ最適時間である。）。
【００５１】
一方、左側から３番目及び４番目の測定点は、一辺が１ｍｍ以下の半導体装置を形成した場合のＥＰＤ最適時間である（左から３番目の点が、一辺が１ｍｍの半導体装置に対するＥＰＤ最適時間である。）。このように、半導体装置の一辺が２ｍｍ以下になると、スクライブ面積が急速に増加し、ＥＰＤ最適時間が増加し始める。
【００５２】
そこで、本実施の形態では、スクライブ面積に応じて最短研磨時間を定め、終了点検出ユニット１２に設定する。例えば、図７に示すように、ＥＰＤ最適時間６６より５秒程度短い時間を、最短研磨時間５０として設定する。ここで、ＥＰＤ最適時間と最短研磨時間の差（５秒）は、干渉光強度の増減周期の半分より短く設定されている。すなわち、最短研磨時間は、干渉光の時間変化５２に於ける最後の極大値５３と本来の研磨終了点５４（ＥＰＤ最適時間）の間に設定されている（図４参照）。
【００５３】
研 磨
次に、ヘッド１８の下面に、溝３２、積層膜３４、及び第１のＳＩＯ膜３６を形成したＳｉ基板５６を固定する。その後、ＣＭＰ装置２の制御ユニット１０に、研磨開始命令を入力する。研磨開始命令が入力された制御ユニット１０は、駆動ユニット８及び終了点検出ユニット１２に、夫々、駆動開始信号ｏ及び監視開始信号ｓを送る。
【００５４】
駆動ユニット８は、駆動開始信号ｏに応答して、研磨ユニット６及び研磨液供給ユニット（図示せず）を駆動して、Ｓｉ基板５６に形成した第１のＳＩＯ膜３６の研磨を開始する。また、終了点検出ユニット１２は、監視開始信号ｓに応答して、干渉光２８の時間変化の監視を開始する。
【００５５】
すなわち、Ｓｉ基板５６の表面の溝３２を埋めると共にＳｉ基板５６の表面の上に形成された第１のＳＩＯ膜３６を、第１のＳＩＯ膜３６に照射した光（検査光２４）の干渉光の時間変化を監視しながら、研磨する工程が開始する。
【００５６】
研磨の進行と伴に研磨時間は、やがて終了点検出ユニット１２に設定した最短研磨時間を経過する。最短研磨時間の経過後、終了点検出ユニット１２は、干渉光の時間変化が減少から増加に転じる時点を研磨終了点として検出する。研磨終了点を検出した終点検出装置１２は、終了点検出信号ｑを、制御ユニット１０に送る。終了点検出信号ｑを受けた制御ユニット１０は、駆動ユニット８に駆動停止信号ｏを送り、研磨ユニット６を停止する。
【００５７】
その後、Ｓｉ基板５６をヘッド１８から取り外し、Ｓｉ基板５６の上に形成した積層膜３４を除去する。以上の工程により、図６に示すように、チップ領域５９にＳＴＩ溝７０が形成された構造が完成する。
【００５８】
このように、本実施の形態では、Ｓｉ基板５６のスクライブ面積に応じた最短研磨時間の経過後に、干渉光の時間変化が所定の条件を満たす時点で研磨工程を終了して、ＳＴＩ溝を形成する。従って、本実施の形態によれば、半導体装置が微小化しても、研磨終了点を誤って検出することはない。
【００５９】
図８は、終了点検出ユニット１２に、最短研磨時間を設定しなかった場合の研磨終了点の誤検出割合（正しく研磨終了点を検出できなかった研磨工程の割合）と、スクライブ面積の関係を示す図である。図８に示すように、スクライブ面積が２５００ｍｍ２以下の場合には、最短研磨時間を設定しなくても、研磨終了点を誤検出しない。しかし、スクライブ面積が５２００ｍｍ２以上の場合には、試験した全ての試料で研磨終了点を誤検出する。ここで、スクライブ面積が２５００ｍｍ２となった試料は、一辺が２ｍｍのチップ領域を形成した直径が８inchのＳｉ基板である。一方、スクライブ面積が５２００ｍｍ２となった試料は、一辺が１ｍｍの半導体装置を形成した直径が８inchのＳｉ基板である。
【００６０】
しかし、本実施の形態によれば、スクライブ面積が５２００ｍｍ２以上であっても、研磨終了点を誤検出することは殆どない。これは、本実施の形態では最短研磨時間をスクライブ面積に応じて設定するので、ノイズによる研磨終了点の誤検出が抑制されるからである。すなわち、本実施の形態によれば、半導体装置が微小化しても、ノイズの影響を受けずに、正確に研磨終了点を検出することができる。
【００６１】
尚、スクライブ面積が大きくなり過ぎると、研磨終了点の誤検出が起き易くなると考えられる。しかし、本実施の形態によれば、スクライブ面積が７２００ｍｍ２であっても、研磨終了点の誤検出は起きない。
【００６２】
ここで、スクライブ面積５２００ｍｍ２は、直径８inchのＳｉ基板５６の面積の１６％である。また、スクライブ面積７２００ｍｍ２は、直径８inchのＳｉ基板５６の面積の２２％である。従って、スクライブ面積の割合は、１６％以上２２％以下であることが好ましい。更には、Ｓｉ基板の面積に対するスクライブ面積の割合は、１８％以上２０％以下であることが好ましい。
【００６３】
（３）素子形成工程及びスクライブ工程
次に、素子形成領域５８にトランジス等の半導体素子を形成する。その後、半導体素子に接続する配線等を形成する。最後に、スクライブ領域６０でＳｉ基板５６を切断して、個々の半導体チップに分割する。
【００６４】
最後に、この半導体チップをパッケージに格納して、半導体装置（例えば、メモリ、ＣＰＵ等）を完成する。
【００６５】
（実施の形態２）
図９は、スクライブ領域６０を拡大した平面図である。図９に示すように、スクライブ領域６０には、通常、レチクルの位置合わせパターン、位置ずれ検出パターン、特性試験用のモニタパターン等の周辺パターン６８を形成する。
【００６６】
これら周辺パターン６８の実体は、ＳＴＩ用の溝３２と同時に形成される溝である。このような周辺パターンに形成されるＳＩＯ膜３６は、窪んでいる。従って、第１のＳＩＯ膜３６の研磨速度を遅くすることはない。このため、周辺パターンが形成された領域（マーキング領域）がスクライブ領域に占める割合が高くなると、最短研磨時間を適切に決定することが困難になる。
【００６７】
そこで、本実施の形態では、スクライブ領域６０の面積からマーキング領域の面積を除いた面積をスクライブ面積として最短研磨時間を決定し、終了点検出ユニット１２に設定する。以上の点以外は、本実施の形態の製造方法は、実施の形態１と同じである。
【００６８】
従って、本実施の形態によれば、マーキング領域がスクライブ領域に占める割合が高くなっても、研磨終了点を正しく検出することができる。
【００６９】
（実施の形態３）
本実施の形態では、スクライブ面積が異なる２種類の半導体装置を製造する。
【００７０】
スクライブ面積が第１の面積（例えば、５２００ｍｍ２）である場合には、第１の面積に応じた第１の最短研磨時間（例えば、３７秒）を終了点検出ユニット１２に設定する。従って、ＣＭＰ装置２は、上記第１の最短研磨時間（例えば、３７秒）の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する（図７参照）。
【００７１】
一方、スクライブ面積が第１の面積（例えば、５２００ｍｍ２）より大きい第２の面積（例えば、７２００ｍｍ２）である場合には、第２の面積に応じた、第１の最短研磨時間（例えば、３７秒）より長い第２の最短研磨時間（例えば、４１秒）を終了点検出ユニット１２に設定する。従って、ＣＭＰ装置２は、第２の最短研磨時間（例えば、４１秒）の経過後に、干渉光の時間変化が減少から増加に転じた時点で、研磨工程を終了する（図７参照）。
【００７２】
以上の点以外は、本実施の形態は、実施の形態１と同じである。
【００７３】
本実施の形態によれば、スクライブ面積が異なる微小半導体装置を、研磨終了点を誤検出することなく、製造することができる。
【００７４】
ところで、以上の例では、溝３２を埋める第１のＳＩＯ膜３６は、ＨＤＰ−ＣＶＤで形成するＨＤＰ−ＳＩＯ膜である。しかし、第１のＳＩＯ膜３６は、ＨＤＰ−ＳＩＯ膜でなくてもよい。例えば、第１のＳＩＯ膜３６は、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）と酸素をプラズマ化して形成するＴＥＯＳ−ＰＣＶＤ膜であってもよい。
【００７５】
また、以上の例では、干渉光２８の時間変化の極小点に基づいて研磨終了点を検出する。しかし、干渉光２８の時間変化の極大点に基づいて研磨終了点を検出してもよい。この場合、スクライブ面積に応じた最短研磨時間の経過後に、干渉光強度の時間変化が増加から減少に転じた時点で、研磨工程を終了する。
【符号の説明】
【００７６】
２４・・・検査光
２８・・・干渉光
３２・・・溝
３６・・・第１のＳＩＯ膜
５０・・・最短研磨時間
５２・・・干渉光強度の時間変化
５６・・・Ｓｉ基板
６０・・・スクライブ領域
【特許請求の範囲】
【請求項１】
基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす時点で、前記研磨工程を終了する、
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記所定の条件は、前記干渉光の強度が減少から増加に転じること又は前記干渉光の強度が増加から減少に転じることであることを、
特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記スクライブ面積は、前記スクライブ領域の面積から前記スクライブ領域に形成したマーキング領域の面積を除いた面積であることを、
特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記基板の面積に対する前記スクライブ面積の割合が、１６％以上２２％以下であることを、
特徴とする半導体装置の製造方法。
【請求項５】
基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積が第１の面積である場合には、前記第１の面積に応じた第１の最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす第１の時点で、前記研磨工程を終了し、
前記スクライブ面積が前記第１の面積より大きい第２の面積である場合には、第２の面積に応じた、前記第１の最短研磨時間より長い第２の最短研磨時間の経過後に、前記干渉光の時間変化が前記所定の条件を満たす第２の時点で、前記研磨工程を終了する、
半導体装置の製造方法。
【請求項１】
基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積に応じた最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす時点で、前記研磨工程を終了する、
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記所定の条件は、前記干渉光の強度が減少から増加に転じること又は前記干渉光の強度が増加から減少に転じることであることを、
特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記スクライブ面積は、前記スクライブ領域の面積から前記スクライブ領域に形成したマーキング領域の面積を除いた面積であることを、
特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記基板の面積に対する前記スクライブ面積の割合が、１６％以上２２％以下であることを、
特徴とする半導体装置の製造方法。
【請求項５】
基板の表面の溝を埋めると共に前記表面の上に形成された絶縁膜を、前記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、
前記基板のスクライブ領域に対応するスクライブ面積が第１の面積である場合には、前記第１の面積に応じた第１の最短研磨時間の経過後に、前記干渉光の時間変化が所定の条件を満たす第１の時点で、前記研磨工程を終了し、
前記スクライブ面積が前記第１の面積より大きい第２の面積である場合には、第２の面積に応じた、前記第１の最短研磨時間より長い第２の最短研磨時間の経過後に、前記干渉光の時間変化が前記所定の条件を満たす第２の時点で、前記研磨工程を終了する、
半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−３５０９３（Ｐ２０１１−３５０９３Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２００９−１７８６９４（Ｐ２００９−１７８６９４）
【出願日】平成２１年７月３１日（２００９．７．３１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２１年７月３１日（２００９．７．３１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]